KR0152175B1 - 반도체 장치의 캐패시터 제조방법 - Google Patents

반도체 장치의 캐패시터 제조방법

Info

Publication number
KR0152175B1
KR0152175B1 KR1019950043734A KR19950043734A KR0152175B1 KR 0152175 B1 KR0152175 B1 KR 0152175B1 KR 1019950043734 A KR1019950043734 A KR 1019950043734A KR 19950043734 A KR19950043734 A KR 19950043734A KR 0152175 B1 KR0152175 B1 KR 0152175B1
Authority
KR
South Korea
Prior art keywords
conductive material
insulating film
pillar
forming
layer
Prior art date
Application number
KR1019950043734A
Other languages
English (en)
Other versions
KR970030777A (ko
Inventor
최정동
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950043734A priority Critical patent/KR0152175B1/ko
Publication of KR970030777A publication Critical patent/KR970030777A/ko
Application granted granted Critical
Publication of KR0152175B1 publication Critical patent/KR0152175B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체기판상에 형성된 제1절연막에 콘택홀을 형성하고, 콘택홀과 제1절연막 위에 도전물질층을 형성한후에, 도전물질중 위에 절연막을 형성시키고, 절연막과 도전물질층을 선택식각하여 하부에 도전물질 층이 형성되고, 상부에 절연막이 형성된 기둥을 형성시키고, 기둥의 측면에 도전물질측벽을 형성시키고, 기둥 상부의 절연막을 제거하여 실린더형의 캐피시터전극을 형성시키는 단계를 포함하여 이루어지는 반도체 장치의 캐패시터 제조방법에 있어서, 기둥의 측면에 도전물질측벽을 형성시킨 후에, 도전물질측벽과 기둥 상부에 형성된 절연막을 선택적으로 건식각하여, 도전 물질측벽의 상부가 곡선의 프로파일을 갖도록 하는 단계를 부가하여 이루어지고, 다른 방법으로는 실린더형의 캐패시터 전극 위에 폴리실리콘층을 형성시킨 후에, 폴리실리콘층의 두께이상으로 제거하여 실린더형의 캐패시터 전극의 상부가 곡선의 프로파일을 갖도록 하는 단계를 부가하여 이루어지고, 또 다른 방법으로는 실린더형의 캐패시터 전극 위에 물질층을 형성시키고, 물질층을 제거하여, 물질층이 제거되면서 실린더형의 캐패시터전극의 상부가 곡선의 프로파일을 갖도록 하는 단계를 부가하여 이루어고, 또는 실린더형의 캐패시터 전극의 상면에 산하물질막을 형성시키고, 산화물질막을 제거하여 실린더형의 캐패시터전극의 상부가 곡선의 프로파일을 갖도록 하는 단계를 부가하여 이루어진다.

Description

반도체 장치의 캐패시터 제조방법
제1도는 종래의 반도체 장치의 캐패시터 제조방법을 설명하기 위한 도면.
제2도는 본 발명의 반도체 장치의 캐패시터 제조방법을 설명하기 위한 도면.
* 도면의 주요부분에 대한 부호의 설명
10,20,30 : 반도체기관 11,21,31 : 제1절연막
11-1,21-1,31-1 : 콘택홀 12,22 : 폴리실리콘층
13,23,23',33 : 제2절연막 14,24,34, : 기둥
15,25,25',35 : 폴리실리콘측벽
16,26,36,36' : 실리더형의 캐패시터전극
본 발명은 반도체 장치의 캐패시터(capacitor) 제조방법에 관한 것으로,특히 누설전류(leakage current)를 최소화하여 축전용량을 극대화시킬 수 있는 실린더(cylinder)형의 캐패시터에 적당하도록 한 반도체 장치의 캐패시터 제조방법에 관한 것이다.
제1도는 종래의 반도체 장치의 캐패시터 제조방법의 일 실시예를 설명하기 위한 도면으로, 이하 첨부된 도면을 참고로 종래의 반도체 장치의 캐패시터 제조방법을 설명하면 다음과 같다.
종래의 반도체 장치의 캐패시터 제조방법의 일실시예에서는 우선, 제1a도와 같이, 반도체기판(10)상에 형성된 제1절연막(11)에 콘택홀(contact hole)(11-1)을 형성하고, 콘택홀(11-1)과 제1절연막(11) 위에 폴리실리콘층(polycilicon)을 형성한 후에, 폴리실리콘층 위에 제2절연막을 형성시키고, 제2절연막과 폴리실리콘층을 선택식각하여 하부에 폴리실리콘층(12)이 형성되고, 상부에 제2절연막(13)이 형성된 기둥(14)을 형성시킨다.
이때, 제2절연막(13)은 산화막으로 형성시킨다.
이어서 제1b도와 같이, 기둥(14)의 측면에 폴리실리콘측벽(15)을 형성한다.
이때, 폴리실리콘측벽(15)은 기둥(14)과 제1절연막(11)위에 폴리실리콘층을 형성시킨 후에, 폴리실리콘층을 이방성 건식식각하여 형성시킨다.
이어서 제1c도와 같이, 기둥 상부의 제2절연막(13)을 습식각으로 제거하여 실린더형의캐패시터 전극(16)을 형성시킨다. 이때, 산화막으로 형성시킨 제2절연막(13)의 습식각은 1 : 20 비오이(BOE)용액에 약 700초 정도 디핑(dipping)시켜서 실시한다. 이어서 도면에 도시되지 않았지만 실린더형의 캐패시터전극위에 유전체를 형성시킨 후에, 유전체층 위에 폴리실리콘층을 정의하여 캐패시터를 형성한다.
그러나 종래의 반도체 장치의 캐패시터 제조방법에 의해서 형성된 실린더 형의캐패시터전극에 있어서는, 실린더형의 캐패시터전극을 형성시키기 위한 이방성식각시에 실린더형 상부에 첨점이 형성되었으며, 이러한 첨점은 실린더형의 캐패시터전극 위에 우전체층과 적층되면서 형성되는 다른 캐패시터전극과 실린더형의 캐패시터 전극 상부를 단락(short)시켜서 캐패시터의 누설전류량을 크게 증가시키는 원인이 되었고, 이를 보완하여 실린더 상부가 곡면의 프로파일(profile)을 갖도록 이방성건식각시에 공정의 조건 및 환경 등을 제어하고 있으나, 크게 보완되지 못하고 있다.
본 발명은 이러한 문제를 해결하기 위하여 안출된 것으로, 실린더형의 캐패시터전극에서의 실린더 상부가 효과적인 곡선의 프로파일을 갖도록 하는 반도체 장치의 캐패시터 제조방법을 제공하자 하는 것을 그 목적으로 한다.
본 발명은 반도체기판상에 형성된 제1절연막에 콘택홀을 형성하고, 콘택홀과 제1절연막 위에 도전물질층을 형성한 후에, 도전물질층 위에 절연막을 형성시키고, 절연막과 도전물질층을 선택식각하여 하부에 도전물질층이 형성되고, 상부에 절연막이 형성된 기둥을 형성시키고, 기둥의 측면에 도전물질측벽을 형성시키고, 기둥 상부의 절연막을 제거하여 실린더형의 캐패시터전극을 형성시키는 단계를 포함하여 이루어지는 반도체 장치의 캐패시터 제조방법에 있어서, 기둥의 측면에 도전물질측벽을 형성시킨 후에, 도전물질측벽과 기둥 상부에 형성된 절연막을 선택적으로 건식각하여, 도전물질측벽의 상부가 곡선의 프로파일을 갖도록 하는 단계를 부가하여 이루어지고, 다른 방법으로는 실린더형의 캐패시터 전극 위에 폴리실리콘층을 형성시킨 후에, 폴리실리콘층의 두께 이상으로 제거하여 실린더형의 캐패시터 전극의 상부가 곡선의 프로파일을 갖도록 하는 단계를 부가하여 이루어지고, 또 다른 방법으로는 실린더형의 캐패시터 전극 위에 물질층을 형성시키고, 물질층을 제거하여, 물질층이 제거되면서 실린더형의 캐패시터전극의 상부가 곡선의 프로파일을 갖도록 하는 단계를 부가하여 이루어지고, 또는 실린더형의 캐패시터 전극의 상면에 산화물질막을 형성시키고, 산화물질막을 제거하여 실린더형의 캐패시터전극의 상부가 곡선의 프로파일을 갖도록 하는 단계를 부가하여 이루어진다.
제2도와 제3도는 본 발명에 의한 반도체 장치의 캐패시터 제조방법의 실시예를 각각 도시한 도면으로, 이하 첨부된 도면을 참고로 본 발명의 의한 반도체 장치의 캐패시터 제조방법을 설명하면 다음과 같다.
본 발명에 의한 반도체 장치의 캐패시터 제조방법의 일실시예에서, 우선 제2a도와 같이, 반도체기판(20)상에 형성된 제1절연막(21)에 콘택홀(21-1)을 형성하고, 콘택홀과 제1절연막 위에 폴리실리콘층을 형성한 후에, 폴리실리콘층 위에 제2절연막을 형성시키고, 제2절연막과 폴리시리콘층을 선택식각하여 하부에 폴리실리콘층(22)이 형성되고, 상부에 제2절연막(23)이 형성된 기둥(24)을 형성시킨다.
이때, 제2절연막(23)으로는 산화막을 형성시킨다. 이어서 제2b도와 같이, 기둥(24)의 측면에 폴리실리콘측벽(25)을 형성한다.
이때, 폴리실리콘측벽(25)은 기둥(24)과 제1절연막위에 폴리실리콘층을 형성시킨 후에, 폴리실리콘층을 이방성 건식식각하여 형성시킨다.
이어서, 제2c도와 같이, 기둥(24) 상부에 형성된 제2절연막(23)의 일부를 CF₄, CHF₃, O₂, Ar 등의 혼합가스의 분위기 속에서 약 40℃와 약 260mTorr 정도의 압력으로 건식각하여, 폴리실리콘측벽(25')의 상부가 곡선의 프로파일(profile)을 갖도록 하면서, 기둥 상부의 제2절연막(23')도 일부 제거되도록 한다.
그리고 제2d도와 같이, 기둥 상부의 잔재된 절연막을 제거하여 실린더형의 캐패시터 전극(26)을 형성시킨다.
이어서 도면에 도시되지 않았지만 실린더형의 캐패시터전극위에 유전체를 형성시킨 후에, 유전체층 위에 폴리실리콘층을 정의하여 캐패시터를 형성한다.
그리고 본 발명에 의한 반도체 장치의 캐패시터 제조방법의 다른 실시예를 제3도를 참고로 설명하겠다.
본 발명에 의한 반도체 장치의 캐패시터 제조방법의 다른 실시예에서는 우선, 제3a도와 같이, 반도체기판(30)상에 형성된 제1절연막(31)에 콘택홀(31-1)을 형성하고, 콘택홀과 제2절연막 위에 제1폴리실리콘층을 형성한 후에, 제1폴리실리콘층 위에 에 제2절연막을 형성시키고, 제2절연막과 제1폴리실리콘층을 선택식각하여 하부에 제1폴리실리콘층(32)이 형성되고, 상부에 제2절연막(33)이 형성된 기둥(34)을 형성시킨다.
이때, 제2절연막(33)으로는 산화막을 형성시킨다.
이어서 제3b도와 같이, 기둥(34)의 측면에 폴리실리콘측벽(35)을 형성한다.
이때, 폴리실리콘측벽은 기둥과 제1절연막위에 제1폴리실리콘층을 형성시킨 후에, 제1폴리실리콘층을 이방성 건식식각하여 형성시킨다.
그리고 제3c도와 같이, 기둥 상부의 제2절연막(33)을 제거하여 실린더형의 캐패시터전극(36)을 형성시킨다.
이어서 제3d도와 같이, 실린더형의 캐패시터전극(36) 위에 제2폴리실리콘층(37)을 라이트 데포지면(light deposition) 방법으로 약100에서 200Å 정도의 두께로 형성시킨다.
그리고 제3e도와 같이, 캐패시터전극(36)위에 형성된 제2폴리실리콘층(37)을 Cl₂와 HBr의 혼합가스 분위기에서, 폴리실리콘층의 상면에서 약 300Å 정도의 두께 깊이로 건식각하여 상부가 곡선의 프로파일을 갖는 실린더형의 캐패시터전극(36')이 형성되도록 한다.
그리고 도면에 도시되지 않았지만 실린더형의 캐패시터전극위에 유전체를 형성시킨 후에, 유전체층 위에 폴리실리콘층을 정의하여 캐패시터를 형성한다.
또한 본 발명에 의한 또 다른 실시예를 설명하면 다음과 같다.
즉, 본 발명에 의한 또 다른 실시예에서는 실린더형의 캐패시터전극을 형성시킨 후에, 실린더형의 캐패시터전극을 열처리하여, 실린더형의 캐패시터전극 표면에 자연산화막이 형성되도록 하고, 자연산화막을 CF₄분위기 속에서 식각하여 실린더형의 캐패시터전극의 상부가 곡선의 프로파일을 갖도록 한 다음에, 실린더형의 캐패시터전극위에 유전체를 형성시킨 후에, 유전체층 위에 폴리실리콘층을 정의하여 캐패시터를 형성한다.
본 발명에 의한 반도체 장치의 캐패시터 제조방법에 의해 형성된 실린더형의 캐패시터전극은 그 상부가 곡선의 프로파일을 갖도록 형성되어, 종래의 기술에서 발생되던 누설전류량이 감소되어 동작이 안정되고, 이로 인하여 신뢰성이 향상되며, 또한 기둥 상부의 절연막을 일부 식각하면서, 도전물질측벽 상부가 곡선의 프로파일을 갖도록 하는 방법에서는 이 후에 진행되는 기둥 상부의 잔재된 절연막을 제거하기 위한 습식각 공정시에 습식용액에 디핑하는 시간이 감소된다.
그리고, 본 발명에 의한 반도체 장치의 캐패시터 제조방법은 단일 실린더형의 캐패시터전극 형성 뿐만 아니라 복수의 실린더를 가진 실린더형의 캐패시터전극의 형성에도 응용될 수 있다.

Claims (9)

  1. 반도체기판상에 형성된 제1절연막에 콘택홀을 형성하고, 상기 콘택홀과 상기 제1절연막 위에 도전물질층을 형성한 후에, 상기 도전물질층위에 제2절연막을 형성시키고, 상기 제2절연막과 상기 도전물질층을 선택식각하여 하부에 도전물질층이 형성되고, 상부에 제2절연막이 형성된 기둥을 형성시키고, 기둥의 측면에 도전물질측벽을 형성시키고, 상기 기둥상부의 제2절연막을 제거하는 단계를 포함하여 이루어지는 반도체 장치의 캐패시터 제조방법에 있어서, 상기 기둥의 측면에 도전물질측벽을 형성시킨 후에, 상기 도전물질측벽과 상기 기둥 상부에 형성된 상기 제2절연막을 소정 분위기에서 선택적으로 건식각하여, 상기 도전물질측벽의 상부가 곡선의 프로파일을 갖도록 하는 단계를 부가하여 이루어 지는 반도체 장치의 캐패시터 제조방법
  2. 제1항에 있어서, 상기 도전물질측벽의 식각선택성을 고려하면서 상기 기둥 상부에 형성된 제2절연막의 일부를 CF₄, CHF₃, O₂, Ar등의 혼합가스의 분위기 속에서 약 40℃와 약 260mTorr 정도의 압력으로 건식각하여, 상기 도전물질측벽의 상부가 곡선의 프로파일을 갖도록 하면서, 상기 기둥 상부의 상기 제2절연막도 일부 제거되도록 하는 것을 특징으로 하는 반도체 장치의 캐패시터 제조방법
  3. 반도체기판상에 형성된 제1절연막에 콘택홀을 형성하고, 상기 콘택홀과 상기 제1절연막 위에 도전물질층을 형성한 후에, 상기 도전물질층위에 제2절연막을 형성시키고, 상기 제2절연막과 상기 도전물질층을 선택식각하여 하부에 도전물질층이 형성되고, 상부에 상기 제2절연막이 형성된 기둥을 형성시키고, 기둥의 측면에 도전물질측벽을 형성시키고, 상기 기둥 상부의 상기 제2절연막을 제거하여 실린더형의 캐패시터전극을 형성시키는 단계를 포함하여 이루어지는 반도체 장치의 캐패시터 제조방법에 있어서, 상기 실린더형의 캐패시터 전극 위에 소정 두께의 폴리실리콘층을 형성시킨 후에, 상기 폴리실리콘층의 두께 이상으로 제거하여 상기 실린더형의 캐패시터전극의 상부가 곡선의 프로파일을 갖도록 하는 단계를 부가하여 이루어 지는 반도체 장치의 캐패시터 제조방법
  4. 제3항에 있어서, 상기 폴리실리콘층은 폴리실리콘을 라이트 데포지션하여 형성시키는 것을 특징으로 하는 반도체 장치의 캐패시터 제조방법
  5. 제3항에 있어서, 상기 폴리실리콘층은 약 100에서 200Å 정도의 두께로 형성시키고, 소정의 가스분위기에서 상기 폴리실리콘층의 상면에서 약 300Å 정도의 두께 깊이로 건식각하여 상기 실린더형의 캐패시터전극의 상부가 곡선의 프로파일을 갖도록 하는 단계를 부가하여 이루어 지는 반도체 장치의 캐패시터 제조방법
  6. 제5항에 있어서, 상기 폴리실리콘층을 Cl₂와 HBr의 혼합가스 분위기에 건식각하는 것을 특징으로 하는 반도체 제조장비의 캐패시터 제조방법
  7. 반도체기판상에 형성된 제1절연막에 콘택홀을 형성하고, 상기 콘택홀과 상기 제1절연막 위에 도전물질층을 형성한 후에, 상기 도전물질층 위에 제2절연막을 형성시키고, 상기 제2절연막과 상기 도전물질층을 선택식각하여 하부에 도전물질층이 형성되고, 상부에 제2절연막이 형성된 기둥을 형성시키고, 기둥의 측면에 도전물질측벽을 형성시키고, 상기 기둥 상부의 상기 제2절연막을 제거하여 실린더형의 캐패시터전극을 형성시키는 단계를 포함하여 이루어지는 반도체 장치의 캐패시터 제조방법에 있어서, 상기 실린더형의 캐패시터 전극의 상면에 산화물질막을 형성시키고, 상기 산화물질막을 제거하여 상기 실린더형의 캐패시터전극의 상부가 곡선의 프로파일을 갖도록 하는 단계를 부가하여 이루어 지는 반도체 장치의 캐패시터 제조방법
  8. 제7항에 있어서, 상기 산화물질막은 CF₄분위기 속에서 식각하여 제거시키는 것을 특징으로 하는 반도체 장치의 캐패시터 제조방법
  9. 제7항 또는 제8항에 있어서, 상기 산화물질막은 상기 실린더형의 캐패시터전극을 열처리하여, 상기 실린더형의 캐패시터전극 표면에 자연산화막이 형성되도록 하여 형성시키는 것을 특징으로 하는 반도체 장치의 캐패시터 제조방법
KR1019950043734A 1995-11-25 1995-11-25 반도체 장치의 캐패시터 제조방법 KR0152175B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950043734A KR0152175B1 (ko) 1995-11-25 1995-11-25 반도체 장치의 캐패시터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950043734A KR0152175B1 (ko) 1995-11-25 1995-11-25 반도체 장치의 캐패시터 제조방법

Publications (2)

Publication Number Publication Date
KR970030777A KR970030777A (ko) 1997-06-26
KR0152175B1 true KR0152175B1 (ko) 1998-10-01

Family

ID=19435714

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950043734A KR0152175B1 (ko) 1995-11-25 1995-11-25 반도체 장치의 캐패시터 제조방법

Country Status (1)

Country Link
KR (1) KR0152175B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10987621B1 (en) 2017-05-18 2021-04-27 Panasia Co., Ltd. System and method for removing harmful gas in discharged cleaning solution of exhaust gas treatment apparatus

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101626954B1 (ko) * 2010-03-29 2016-06-03 삼성전자주식회사 반도체 장치의 캐패시터 제조 방법 및 이에 따라 제조된 반도체 장치의 캐패시터

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10987621B1 (en) 2017-05-18 2021-04-27 Panasia Co., Ltd. System and method for removing harmful gas in discharged cleaning solution of exhaust gas treatment apparatus

Also Published As

Publication number Publication date
KR970030777A (ko) 1997-06-26

Similar Documents

Publication Publication Date Title
KR0154161B1 (ko) 반도체소자의 캐패시터 제조방법
KR0165496B1 (ko) 고집적 반도체장치의 캐패시터 제조방법
KR100375218B1 (ko) 반사 방지막 및 자기정렬 콘택 기술을 사용하는 반도체 소자의 제조 방법 및 그에 의해 제조된 반도체 소자
KR950021710A (ko) 반도체 장치의 캐패시터 제조방법
KR960006030A (ko) 반도체소자의 캐패시터 제조방법
KR0152175B1 (ko) 반도체 장치의 캐패시터 제조방법
KR960003772B1 (ko) 반도체 소자의 캐패시터 제조방법
KR0165419B1 (ko) 스페이서를 채용한 원통형 커패시터 제조방법
KR100384791B1 (ko) 반도체기억소자의캐패시터제조방법
KR960003778B1 (ko) 반도체 장치의 저장 노드 전극 제조 방법
KR100204018B1 (ko) 반도체 소자의 전하저장전극 형성방법
KR100240588B1 (ko) 반도체 장치의 캐패시터 제조방법
KR0151073B1 (ko) 반도체 소자의 식각방법
KR0172771B1 (ko) 반도체 소자의 전하저장전극 형성 방법
KR100199353B1 (ko) 캐패시터의 전하저장전극 제조방법
KR0147490B1 (ko) 스택 캐패시터의 제조방법
KR0131731B1 (ko) 반도체소자 제조방법
KR100290779B1 (ko) 디램 디바이스의 전하 저장 전극 형성방법
KR100209279B1 (ko) 반도체 소자의 콘택홀 형성방법
KR20000045326A (ko) 반도체 메모리 소자 제조방법
KR980006357A (ko) 디램의 캐패시터 형성방법
KR19990003900A (ko) 반도체 장치의 전하 저장 전극 형성 방법
KR19980054483A (ko) 반도체 장치의 전하저장전극 형성방법
KR20000040328A (ko) 스토리지 전극 형성 방법
KR960026870A (ko) 반도체소자의 캐패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090526

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee