KR0151073B1 - 반도체 소자의 식각방법 - Google Patents

Abstract

물질층을 선택적으로 식각하는 방법에 대해 기재되어 있다. 이는, 제1레벨에 형성되어 있는 하부 물질층 및 제1레벨보다 높은 제2레벨에 형성되어 있는 상부 물질층이 소정의 이격구조물에 의해 서로 분리되어 있는 구조물에서 상부 물질층만을 습식시각으로 제거하는 공정은, 하부 물질층 및 상부 물질층이 형성되어 있는 구조물 상에 상부 물질층을 완전히 덮도록 식각방지층을 형성하는 제1공정, 상부 물질층이 노출되도록 상기 식각방지층을 에치백하는 제2공정 및 상부 물질층을 습식식각으로 제거하는 제3공정을 포함하는 것을 특징으로 한다. 따라서, 상부 및 하부 물질층이 같은 물질로 형성되어 있을 경우에도 상부 무질층만을 식각하는 것을 가능하게 하고, 하부 물질층의 손상없이 상부 물질층을 식각할 수 있게 한다.

Description

반도체 소자의 식각방법

제1a도 및 제 1b도는 원통형 스토리지 전극을 형성하는 종래의 방법을 설명하기 위해 도시한 단면도들이다.

제2a도 내지 제2c도는 원통형 스토리지 전극을 형성하는 본 발명의 일 실시예에 의한 식각방법을 설명하기 위해 도시한 단면도들이다.

* 도면의 주요부분에 대한 부호의 설명

20 : 반도체 기판 22 : 층간절연층

24 : 제1물질층 26 : 제2물질층 패턴

28 : 원통형 스토리지 전극 30 : 감광막

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 서로 다른 레벨에 형성되어 있는 물질층을 선택적으로 식각하는 반도체 소자의 식각방법에 관한 것이다.

반도체 소자의 제조공정시, 제1레벨에 형성되어 있는 하부 물질층 및 상기 제1레벨보다 높은 제2레벨에 형성되어 있는 상부 물질층이 소정의 이격구조물에 의해 서로 분리되어 있는 구조물에서 상부 물질층만을 선택적으로 습식식각하기 위해서는, 일반적으로, 상기 하부물질층은, 소정의 식각공정에 대해, 상기 상부물질층을 구성하는 물질의 식각율보다 낮은 식각율을 갖는 물질로 형성되어야 한다. 통상, 상부물질층이 산화물로 형성되어 있을 때 상기 하부 물질층은 질회물로 형성된다.

제1a도 및 제1b도는 원통형 스토리지 전극을 형성하는 종래의 방법을 설명하기 위해 도시한 단면도들이다.

트랜지스터가 형성되어 있는 반도체기판(10)상에 층간절연층(12)과 질화막(14)을 차례대로 적층한 후, 트랜지스터의 소오스(도시되지 않음)가 노출되도록 접촉창(C)을 형성한다. 이어서 접촉창을 완전히 매몰할 정도의 두께로 결과물 전면에 제1도전층을 형성하고, 이 도전층상에 산화물 패턴(16)을 형성한 후, 다시 결과물 전면에 제2도전층을 형성한다. 계속해서 제2도전층을 이방성식각하여 원통형 스토리지 전극(18)을 형성한다 (제1a도).

이어서, 완충된 산화에천트(Buffered Oxide Etchant: 이하 BOE라 칭함)를 사용하여 산화물 패턴(16)을 습식시각한다 (제1b도). 이때, 질화막(14)은 산화물 패턴(16)을 제거할 때, 층간절연층 및 트랜지스터가 손상받지 않도록 하기 위해 형성된다.

커패시터의 정전용량을 증가시키기 위해서는, 원통형 스토리지 전극의 높이를 높이는 것이 바람직한데, 이는 결과적으로 산화물 패턴의 높이를 높인다. 따라서 산화물 패턴을 완전히 제거하기 위해서는, 결과물을 식각액에 처리하는 시간이 길어져야 한다.

산화물 패턴을 제거하기 위해 결과물을 식각액에 처리하는 시간이 길어질수록, 스토리지 전극(18) 및 질화막(14)에 미세균열(micro crack) (제1b도의 도면부호 A참조)이 발생할 확률이 높아진다. 이는 유전체막 도포 시, 유전체막이 균열되는 원인이 되므로, 결과적으로 커패시터의 전기적 특성을 저하시킨다.

본 발명의 목적은 서로 다른 레벨에 형성된 물질층들 중, 높은 레벨의 물질층만을 선택적으로 습식식각하는 반도체 소자의 식각방법을 제공하는데 있다.

본 발명의 다른 목적은 서로 다른 레벨에 형성된 물질층들 중, 높은 레벨의 물질층을 선택적으로 습식식각하는데 있어서, 식각되지 않고 남는 물질층이 손상되지 않도록 하는 반도체 소자의 식각방법을 제공하는데 있다.

상기 목적들을 달성하기 위한, 본 발명에 의한 반도체 소자의 식각방법은,

제1레벨에 형성되어 있는 하부 물질층 및 상기 제1레벨보다 높은 제2레벨에 형성되어 있는 상부 물질층이 소정의 이격구조물에 의해 서로 분리되어 있는 구조물에서 상기 상부 물질층만을 습식식각으로 제거하는 공정은, 상기 하부 물질층 및 상부 물질층이 형성되어 있는 구조물 상에 상기 상부 물질층을 완전히 덮도록 식각방지층을 형성하는 제1공정; 상기 상부 물질층이 노출되도록 상기 식각방지층을 에치백하는 제2공정; 및 상기 상부 물질층을 습식식각으로 제거하는 제3 공정을 포함하는 것을 특징으로 한다.

본 발명의 식각방법에 있어서, 상기 식각방지층은, 소정의 식각공정에 대해, 상기 하부 및 상부 물질층을 형성하는 물질의 식각율보다 큰 식각율을 갖는 물질로 형성되는 것이 바람직하다.

본 발명의 일 실시예에 의한 식각방법에 있어서, 상기 하부 및 상부 물질층은 같은 물질로 형성되는 것이 바람직하다. 이때, 상기 하부 및 상부 물질층은 산화물질로 형성되고, 상기 식각방지층은 감광막으로 형성되는 것이 바람직하다.

본 발명의 다른 실시예에 의한 식각방법에 있어서, 상기 하부 및 상부 물질층은 서로 다른 물질로 형성되는 것이 바람직하다. 이때, 상기 하부 물질층은 질화물질로 형성되고, 상기 상부 물질층은 산화물질로 형성되며, 상기 식각방지층은 감광막으로 형성되는 것이 바람직하다.

본 발명의 상기 목적들을 달성하기 위한, 본 발명의 또 다른 실시예에 의한 식각방법은, 하부구조물이 형성되어 있는 반도체기판 상에 제1물질층을 형성하는 제1공정; 상기 제1물질층 상에 제1도전층을 형성하는 제2공정; 상기 제1도전층 상에 제2물질패턴을 형성하는 제3공정; 결과물 전면에 제2도전층을 형성하는 제4공정; 상기 제2도전층을 이방성식각하여 상기 제2물질패턴의 측벽에 스페이서를 형성하는 제5공정; 결과물 전면에 상기 제2물질패턴이 완전히 덮히도록 감광막을 도포하는 제6공정; 상기 제2물질패턴이 노출되도록 상기 감광막을 에치백하는 제7공정; 및 상기 제2물질패턴을 습식식각으로 제거하는 제8공정을 포함하는 것을 특징으로 한다.

본 실시예에 의한 식각방법에 있어서, 상기 제1물질층은 질화물질로 형성되고, 상기 제2물질패턴은 산화물질로 형성되는 것이 바람직하다.

본 실시예에 의한 식각방법에 있어서, 상기 제1물질층 및 제2물질패턴은 산화물질로 형성되는 것이 바람직하다.

따라서, 본 발명에 의한 식각방법에 의하면, 상부 물질층과 하부 물질층이 형성되어 있는 구조물에서 상부 물질층만을 습식식각으로 제거하는데 있어서, 첫째, 상부 및 하부 물질층이 같은 물질로 형성되어 있을 경우에도 상부물질층만을 식각하는 것을 가능하게 한다. 둘째, 하부 물질층의 손상없이 상부 물질층을 식각할 수 있게 한다.

이하 첨부한 도면을 참조하여, 본 발명을 더욱 자세하게 설명하고자 한다.

본 발명에 의한 식각방법은, ① 상부 및 하부 물질층이 형성되어 있는 구조물 상에 상기 상부 물질층을 완전히 덮도록 식각방지층을 형성하는 단계, ② 상기 상부 물질층이 노출되도록 식각방지층을 에치백하는 단계 및 ③ 상기 상부 물질층을 습식식각하는 단계로 진행된다.

이때, 상기 식각방지층은, 소정의 식각공정에 대해, 상기 하부 및 상부 물질층을 형성하는 물질의 식각율 보다 큰 식각율을 갖는 물질로 형성된다. 예컨대, 상기 하부 상부 물질층 모두 산화물로 형성되어 있거나, 하부 물질층은 질화물로 형성되고 상부 물질층을 산화물로 형성되어 있을 경우, 상기 식각방지층은 감광막으로 형성되는 것이 바람직하다.

본 발명에 의한 식각방법에 의하면, 상기 상부 및 하부 물질층이 서로 다른 물질로 구성되어 있을때는 물론, 같은 물질로 구성되어 있을때도 발명의 효과는 동일하게 달성할 수 있다.

또한, 상기 식각방법은 습식식각 뿐만아니라 건식식각도 가능하다.

따라서, 본 발명에 의하면, 상부 물질층이 식각되는 동안, 하부 물질층은 식각방지층에 의해 보호되므로, 상기 식각공정에 의해 하부 물질층이 손상되는 일은 발생하지 않는다.

제2a도 내지 제2c도는 원통형 스토리지 전극을 형성하는 본 발명의 일 실시예에 의한 식각방법을 설명하기 위해 도시한 단면도들이다.

제2a도는 제1물질층(24), 제2물질층 패턴(26), 스토리지 전극(28) 및 감광막(30)을 형성하는 공정을 도시한 것으로서, 이는 트랜지스터(도시되지 않음)가 형성되어 있는 반도체기판(20)상에 중간절연층(22) 및 제1물질층(24)을 형성하는 제1공정, 트랜지스터의 소오스(도시되지 않음)을 노출시키는 접촉창(C)을 형성하는 제2공정, 상기 접촉창을 완전히 매몰하도록 결과상에 제1도전층을 형성하는 제3공정, 상기 제1도전층에 상에 제2물질층 패턴(26)을 형성하는 제4공정, 결과물 전면에 제2도전층을 형성하는 제5공정, 상기 제2도전층을 이방성식각하여 상기 제2물질층 패턴(26)의 측벽에 스페이서를 형성함으로써 스토리지 전극(28)을 완성하는 제6공정 및 결과물 전면에, 예컨대 포토레지스트와 같은 감광물질을 도포하여 감광막(30)을 형성하는 제7공정으로 진행된다.

상기 제1물질층(24)은, 제2물질층 패턴을 제거하는 습식식각 공정시, 식각에천트로부터 중간절연층(22) 및 트랜지스터를 보호하기 위해 형성된다. 이때, 상기 제1물질층(24) 및 제2 물질층 패턴(26)은 모두 산화물로 형성하거나, 제1물질층은 질화물로 형성하고, 제2물질층 패턴은 산화물로 형성된다.

제2b도는 감광막을 에치백하는 공정을 도시한 것으로서, 이는 상기 제2물질층 패턴(26)이 노출될 때까지 상기 감광막(30)을 에치백하는 공정으로 진행된다.

제2c도는, 예컨대 완충된 산화에천트와 같은 식각액을 사용하여 상기 제2물질층 패턴(제2b도의 도면부호 26)을 식각하고, 이어서 감광막(제2b도의 도면부호 30)을 제거한 후의 단면도이다.

본 실시예에 의하면, 제2물질층 패턴을 식각할 때, 제1물질층은 감광막으로 보호되기 때문에, 상기 식각액에 의해 제1물질층 또는 스토리지 전극에 미세균열이 발생하는 것을 방지할 수 있다.

따라서, 본 발명에 의한 반도체 소자의 식각방법에 의하면, 첫째, 상부 및 하부 물질층이 같은 물질로 형성되어 있을 경우에도 상부 물질층만을 식각하는 것을 가능하게 한다. 둘째, 하부 물질층의 손상없이 상부 물질층을 식각할 수 있게 한다.

본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.

Claims (11)

1. 제1레벨에 형성되어 있는 하부 물질층 및 상기 제1레벨보다 높은 제2레벨에 형성되어 있는 상부 물질층이 소정의 이격구조물에 의해 서로 분리되어 있는 구조물에서 상기 상부 물질층만을 습식식각으로 제거하는 공정은, 상기 하부 물질층 및 상부 물질층이 형성되어 있는 구조물 상에 상기 상부 물질층을 완전히 덮도록 식각방지층을 형성하는 제1공정; 상기 상부 물질층이 노출되도록 상기 식각방지층을 에치백하는 제2공정; 및 상기 상부 물질층을 습식식각으로 제거하는 제3공정을 포함하는 것을 특징으로 하는 반도체 소자의 식각방법.
2. 제1항에 있어서, 상기 식각방지층은, 소정의 식각공정에 대해, 상기 하부 및 상부 물질층을 형성하는 물질의 식각율 보다 큰 식각율을 갖는 물질로 형성되는 것을 특징으로 하는 반도체 소자의 식각방법.
3. 제2항에 있어서, 상기 하부 및 상부 물질층은 같은 물질로 형성되는 것을 특징으로 하는 반도체 소자의 식각방법.
4. 제3항에 있어서, 상기 하부 및 상부 물질층은 산화물질로 형성되는 것을 특징으로 하는 반도체 소자의 식각방법.
5. 제4항에 있어서, 상기 식각방지층은 감광막으로 형성되는 것을 특징으로 하는 반도체 소자의 식각방법.
6. 제2항에 있어서, 상기 하부 및 상부 물질층은 서로 다른 물질로 형성되는 것을 특징으로 하는 반도체 소자의 식각방법.
7. 제6항에 있어서, 상기 하부 물질층은 질화물질로 형성되고, 상기 상부 물질층은 산화물질로 형성되는 것을 특징으로 하는 반도체 소자의 식각방법.
8. 제7항에 있어서, 상기 식각방지층은 감광막으로 형성되는 것을 특징으로 하는 반도체 소자의 식각방법.
9. 하부구조물이 형성되어 있는 반도체기판 상에 제1물질층을 형성하는 제1공정; 상기 제1물질층 상에 제1도전층을 형성하는 제2공정; 상기 제1도전층 상에 제2물질패턴을 형성하는 제3공정; 결과물 전면에 제2도전층을 형성하는 제4공정; 상기 제2도전층을 이방성식각하여 상기 제2물질패턴의 측벽에 스페이서를 형성하는 제5공정; 결과물 전면에 상기 제2물질패턴이 완전히 덮히도록 감광막을 도포하는 제6공정; 상기 제2물질패턴이 노출되도록 상기 감광막을 에치백하는 제7공정; 및 상기 제2물질패턴을 습식식각으로 제거하는 제8공정을 포함하는 것을 특징으로 하는 반도체 소자의 식각방법.
10. 제9항에 있어서, 상기 제1물질층은 질화물질로 형성되고, 상기 제2물질패턴은 산화물질로 형성되는 것을 특징으로 하는 반도체 소자의 식각방법.
11. 제9항에 있어서, 상기 제1물질층 및 제2물질패턴은 산화물질로 형성되는 것을 특징으로 하는 반도체 소자의 식각방법.