KR970018556A - 반도체 메모리장치의 커패시터 제조방법 - Google Patents
반도체 메모리장치의 커패시터 제조방법 Download PDFInfo
- Publication number
- KR970018556A KR970018556A KR1019950029519A KR19950029519A KR970018556A KR 970018556 A KR970018556 A KR 970018556A KR 1019950029519 A KR1019950029519 A KR 1019950029519A KR 19950029519 A KR19950029519 A KR 19950029519A KR 970018556 A KR970018556 A KR 970018556A
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- oxide
- forming
- depositing
- layer
- Prior art date
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 메모리장치의 캐패시터 제조방법에 관한 것이다. 이를 위하여 반도체기판 상에 식각방지 층을 형성하는 공정; 스토리지전극 콘택홀을 형성하는 공정; 제1도전층을 증착한 후 에치 백하여 플럭을 형성하는 공정; 특정 습식 식각액에 대해 식각률이 다른 두 종류 이상의 산화막을 결과물상에 2 레이어 이상 교대로 증착하는 공정; 플럭 상부의 산화막들을 제거하여 제거하여 개구부를 형성하는 공정; 개구부 측면에 노출된 상기 산화막들중 1종류의 산화막을 일부 식각하는 공정; 결과물 전면에 제2도전층을 증착한 후 에치 백하는 공정; 잔류하는 산화막을 완전히 제거하여 핀형태의 스토리지전극을 형성하는 공정; 및 상기 스토리지전극 상에 유전체막 및 플레이트 전극을 형성하는 공정으로 구성된다. 따라서, 종래에 비해 핀 핀구조의 제조공정이 단순하고, 공정시간을 단축할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2F도는 본 발명의 일실시예에 따른 핀 구조의 커패시터의 제조 방법을 설명하기 위한 단면도들이다.
Claims (7)
- 반도체기판 상에 식각방지 층을 형성하는 공정; 스토리지전극 콘택홀을 형성하는 공정; 제1도전층을 증착한 후 에치 백하여 플럭을 형성하는 공정; 특정 습식 식각액에 대해 식각률이 다른 두 종류 이상의 산화막을 결과물상에 2 레이어 이상 교대로 증착하는 공정; 상기 플럭 상부의 산화막들을 제거하여 개구부를 형성하는 공정; 상기 개구부 측면에 노출된 상기 산화막들중 1종류의 산화막을 일부 식각하는 공정; 결과물 전면에 제2도전층을 증착한 후 에치 백하는 공정; 잔류하는 상기 산화막을 완전히 제거하여 핀형태의 스토리지전극을 형성하는 공정; 및 상기 스토리지전극 상에 유전체막 및 플레이트 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 메모리장치의 커패시터 제조방법.
- 제1항에 있어서, 상기 식각저층으로 실리콘질화막을 100~500Å정도 증착하는 것을 특징으로 하는 반도체 메모리장치의 커패시터 제조방법.
- 제1항에 있어서, 상기 산화막 적층으로 BPSG/HTO를 교대로 300~1000Å 증착하는 것을 특징으로 하는 반도체 메모리장치의 커패시터 제조방법.
- 제1항에 있어서, 상기 산화막의 선택적 식각을 희석된 불화수소를 사용하여 행하는 것을 특징으로 하는 반도체 메모리장치의 커패시터 제조방법.
- 제1항에 있어서, 희석된 불화수소를 이용하여 상기 잔류 산화막을 제거하는 것을 특징으로 하는 반도체 메모리장치의 커패시터 제조방법.
- 제1항에 있어서, 상기 산화막 적층을 실리콘질화막/산화막 구조로 이용하는 것을 특징으로 하는 반도체 메모리장치의 커패시터 제조방법.
- 제6항에 있어서, 습식 식각액은 인산 및 산화 식각액을 이용하는 것을 특징으로 하는 반도체 메모리장치의 커패시터 제조방법
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950029519A KR970018556A (ko) | 1995-09-11 | 1995-09-11 | 반도체 메모리장치의 커패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950029519A KR970018556A (ko) | 1995-09-11 | 1995-09-11 | 반도체 메모리장치의 커패시터 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970018556A true KR970018556A (ko) | 1997-04-30 |
Family
ID=66596779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950029519A KR970018556A (ko) | 1995-09-11 | 1995-09-11 | 반도체 메모리장치의 커패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970018556A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100590798B1 (ko) * | 1999-07-26 | 2006-06-15 | 삼성전자주식회사 | 커패시터 형성 방법 |
| KR100701681B1 (ko) * | 2000-12-28 | 2007-03-29 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
-
1995
- 1995-09-11 KR KR1019950029519A patent/KR970018556A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100590798B1 (ko) * | 1999-07-26 | 2006-06-15 | 삼성전자주식회사 | 커패시터 형성 방법 |
| KR100701681B1 (ko) * | 2000-12-28 | 2007-03-29 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100199346B1 (ko) | 반도체 소자의 전하저장전극 형성방법 | |
| KR910013505A (ko) | 반도체 메모리의 제조방법 | |
| KR970018556A (ko) | 반도체 메모리장치의 커패시터 제조방법 | |
| JP2712926B2 (ja) | 半導体記憶装置の製造方法 | |
| KR100477900B1 (ko) | 반도체소자의전하저장전극형성방법 | |
| KR940004604B1 (ko) | 반도체 메모리 소자의 커패시터 제조방법 | |
| KR950013900B1 (ko) | 디램셀의 캐패시터 저장전극 제조방법 | |
| KR930008884B1 (ko) | 스택커패시터 셀 제조방법 | |
| KR0161874B1 (ko) | 커패시터 제조방법 | |
| KR950007106A (ko) | 디램(dram)셀 커패시터 제조방법 | |
| KR960016246B1 (ko) | 적층 캐패시터 제조방법 | |
| KR100359155B1 (ko) | 반도체소자의전하저장전극의제조방법 | |
| KR100228358B1 (ko) | 반도체 장치의 캐패시터 형성방법 | |
| KR100196223B1 (ko) | 커패시터의 제조방법 | |
| KR930008584B1 (ko) | 반도체 메모리 셀 제조방법 | |
| KR0178996B1 (ko) | 반도체 메모리소자의 커패시터 제조방법 | |
| KR19990047012A (ko) | 캐패시터 제조방법 | |
| KR980006357A (ko) | 디램의 캐패시터 형성방법 | |
| KR950007112A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR970003464A (ko) | 반도체 소자의 미세 콘택홀 형성방법 | |
| KR940001391A (ko) | 반도체 기억장치의 전하보존 전극 제조 방법 | |
| KR940022865A (ko) | 반도체 소자의 핀형 전하저장전극 형성 방법 | |
| KR900017086A (ko) | 2중 적층 캐패시터 구조를 갖는 반도체 기억장치 및 그 제조방법 | |
| KR970018560A (ko) | 반도체 소자 제조방법 | |
| KR19980054507A (ko) | 반도체 장치의 캐패시터 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |