JPH03263837A - 半導体装置の配線形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［１要〕 半導体装置の配線形成方法に係り、特に半導体装置の多
層配線形成方法に関し。

配線が半導体基板と反応することなく、ビアホールを完
全に埋め込み１表面の平坦性が良好な多層配線を形成す
る方法を提供することを目的とし。

素子の形成された半導体基板にバリアメタルの第１の配
線を形威した後、全面に第１の絶縁膜を被着して平坦化
する第１の工程と１前記第１の絶縁膜に前記第１の配線
を露出する開口を形威し。

露出する前記第１の配線上にアルミニウム或いはアルミ
ニウム合金を選択的に成長して、厚い第１の配線を形成
する第２の工程と、全面に第２の絶縁膜を被着した後、
前記厚い第１の配線の一部を露出する第１のビアホール
を形成する第３の工程と１前記第１のビアホールに露出
する前記厚い第１の配線上にアルミニウム或いはアルミ
ニウム合金を選択的に成長じて、前記第１のビアホール
を埋め込み１表面を平坦にする第４の工程とを有する半
導体装置の配線形成方法により構成する。

また、前記第１乃至第４の工程につづいて、前記第１乃
至第４の工程に準する第５乃至第８の工程を有する半導
体装置の配線形成方法により構成する。

［産業上の利用分野〕 本発明は半導体装置の配線形成方法に係り、特に半導体
装置の多層配線形成方法に関する。

（従来の技術〕 従来行われている一般的な多層配線技術は、物理的気相
堆積（ＰＶＤ）法により作製したアルミニウム合金膜を
エツチングによりバターニングしその上に絶縁膜を被着
して平坦化するものであり。

以下、同様のことを繰り返して多層配線を形威する。

第２図（ａ）乃至（ｄ）は従来例を説明するためのの工
程を示す断面図で、以下、これらの図を参照しながら説
明する。

素子の形成された半導体基板１にアルミニウム合金を被
着し、それをバターニングして第１の配線２を形成する
（第２図（ａ）参照）。

表面を１例えばＰＳＧの第１の絶縁膜３で覆いなだらか
にする（第２図（ｂ）参照）。

第１の絶縁膜３に第１の配線２の一部を露出する第１の
ビアホール６を形成する（第２図（ｃ）参照）。

全面にアルミニウム合金を被着する（第２図（ｄ）参照
）。

以下、第２図（ａ）乃至（ｄ）の工程を繰り返して多層
配線を形成する。

しかし、この従来例ではアルミニウム合金をバターニン
グして第１の配線４を形威した後、アルミニウム合金と
半導体基板が反応する問題がつきまとい、第１の配線４
を厚くすると表面の平坦性が悪くなり、さらに、ビアホ
ールが狭いとアルミニウム合金を被着する際、オーバー
ハングが生したりして埋め込みが完全でなくなるといっ
た問題がある。

（発明が解決しようとする課題） 本発明は、上記の問題に鑑み、第１の配線と半導体基板
の反応を避け１表面の平坦性を損なわずに配線を厚く形
威し、ビアホールを完全に埋め込み、さらに、多層乙こ
配線を形威する方法を提供することを目的とする。

〔課題を解決するための手段〕

第１図（ａ）乃至（ｈ）は本発明の詳細な説明するため
の工程を示す断面図である。

上記課題は、素子の形威された半導体基板１にバリアメ
タルの第１の配ｖＡ２を形成した後、全面に第１の絶縁
膜３を被着して平坦化する第１の工程と、前記第１の絶
縁膜３に前記第１の配線２を露出する開口を形威し、露
出する前記第１の配線２上にアルミニウム或いはアルミ
ニウム合金を選択的に成長して、厚い第１の配線４を形
成する第２の工程と、全面に第２の絶縁膜５を被着した
後。

前記厚い第１の配線４の一部を露出する第１のビアホー
ル６を形成する第３の工程と、前記第１のビアホール６
に露出する前記厚い第１の配線４上にアルミニウム或い
はアルくニウム合金を選択的に成長して、前記第１のビ
アホール６を埋め込み表面を平坦にする第４の工程とを
有する半導体装置の配線形成方法によって解決される。

また、前記第１乃至第４の工程につづいて１表面にアル
ミニウム或いはアルミニウム合金の第２の配線７を形威
した後、全面に第３の絶縁膜８を被着して平坦化する第
５の工程と、前記第３の絶縁膜８に前記第２の配線７を
露出する開口を形威し、露出する前記第２の配線７上に
アルミニウム或いはアルミニウム合金を選択的に成長じ
て、厚い第２の配線９を形威する第６の工程と、全面に
第４の絶縁膜１０を被着した後、前記厚い第２の配線９
の一部を露出する第２のビアホール１１を形成する第７
の工程と、前記第２のビアホール１１に露出する前記厚
い第２の配線９上にアルミニウム或いはアルミニウム合
金を選択的に成長して、前記第２のビアホール１１を埋
め込み２表面を平坦にする第８の工程とを有する半導体
装置の配線形成方法によって解決される。

〔作用］ 本発明では、まず、素子の形威された半導体基板１にバ
リアメタルの第１の配線２を形威している。このように
すれば、バリアメタルは半導体基板と反応せず、バリア
メタルの第１の配線２の上に形威される厚い第１の配線
４と半導体基板との反応が避けられる。

バリアメタルの第１の配線２を薄く形成すれば第１の絶
縁膜３を被着して平坦化することは容易である。平坦化
した後、第１の絶縁膜に第１の配線２を露出する開口を
形威し、露出する第１の配線２上にアルミニウム或いは
アルミニウム合金を選択的に成長することにより、厚い
第１の配線４を形威している。そのようにしてから第２
の絶縁膜５を形成すれば、第１の配線を厚く形成してか
つ表面の平坦性を良好にすることができる。

第２の絶縁膜５に厚い第１の配線４の一部を露出する第
１のビアホール６を形威し、露出する厚い第１の配線４
上にアルミニウム或いはアルミニウム合金を選択的に成
長することにより、第１のビアホール６を完全に埋め込
み１表面を平坦にしている。

第１乃至第４の工程により１表面が平坦な第１の配線層
を形威した後、同様にして第５乃至第８の工程を行えば
２表面が平坦な第２の配線層を形成することができる。

配線層の数がさらに増えても、同様にして表面が平坦な
配線層を形威しつづけることができる。

〔実施例］ 第１図（ａ）乃至（ｈ）は本発明の詳細な説明するため
の工程を示す断面図であり、以下、これらの図を参照し
ながら説明する。

第１図（ａ）参照 半導体基板１として、素子の形威されたＳｉ基板を用い
、その上にハ′リアメタルとして厚さ３０００大のタン
グステンを被着し、それをバターニングして第１の配線
２を形威する。

全面に厚さ１μｍのＰＳＧを被着して第１の絶縁膜３を
形威し、平坦化する。

第１図（ｂ）参照 第１の絶縁膜３に第１の配線２を露出する開口を形成す
る。開口の幅は第１の配線２の幅より狭く、開口の底に
は第１の配線２が露出する。

化学的気相堆積（ＣＶＤ）法により第１の配線２の上に
アルミニウム（ＡＩ）を選択成長させて厚さ０．７　μ
ｍの厚い第１の配線４を形成する。

第１図（ｃ）参照 全面に厚さ０．５μｍのＰＳＧを被着して第２の絶縁膜
５を形威し、平坦化する。

第２の絶縁膜５に厚い第１の配線４の一部を露出する第
１のビアホール６を形成する。

第１図（ｄ）参照 ＣＶＤ法により、第１のビアホール６に露出する厚い第
１の配線４の上にＡＩを選択成長させて第１のビアホー
ル６を埋め込む。

第１図（ｅ）参照 全面に厚さ２０ＯＡのＡ１を被着し、それをパタニング
して、第１のビアホール６を埋め込んだＡＩに接続する
第２の配線７を形成する。

全面に厚さ１μｍのＰＳＧを被着して第３の絶縁膜８を
形成し、平坦化する。

第１図（ｆ）参照 第３の絶縁膜８に第２の配線７を露出する開口を形成す
る。開口の幅は第２の配線７の輻より狭く、開口の底に
は第２の配線７が露出する。

ＣＶＤ法により第２の配線７の上にＡ１を選択成長させ
て厚さ０．８　μｍの厚い第２の配線９を形成する。

第１図（ｇ）参照 全面に厚さ　　μｍのＰＳＧを被着して第４の絶縁膜ｌ
Ｏを形成し、平坦化する。

第４の絶縁膜】０に厚い第２の配線７の一部を露出する
第２のビアホール１１を形成する。

第１図（ｈ）参照 ＣＶＤ法により、第２のビアホール１０に露出する厚い
第２の配線７の上にＡＩを選択成長させて第２のビアホ
ール１０を埋め込む。

このようにして、２層の配線層をもつ多層配線が形成さ
れる。さらに、第５乃至第８の工程を繰り返すことによ
り、３層目の配線、４層目の配線とつづけて形成するこ
とができる。

表面が平坦な配線１層でよければ、第１乃至第４の工程
でとどめればよい。

なお１本実施例では配線の材料としてＡＩを用いる例に
ついて説明したが、配線材として通常使用されるＳｊ、
あるいはＣｕ、あるいはＣｕＴ　ｉなどを含むアルミニ
ウム合金を用いてよいことは勿論である。

さらに１本実施例ではバリアメタルとしてタングステン
（Ｗ）を用いたが、ＴｉＮ、ＷＳｉＴｉＷ等の合金もバ
リアメタルとして用いることができる。

〔発明の効果］ 以上説明したように１本発明によれば、配線と半導体基
板の反応がなく、ビアホールを完全に埋め込み１表面の
平坦性が良好な配線を形成することができる。

本発明は２層以上の多層配線を形成する際に。

特に大きな効果を奏する。

６は第１のビアホール ７は第２の配線 ８は第３の絶縁膜 ９は厚い第２の配線 １０は第４の絶縁膜 １工は第２のビアホール

【図面の簡単な説明】

第１図（ａ）乃至（ｈ）は実施例を説明するための工程
を示す断面図。 第２図（ａ）乃至（ｄ）は従来例を説明するための工程
を示す断面図 である。 図において。 １は半導体基板であってＳｉ基板。 ２は第１の配線。 ３は第１の絶縁膜。 ４は厚い第１の配線。 ５は第２の絶縁膜。 （ｈ） 第 買 云乞例 図（ｆの３） 第 図（”？ａ２） 痢 図

Claims (1)

1. 【特許請求の範囲】 ［１］素子の形成された半導体基板（１）にバリアメタ
   ルの第１の配線（２）を形成した後、全面に第１の絶縁
   膜（３）を被着して平坦化する第１の工程と、 前記第１の絶縁膜（３）に前記第１の配線（２）を露出
   する開口を形成し、露出する前記第１の配線（２）上に
   アルミニウム或いはアルミニウム合金を選択的に成長し
   て、厚い第１の配線（４）を形成する第２の工程と、 全面に第２の絶縁膜（５）を被着した後、前記厚い第１
   の配線（４）の一部を露出する第１のビアホール（６）
   を形成する第３の工程と、 前記第１のビアホール（６）に露出する前記厚い第１の
   配線（４）上にアルミニウム或いはアルミニウム合金を
   選択的に成長して、前記第１のビアホール（６）を埋め
   込み、表面を平坦にする第４の工程と を有することを特徴とする半導体装置の配線形成方法。 〔２〕前記第１乃至第４の工程につづいて、表面にアル
   ミニウム或いはアルミニウム合金の第２の配線（７）を
   形成した後、全面に第３の絶縁膜（８）を被着して平坦
   化する第５の工程と、 前記第３の絶縁膜（８）に前記第２の配線（７）を露出
   する開口を形成し、露出する前記第２の配線（７）上に
   アルミニウム或いはアルミニウム合金を選択的に成長し
   て、厚い第２の配線（９）を形成する第６の工程と、 全面に第４の絶縁膜（１０）を被着した後、前記厚い第
   ２の配線（９）の一部を露出する第２のビアホール（１
   １）を形成する第７の工程と、 前記第２のビアホール（１１）に露出する前記厚い第２
   の配線（９）上にアルミニウム或いはアルミニウム合金
   を選択的に成長して、前記第２のビアホール（１１）を
   埋め込み、表面を平坦にする第８の工程と を有することを特徴とする半導体装置の配線形成方法。