JPH0258225A

JPH0258225A - 半導体装置及びその製造方法

Info

Publication number: JPH0258225A
Application number: JP20809188A
Authority: JP
Inventors: Tomotoshi Inoue; 井上　智利; Toshiyuki Terada; 俊幸寺田; Kenichi Tomita; 健一富田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1988-08-24
Filing date: 1988-08-24
Publication date: 1990-02-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の目的〕（ｇｉ業上の利用分野）本発明は、配線を改良した半導体装置及びその製造方法
に関する。

（従来の技術）近年コンピューターや通信機器の重要部分には。

半導体基板上に多数のトランジスターや抵抗等を集積化
して形成した所謂大規模集積回路（ＬＳＩ）が多用され
ている。このＬＳＩの一般的なものの断面を第８図に示
す、半導体例えばシリコンのＪ＆板のには素子の電極に
）が形成されており、この上に第１の絶縁膜（２１）を
介してスパッタリングと選択エツチングによりＡＱのフ
ァースト配ｇ（８９，）が設けられている。さらにこの
配線（８９□）上には第２の絶縁膜（２□）を介してフ
ァースト配線と同様の方法によりＡｎのセカンド配Ｍ　
（８９，）が形成されている。ところが、この様に形成
したセカンド配線（８９□）は、　ファースト配線と第
２の絶縁膜間の段差に起因する大きな段差が必ずつくた
めに、スパッタリングによる被着では側壁部（８０、）
は薄くなって抵抗が高くなったり、　或は断線（８０□
）に至るものもあり、ひいては良好なＬＳＩを形成でき
なかった。

この問題を解決する方法として第７図に示すスペーサー
リフトオフ法が挙げられる。これは先ず例えばシリコン
基板ω上に絶縁膜■をＣＶＤ法によって堆積し、さらに
この上に開口（５□）を施したフォトレジストのマスク
■を設ける（第７図（ａ））。

次いでこのマスク層上からエツチングを続ける。

この時絶縁膜■を異方性エツチングに加え等方性エツチ
ングも行い横方向にもエツチングし、フォトレジスト（
３）が絶縁股間口部（５□）に対してオーバーハング形
状になる様にする（第７図（ｂ））。

その後、真空蒸着法によりＡｕ層（４，）、　（４□）
を全面に被着する。この時レジストのオーバーハングに
より開口部（５，）、　（５，）ではＡｕ層（４，、）
、　（’１．）が段切れする様になっている（第７図（
ｃ））。

最後に有機溶剤を用いてフォトレジスト（３）を除去す
ると共に不要なＡｕ層（４，）を取り去って、開口部（
５□）にＡｕ層（４□）からなる配線を形成する。ここ
では配線（４□）のうち、短手方向の断面を示した（第
７図（ｄ））。

この様にすれば、配線（４□）と絶縁膜■は平坦になっ
て段差が全くなくなり、この上にさらに配線を形成した
場合にも平坦に形成でき、段差に起因する配線の段切れ
や高抵抗化の問題を低減できる。

しかしながら、このスペーサーリフトオフ法によって微
細パターンの配線を形成する場合に問題が生じる。即ち
、第７図（ｅ）に示す如く、配線巾の縮少と共に、　Ａ
ｕＰｊ（４，）、　（４−）の蒸着時に陰となる部分（
破線で囲んだ領域）の影響が生じ、配線（４，）の頂部
は平坦にならずに尖ってしまい、開口部■を埋め込むと
いう観点から、この方法が十分にｌｊＷ題解決を図って
いるとはいえなくなる。

一方、開口部を埋め込む方法として金属の０選択ＣＶＤ
法がある。こわはコンタクトホールの埋め込み等に使用
されろもので、そのホールの底の半導体を核とし金属層
を形成するものである。しかし配線が主として這う絶Ｍ
膜例えば５ｉｎ２はこの核としての役目を果すことがで
きず、従ってこの上に選択ＣＶＤ法によって金属層を所
望のパターンに成長させることはできなかった。

（発明が解決しようとする課題）上述した様に、従来の半導体装置は配線巾が狭くなった
場合、絶縁膜に平坦に埋め込まれることなく形成され、
表面に段差がついてしまった。

本発明は上記問題点に鑑みなされたもので、巾が狭い微
細配線においても絶縁膜に平坦に埋め込まれた配線を備
える半導体装置を提供する事を第１の目的とする。

また、この様に配線を備える半導体装置を容易に形成す
る事のできる半導体装置の製造方法を提供する事を第２
の目的とする。

〔発明の構成〕

（課題を解決するための手段）上記目的を達成するために、第１の発明は絶縁膜の１１
４の底に被着された金属又は半導体からなる第１の層と
、前記溝に埋込まれ、前記第１の層上に選択成長された
第２の金属層とからなる配線を備える事を特徴とする半
導体装置を提供するものである。

また第２の発明は、基板表面の絶縁股上にフォトレジス
トマスクを形成する工程と、このマスクを用いて前記基
板が露出するまで前記絶縁膜をエツチングして溝を形成
する工程と、この表面上に金属又は半導体を被着した後
前記マスクを除去することで、前記溝の底に第１の層を
残す工程と９この第１の層上に前記絶縁膜表面と平坦に
なるまで第２の層を金属の選択ＣＶＤにより成長させる
工程とを具備する事を特徴とする半導体装置の製造方法
を提供するものである。

（作用）本発明では絶縁膜の配線形成領域に溝を設け。

この底にレジストの影による影響が生じない薄膜の形成
及びリフトオフ法による不要部の除去によって第１の層
を形成した後、溝が完全に埋って絶９股表面と平坦にな
るまでこの第１の層を核として第２の層を成長させる様
にしている。この際、第１の層は、半導体又は金属であ
るがために絶縁膜と比べ、この層だけに金属の第２の層
が成長する様な高選択性が有る。従ってこの溝は隙間な
く第２の層によって絶ａＷ１表面と平坦になるまで容易
にしかも確実に埋められる様になっている。

（実施例）本発明の詳細を実施例によって説明する。

第１図〜第５図は本発明の一実施例に係るＬＳＩの一部
を工程順に示した平面図及び断面図である。夫々の図の
うち平面図（（ａ）の符号で示す）の破線は埋め込まれ
た金属部分を表わした。

先ず第１図（ａ）は平面図である。ただしこのうちＡ、
−Ａ、断面が第１図（ｃ）−Ｂｉ　　Ｂｌ断面が第１図
（ｂ）である０例えばＧａＡｓの半導体基板ω上に例え
ば窒化タングステンのゲート電極（４，）、　（４，）
。

ＡｕＧｅのオーミック電極（４，）、　（４４）、　（
４，）及び、これらのゲート電極をマスクとしてイオン
注入した後活性化のためのアニールを施して形成した高
濃度層（６，）、　（６２）、　（６３）からショット
キーゲート型電界効果トランジスタ（Ｑ□）、　（Ｑ、
）が構成されている。この素子の上に絶縁膜例えば６０
００人厚の堆積ＬＯ，膜をＣＶＤ法を用いて堆積し、さ
らにこの上の全面にフォトレジストを塗布する０次いで
、このフォトレジストの所望領域のバターニングをフォ
トリソグラフィー技術を用いて行い、マスク（３，）を
形成する。このマスク（３１）上から例えばＣＩ＋４＋
Ｈ，ガスを用いたＲ　Ｉ　Ｅ　（Ｒｅａｃｔｉｖｅ　　
ＩｏｎＥ　ｔｃｈｉｎｇ）を行って、開口（５、Ｌ　（
５，）、　（５，）。

（５，）、　（５，）を形成する。これらの開口の底に
は夫々電極（４，）、　（４□）、　（４，）、　（４
，）、　（４、）が必ず位置第２図（、）は平面図、こ
のＡ、−Ａ２断面が第２図（ｃ）、Ｂ、−Ｂ、断面が第
２図（ｂ）である、減圧ＣＶＤ装置を用い、例えば成膜
温度２５０℃、成膜圧力０．１Ｔｏｒｒ、　ＶＦ＆ガス
流量２０ｃｃ／＋ｉｎ、　ＳｉＨ，ガス流量２０ｃｃ／
ｗｉｎの各条件で、開口（５，）、　（５□）、　（５
，）。

（５４）、　（５，）内に底からＳｉも膜（２１）の高
さまで、Ｗ膜（７，）、　（７□）、　（７，）、　（
７４）、　（７％）を成長させる。

この後、マスク■を除去する。この工程はコンタさらに
次の工程を第３図に示す。ただし、第３図（ａ）は平面
図であり、そのＡ、−Ａ１断面及びＢ、−Ｂ、断面は第
３図（ｃ）と第３図（ｂ）で夫々示す６全面に絶縁膜例
えばＳｉｎ、のＣＶＤ膜を９０００人厚に堆積し、この
上にフォトレジストを塗布してこれを所望の形状にパタ
ーニングする。これによりマスク（３□）を設けるこの
マスク（３２）は、オーミック電極（４，）、　（４，
）、　（４ｓ）上及びゲート電極（４，）。

（４２）間を繋ぐ配線形成領域に開口（５，、）、　（
５，、）。

（５，、）、　（５□５）が施されている０次いで、　
マスク（３□）が下層の５ｉｎ２のＣＶＤ膜に対してオ
ーバーハング形状になる様にする。これには、このマス
ク（３□）上から例えばＣＨ，＋０２によろＲＩＥを用
いて８５００人まで異方性エツチングを行った後にＮＩ
ｌ、Ｆ、を用いて等方性エツチングを５００人行うこと
によってＳｉｎ、膜（２□）を形成する。

さらに例えば真空蒸着法により、第１の層となるＡＱを
２００人被着する。　この後の工程は図には示してない
が、このマスク（３，）を有機溶剤を用いて除去して不
要金属を取り除く所謂リフトオフ法によって第１の層（
８，）、　（８，）、　（８，）、　（８，）を形成す
る。これらの金属は溝の底に薄く形成されているので、
オーバーハング形状による影の影響はほとんどなく均一
な厚みになっている。

この後の工程を続けて第４図に示す、ただし。

第４図（ａ）は平面図、　このＡ、−Ａ、断面及びＢ４
一８４断面を第４図（ｃ）と第４図（ｂ）夫々格示す。

開口（５，）、　（５，３）、　（５□、）、　Ｃ３ｘ
５）内にＳｉｎ、膜（２２）と同じ高さになるまで、夫
々第１の層（Ｉｌｌ、）、　（Ｌ）。

（８４）、　（８５）を核にして、例えばＶＦＧ（７）
　５１１１４Ｍ元による選択ＣＶ　Ｄ　ニより第２の膜
つまりｗ　ｔｗｉｔ　（９，）　。

（９３）、　（９，）、　（９５）を形成する。これに
よりＡＱ膜（８１）とＷ膜（９１）は２つのゲート電極
（４□）、　（４，）を接続するファースト配線として
構成している。ここではファースト配線の＋１ＪをＯ，
Ｓ、としている。

この時の成膜条件は１例えば１度２５０℃、圧力０．０
ＩＴｏｒｒ、　　ＷＦＦｉの流ｔ２０ｃｃ／＋ｍｉｎ、
　５ｉｌｌｓの温流２０ｃｃ／ｍｉｎとすル、コノ様な
条件ではＷはＡｅｌＦ２（ｇ、）、　（８３）。

（８，）、　（ｇｓ）にのみ選択的に成長し、　Ｓｉｎ
、膜（２，）上には成長しないため、Ｗ１１莫（９、）
、　（９，）、　（９，）。

（９、）と５ｉＯ−ＰＮ（２□）の夫々の表面の段差は
全くなく完全な平坦面が得られる。次いで、これらの膜
の全面に絶縁膜例えばＳｉＯ□膜（２，）をＣＶＤ法に
より６０００人堆積する。

続けて最終工程を第５図により説明する。ただし第５図
（ａ）は平面図、このＡ、−Ａ、断面及びＢ　ｓ　−Ｂ
　ｇ断面を第５図（ｃ）と第５図（ｂ）に夫々示す、こ
の工程は、ファースト配線形成後のセカンド配線の形成
を示すもので、第１図乃至第４図で説明した一連の工程
をくり返すことにより行う。

つまり、■（ＳＬＯ，膜（２，）を開口し、ここにＷ層
（７，、）、　（７１，）、　（７□、）、　（７□、
）を埋め込む）→■（Ｓｉｎ、膜（２，）を堆積し開口
を設け、この底にリフトオフ法”’Ｃ−ＡＱ層（ｇ、）
、　（ｇ、３）、　（ｇ、、）、　（ｇ、、）を形成す
る）→■（これらのＡ１層を核として選択ＣＶＤ法によ
りＷ層（９，２）、　（９１，）、　（９，、）、　（
９０，）を形成する）、以上の工程により２層構造のセ
カンド配線が完成する。この様に、ファースト配線及び
セカンド配線は絶縁膜に対して段差がつく事なく平坦に
埋め込まれる。つまりアクペクト比に拘わることなく配
＠＋ＪＪを狭くしても予め被着した第１の膜上に確実に
ＣＶＤ膜を形成できるため、このＬＳＩはｗ開化に適し
ているといえる。

以上の実施例では比較的短い配線に本発明を適用した場
合について説明したが、次に長い配線を備えるＬＳＩに
ついて以下の他の実施例で述べる。

第６図は、夫々配線パターンの異なる２つのＬＳＩの一
部分の平面図を示す。これらのＬＳＩはファースト配線
上にセカンド配線を形成した第１の実施例のＬＳＩと同
じ構造を有する。！Ａなる点は配線パターンのみである
。ただし、ここでは破線をファースト配線、実線をセカ
ンド配線としている。

第１図（ａ）に示す如く、第１のＬＳＩは１０膿程度の
長いファースト配線（端にパッド（６２，）、　（６２
□）を有す）をだ行させて設け、この上に同様のパター
ンのセカンド配線（パッド（６１，）、　（６１，）を
有する）を９０″回転した方向にＮけている。この同じ
ものを２００個設けこれらの配線間の絶縁試験を行った
ところ、不良のものはなく、全てが十分な絶縁性を保つ
ことが判った。次に第１図（ｂ）に示す如く、縦縞状に
設けられたファースト配線（６５）上に、パッド（６３
）及びパッド（６４）を有する櫛形状のセカンド配線を
夫々向き合わせたものを用意した。

、：　ｔＬ　４２００個設け、　コノパッド（６３）　
及び（６４）ｒｌ！Ｙノ夫々の短絡試験を行ったところ
、ファースト配線（６５）への接触に起因する短絡はな
く、全てのＬＳＩは十分な絶縁性を示した０以上の事か
ら、本発明の半導体装首はｌｌｉに］ｌ担化に適したも
のだけでなく、長い配線を備えろものに至っても優れた
信頼性をもつ事が判った。さらに、この様に選択ＣＶＤ
で第２の層を形成する配線は、ＦＦｔ面和を変えること
なく１１１を狭くしかもＪ’ｌみを厚くすることで低抵
抗のものを容易に形成できるのでこの面からしても微細
化に適している。

尚１本発明は一卜述した実施例に限ることなく種々変形
して実施する】１（ができ、これを以下に述へろ。

（Ｔｌ　　第１の層は、　Ａｉ＋やＡＱにＣｕやＳＬを
添加した金属等に限ることなく、第２の層成長に際して
良好な核となる金属又は半導体であれば良く、特に＾ｕ
。

Ｃｕ、　Ｎｏ、　Ｗ、硅化モリブデン、硅化タングステ
ン等の金属又は、ＳｉやＧｃ等の半導体であっても差し
支えない。特に絶縁１１莫上に堆積させた半導体をレー
ザーアニール等によりｍ結晶化して第１の層とすれば、
第２の層の成長は容易である。

■　第２の層は、Ｗに限るものではなく、第１の層を核
として成長されうる金属であれば良く、ＡＱ。

硅化タングステン等でも良い。

■　半導体基板は、ＧａＡｓ基板に限ることはなく、種
々の半導体基板でも良く１例えばＩｎＰ基板或はＧａＡ
ｓウェハー上にＡ（！ＧａＡｓを堆積した様な基板、そ
の他ＳｉやＧｅ等の■族元素からなる基板であっても構
わない。

■　第２の金属層であるＷを選択ＣＶＤ法で堆ｈ１する
際に、１ＩＩＦＧとＳ　ｉ　ｔｌ　４ガスを用いたが、
　良好に成長させうるガスの組み合せならば差し支えな
い。

〔発明の効果〕

Ｌ記構酸により、巾に拘ることなく絶縁膜表面に対して
平坦に埋め込まれた配線を備えた半導体装置を提供でき
る。

また、この様な配線を容易に組み込むことのできるｔ導
体装置のｊｌ！２造方法全方法できる。

【図面の簡単な説明】

第１図乃至第５図は本発明の一実施例を示す図、第６図
は本発明の他の実施例を示す図、第７図。第８図は従来例を示す図である。１・・・半導体基板　　　２・・・絶縁膜３・・・フォ
トレジストのマスク　　４・・・電極５・・・開口　　
　　　　６・・・高濃度不純物層７・・・コンタクトメ
タル　　８・・・第１の層９・・・第２の層　　　２１
．２２．２３．２４・・・パッド２５・・・ファースト
配線代理人　弁理士　則　近　憲　佑同松山光之第２図第図第図（ｇ

Claims

【特許請求の範囲】

（１）絶縁膜の溝の底に被着された金属又は半導体から
なる第１の層と、前記溝に埋込まれ、前記第１の層上に
選択成長された第２の層とからなる配線を備える事を特
徴とする半導体装置。
（２）前記第１の層はアルミニウムを主とする金属、金
、モリブデン、タングステン、硅化モリブデン、硅化タ
ングステン、シリコン及びゲルマニウムから選ばれる物
質であり、前記第２の金属層はタングステン、硅化タン
グステン及びアルミニムから選ばれる物質である事を特
徴とする請求項１記載の半導体装置。
（３）基板表面の絶縁膜上にフォトレジストマスクを形
成する工程と、このマスクを用いて前記基板が露出する
まで前記絶縁膜をエッチングして溝を形成する工程と、
この表面上に金属又は半導体を被着した後前記マスクを
除去することで、前記溝の底に第１の層を残す工程と、
この第１の層上に前記絶縁膜表面と平坦になるまで第２
の層を金属の選択ＣＶＤにより成長させる工程とを具備
する事を特徴とする半導体装置の製造方法。
（４）前記第１の層はアルミニウムを主成分とする金属
、金、モリブデン、タングステン、硅化モリブデン、硅
化タングステンシリコン及びゲルマニウムから選ばれる
物質であり、前記第２の金属層はタングステン、硅化タ
ングステン及びアルミニウムから選ばれる物質である事
を特徴とする請求項３記載の半導体装置の製造方法。