KR0184148B1 - 금속배선 형성방법 - Google Patents

금속배선 형성방법 Download PDF

Info

Publication number
KR0184148B1
KR0184148B1 KR1019960020878A KR19960020878A KR0184148B1 KR 0184148 B1 KR0184148 B1 KR 0184148B1 KR 1019960020878 A KR1019960020878 A KR 1019960020878A KR 19960020878 A KR19960020878 A KR 19960020878A KR 0184148 B1 KR0184148 B1 KR 0184148B1
Authority
KR
South Korea
Prior art keywords
metal layer
forming
via hole
interlayer insulating
insulating film
Prior art date
Application number
KR1019960020878A
Other languages
English (en)
Other versions
KR980005442A (ko
Inventor
성기천
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019960020878A priority Critical patent/KR0184148B1/ko
Publication of KR980005442A publication Critical patent/KR980005442A/ko
Application granted granted Critical
Publication of KR0184148B1 publication Critical patent/KR0184148B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 금속배선 형성방법에 관한 것으로서, 기판 상에 층간절연막을 증착하고 소정 부분을 제거하여 상기 기판을 노출시키는 비아홀을 형성하는 단계와, 상기 비아홀의 내부를 포함하는 상기 층간절연막 상에 제1장벽금속층과 상기 층간절연막 보다 얇은 두께를 갖는 제1금속층을 형성하는 단계와, 상기 제1금속층을 리플로우 시켜 스텝 커버리지를 향상시키고 상기 제1금속층 상에 제2장벽금속층을 형성하는 단계와, 상기 제2장벽금속층 상에 상기 제1금속층보다 두껍고 상기 제1층간절연막보다 얇은 두께를 갖는 제2금속층을 형성하는 단계와 상기 제2금속층을 리플로우 시켜 표면을 평탄화시키고 상기 제2금속층 상에 제3장벽금속층을 증착하는 단계를 구비하는 공정으로 이루어진다. 따라서, 얇은 금속층을 증착하고 리플로우 시켜 스텝 커버리지를 향상시킨 후 장벽금속층과 두꺼운 금속층을 증착하고 다시 리플로우 시켜 표면을 평탄화시켜 금속배선을 형성하므로 비아홀 내부에 동공이 형성되는 것을 방지할 수 있으며, 또한, 비아홀을 플러그로 채우지 않고 다층의 금속배선을 형성하므로 제조 공정이 간단하다.

Description

금속배선 형성방법
제1a도 내지 e도는 종래 기술에 따른 금속배선 형성방법을 나타내는 공정도.
제2a도 내지 d도는 본 발명에 따른 금속배선 형성방법을 나타내는 공정도.
* 도면의 주요부분에 대한 부호의 설명
41 : 기판 43 : 확산영역
45,61 : 제1 및 제2층간절연막 47, 63 : 제1 및 제2 비아홀
49, 53, 59, 65, 69, 73 : 제1내지 제6장벽금속층
51, 55, 67, 71 : 제1내지 제4금속층
57, 75 : 제1및 제2금속배선
본 발명은 반도체장치의 금속배선 형성방법에 관한 것으로서, 특히, 보이드(void)의 생성을 억제하고 평탄화가 용이한 금속배선 형성방법에 관한 것이다.
반도체장치가 고집적화 됨에 따라 소자들의 크기도 감소되어 금속 배선 폭이 좁아질 뿐만 아니라 다층의 금속배선이 필요하게 된다. 금속배선을 다층으로 적층하는 것은 다소 면적의 축소되는 것을 보상하는 것으로 적층된 배선들은 절연을 위한 층간절연막에 형성된 비아 홀(via hole)을 채우도록 증착하므로 전기적으로 연결시킨다.
제1도(a) 내지(e)는 종래 기술에 따른 금속배선 형성방법을 나타내는 공정도이다.
제1도(a)를 참조하면, 확산영역(13)이 형성된 기판(11) 상에 화학 기상증착 방법 등에 의해 4000 ∼ 6000Å 정도 두께의 제1층간절연막(15)을 증착한다. 그리고, 통상의 포토리쏘그래피 방법에 의해 제1층간절연막(15)의 소정 부분을 제거하여 상기 확산영역(13)을 노출시키는 제1비아홀(17)을 형성한다. 제1층간절연막(15)의 상부와 제1비아홀(17)의 내부에 스퍼터링 등의 방법에 의해 400 ∼ 6000Å 정도 두께의 장벽금속층(19)을 형성한다.
제1도(b)를 참조하면, 상기 장벽금속층(19)의 상부에 알루미늄 등의 배선물질을 스퍼터링 등의 방법으로 7000 ∼ 10000Å 정도 두께로 증착하여 제1금속배선(21)을 형성한다. 상기에서 제1금속배선(21)은 증착 특성에 의해 제1비아홀(17)의 입구가 내부 보다 두껍게 증착되며 제1비아홀(17)에 의해 홈(23)이 형성된다.
제1도(c)를 참조하면, 상기 제1금속배선(21)을 반응 로에서 리플로우 시켜 상기 홈(23)을 채우고 표면을 평탄화시킨다. 상기 리플로우시 제1 금속배선(21)을 형성하는 알루미늄 이동(migration) 특성이 향상되어 흐름이 용이하므로 상기 홈(23)을 매립할 뿐만 아니라 동시에 평탄화시키게 된다.
제1도(d)를 참조하면, 상기 제1금속배선(21) 상에 화학기상증착 방법 등에 의해 4000 ∼ 6000Å 정도 두께의 제2층간절연막(25)을 증착한다. 그리고, 제1비아홀(17)과 동일한 방법으로 제1비아홀(17)과 대응하는 부분의 제1금속배선(21)을 노출시키는 제2비아홀(27)을 형성한다.
제1도(e)를 참조하면, 상기 제2층간절연막(25)상에 상기 제2비아홀(27)이 채워지도록 텅스텐 등을 증착한다. 그리고, 상기 제2층간절연막(25)의 표면이 노출되도록 에치 백하면 상기 제2비아홀(27) 내부에 플러그(29)가 형성된다. 그 다음, 상기 제2층간절연막(25)과 제2비아홀(27)상에 상기 제1금속배선(21)과 같이 알루미늄 등의 배선물질을 스퍼터링 등의 방법으로 7000 ∼ 10000Å 정도 두께로 증착하여 제2금속배선(31)을 형성한다. 상기에서 제2층간절연막(25)과 제2비아홀(27)의 표면이 평탄하므로 제2금속배선(31)도 별도의 리플로우가 필요하지 않다.
그러나, 상술한 종래 기술에 따른 금속배선 형성방법은 제1금속배선 형성시 알루미늄을 두껍게 증착하므로 스텝커버리지가 불량하여 리플로우시 비아홀 내부에 동공(void)가 형성되어 금속배선이 절단되는 문제점이 있었다. 또한, 제2금속배선을 형성하기 전에 플러그를 형성하여 제2비아홀을 채우므로 공정이 복잡해지는 문제점이 있었다.
따라서, 본 발명의 목적은 비아홀 내부에 동공이 형성되는 것을 방지할 수 있는 금속배선 형성방법을 제공함에 있다.
본 발명의 다른 목적은 제2비아홀을 플러그로 채우지 않고 제2금속배선을 형성하므로 제조 공정이 간단한 금속배선 형성방법을 제공함에 있다.
상기 목적들을 달성하기 위한 본 발명에 따른 금속배선 형성방법은 기판 상에 층간절연막을 증착하고 소정 부분을 제거하여 상기 기판을 노출시키는 비아홀을 형성하는 단계와, 상기 비아홀의 내부를 포함한느 상기 층간절연막 상에 제1장벽금속층과 상기 층간절연막 보다 얇은 두께를 갖는 제1금속층을 형성하는 단계와, 상기 제1금속층을 리플로우 시켜 스텝 커버리지를 향상시키고 상기 제1금속층 상에 제2장벽금속층을 형성하는 단계와, 상기 제2장벽금속층 상에 상기 제1금속층 보다 두껍고 상기 제1층간절연막 보다 얇은 두께를 갖는 제2금속층을 형성하는 단계와, 상기 제2금속층을 리플로우 시켜 표면을 평탄화시키고 상기 제2금속층 상에 제3장벽금속층을 증착하는 단계를 구비하는 공정으로 이루어진다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
제2도(a) 내지(d)는 본 발명에 따른 금속배선 형성방법을 나타내는 공정도이다.
제2도(a)를 참조하면, 확산영역(43)이 형성된 기판(41) 상에 화학 기상증착 방법 등에 의해 8000 ∼ 10000Å 정도 두께의 제1층간절연막(45)을 증착한다. 그리고, 통상의 포토리쏘그래피 방법에 의해 제1층간절연막(45)의 소정 부분을 제거하여 상기 확산영역(43)을 노출시키는 제1비아홀(47)을 형성한다. 제1층간절연막(45)의 상부와 제1비아홀(47)의 내부에 상기 확산영역(43)과 접촉되어 전기적으로 연결되도록 400 ∼ 600Å 정도 두께의 제1장벽금속층(49)을 형성한다. 상게에서, 제1장벽금속층(49)은 Ti/TiN, TiN, TiSi2또는 WSi2등을 스퍼터링 등의 방법으로 증착하여 형성할 수 있다. 그리고 상기에서, 제1장벽금속층(49)의 상부에 알루미늄 등과 같이 전기적 특성이 우수한 금속을 스퍼터링 등의 방법으로 2000 ∼ 4000Å정도의 두께로 증착하여 제1금속층(51)을 형성한다. 이 때, 상기 제1금속층(51)은 제1비아홀(47)에서 양호한 스텝 커퍼리지를 갖는다. 상기에서 기판(41)은 반도체 뿐만 아니라 금속배선일 수도 있는 데, 이러한 경우에는 상기 확산영역(43)이 필요하지 않게 된다.
제2도(b)를 참조하면, 상기 제1금속층(51)을 리플로우 시킨다.
이 때, 상기 제1금속층(51)을 이루는 금속들이 녹아 제1비아홀(43)을 채워 스텝 커버리지를 향상시킨다. 또한, 상기 제1장벽금속층(49)은 제1금속층(51)을 이루는 알루미늄이 확산층(43) 내로 확산되는 스파이크(spike)의 발생을 방지한다. 그리고, 상기 제1금속층(51)의 상부에는 상기 제1장벽금속층(49)과 동일하게 Ti/TiN, TiW, TiSi2또는 WSi2등을 스퍼터링 등의 방법으로 증착하여 400 ∼ 600Å 정도 두께의 제2장벽금속층(53)을 형성 한다. 그리고, 상기 제2장벽금속층(53) 상에 제1금속층(51)과 같이 알루미늄 등의 전기적 특성이 우수한 금속을 스퍼터링 등의 방법으로 5000 ∼ 7000Å 정도의 두께로 증착하여 제2금속층(55)을 형성한다.
제2도(c)를 참조하면, 제2금속층(55)을 리플로우 시킨다. 이 때, 제2금속층(55)을 이루는 금속들이 녹아 표면이 평탄하게 된다. 또한, 제2장벽금속층(53)은 제1금속층(51)과 제2금속층(55)내에 포함되는 실리콘이 계면에 석출되는 것을 방지한다. 그리고, 제2금속층(55) 상에 제1 및 제2장벽금속층(49)(53)과 동일하게 제3장벽금속층(57)을 형성한다. 상기에서, 제1금속층(51), 제2장벽금속층(53), 제2금속층(55) 및 제3장벽 금속층(57)은 제1금속배선(59)을 이룬다.
제2도(d)를 참조하면, 제3장벽금속층(57) 상에 제1층간절연막(45)과 동일하게 제2층간절연막(61)을 증착하고 이 제2층간절연마(61)의 소정 부분을 제거하여 제3장벽금속층(57)을 노출시키는 제2비아홀(63)을 형성한다. 그리고, 제2층간절연막(61)의 상부와 제2비아홀(63)의 내부에 제3장벽금속층(57)과 접촉되어 전기적으로 연결되는 제4장벽금속층(65)을 형성한다. 그 다음, 상기 제4장벽금속층(65)의 제1금속층(51)과 동일하게 제3금속층(67)을 증착하고 리플로우한다. 이 때, 제3 및 제4장벽 금속층(59)(65)은 제2 및 제3금속층(67)을 이루는 알루미늄에 의해 제2층간절연막(61)에 힐록(hilock)이 생성되는 것을 방지한다. 그리고, 제3금속층(67)상에 상기 제2장벽금속층(53), 제2금속층(55) 및 제3장벽금속층(59)과 같이 제5장벽금속층(69), 제5장벽금속층(69), 제4금속층(71) 및 제6장벽금속층(73)은 제2금속배선(75)을 이룬다.
상술한 바와 같이 본 발명에 따른 금속배선 형성방법은 제1비아홀을 갖는 제1층간절연막 상에 비아홀 내부를 포함하여 제1장벽금속층과 얇은 제1금속층을 증착하고 리플로우 시켜 제1비아홀을 채워 스텝커버리지를 향상시킨 후 이 제1금속층 상에 재차 제2장벽금속층과 두꺼운 제2금속층을 증착하고 다시 리플로우 시켜 표면을 평탄화시킨 후 제3장벽금속층을 증착하여 제1금속배선을 형성한다. 그리고, 상술한 공정을 반복하여 다층의 금속배선을 형성한다.
따라서, 본 발명은 얇은 금속층을 증착하고 리플로우 시켜 스텝 커버리지를 향상시킨 후 장벽금속층과 두꺼운 금속층을 증착하고 다시 리플로우 시켜 표면을 평탄화시켜 금속배선을 형성하므로 비아홀 내부에 동공이 형성되는 것을 방지할 수 있으며, 또한, 비아홀을 플러그로 채우지 않고 다층의 금속배선을 형성하므로 제조 공정이 간단한 잇점이 있다.

Claims (6)

  1. 기판 상에 층간절연막을 증착하고 소정 부분을 제거하여 상기 기판을 노출시키는 비아홀을 형성하는 단계와, 상기 비아홀의 내부를 포함하는 상기 층간절연막 상에 제1장벽금속층과 상기 층간절연막 보다 얇은 두께를 갖는 제1금속층을 형성하는 단계와, 상기 제1금속층을 리플로우 시켜 스텝 커버리지를 향상시키고 상기 제1금속층 상에 제2장벽금속층을 형성하는 단계와, 상기 제2장벽금속층 상에 상기 제1금속층 보다 두껍고 상기 제1층간절연막 보다 얇은 두께를 갖는 제2금속층을 형성하는 단계와, 상기 제2금속층을 리플로우 시켜 표면을 평탄화시키고 상기 제2금속층 상에 제3장벽금속층을 증착하는 단계를 구비하는 공정으로 이루어진 금속배선 형성방법.
  2. 제1항에 있어서, 상기 금속배선을 형성하는 공정을 다수 번 반복하여 다층의 금속배선을 형성하는 금속배선 형성방법.
  3. 제1항 또는 제2항에 있어서, 상기 제1, 제2 및 제3 장벽금속층을 400 ∼ 600Å의 두께로 증착하여 형성하는 금속배선 형성방법.
  4. 제1항 또는 제2항에 있어서, 상기 층간절연막을 8000 ∼ 10000Å의 두께로 형성하는 금속배선 형성방법.
  5. 제1항 또는 제2항에 있어서, 상기 제1금속층을 2000 ∼ 4000Å의 두께로 형성하는 금속배선 형성방법.
  6. 제1항 또는 제2항에 있어서, 상기 제2금속층 5000 ∼ 7000Å의 두께로 형성하는 금속배선 형성방법.
KR1019960020878A 1996-06-12 1996-06-12 금속배선 형성방법 KR0184148B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960020878A KR0184148B1 (ko) 1996-06-12 1996-06-12 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960020878A KR0184148B1 (ko) 1996-06-12 1996-06-12 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR980005442A KR980005442A (ko) 1998-03-30
KR0184148B1 true KR0184148B1 (ko) 1999-04-15

Family

ID=19461502

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960020878A KR0184148B1 (ko) 1996-06-12 1996-06-12 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR0184148B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100946024B1 (ko) * 2007-09-06 2010-03-09 주식회사 하이닉스반도체 반도체 소자의 금속 배선 및 그것의 형성 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100560292B1 (ko) * 1998-12-29 2006-06-15 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100946024B1 (ko) * 2007-09-06 2010-03-09 주식회사 하이닉스반도체 반도체 소자의 금속 배선 및 그것의 형성 방법

Also Published As

Publication number Publication date
KR980005442A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
US6951809B2 (en) Method for manufacturing semiconductor device
JP2710221B2 (ja) 半導体装置及びその製造方法
EP0561132B1 (en) Method of forming a conformal refractory metal layer in a submicron opening
US5756396A (en) Method of making a multi-layer wiring structure having conductive sidewall etch stoppers and a stacked plug interconnect
US6566258B1 (en) Bi-layer etch stop for inter-level via
US4630357A (en) Method for forming improved contacts between interconnect layers of an integrated circuit
JP4852234B2 (ja) ボイド発生が防止される金属配線構造及び金属配線方法
US20070126121A1 (en) Via structure with improved reliability
US5693564A (en) Conductor fill reflow with intermetallic compound wetting layer for semiconductor fabrication
USRE43320E1 (en) Semiconductor device and manufacturing method thereof
US6331482B1 (en) Method of VLSI contact, trench, and via filling using a germanium underlayer with metallization
JPH11186391A (ja) 半導体装置およびその製造方法
US6844627B2 (en) Metal film semiconductor device and a method for forming the same
JPH1092924A (ja) 半導体装置及びその製造方法
JP2004342702A (ja) 半導体装置及び半導体装置の製造方法
KR0184148B1 (ko) 금속배선 형성방법
JP4829389B2 (ja) 半導体素子の配線形成方法
KR100701426B1 (ko) 반도체소자의 다층 금속배선 및 그의 제조 방법
US6545358B2 (en) Integrated circuits having plugs in conductive layers therein and related methods
US5948705A (en) Method of forming interconnection line
US20040192008A1 (en) Semiconductor device including interconnection and capacitor, and method of manufacturing the same
JPH1041386A (ja) 半導体装置の製造方法
JP2004356315A (ja) 半導体装置及びその製造方法
US7517799B2 (en) Method for forming a plurality of metal lines in a semiconductor device using dual insulating layer
US20240194587A1 (en) Interconnects with Sidewall Barrier Layer Divot Fill

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051118

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee