JPH03244130A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03244130A JPH03244130A JP4184390A JP4184390A JPH03244130A JP H03244130 A JPH03244130 A JP H03244130A JP 4184390 A JP4184390 A JP 4184390A JP 4184390 A JP4184390 A JP 4184390A JP H03244130 A JPH03244130 A JP H03244130A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- film
- metal film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 63
- 239000002184 metal Substances 0.000 claims abstract description 63
- 239000011229 interlayer Substances 0.000 claims abstract description 54
- 238000005530 etching Methods 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 26
- 239000010410 layer Substances 0.000 abstract description 11
- 239000012535 impurity Substances 0.000 abstract description 8
- 239000000758 substrate Substances 0.000 abstract description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 230000002708 enhancing effect Effects 0.000 abstract 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 20
- 229910052721 tungsten Inorganic materials 0.000 description 20
- 239000010937 tungsten Substances 0.000 description 20
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 239000011734 sodium Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
以下の順序に従って本発明を説明する。
Ａ、産業上の利用分野
Ｂ１発明の概要
Ｃ９従来技術
り０発明が解決しようとする問題点［第４図］Ｅ０問題
点を解決するための手段 １０作用 Ｇ、実施例［第１図乃至第３図］ ａ、第１の実施例［第１図、第２図］ ｂ、第２の実施例［第３図］ Ｈ１発明の効果 （Ａ、産業上の利用分野） 本発明は半導体装置の製造方法、特に底部に選択成長の
種が露出する接続孔が形成された眉間絶縁膜の該接続孔
に金属膜を選択成長させる工程を有する半導体装置の製
造方法に関する。
点を解決するための手段 １０作用 Ｇ、実施例［第１図乃至第３図］ ａ、第１の実施例［第１図、第２図］ ｂ、第２の実施例［第３図］ Ｈ１発明の効果 （Ａ、産業上の利用分野） 本発明は半導体装置の製造方法、特に底部に選択成長の
種が露出する接続孔が形成された眉間絶縁膜の該接続孔
に金属膜を選択成長させる工程を有する半導体装置の製
造方法に関する。
（Ｂ、発明の概要）
本発明は、上記の半導体装置の製造方法において、
選択成長の際に選択性の悪さに起因して層間絶縁膜表面
にも生じた金属膜により半導体装置の信頼性が低下する
のを防止するため、 上記金属膜の選択成長後、上記層間絶縁膜の表面部を該
金属膜の上部側面が露出する程度エッチバックし、その
後、上記金属膜間を埋める絶縁膜をバイアスＥＣＲＣＶ
Ｄにより上記層間絶縁膜上に形成し、しかる後上記絶縁
膜をエッチバックして上記金属膜の上面を露出させるよ
うにし、あるいは、上記金属膜の選択成長後、上記層間
絶縁膜の表面部を該金属膜の上部側面が露出する程度エ
ッチバックした後、上記金属膜の上記層間絶縁膜の表面
から突出する部分を水平戻しエツチングにより除去する
ものである。
にも生じた金属膜により半導体装置の信頼性が低下する
のを防止するため、 上記金属膜の選択成長後、上記層間絶縁膜の表面部を該
金属膜の上部側面が露出する程度エッチバックし、その
後、上記金属膜間を埋める絶縁膜をバイアスＥＣＲＣＶ
Ｄにより上記層間絶縁膜上に形成し、しかる後上記絶縁
膜をエッチバックして上記金属膜の上面を露出させるよ
うにし、あるいは、上記金属膜の選択成長後、上記層間
絶縁膜の表面部を該金属膜の上部側面が露出する程度エ
ッチバックした後、上記金属膜の上記層間絶縁膜の表面
から突出する部分を水平戻しエツチングにより除去する
ものである。
（Ｃ，従来技術）
ＩＣ，ＬＳＩ、ＶＬＳ Ｉの高集積化、半導体素子の微
細化が要請されるに伴って多層配線の高集積化が要求さ
れ、コンタクトホールやピアホール（以下これらを「接
続孔」という。）は微細化する一方である。
細化が要請されるに伴って多層配線の高集積化が要求さ
れ、コンタクトホールやピアホール（以下これらを「接
続孔」という。）は微細化する一方である。
しかしながら、特開昭６２−１５０８５１号公報等にお
いて指摘されているように、従来のバイアススパッタ法
によれば形成する金属膜のステップカバレッジが悪いの
で、微細な接続孔を良好に埋め込むことが難しい。その
ため、微細な接続孔に金属膜を選択成長させる技術の開
発の必要性が認識され、そして、その結果、タングステ
ンのシラン還元法等が開発されそれが実現しつつある。
いて指摘されているように、従来のバイアススパッタ法
によれば形成する金属膜のステップカバレッジが悪いの
で、微細な接続孔を良好に埋め込むことが難しい。その
ため、微細な接続孔に金属膜を選択成長させる技術の開
発の必要性が認識され、そして、その結果、タングステ
ンのシラン還元法等が開発されそれが実現しつつある。
かかるタングステン膜の選択成長法は、絶縁膜に下層配
線あるいは半導体基板拡散層が露出する接続孔を形成し
た後シラン還元法あるいは水素還元法等によりタングス
テンを気相成長させるものであり、Ｓ Ｌ ０２等の無
機層上にはタングステン膜が成長せず接続孔に露出する
シリコン半導体や金属上にのみタングステン膜が成長す
るのでタングステン膜の選択成長ができるのである。そ
して、微細な接続孔であっても選択成長が可能なので、
接続孔が微細化してもタングステン膜による孔埋めが可
能である。
線あるいは半導体基板拡散層が露出する接続孔を形成し
た後シラン還元法あるいは水素還元法等によりタングス
テンを気相成長させるものであり、Ｓ Ｌ ０２等の無
機層上にはタングステン膜が成長せず接続孔に露出する
シリコン半導体や金属上にのみタングステン膜が成長す
るのでタングステン膜の選択成長ができるのである。そ
して、微細な接続孔であっても選択成長が可能なので、
接続孔が微細化してもタングステン膜による孔埋めが可
能である。
また、タングステン膜あるいは銅等からなる配線を選択
成長により行うことも試みられつつある。そして、かか
る孔埋め用金属膜あるいは配線用金属膜の選択成長法と
して有効と考えられるのが、層間絶縁膜上にレジスト膜
を形成し、金属膜を選択成長させるべきパターンどおり
にレジスト膜をエツチングすることにより接続孔を形成
し、該接続孔内にタングステン膜を選択成長させ、その
後、レジスト膜を除去するという方法である。
成長により行うことも試みられつつある。そして、かか
る孔埋め用金属膜あるいは配線用金属膜の選択成長法と
して有効と考えられるのが、層間絶縁膜上にレジスト膜
を形成し、金属膜を選択成長させるべきパターンどおり
にレジスト膜をエツチングすることにより接続孔を形成
し、該接続孔内にタングステン膜を選択成長させ、その
後、レジスト膜を除去するという方法である。
（Ｄ、発明が解決しようとする問題点）［第４図］
ところで、上記の金属膜の選択成長法には、選択性を充
分に高めることが難しいという問題があった。というの
は、レジスト膜中にはナトリウムＮａや塩素０１等の不
純物が含まれ、その不純物が金属膜の選択成長の際の核
となりそこがら金属膜が成長して異物となるという現象
が生じるからである。
分に高めることが難しいという問題があった。というの
は、レジスト膜中にはナトリウムＮａや塩素０１等の不
純物が含まれ、その不純物が金属膜の選択成長の際の核
となりそこがら金属膜が成長して異物となるという現象
が生じるからである。
第４図はそのような問題点を示す断面図であり、ａは半
導体基板、Ｃはレジスト膜、ｄは該レジスト膜Ｃに形成
された接続孔、ｅは該接続孔ｄを埋める金属膜、ｆはレ
ジスト膜Ｃ表面に現われた不純物、ｇは該不純物ｆを核
として成長した金属からなる異物である。そして、がが
る異物ｇは配線間のショートあるいは絶縁不良等の原因
となり、半導体装置の信頼度を低下させるので好ましく
ないのである。
導体基板、Ｃはレジスト膜、ｄは該レジスト膜Ｃに形成
された接続孔、ｅは該接続孔ｄを埋める金属膜、ｆはレ
ジスト膜Ｃ表面に現われた不純物、ｇは該不純物ｆを核
として成長した金属からなる異物である。そして、がが
る異物ｇは配線間のショートあるいは絶縁不良等の原因
となり、半導体装置の信頼度を低下させるので好ましく
ないのである。
本発明はこのような問題点を解決すべく為されたもので
あり、選択成長の際に選択性の悪さに起因して層間絶縁
膜表面にも生じた金属膜により半導体装置の信頼性が低
下するのを防止することを目的とする。
あり、選択成長の際に選択性の悪さに起因して層間絶縁
膜表面にも生じた金属膜により半導体装置の信頼性が低
下するのを防止することを目的とする。
（Ｅ、問題点を解決するための手段）
請求項（１）の半導体装置の製造方法は、層間絶縁膜の
接続孔への金属膜の選択成長後、該層間絶縁膜の表面部
を該金属膜の上部側面が露出する程度エッチバックし、
その後、上記金属膜間を埋める絶縁膜をバイアスＥＣＲ
ＣＶＤにより層間絶縁膜上に形成し、しかる後上記絶縁
膜をエッチバックして上記金属膜の上面を露出させるこ
とを特徴とする 請求項（２）の半導体装置の製造方法は、層間絶縁膜の
接続孔への金属膜の選択成長後、該層間絶縁膜の表面部
を該金属膜の上部側面が露出する程度エッチバックし、
その後、上記金属膜の上記眉間絶縁膜の表面から突出す
る部分を水平戻しエツチングにより除去することを特徴
とする。
接続孔への金属膜の選択成長後、該層間絶縁膜の表面部
を該金属膜の上部側面が露出する程度エッチバックし、
その後、上記金属膜間を埋める絶縁膜をバイアスＥＣＲ
ＣＶＤにより層間絶縁膜上に形成し、しかる後上記絶縁
膜をエッチバックして上記金属膜の上面を露出させるこ
とを特徴とする 請求項（２）の半導体装置の製造方法は、層間絶縁膜の
接続孔への金属膜の選択成長後、該層間絶縁膜の表面部
を該金属膜の上部側面が露出する程度エッチバックし、
その後、上記金属膜の上記眉間絶縁膜の表面から突出す
る部分を水平戻しエツチングにより除去することを特徴
とする。
（Ｆ、作用）
請求項（１）の半導体装置の製造方法によれば、接続孔
内への金属膜の選択成長後層間絶縁膜の表面部をエッチ
バックにより除去するので、選択成長の際に層間絶縁膜
表面上に異常成長した異物を除去することができる。従
って、異物によって半導体装置の信頼性が低下すること
を防止することができる。
内への金属膜の選択成長後層間絶縁膜の表面部をエッチ
バックにより除去するので、選択成長の際に層間絶縁膜
表面上に異常成長した異物を除去することができる。従
って、異物によって半導体装置の信頼性が低下すること
を防止することができる。
そして、エッチバック後バイアスＥＣＲＣＶＤにより層
間絶縁膜上に絶縁膜を形成するので、金属膜の眉間絶縁
膜表面上に突出した部分間を絶縁膜により埋め込むこと
ができ、しかもその絶縁膜の表面が平坦になり、その後
、絶縁膜をエッチバックして接続孔内の金属膜の上面を
露出させるので、金属膜を下層配線あるいは半導体基板
の拡散層と、上層配線とを接続するプラグとして支障な
く用いることができる。
間絶縁膜上に絶縁膜を形成するので、金属膜の眉間絶縁
膜表面上に突出した部分間を絶縁膜により埋め込むこと
ができ、しかもその絶縁膜の表面が平坦になり、その後
、絶縁膜をエッチバックして接続孔内の金属膜の上面を
露出させるので、金属膜を下層配線あるいは半導体基板
の拡散層と、上層配線とを接続するプラグとして支障な
く用いることができる。
請求項（２）の半導体装置の製造方法によれば、請求項
（１）の半導体装置の製造方法と同様に金属膜の選択成
長液層間絶縁膜の表面部をエッチバックするので異物を
除去することができる。
（１）の半導体装置の製造方法と同様に金属膜の選択成
長液層間絶縁膜の表面部をエッチバックするので異物を
除去することができる。
そして、エッチバックにより層間絶縁膜表面から突出し
た金属膜の上部を水平戻しエツチングにより除去するの
で、接続孔を埋める金属膜の表面が層間絶縁膜の表面と
面一（ツライチ）になるようにできる。というのは、水
平戻しエツチングはバイアスＥＣＲＣＶＤにより平坦面
（水平面）に対してはエツチングレートとデポジション
レートとが等しく、角度のある面に対してはエツチング
レートがデポジションレートよりも大きくなる条件で行
うエツチングであり、平坦面をエツチングすることなく
角度のある面を除去に後退するようにエツチングするこ
とができ、突起状のものの除去に好適だからである。
た金属膜の上部を水平戻しエツチングにより除去するの
で、接続孔を埋める金属膜の表面が層間絶縁膜の表面と
面一（ツライチ）になるようにできる。というのは、水
平戻しエツチングはバイアスＥＣＲＣＶＤにより平坦面
（水平面）に対してはエツチングレートとデポジション
レートとが等しく、角度のある面に対してはエツチング
レートがデポジションレートよりも大きくなる条件で行
うエツチングであり、平坦面をエツチングすることなく
角度のある面を除去に後退するようにエツチングするこ
とができ、突起状のものの除去に好適だからである。
（Ｇ、実施例）［第１図乃至第３図］
以下、本発明半導体装置の製造方法を図示実施例に従っ
て詳細に説明する。
て詳細に説明する。
（ａ、第１の実施例）［第１図、第２図］第１図（Ａ）
乃至（Ｅ）は本発明半導体装置の製造方法の第１の実施
例を工程順に示す断面図である。
乃至（Ｅ）は本発明半導体装置の製造方法の第１の実施
例を工程順に示す断面図である。
（Ａ）第１図（Ａ）に示すように、基板上の下層配線１
ａ、１ｂを覆う眉間絶縁膜２に接続孔３ａ、３ｂを異方
性エツチングにより形成する。
ａ、１ｂを覆う眉間絶縁膜２に接続孔３ａ、３ｂを異方
性エツチングにより形成する。
（Ｂ）次に、同図（Ｂ）に示すように接続孔３ａ、３ｂ
内に下層配線１ａ、１ｂを種としてタングステン膜４ａ
、４ｂを選択成長させる。このときのＣＶＤ条件は、例
えば、温度が２６０℃、供給ガスがＳ ｉ Ｈ４（７Ｓ
ＣＣＭ）／ＷＦ６（ＩＯ８ＣＣＭ）、圧力０．２Ｔｏｒ
ｒである。
内に下層配線１ａ、１ｂを種としてタングステン膜４ａ
、４ｂを選択成長させる。このときのＣＶＤ条件は、例
えば、温度が２６０℃、供給ガスがＳ ｉ Ｈ４（７Ｓ
ＣＣＭ）／ＷＦ６（ＩＯ８ＣＣＭ）、圧力０．２Ｔｏｒ
ｒである。
この場合、層間絶縁膜２の接続孔３ａ、３ｂを形成する
ための異方性エツチングに際してマスクして用いたレジ
スト膜中の不純物等が核５となり、タングステンからな
る異物６が生じ得る。
ための異方性エツチングに際してマスクして用いたレジ
スト膜中の不純物等が核５となり、タングステンからな
る異物６が生じ得る。
（Ｃ）次に、同図（Ｃ）に示すように、眉間絶縁膜２を
適宜の厚さエッチバックする。すると、眉間絶縁膜２表
面に不純物を核５として成長した異物６は層間絶縁膜２
の表面部と共に除去される。
適宜の厚さエッチバックする。すると、眉間絶縁膜２表
面に不純物を核５として成長した異物６は層間絶縁膜２
の表面部と共に除去される。
この場合、層間絶縁膜２を全部除去するようにしても良
いが、眉間絶縁膜２のエッチバックはあくまで異物６を
除去するのが目的であるので、その目的さえ達成できれ
ばエツチング厚さをそのように厚くする必要はない。
いが、眉間絶縁膜２のエッチバックはあくまで異物６を
除去するのが目的であるので、その目的さえ達成できれ
ばエツチング厚さをそのように厚くする必要はない。
尚、このエッチバックによりタングステン膜４ａ、４ｂ
の上部が層間絶縁膜２の表面から突出し、表面は平坦で
なくなる。平坦でな（なる程エッチバックしないと異物
６を確実に除去することができないのでこれはやむを得
ない。しかし、平坦でないままにすると後で形成される
上層配線に段切れ等が生じる虞れがあるので以下の工程
で表面平坦化を図るのである。
の上部が層間絶縁膜２の表面から突出し、表面は平坦で
なくなる。平坦でな（なる程エッチバックしないと異物
６を確実に除去することができないのでこれはやむを得
ない。しかし、平坦でないままにすると後で形成される
上層配線に段切れ等が生じる虞れがあるので以下の工程
で表面平坦化を図るのである。
（Ｄ）次に、バイアスＥＣＲＣＶＤにより同図（Ｄ）に
示すように絶縁膜７を眉間絶縁膜２上に形成して眉間絶
縁膜表面の平坦化をする。絶縁膜７をバイアスＥＣＲＣ
ＶＤにより形成するのはバイアスＥＣＲＣＶＤが平坦埋
込みに好適だからである。
示すように絶縁膜７を眉間絶縁膜２上に形成して眉間絶
縁膜表面の平坦化をする。絶縁膜７をバイアスＥＣＲＣ
ＶＤにより形成するのはバイアスＥＣＲＣＶＤが平坦埋
込みに好適だからである。
（Ｅ）その後、絶縁膜７を同図（Ｅ）に示すようにタン
グステン膜４ａ、４ｂの上面が露出するまでエッチバッ
クする。このエッチバックは絶縁膜７のバイアスＥＣＲ
ＣＶＤに引き続いて連続的に行うようにしても良い。こ
れは、エツチング条件を切換えることにより行うことが
可能である。
グステン膜４ａ、４ｂの上面が露出するまでエッチバッ
クする。このエッチバックは絶縁膜７のバイアスＥＣＲ
ＣＶＤに引き続いて連続的に行うようにしても良い。こ
れは、エツチング条件を切換えることにより行うことが
可能である。
このような半導体装置の製造方法によれば、表面に選択
性の悪さに起因する異物６が全くない層間絶縁膜７．２
の接続孔３ａ、３ｂにタングステン膜４ａ、４ｂが過不
足なく埋込まれた状態をつくることができる。
性の悪さに起因する異物６が全くない層間絶縁膜７．２
の接続孔３ａ、３ｂにタングステン膜４ａ、４ｂが過不
足なく埋込まれた状態をつくることができる。
従って、半導体装置の信頼性を高めることができる。
第２図（Ａ）乃至（Ｃ）は第１図に示した第１の実施例
を層間絶縁膜表面に多少の起伏のある半導体装置に適用
した例を工程順に示すものである。
を層間絶縁膜表面に多少の起伏のある半導体装置に適用
した例を工程順に示すものである。
第２図（Ａ）に示すようにタングステン膜１
４ａ、４ｂを層間絶縁膜２の接続孔３ａ、３ｂに選択成
長させた後、同図（Ｂ）に示すように層間絶縁膜２をエ
ッチバックすることにより層間絶縁膜２表面にあった異
物６．６、・・・を除去し、次いで、同図（Ｃ）に示す
ように眉間絶縁膜２上に絶縁膜７をバイアスＥＣＲＣＶ
Ｄにより形成し、その後、同図（Ｄ）に示すように絶縁
膜７をタングステン膜４ａ、４ｂの上面が露出するまで
エッチバックするものであり、層間絶縁膜２の表面に起
伏がある点を除けば第１図に示した第１の実施例と特に
異なるところはない。尚、第２図において、８はポリシ
リコン電極である。
長させた後、同図（Ｂ）に示すように層間絶縁膜２をエ
ッチバックすることにより層間絶縁膜２表面にあった異
物６．６、・・・を除去し、次いで、同図（Ｃ）に示す
ように眉間絶縁膜２上に絶縁膜７をバイアスＥＣＲＣＶ
Ｄにより形成し、その後、同図（Ｄ）に示すように絶縁
膜７をタングステン膜４ａ、４ｂの上面が露出するまで
エッチバックするものであり、層間絶縁膜２の表面に起
伏がある点を除けば第１図に示した第１の実施例と特に
異なるところはない。尚、第２図において、８はポリシ
リコン電極である。
（ｂ、第２の実施例）［第３図］
第３図（Ａ）乃至（Ｃ）は本発明半導体装置の製造方法
の第２の実施例を工程順に示す断面図である。
の第２の実施例を工程順に示す断面図である。
（Ａ）第１図に示した実施例の場合と同様に、第３図（
Ａ）に示すように、層間絶縁膜２の接続孔３ａ、３ｂに
タングステン膜４ａ、４ｂを選択酸 ２ 長させる。このとき、眉間絶縁膜２表面にはタングステ
ンがレジスト膜中に存在していた不純物５を核として成
長して異物６となる。
Ａ）に示すように、層間絶縁膜２の接続孔３ａ、３ｂに
タングステン膜４ａ、４ｂを選択酸 ２ 長させる。このとき、眉間絶縁膜２表面にはタングステ
ンがレジスト膜中に存在していた不純物５を核として成
長して異物６となる。
（Ｂ）次に、同図（Ｂ）に示すように眉間絶縁膜２をエ
ッチバックすることにより眉間絶縁膜２上に存在してい
た異物６．６、・・・を除去する。その結果、接続孔３
ａ、３ｂを埋めるタングステン膜４ａ、４ｂの上部が突
出することとなる。
ッチバックすることにより眉間絶縁膜２上に存在してい
た異物６．６、・・・を除去する。その結果、接続孔３
ａ、３ｂを埋めるタングステン膜４ａ、４ｂの上部が突
出することとなる。
（Ｃ）次に、水平戻しエツチングにより第３図（Ｃ）に
示すようにタングステン膜４ａ、４ｂの層間絶縁膜２表
面から突出する部分を除去する。
示すようにタングステン膜４ａ、４ｂの層間絶縁膜２表
面から突出する部分を除去する。
水平戻しエツチングは平坦面（水平面）に対してエツチ
ングレートとデポジションレートが等しく角度のある面
に対してエツチングレートがデポジションレートよりも
大きくなる条件でバイアスＥＣＲＣＶＤを行うことによ
るエツチングであり、突起等の角度のある面を水平方向
に後退させることができるので水平戻しエツチングとい
うのである。この水平戻しエツチングについては既に本
願出願人会社から特願平１−２７７９３０号等によって
各種提案を行っている。
ングレートとデポジションレートが等しく角度のある面
に対してエツチングレートがデポジションレートよりも
大きくなる条件でバイアスＥＣＲＣＶＤを行うことによ
るエツチングであり、突起等の角度のある面を水平方向
に後退させることができるので水平戻しエツチングとい
うのである。この水平戻しエツチングについては既に本
願出願人会社から特願平１−２７７９３０号等によって
各種提案を行っている。
この水平戻しエツチングのためのバイアスＥＣＲＣＶＤ
の条件は、例えば、供給ガスが５ｉＨ−（５，３ＳＣＣ
Ｍ）／Ｎ２０ （３５ＳＣＣＭ）、マイクロ波のパワー
が１ＫＷ、バイアス用ＲＦのパワーが０．５ＫＷ、圧力
が７Ｘ１０−’Ｔｏｒｒ、磁場が８７５ガウスである。
の条件は、例えば、供給ガスが５ｉＨ−（５，３ＳＣＣ
Ｍ）／Ｎ２０ （３５ＳＣＣＭ）、マイクロ波のパワー
が１ＫＷ、バイアス用ＲＦのパワーが０．５ＫＷ、圧力
が７Ｘ１０−’Ｔｏｒｒ、磁場が８７５ガウスである。
このような水平戻しエツチングによれば、タングステン
膜４ａ、４ｂの眉間絶縁膜２の表面から突出する部分を
完全に除去することができる。
膜４ａ、４ｂの眉間絶縁膜２の表面から突出する部分を
完全に除去することができる。
このような半導体装置の製造方法によっても第１図に示
した半導体装置の製造方法の場合と同様に選択性の悪さ
に起因して層間絶縁膜２の表面に異物６．６、・・・が
成長しそれによって半導体装置の信頼性が損なわれると
いう問題を回避することができる。
した半導体装置の製造方法の場合と同様に選択性の悪さ
に起因して層間絶縁膜２の表面に異物６．６、・・・が
成長しそれによって半導体装置の信頼性が損なわれると
いう問題を回避することができる。
（Ｈ，発明の効果）
請求項（１）の半導体装置の製造方法は、底部に選択成
長の種が露出する接続孔が形成された層間絶縁膜の該接
続孔に金属膜を選択成長させる工程を有する半導体装置
の製造方法において、上記金属膜の選択成長後、上記層
間絶縁膜の表面部を該金属膜の上部側面が露出する程度
エッチバックし、次いで、該金属膜間を埋める絶縁膜を
バイアスＥＣＲＣＶＤにより層間絶縁膜上に形成し、そ
の後、上記絶縁膜をエッチバックして上記金属膜の上面
を露出させることを特徴とするものである。
長の種が露出する接続孔が形成された層間絶縁膜の該接
続孔に金属膜を選択成長させる工程を有する半導体装置
の製造方法において、上記金属膜の選択成長後、上記層
間絶縁膜の表面部を該金属膜の上部側面が露出する程度
エッチバックし、次いで、該金属膜間を埋める絶縁膜を
バイアスＥＣＲＣＶＤにより層間絶縁膜上に形成し、そ
の後、上記絶縁膜をエッチバックして上記金属膜の上面
を露出させることを特徴とするものである。
従って、請求項（１）の半導体装置の製造方法によれば
、接続孔内への金属膜の選択成長液層間絶縁膜の表面部
をエッチバックにより除去するので、選択成長の際に層
間絶縁膜表面上に異常成長じた異物を除去することがで
きる。従って、異物によって信頼性が低下することを防
止することができる。
、接続孔内への金属膜の選択成長液層間絶縁膜の表面部
をエッチバックにより除去するので、選択成長の際に層
間絶縁膜表面上に異常成長じた異物を除去することがで
きる。従って、異物によって信頼性が低下することを防
止することができる。
そして、エッチバック後バイアスＥＣＲＣＶＤにより層
間絶縁膜上に絶縁膜を形成するので、金属膜の層間絶縁
膜表面上に突出した部分間を絶縁膜により埋め込むこと
ができ、しかもその絶縁膜 ５ の表面が平坦になる。そして、その後、絶縁膜をエッチ
バックして接続孔内の金属膜の上面を露出させるので、
金属膜を下層配線層あるいは半導体基板の拡散層と、上
層配線とを接続するプラグとして支障なく用いることが
できる。
間絶縁膜上に絶縁膜を形成するので、金属膜の層間絶縁
膜表面上に突出した部分間を絶縁膜により埋め込むこと
ができ、しかもその絶縁膜 ５ の表面が平坦になる。そして、その後、絶縁膜をエッチ
バックして接続孔内の金属膜の上面を露出させるので、
金属膜を下層配線層あるいは半導体基板の拡散層と、上
層配線とを接続するプラグとして支障なく用いることが
できる。
請求項（２）の半導体装置の製造方法は、底部に選択成
長の種が露出する接続孔が形成された層間絶縁膜の該接
続孔に金属膜を選択成長させる工程を有する半導体装置
の製造方法において、上記金属膜の選択成長後、上記層
間絶縁膜の表面部を該金属膜の上部側面が露出する程度
エッチバックし、その後、上記金属膜の上記層間絶縁膜
の表面から突出する部分を水平戻しエツチングにより除
去することを特徴とするものである。
長の種が露出する接続孔が形成された層間絶縁膜の該接
続孔に金属膜を選択成長させる工程を有する半導体装置
の製造方法において、上記金属膜の選択成長後、上記層
間絶縁膜の表面部を該金属膜の上部側面が露出する程度
エッチバックし、その後、上記金属膜の上記層間絶縁膜
の表面から突出する部分を水平戻しエツチングにより除
去することを特徴とするものである。
従って、請求項（２）の半導体装置の製造方法によれば
、請求項（１）の半導体装置の製造方法と同様に金属膜
の選択成長液層間絶縁膜の表面部をエッチバックするの
で異物を除去することができる。
、請求項（１）の半導体装置の製造方法と同様に金属膜
の選択成長液層間絶縁膜の表面部をエッチバックするの
で異物を除去することができる。
そして、エッチバックにより層間絶縁膜表面か ６
ら突出した金属膜の上部を水平戻しエツチングにより除
去するので、接続孔を埋める金属膜の表面が層間絶縁膜
の表面と面一になるようにできる。
去するので、接続孔を埋める金属膜の表面が層間絶縁膜
の表面と面一になるようにできる。
第１図（Ａ）乃至（Ｅ）は本発明半導体装置の製造方法
の第１の実施例を工程順に示す断面図、第２図（Ａ）乃
至（Ｄ）は第１の実施例の別の適用例を工程順に示す断
面図、第３図（Ａ）乃至（Ｃ）は本発明半導体装置の製
造方法の第２の実施例を工程順に示す断面図、第４図は
発明が解決しようとする問題点を示す断面図である。 符号の説明 １ａ、１ｂ・・・種、２・・・層間絶縁膜、３ａ、３ｂ
・・・接続孔、 ４ａ、４ｂ・・・金属膜、７・・・絶縁膜。 出 願 人
の第１の実施例を工程順に示す断面図、第２図（Ａ）乃
至（Ｄ）は第１の実施例の別の適用例を工程順に示す断
面図、第３図（Ａ）乃至（Ｃ）は本発明半導体装置の製
造方法の第２の実施例を工程順に示す断面図、第４図は
発明が解決しようとする問題点を示す断面図である。 符号の説明 １ａ、１ｂ・・・種、２・・・層間絶縁膜、３ａ、３ｂ
・・・接続孔、 ４ａ、４ｂ・・・金属膜、７・・・絶縁膜。 出 願 人
Claims (2)
- （１）底部に選択成長の種が露出する接続孔が形成され
た層間絶縁膜の該接続孔に金属膜を選択成長させる工程
を有する半導体装置の製造方法において、 上記金属膜の選択成長後、上記層間絶縁膜の表面部を該
金属膜の上部側面が露出する程度エッチバックし、 次いで、上記金属膜間を埋める絶縁膜をバイアスＥＣＲ
ＣＶＤにより上記層間絶縁膜上に形成し、 その後、上記絶縁膜をエッチバックして上記金属膜の上
面を露出させることを特徴とする半導体装置の製造方法 - （２）底部に選択成長の種が露出する接続孔が形成され
た層間絶縁膜の該接続孔に金属膜を選択成長させる工程
を有する半導体装置の製造方法において、 上記金属膜の選択成長後、上記層間絶縁膜の表面部を該
金属膜の上部側面が露出する程度エッチバックし、その
後、上記金属膜の上記層間絶縁膜の表面から突出する部
分を水平戻しエッチングにより除去することを特徴とす
る半導体装置の製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4184390A JPH03244130A (ja) | 1990-02-22 | 1990-02-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4184390A JPH03244130A (ja) | 1990-02-22 | 1990-02-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03244130A true JPH03244130A (ja) | 1991-10-30 |
Family
ID=12619539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4184390A Pending JPH03244130A (ja) | 1990-02-22 | 1990-02-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03244130A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100221656B1 (ko) * | 1996-10-23 | 1999-09-15 | 구본준 | 배선 형성 방법 |
| USRE39126E1 (en) | 1992-01-24 | 2006-06-13 | Micron Technology, Inc. | Two-step chemical mechanical polishing process for producing flush and protruding tungsten plugs |
-
1990
- 1990-02-22 JP JP4184390A patent/JPH03244130A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE39126E1 (en) | 1992-01-24 | 2006-06-13 | Micron Technology, Inc. | Two-step chemical mechanical polishing process for producing flush and protruding tungsten plugs |
| KR100221656B1 (ko) * | 1996-10-23 | 1999-09-15 | 구본준 | 배선 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0391562B1 (en) | Semiconductor devices incorporating a tungsten contact and fabrication thereof | |
| US5607880A (en) | Method of fabricating multilevel interconnections in a semiconductor integrated circuit | |
| US6294451B1 (en) | Semiconductor device and method for manufacturing the same | |
| US6043164A (en) | Method for transferring a multi-level photoresist pattern | |
| EP0424485B1 (en) | Fully recessed interconnection scheme with titanium-tungsten and selective cvd tungsten | |
| JPH04321224A (ja) | コンタクトを形成する方法 | |
| JPH06104341A (ja) | 半導体集積回路およびその製造方法 | |
| US6156639A (en) | Method for manufacturing contact structure | |
| JPH0563940B2 (ja) | ||
| JPH069200B2 (ja) | 金属配線の形成方法 | |
| US5607878A (en) | Contact plug forming method | |
| JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
| JP2573621B2 (ja) | 電気的相互接続部の製造方法 | |
| JP2003508909A (ja) | シリコン基板上への導電性珪化物層の形成方法および導電性珪化物接点の形成方法 | |
| JPH03244130A (ja) | 半導体装置の製造方法 | |
| US5763324A (en) | Method of manufacturing a semiconductor device with improved uniformity of buried conductor in contact holes | |
| JP2702007B2 (ja) | 半導体装置の製造方法 | |
| JP3317279B2 (ja) | 半導体装置の製造方法 | |
| JPH09330928A (ja) | 配線層の形成方法 | |
| JP2002025991A (ja) | プラズマクリーニング方法、半導体装置の製造方法 | |
| JPH10340952A (ja) | 集積回路の多層配線形成方法 | |
| JP2985204B2 (ja) | 半導体装置の製造方法 | |
| JP3231754B2 (ja) | 半導体装置の製造方法 | |
| JP3191477B2 (ja) | 配線構造およびその製造方法 | |
| KR100230032B1 (ko) | 다층배선 구조체 |