JP2003508909A - シリコン基板上への導電性珪化物層の形成方法および導電性珪化物接点の形成方法 - Google Patents

シリコン基板上への導電性珪化物層の形成方法および導電性珪化物接点の形成方法

Info

Publication number
JP2003508909A
JP2003508909A JP2001520455A JP2001520455A JP2003508909A JP 2003508909 A JP2003508909 A JP 2003508909A JP 2001520455 A JP2001520455 A JP 2001520455A JP 2001520455 A JP2001520455 A JP 2001520455A JP 2003508909 A JP2003508909 A JP 2003508909A
Authority
JP
Japan
Prior art keywords
silicon dioxide
silicon
stoichiometric
forming
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001520455A
Other languages
English (en)
Other versions
JP4058669B2 (ja
Inventor
スジ シャラン,
ガーテ, エス. サンデュ,
テリー, エル. ギルトン,
Original Assignee
マイクロン テクノロジー, インク.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー, インク. filed Critical マイクロン テクノロジー, インク.
Publication of JP2003508909A publication Critical patent/JP2003508909A/ja
Application granted granted Critical
Publication of JP4058669B2 publication Critical patent/JP4058669B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/906Cleaning of wafer as interim step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 本発明はシリコン基板上への導電性珪化物層の形成方法および導電性珪化物接点の形成方法に関する。一実施形態において、シリコン基板上への導電性珪化物層の形成方法は、シリコン基板中のシリコンと酸素を反応させて該基板中のシリコンからシリコン酸化物を生成する。該シリコン酸化物には、化学量論的二酸化珪素と不足当量の二酸化珪素が含まれている。該化学量論的二酸化珪素と不足当量の二酸化珪素はオゾンへ露出処理されることにより、該不足当量の二酸化珪素の少なくとも一部が化学量論的二酸化珪素へと変換される。該露出処理後、導電性金属珪化物がシリコン基板中のシリコンと電気的に接続された状態で生成される。一方、一実施形態において、シリコン基板上への導電性珪化物層の形成方法は、シリコン基板中のシリコンと酸素を反応させて該基板中のシリコンからシリコン酸化物を生成する。該シリコン酸化物には、化学量論的二酸化珪素と不足当量の二酸化珪素が含まれている。該化学量論的二酸化珪素と不足当量の二酸化珪素はOプラズマへ露出処理されることにより該不足当量の二酸化珪素の少なくとも一部が化学量論的二酸化珪素へと変換される。該露出処理後、金属がシリコン基板中のシリコンと反応して導電性の金属珪化物を生成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】
本発明はシリコン基板上に導電性珪化物層を形成する方法及び導電性珪化物接
点の形成方法に関する。
【0002】
【従来の技術】
集積回路処理においては、特に単結晶シリコンからなるウェーハ基板中に形成
される隔離能動デバイス領域に電気接点が形成されるのが一般的である。この能
動領域は、一般的に基板表面上に形成された絶縁材上に作られた導電性の高いパ
スあるいはラインによって接続されている。さらに、電気接点はバルクウェーハ
の外側に設けられた他の導電性領域、例えば導電性ライン、接点プラグ、その他
装置にも設けられるのが一般的である。二つの導電性領域間の電気的接続を行な
うために、絶縁層中の開口部を所望の領域へエッチングし、その後に形成される
導電性フィルムによって前記領域との接続をとることが一般的に行なわれる。前
記所望の領域がシリコンを含んでいる場合、かかるシリコン領域へ導電性金属珪
化物インタフェースを形成することによりコンダクタンスを大幅に増加させるこ
とが可能である。
【0003】 設計者は、極めて複雑で性能が高く小型な集積回路をドライブするにあたって
、デバイスサイズを水平面的に小さくすることに努力を払ってきた。また、過剰
な電流密度を避けるため、横方向のスケーリングは必ずしも縦方向の寸法の縮小
化が伴う必要はない。このため特に接点開口部に関しては、一般的にアスペクト
比と称されるデバイス幅に対するデバイス高の比の増加を生じている。
【0004】 アスペクト比の増加は、電気的接点を作るために絶縁層を通る多数の開口部を
エッチング形成する際に通常用いられる全体エッチング処理において困難な問題
を生ずるものである。例えば、絶縁材を通る電気接点開口部がエッチングされる
一般的絶縁材としてボロフォスフォシリケイトグラス(BPSG)がある。開口
を形成するために、フォトレジストが一般的にはBPSG上に堆積され且つパタ
ーン化されるBPSG中に接点開口をエッチングする一般的な方法としてはプラ
ズマを用いるかあるいは用いないドライ異方性エッチングがある。エッチングの
結果として、フォトレジストは基板から剥離除去される。エッチングの最終段階
及び除去工程において、シリコン上の接点開口底部に二酸化珪素が生成される。
この除去によって二酸化珪素が不足当量の二酸化珪素へと変換される傾向がある
。ここで「不足当量の二酸化珪素」とはSiOxを意味し、ここでxは0より大
きく2より小さい数値である。
【0005】 前記接点開口部底部に残っているシリコン酸化物は導電性接点の形成を妨げる
。かかる影響は対処を要する二つの問題のうちの一つである。例えば、チタンの
二酸化珪素上の接点開口部底部への堆積においては、もし該酸化物が適当に薄け
れば、珪化物の焼きなましに際して該酸化物を通して導電性珪化物接点の形成が
もたらされることが知られている。あるいは、二酸化珪素は、金属堆積直前に、
例えばHFあるいは水酸化テトラメチルアンモニウム溶液を用いた迅速なウエッ
トエッチングにより、またはドライエッチングによって取除くことが可能である
。しかしながら、かかる方法では不足当量の二酸化珪素をエッチングによって、
化学量論的二酸化珪素がエッチングで取除かれる程度まで取除くことができない
。さらに、例え前記金属が前記酸化物上に直接堆積しても、珪化物化は化学量論
的二酸化珪素と不足当量の二酸化珪素双方が存在している接点の全体に渡って均
質には行なわれない。そのため接点底部に形成される珪化物厚にばらつきを生じ
、あるいは部位によっては珪化物が形成されない結果を生じ、基板の接点抵抗の
増加や漏出の問題を生じていた。
【0006】 本発明は上述した問題点を解決すべく着手されかつ本発明の完成に至ったもの
である。本発明は付帯のクレームにより字義通りに限定される範囲に限定されて
はならず、その範囲は均等性理論により解釈されるべきものである。
【0007】
【発明の実施の形態】 本発明はシリコン基板上に導電性珪化物層を形成する方法および導電性珪化物
接点を形成する方法に関するものである。本発明の一実施形態において、シリコ
ン基板上に導電性珪化物層を形成する方法は、シリコン基板中のシリコンと酸素
を反応させて該基板中のシリコンからシリコン酸化物を生成するものである。こ
のシリコン酸化物には化学量論的二酸化珪素と不足当量の二酸化珪素が含まれる
。前記化学量論的二酸化珪素及び不足当量の二酸化珪素はオゾンへ露出されるこ
とにより、前記不足当量の二酸化珪素の少なくとも一部が化学量論的二酸化珪素
へと変換される。前記の露出処理後、導電性金属珪化物がシリコン基板中のシリ
コンと電気的に接続された状態で生成される。
【0008】 本発明の一実施形態において、シリコン基板上に導電性珪化物層を形成する方
法は、シリコン基板中のシリコンと酸素を反応させて該基板中のシリコンからシ
リコン酸化物を生成するものである。このシリコン酸化物には化学量論的二酸化
珪素と不足当量の二酸化珪素が含まれる。前記化学量論的二酸化珪素および不足
当量の二酸化珪素は、酸素ガス(O)中へ露出されることにより、不足当量の
二酸化珪素の少なくとも一部が化学量論的二酸化珪素へと変換される。前記の露
出処理後、金属がシリコン基板中のシリコンと反応して導電性金属珪化物が生成
される。
【0009】 図1において、半導体ウェーハ片は符号10で示されている。この半導体ウェ
ーハ片は、図示されたような導電性拡散領域14がウェーハ片中に形成されたバ
ルク単結晶シリコン半導体基板から成るものである。本明細書の記載においては
、用語「半導体基板」あるいは「半電導性基板」とは、大部分が半導電性である
物質を含む半導電性物質から成るいかなる構造物、以下に限定されないが、例え
ば半導電性ウェーハ(単体及び他の物質との集合体も含む)、及び半導体物質層
(単体及び他の物質を含む集合体も含む)、を意味するものである。用語「基板
」とは支持構造物を指し、例えばこれに限定されないが上述の半導体基板はこの
定義に含まれるものである。また、本記載中において「シリコン基板」とは、単
結晶シリコン材料、多結晶質シリコン材料、及び/又はシリコン複合材料から成
る基板を意味するものである。拡散領域14は、一例ではあるが、電気的接続が
所望されるシリコン基板上における接続点を構成するものである。
【0010】 基板12上にはBPSG等の電気絶縁層16が形成されている。この絶縁層1
6上にはマスク層18が形成されている。マスク層18の好ましい材料としては
フォトレジストを例示することができ、この場合、接続点部位/拡散領域14へ
接点開口部をパターン化するために光露光を用いることができる。
【0011】 図2では、マスク層18がパターン化されて層中(好ましくは貫通状態で)か
つ拡散領域14の上方に図示されたような開口部20が形成されている。
【0012】 図3においては、フォトレジスト開口部20を通して接続点領域14の上方の
絶縁材層16中へ、また好ましくは図示されたように絶縁材16を完全に貫通す
る状態で開口部21が形成されている。かかるエッチングはプラズマを使用した
あるいは無使用のドライ異方性エッチングで行なうことが好ましく、実質的には
絶縁層16及び接続点領域14に対して選択的に行なわれる。ドライエッチング
ガスとしては炭素ハロゲン混合物が例示でき、一例としてCFを挙げることが
できる。ウエットエッチングあるいは他のエッチング方法によって行なってもよ
い。
【0013】 図4においては、絶縁層16中へ開口部21が形成された後、基板からフォト
レジスト層18が除去されている。かかるフォトレジストを除去する一般的方法
としては、基板を100°Cから300°Cの範囲の温度下で酸素原子、分子及
び/又はラジカルへ露出させる方法を挙げることができる。かかる除去処理によ
って、絶縁材開口部21内部の例えば指定領域22において、基板12中のシリ
コンからシリコン酸化物を生成することが可能となる。かかる酸化物は、化学量
論的二酸化珪素と不足当量の二酸化珪素から成るものである。これら化学量論的
二酸化珪素及び不足当量の二酸化珪素は実質的に同質な混合物から成り、図示し
た接点開口部の全体に渡って散在状に形成されている。また、前記化学量論的二
酸化珪素及び不足当量の二酸化珪素の厚みは接点開口部の全体に渡ってほぼ均一
であるか、あるいはかなり異なっている。上記した方法はシリコン酸化物を生成
するものであるが単なる一例である。前記シリコン酸化物は、シリコン基板中の
シリコンと酸素を反応させる他の方法によっても生成することができる。また、
本発明による導電性珪化物接点はマスク材層を欠いていても形成することが可能
である。また、本発明の範囲を広く見た場合、本発明は、絶縁層あるいは他の層
を通して接点の形成を問わずに、シリコン基板上へ導電性珪化物層を形成する方
法を提供するものである。
【0014】 図5において、前記化学量論的二酸化珪素及び不足当量の二酸化珪素22(図
4)は、オゾンに露出されることにより、不足当量の二酸化珪素の少なくとも一
部が化学量論的二酸化珪素へ変換されている。図5では、不足当量の二酸化珪素
のほぼ全部が変換されて化学量論的二酸化珪素領域24を生成している状態を示
している。前記露出処理の好ましい実施例では、オゾンと酸素ガス(O)の混
合ガスをウェーハが収容された反応室中へ送り込んで露出処理を行なっている。
また、好ましい他の実施例として、オゾンとOを別々に反応室へ送り込んで露
出処理を行なっても良い。反応室へ送り込むオゾンの容積流量比は、反応室への
オゾンとOの混合ガス流量比の約30%から約50%の範囲内であることが好
ましい。ウェーハの温度は約300°Cから約700°Cの範囲内に維持するこ
とが好ましく、反応槽圧は約2トールから約20トールの範囲内が好ましく、ま
た本処理は約10秒から30秒の時間内で行なうことが好ましい。具体例として
、本露出処理は400°C、5トール、20秒間の条件において行なわれる。さ
らに他の実施例として、オゾンの純ガスをウェーハへ送り込む方法によってもよ
い。
【0015】 さらに他の好ましい実施例において、オゾンへの露出に際してはHOへの露
出、好ましくは液状のHOへの露出が含まれていてもよい。いずれにせよ、オ
ゾンとHOを反応室外で混合して、混合したオゾンとHOを反応室へ送り込
む。この処理は図9に概略的に実施例として示されている。ここではウェーハ1
0を反応室30内へ収容する。適当なバブラー装置32を反応室30の外側に設
置し、この装置から反応室30へ給送管34を配する。図に示すように液状のH Oをガス状のオゾン(O)流(好ましくは酸素(O)とオゾン(O)の
混合ガス)と共にバブラー32へ送り込み、バブラー中で泡状の混合液へと調製
する。この液状化されたガス流は給送管34を経由して反応室30へ送り込まれ
る。給送管34中におけるオゾンの濃度は水に対して約0.1から約5.0pp
mの濃度範囲内であることが好ましい。好ましい処理時間は1ないし5分間の範
囲内であり、通常気圧及び室温下で処理することが好ましい。上記の好ましい処
理においては、層22から層24へと形成されあるいは変換される層の厚みは3
0から40オングストロームの範囲内に自己制御される。
【0016】 図10は反応室30における別の処理例を示すものである。ここではHOと
が別々に反応室30へ送り込まれる。
【0017】 図6に示す処理においては、不足当量の二酸化珪素の全てが化学量論的二酸化
珪素へと変換されていて、その後に開口部21から二酸化珪素層24が全て除去
されていることが好ましい。層24の除去はウエットエッチングあるいは他のエ
ッチングによって行なうことが可能である。ウエットエッチングの具体例として
は、重量比で100部のHO、1部のHF、1部のTMAHから成るエッチ液
へ27.6°C、通常気圧下で1−2分間露出させることによって除去を行なう
ことができる。ウエットエッチングの他の具体例としては、同一の温度気圧条件
及び処理時間において、重量比でフッ化アンモニウム33%、リン酸(HPO )3%、HO64%から成るエッチ液を用いる方法がある。他に実施例とし
ては、Ar/H、H/NF、Ar/Cl等の混合ガスを用いてプラズマ
を発生させるドライエッチング法を挙げることができる。次いで、金属層36(
例えば1または2以上の元素状態あるいは合金形態)を好ましくは堆積させて絶
縁材層21内部へ該金属層を形成する。あるいは、特に好ましくはないが、絶縁
材開口部21内部から領域24を除去しないまま絶縁材開口部21内へ金属を処
理してもよい。図7は、従来法または最新の珪化物化処理を施された金属36を
基板中のシリコンと反応させて導電性金属珪化物領域40を形成した状態を示し
ている。処理例としては、700−800°Cで10−30秒間処理するRTP
を挙げることが出来る。
【0018】 前記層36の例としては、チタン、コバルト、タングステン等の耐熱性金属を
挙げることが出来る。かかる金属は化学蒸着、物理的蒸着、あるいは示されたど
の部位にも金属を堆積できる他の方法によって堆積させることができる。さらに
他の実施例として、ウェーハ全体に珪化物を堆積させてもよい。さらに、最も好
ましい方法として、金属を層へ堆積させる際に該金属が堆積過程において基板中
のシリコンと反応して珪化物を生成し該金属が基板へ接触させる方法が挙げられ
る。この方法は二酸化珪素及び/又は他の非シリコン表面上への金属の堆積にも
用いられる。特定の化学蒸着法を用いて本発明方法のさらに好ましい方法とする
具体例として、反応槽へのガス流速をTiCl(300sccm/分)、H O(500sccm/分)、アルゴン(5000sccm/分)とし、ウェーハ
/反応槽温度650°C、反応槽内圧5トール、RF電力500ワットの条件下
において平行平板容量結合型反応槽中で約75秒で処理を行なう方法が挙げられ
る。
【0019】 図8においては、金属は堆積されているが、層36の部分は基板12中のシリ
コンへは直接露出されていないので反応は起こらず珪化物は生成されない。その
ため前記接点開口部底部に残っている領域40は従来法あるいは最新の方法によ
って除去することができる。除去方法の例として、NHOH/H/H O混合液(容積比で1:1:5)中へ65°Cで5分間浸漬する方法を挙げるこ
とが出来る。開口部21の残存部分は、拡散領域14への導電性プラグ接点形成
のために最終的には導電性材で充填される。
【0020】 不足当量の二酸化珪素の少なくとも一部を化学量論的二酸化珪素へ変換する他
の方法として、プラズマ反応槽中でOプラズマへ露出させる方法がある。平行
平板容量結合型反応槽を用いた好ましい具体例においては、圧力2−10トール
、サセプタ温度約400−約500°C、電力約300−約700ワット、ガス
流としてO2約100−500sccm、アルゴン約1000−2000scc
m、反応時間約10−60秒間で反応が行なわれる。さらに好ましい具体例にお
ける条件は圧力が5トール、サセプタ温度が450°C、ガス流としてOが3
00sccm、アルゴンが1500sccm、電力が500ワット、反応時間が
45秒間である。
【図面の簡単な説明】
【図1】 図1は本発明の処理工程における半導体ウェーハ片の概略断片図である。
【図2】 図2は図1に示す処理工程に後続する処理工程における図1のウェーハを示す
図である。
【図3】 図3は図2に示す処理工程に後続する処理工程における図1のウェーハを示す
図である。
【図4】 図4は図3に示す処理工程に後続する処理工程における図1のウェーハを示す
図である。
【図5】 図5は図4に示す処理工程に後続する処理工程における図1のウェーハを示す
図である。
【図6】 図6は図5に示す処理工程に後続する処理工程における図1のウェーハを示す
図である。
【図7】 図7は図6に示す処理工程に後続する処理工程における図1のウェーハを示す
図である。
【図8】 図8は図7に示す処理工程に後続する処理工程における図1のウェーハを示す
図。
【図9】 図9本発明の一実施形態にかかる方法における反応室への供給の概略概念図。
【図10】 本発明の一実施形態にかかる方法における別の、反応室への供給の概略概念図
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,CY, DE,DK,ES,FI,FR,GB,GR,IE,I T,LU,MC,NL,PT,SE),OA(BF,BJ ,CF,CG,CI,CM,GA,GN,GW,ML, MR,NE,SN,TD,TG),AP(GH,GM,K E,LS,MW,MZ,SD,SL,SZ,TZ,UG ,ZW),EA(AM,AZ,BY,KG,KZ,MD, RU,TJ,TM),AE,AG,AL,AM,AT, AU,AZ,BA,BB,BG,BR,BY,BZ,C A,CH,CN,CR,CU,CZ,DE,DK,DM ,DZ,EE,ES,FI,GB,GD,GE,GH, GM,HR,HU,ID,IL,IN,IS,JP,K E,KG,KP,KR,KZ,LC,LK,LR,LS ,LT,LU,LV,MA,MD,MG,MK,MN, MW,MX,MZ,NO,NZ,PL,PT,RO,R U,SD,SE,SG,SI,SK,SL,TJ,TM ,TR,TT,TZ,UA,UG,UZ,VN,YU, ZA,ZW (72)発明者 ギルトン, テリー, エル. アメリカ合衆国, アイダホ州 83706, ボイズ, イースト ネイチャー ドラ イブ 3149 Fターム(参考) 4M104 AA01 BB20 BB25 BB28 DD02 DD07 DD08 DD09 DD21 DD23 DD28 DD78 DD84 HH15 5F033 KK01 KK25 KK27 KK28 QQ12 QQ16 QQ19 QQ37 QQ70 QQ73 QQ76 QQ89 QQ92 QQ94 RR15 WW04 XX09 【要約の続き】 論的二酸化珪素へと変換される。該露出処理後、金属が シリコン基板中のシリコンと反応して導電性の金属珪化 物を生成する。

Claims (32)

    【特許請求の範囲】
  1. 【請求項1】 シリコン基板中のシリコンと酸素を反応させることにより、
    前記基板中のシリコンとのシリコン酸化物であって、化学量論的二酸化珪素と不
    足当量の二酸化珪素からなるシリコン酸化物を生成する工程と、 前記化学量論的二酸化珪素および前記不足当量の二酸化珪素をオゾンへ露出さ
    せて前記不足当量の二酸化珪素の少なくとも一部を化学量論的二酸化珪素へ変換
    する工程と、 前記露出処理後に、シリコン基板中のシリコンと電気的に接続された状態で導
    電性金属珪化物を生成する工程と、 から構成されることを特徴とするシリコン基板上への導電性珪化物層の形成方
    法。
  2. 【請求項2】 前記化学量論的二酸化珪素および前記不足当量の二酸化珪素
    をオゾンと共にHOへ露出させる工程を含むことを特徴とする前記請求項1に
    記載の方法。
  3. 【請求項3】 前記露出処理が反応室中で行なわれ、前記反応室の外部でオ
    ゾンとHOを混合し混合されたオゾン及びHOを前記反応室内へ送り込むこ
    とを特徴とする前記請求項2に記載の方法。
  4. 【請求項4】 前記露出処理が反応室中で行なわれ、オゾンとHOを別々
    に前記反応室内へ送り込むことを特徴とする前記請求項2に記載の方法。
  5. 【請求項5】 オゾンがHOに対する濃度で約0.1ppmから5.0p
    pm存在することを特徴とする前記請求項2に記載の方法。
  6. 【請求項6】 前記化学量論的二酸化炭素が露出処理を受けるHOは液状
    のHOであることを特徴とする前記請求項2に記載の方法。
  7. 【請求項7】 前記露出処理が反応室中で行なわれ、前記オゾンがガス状で
    と共に反応室へ送り込まれることを特徴とする前記請求項1に記載の方法。
  8. 【請求項8】 前記反応室へ送り込まれる前記オゾンの容積流量比が、前記
    反応室へのオゾンとOの混合流量の約30−50%であることを特徴とする前
    記請求項7に記載の方法。
  9. 【請求項9】 前記露出処理後に、変換された化学量論的二酸化珪素を前記
    金属との反応前に除去することを特徴とする前記請求項1に記載の方法。
  10. 【請求項10】 シリコン基板上へ絶縁材を形成する工程と、 電気的接続が必要とされる前記シリコン基板上の接続点部位上方の前記絶縁材
    中に開口部を形成する工程と、 前記開口部内の前記基板中のシリコンから、化学量論的二酸化珪素と不足当量
    の二酸化珪素とからなるシリコン酸化物を形成する工程と、 前記化学量論的二酸化珪素および前記不足当量の二酸化珪素をオゾンへ露出さ
    せて前記不足当量の二酸化珪素の少なくとも一部を化学量論的二酸化珪素へ変換
    する工程と、 前記露出処理後、前記開口部内の前記シリコン基板中のシリコンと電気的に接
    続された状態で導電性金属珪化物を形成する工程と、 から構成されることを特徴とする導電性珪化物接点の形成方法。
  11. 【請求項11】 前記露出処理後に、変換された化学量論的二酸化珪素を前
    記開口部内に前記金属を形成する前に前記開口部から除去することを特徴とする
    前記請求項10に記載の方法。
  12. 【請求項12】 前記除去処理がウエットエッチングで行なわれることを特
    徴とする前記請求項11に記載の方法。
  13. 【請求項13】 前記除去処理がドライエッチングで行なわれることを特徴
    とする前記請求項11に記載の方法。
  14. 【請求項14】 前記露出処理により実質的に全ての前記不足当量の二酸化
    珪素が化学量論的二酸化珪素へと変換され、前記露出処理後に、前記開口部から
    実質的に全ての化学量論的二酸化珪素を前記開口部内へ前記金属を形成する前に
    除去することを特徴とする前記請求項10に記載の方法。
  15. 【請求項15】 前記絶縁材の上方へマスク層を形成し、前記接続点の上方
    へマスク層を通して開口部を形成し、 前記絶縁材中への前記開口部は前記マスク層中の開口部を通して形成され、 前記絶縁材層中へ前記開口部を形成した後、前記基板からマスク層を除去し、 前記除去処理中に前記不足当量の二酸化珪素が形成される、 ことを特徴とする前記請求項10に記載の方法。
  16. 【請求項16】 前記化学量論的二酸化珪素および不足当量の二酸化珪素を
    オゾンとともにHOへ露出させることを特徴とする前記請求項10に記載の方
    法。
  17. 【請求項17】 前記露出処理は反応室中で行なわれ、反応室の外部でオゾ
    ンをHOと混合し、混合したオゾンとHOを反応室へ送り込むことを特徴と
    する前記請求項16に記載の方法。
  18. 【請求項18】 前記露出処理は反応室中で行なわれ、反応室内へオゾンと
    Oを別々に送り込むことを特徴とする前記請求項16に記載の方法。
  19. 【請求項19】 前記オゾンがHOに対する濃度として0.1ppmから
    5.0ppmの範囲内で存在することを特徴とする前記請求項16に記載の方法
  20. 【請求項20】 前記化学量論的二酸化珪素が露出処理されるHOが液状
    のHOであることを特徴とする前記請求項16に記載の方法。
  21. 【請求項21】 前記露出処理は反応室中で行なわれ、反応室内へオゾンが
    Oと混合されたガス状で送り込まれることを特徴とする前記請求項10に記
    載の方法。
  22. 【請求項22】 前記オゾンが、前記反応室へのオゾンとOの混合流量の
    約30−50%の容積流量比で前記反応室へ送り込まれることを特徴とする前記
    請求項21に記載の方法。
  23. 【請求項23】 シリコン基板上方へ絶縁材層を形成する工程と、 前記絶縁材層の上方へマスク層を形成する工程と、 前記マスク層をパターン化してマスク層中に開口部を形成する工程と、 電気的接続が必要とされる前記シリコン基板上の接続点部位上方のマスク層開
    口部の少なくとも一つを通して前記絶縁材層中へ開口部を形成する工程と、 前記絶縁材層中への開口部の形成後、前記基板から前記マスク層を除去して前
    記絶縁材開口部内の基板中のシリコンとのシリコン酸化物であって化学量論的二
    酸化珪素と不足当量の二酸化珪素とからなるシリコン酸化物を生成する工程と、 前記化学量論的二酸化珪素および前記不足当量の二酸化珪素をオゾンへ露出さ
    せて前記不足当量の二酸化珪素の少なくとも一部を化学量論的二酸化珪素へ変換
    する工程と、 前記露出処理後に、前記開口部から変換された化学量論的二酸化珪素を除去す
    る工程と、 前記開口部から変換された化学量論的二酸化珪素を除去した後、前記開口部内
    の前記シリコン基板と電気的に接続した状態で導電性金属珪化物を形成する工程
    と、 から構成される導電性珪化物接点の形成方法。
  24. 【請求項24】 前記露出処理により実質的に全ての前記不足当量の二酸化
    珪素が化学量論的二酸化珪素へ変換され、前記露出処理後に、前記開口部から実
    質的に全ての化学量論的二酸化珪素を前記開口部内へ前記金属を形成する前に除
    去することを特徴とする前記請求項23に記載の方法。
  25. 【請求項25】 シリコン基板中のシリコンと酸素を反応させることにより
    、前記基板中のシリコンとのシリコン酸化物であって化学量論的二酸化珪素と不
    足当量の二酸化珪素とからなるシリコン酸化物を生成する工程と、 前記化学量論的二酸化珪素および前記不足当量の二酸化珪素をOプラズマへ
    露出させて前記不足当量の二酸化珪素の少なくとも一部を化学量論的二酸化珪素
    へ変換する工程と、 前記露出処理後に、シリコン基板中のシリコンと電気的に接続された状態で導
    電性金属珪化物を形成する工程と、 から構成されることを特徴とするシリコン基板上への導電性珪化物層の形成方
    法。
  26. 【請求項26】 前記露出処理後に前記金属との反応前に変換された化学量
    論的二酸化珪素を除去することを特徴とする前記請求項25に記載の方法。
  27. 【請求項27】 シリコン基板上へ絶縁材層を形成する工程と、 電気的接続が必要とされる前記シリコン基板上の接続点部位上方の前記絶縁材
    層中へ開口部を形成する工程と、 前記開口部内の前記基板中のシリコンから、化学量論的二酸化珪素と不足当量
    の二酸化珪素シリコン酸化物とからなるシリコン酸化物を生成する工程と、 前記化学量論的二酸化珪素および前記不足当量の二酸化珪素をOプラズマへ
    露出させて前記不足当量の二酸化珪素の少なくとも一部を化学量論的二酸化珪素
    へ変換する工程と、 前記露出処理後、前記開口部内の前記シリコン基板中のシリコンと電気的に接
    続した状態で導電性金属珪化物を形成する工程と、 から構成されることを特徴とする導電性珪化物接点の形成方法。
  28. 【請求項28】 前記露出処理後に変換された化学量論的二酸化珪素を、前
    記開口部内に前記金属を形成する前に、前記開口部から除去することを特徴とす
    る前記請求項27に記載の方法。
  29. 【請求項29】 前記露出処理により実質的に全ての前記不足当量の二酸化
    珪素が化学量論的二酸化珪素へ変換され、前記露出処理後に、前記開口部から実
    質的に全ての化学量論的二酸化珪素を前記開口部内へ前記金属を形成する前に除
    去することを特徴とする前記請求項27に記載の方法。
  30. 【請求項30】 前記絶縁材の上方へマスク層を形成し、前記接続点の上方
    へマスク層を通して開口部を形成し、 前記絶縁材中への前記開口部は前記マスク層中の開口部を通して形成され、 前記絶縁材層中へ前記開口部を形成した後、前記基板からマスク層を除去し、 前記除去処理中に前記不足当量の二酸化珪素が優位的に形成される、 ことを特徴とする前記請求項27に記載の方法。
  31. 【請求項31】 シリコン基板上方へ絶縁材層を形成する工程と、 前記絶縁材層の上方へマスク層を形成する工程と、 前記マスク層をパターン化してマスク層中に開口部を形成する工程と、 電気的接続が必要とされる前記シリコン基板上の接続点部位上方のマスク層開
    口部の少なくとも一つを通して前記絶縁材層中へ開口部を形成する工程と、 前記絶縁材層中への開口部の形成後、前記基板から前記マスク層を除去して前
    記絶縁材開口部内の基板中のシリコンとのシリコン酸化物であって化学量論的二
    酸化珪素と不足当量の二酸化珪素とからなるシリコン酸化物を生成する工程と、 前記化学量論的二酸化珪素および前記不足当量の二酸化珪素をOプラズマへ
    露出させて前記不足当量の二酸化珪素の少なくとも一部を化学量論的二酸化珪素
    へ変換する工程と、 前記露出処理後に、前記開口部から変換された化学量論的二酸化珪素を除去す
    る工程と、 前記開口部から変換された化学量論的二酸化珪素を除去した後、前記開口部内
    の前記シリコン基板と電気的に接続された状態で導電性金属珪化物を形成する工
    程と、 から構成される導電性珪化物接点の形成方法。
  32. 【請求項32】 前記露出処理により実質的に全ての前記不足当量の二酸化
    珪素が化学量論的二酸化珪素へ変換され、前記露出処理後に、前記開口部から実
    質的に全ての化学量論的二酸化珪素を前記開口部内へ前記金属を形成する前に除
    去することを特徴とする前記請求項31に記載の方法。
JP2001520455A 1999-09-02 2000-09-01 シリコン基板上への導電性珪化物層の形成方法および導電性珪化物接点の形成方法 Expired - Lifetime JP4058669B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/389,535 1999-09-02
US09/389,535 US6090707A (en) 1999-09-02 1999-09-02 Method of forming a conductive silicide layer on a silicon comprising substrate and method of forming a conductive silicide contact
PCT/US2000/024173 WO2001017004A2 (en) 1999-09-02 2000-09-01 Method of forming a conductive silicide layer on a silicon comprising substrate and method of forming a conductive silicide contact

Publications (2)

Publication Number Publication Date
JP2003508909A true JP2003508909A (ja) 2003-03-04
JP4058669B2 JP4058669B2 (ja) 2008-03-12

Family

ID=23538668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001520455A Expired - Lifetime JP4058669B2 (ja) 1999-09-02 2000-09-01 シリコン基板上への導電性珪化物層の形成方法および導電性珪化物接点の形成方法

Country Status (7)

Country Link
US (2) US6090707A (ja)
JP (1) JP4058669B2 (ja)
KR (1) KR100444811B1 (ja)
AU (1) AU7344600A (ja)
DE (1) DE10084994B4 (ja)
GB (1) GB2374980B (ja)
WO (1) WO2001017004A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010251583A (ja) * 2009-04-17 2010-11-04 Hitachi Cable Ltd 配線構造の製造方法、及び配線構造
JP2014112746A (ja) * 2014-03-27 2014-06-19 Spansion Llc 半導体装置の製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6455428B1 (en) * 2000-10-26 2002-09-24 Vanguard International Semiconductor Corporation Method of forming a metal silicide layer
KR100555505B1 (ko) * 2003-07-09 2006-03-03 삼성전자주식회사 실리사이드층의 증착 및 제거에 의해서 콘택홀 바닥에서확장된 오픈 선폭을 구현하는 연결 콘택 형성 방법
JP4191096B2 (ja) * 2003-07-18 2008-12-03 Tdk株式会社 磁性材を含む被加工体の加工方法及び磁気記録媒体の製造方法
US7521378B2 (en) * 2004-07-01 2009-04-21 Micron Technology, Inc. Low temperature process for polysilazane oxidation/densification
US20060223332A1 (en) * 2005-03-30 2006-10-05 Hynix Semiconductor Inc. Method of manufacturing semiconductor device
US20070082494A1 (en) * 2005-10-03 2007-04-12 United Microelectronics Corp. Method for forming silicide layer
US7897514B2 (en) * 2008-01-24 2011-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor contact barrier
US20140048888A1 (en) 2012-08-17 2014-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained Structure of a Semiconductor Device

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4396933A (en) * 1971-06-18 1983-08-02 International Business Machines Corporation Dielectrically isolated semiconductor devices
US4589928A (en) * 1984-08-21 1986-05-20 At&T Bell Laboratories Method of making semiconductor integrated circuits having backside gettered with phosphorus
DE3765844D1 (de) * 1986-06-10 1990-12-06 Siemens Ag Verfahren zum herstellen von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen.
IT1235690B (it) * 1989-04-07 1992-09-21 Sgs Thomson Microelectronics Procedimento di fabbricazione per una matrice di celle eprom organizzate a tovaglia.
US5111270A (en) * 1990-02-22 1992-05-05 Intel Corporation Three-dimensional contactless non-volatile memory cell
US5334908A (en) * 1990-07-18 1994-08-02 International Business Machines Corporation Structures and processes for fabricating field emission cathode tips using secondary cusp
US5203731A (en) * 1990-07-18 1993-04-20 International Business Machines Corporation Process and structure of an integrated vacuum microelectronic device
US5322812A (en) * 1991-03-20 1994-06-21 Crosspoint Solutions, Inc. Improved method of fabricating antifuses in an integrated circuit device and resulting structure
JPH0515224A (ja) * 1991-07-10 1993-01-26 Yanmar Agricult Equip Co Ltd 芝刈機のキヤツチボツクス
JP2756886B2 (ja) 1991-08-30 1998-05-25 三菱電機株式会社 半導体装置およびその製造方法
US5474949A (en) 1992-01-27 1995-12-12 Matsushita Electric Industrial Co., Ltd. Method of fabricating capacitor or contact for semiconductor device by forming uneven oxide film and reacting silicon with metal containing gas
US5573837A (en) * 1992-04-22 1996-11-12 Micron Technology, Inc. Masking layer having narrow isolated spacings and the method for forming said masking layer and the method for forming narrow isolated trenches defined by said masking layer
JPH06216120A (ja) * 1992-12-03 1994-08-05 Motorola Inc 集積回路の電気的分離構造の形成方法
JP3688727B2 (ja) 1993-08-20 2005-08-31 財団法人国際科学振興財団 半導体装置の製造方法
JPH0766287A (ja) * 1993-08-23 1995-03-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP3326644B2 (ja) 1993-11-16 2002-09-24 ソニー株式会社 シリコン系材料層の加工方法
JPH07307306A (ja) * 1994-05-10 1995-11-21 Nissan Motor Co Ltd 半導体装置の製造方法
JP2871530B2 (ja) * 1995-05-10 1999-03-17 日本電気株式会社 半導体装置の製造方法
JPH0950986A (ja) * 1995-05-29 1997-02-18 Sony Corp 接続孔の形成方法
JP2978748B2 (ja) * 1995-11-22 1999-11-15 日本電気株式会社 半導体装置の製造方法
EP0891635A1 (en) * 1996-03-25 1999-01-20 Advanced Micro Devices, Inc. REDUCING REVERSE SHORT-CHANNEL EFFECT WITH LIGHT DOSE OF P WITH HIGH DOSE OF As IN N-CHANNEL LDD
US5851892A (en) 1997-05-07 1998-12-22 Cypress Semiconductor Corp. Fabrication sequence employing an oxide formed with minimized inducted charge and/or maximized breakdown voltage
US5989718A (en) * 1997-09-24 1999-11-23 Micron Technology Dielectric diffusion barrier
JPH11121397A (ja) * 1997-10-17 1999-04-30 Sony Corp 半導体装置の製造方法
JPH11283975A (ja) * 1997-10-23 1999-10-15 Texas Instr Inc <Ti> 薄くて均一な酸化物を低い温度で形成する方法
US5970362A (en) * 1997-12-18 1999-10-19 Advanced Micro Devices, Inc. Simplified shallow trench isolation formation with no polish stop
JPH11200050A (ja) 1998-01-14 1999-07-27 Mitsubishi Electric Corp タングステンシリサイド膜の形成方法、半導体装置の製造方法、及び半導体ウェーハ処理装置
FR2775120B1 (fr) * 1998-02-18 2000-04-07 France Telecom Procede de nitruration de la couche d'oxyde de grille d'un dispositif semiconducteur et dispositif obtenu
JPH11238697A (ja) 1998-02-23 1999-08-31 Mitsubishi Electric Corp 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010251583A (ja) * 2009-04-17 2010-11-04 Hitachi Cable Ltd 配線構造の製造方法、及び配線構造
JP2014112746A (ja) * 2014-03-27 2014-06-19 Spansion Llc 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20020031420A (ko) 2002-05-01
WO2001017004A3 (en) 2002-03-21
GB2374980A (en) 2002-10-30
KR100444811B1 (ko) 2004-08-18
JP4058669B2 (ja) 2008-03-12
US6602785B1 (en) 2003-08-05
GB2374980B (en) 2004-04-07
DE10084994B4 (de) 2006-10-19
DE10084994T1 (de) 2002-08-01
GB0205052D0 (en) 2002-04-17
WO2001017004A2 (en) 2001-03-08
US6090707A (en) 2000-07-18
AU7344600A (en) 2001-03-26

Similar Documents

Publication Publication Date Title
US6013575A (en) Method of selectively depositing a metal film
US4617087A (en) Method for differential selective deposition of metal for fabricating metal contacts in integrated semiconductor circuits
US4804560A (en) Method of selectively depositing tungsten upon a semiconductor substrate
US5192714A (en) Method of manufacturing a multilayered metallization structure in which the conductive layer and insulating layer are selectively deposited
JP3630597B2 (ja) 半導体素子のタングステン膜製造方法
KR100711526B1 (ko) 구리 연결선을 갖는 반도체 장치의 제조방법
US5607880A (en) Method of fabricating multilevel interconnections in a semiconductor integrated circuit
JPH03202471A (ja) 堆積膜形成法
JPH01289252A (ja) 塩素保有剤を用いて局部相互接続を形成する改良方法
EP0382298B1 (en) Method of manufacturing a semiconductor device using electroless metallisation
JPH03261139A (ja) 選択的異方性を用いて局部相互接続を形成する改良方法
JP2003508909A (ja) シリコン基板上への導電性珪化物層の形成方法および導電性珪化物接点の形成方法
JPH04209556A (ja) 局部相互接続形成方法
US20020040886A1 (en) Chemical vapor deposition process of depositing a material over a semiconductor substrate and method of forming a conductive contact
JP2000252278A (ja) 半導体装置およびその製造方法
US7125809B1 (en) Method and material for removing etch residue from high aspect ratio contact surfaces
JP3215898B2 (ja) プラズマcvd法およびプラズマcvd装置
JP2000058643A (ja) プラグの形成方法
US6335282B1 (en) Method of forming a titanium comprising layer and method of forming a conductive silicide contact
KR20000071322A (ko) 반도체 장치 제조 방법
JPH1012734A (ja) 半導体装置の製造方法
JP3191477B2 (ja) 配線構造およびその製造方法
KR20030001122A (ko) 텅스텐막 형성 방법 및 텅스텐 플러그 형성 방법
JPH07201821A (ja) アルミ合金配線の形成方法
JPH02284423A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060110

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060410

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060417

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060901

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070316

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070813

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070911

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20070911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4058669

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101228

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111228

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111228

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121228

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121228

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131228

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term