KR20020031420A - 실리콘 함유 기판 상에 전도성 규화물층 형성방법 및전도성 규화물 접촉부 형성방법 - Google Patents
실리콘 함유 기판 상에 전도성 규화물층 형성방법 및전도성 규화물 접촉부 형성방법 Download PDFInfo
- Publication number
- KR20020031420A KR20020031420A KR1020027002667A KR20027002667A KR20020031420A KR 20020031420 A KR20020031420 A KR 20020031420A KR 1020027002667 A KR1020027002667 A KR 1020027002667A KR 20027002667 A KR20027002667 A KR 20027002667A KR 20020031420 A KR20020031420 A KR 20020031420A
- Authority
- KR
- South Korea
- Prior art keywords
- silicon dioxide
- stoichiometric
- forming
- stoichiometric silicon
- silicon
- Prior art date
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 71
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 71
- 239000010703 silicon Substances 0.000 title claims abstract description 71
- 239000000758 substrate Substances 0.000 title claims abstract description 67
- 238000000034 method Methods 0.000 title claims abstract description 59
- 229910021332 silicide Inorganic materials 0.000 title claims abstract description 37
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims abstract description 36
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 241
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 114
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 114
- 229910052751 metal Inorganic materials 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 35
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 18
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 7
- 239000001301 oxygen Substances 0.000 claims abstract description 7
- 238000006243 chemical reaction Methods 0.000 claims description 27
- 239000011810 insulating material Substances 0.000 claims description 25
- 230000000873 masking effect Effects 0.000 claims description 18
- 239000007789 gas Substances 0.000 claims description 10
- 239000007788 liquid Substances 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 3
- 239000011148 porous material Substances 0.000 claims 20
- 238000000059 patterning Methods 0.000 claims 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 abstract description 6
- 235000012431 wafers Nutrition 0.000 description 18
- 238000005530 etching Methods 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 239000005380 borophosphosilicate glass Substances 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 230000000712 assembly Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 239000008240 homogeneous mixture Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- -1 region 22 Chemical compound 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/906—Cleaning of wafer as interim step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 실리콘 함유 기판 상에 전도성 규화물층 형성방법 및 전도성 규화물 접촉부 형성방법에 관계한다. 일례로 실리콘 함유 기판 상에 전도성 규화물층 형성방법은 실리콘 함유 기판의 실리콘과 산소를 반응시켜 기판의 실리콘으로부터 실리콘 산화물을 형성하는 단계를 포함한다. 실리콘 산화물은 화학양론적인 이산화실리콘과 아-화학양론적인 이산화실리콘을 포함한다. 화학양론적인 이산화실리콘과 아-화학양론적인 이산화실리콘은 오존에 노출되어서 아-화학양론적인 이산화실리콘을 화학양론적인 이산화실리콘으로 변환시킨다. 노출후 실리콘 함유 기판의 실리콘과 전기적 연결로 전도성 금속 규화물이 형성된다. 일례에서 실리콘 함유 기판 상에 전도성 규화물층 형성방법은 실리콘 함유 기판의 실리콘과 산소를 반응시켜 기판의 실리콘으로부터 실리콘 산화물을 형성하는 단계를 포함한다. 실리콘 산화물은 화학양론적인 이산화실리콘과 아-화학양론적인 이산화실리콘을 포함한다. 화학양론적인 이산화실리콘과 아-화학양론적인 이산화실리콘은 O2플라즈마에 노출되어서 아-화학양론적인 이산화실리콘을 화학양론적인 이산화실리콘으로 변환시킨다. 노출후 금속이 기판의 실리콘과 반응하여 전도성 금속 규화물이 형성된다.
Description
집적회로 가공에 있어서 전기 접촉부는 단결정성 실리콘을 포함한 웨이퍼 기판 내에 형성된 고립된 활성 디바이스 영역에 대체로 형성된다. 활성 영역은 기판 표면위로 형성된 절연재료위에 형성된 고 전기 전도성 경로 또는 라인에 의해서 대체로 연결된다. 또한 전도성 라인, 접촉 플러그 및 기타 디바이스와 같은 벌크 웨이퍼의 외향으로 수용된 다른 전도성 영역에 전기 접촉부가 형성된다. 두 전도성 영역 사이에 전기 연결부를 제공하기 위해서 절연층에 있는 구멍이 필요한 영역까지 엣칭 되어서 후속으로 형성된 전도성 필름이 이러한 영역과 연결될 수 있다. 필요한 영역이 실리콘을 포함할 경우에 실리콘 영역과 전도성 금속 규화물 인터페이스를 형성함으로써 전도도가 크게 증가될 수 있다.
더욱 복잡하고 성능이 좋으며 크기가 감소된 집적회로의 경향은 디자이너가 수평면에서 디바이스 크기를 감소하게 하였다. 그러나 과도한 전류밀도를 방지하기위해서, 수평 비례 축소가 수직 치수 감소에 의해 반드시 달성되지는 않는다. 이것은 특히 접촉 구멍 측면에서 디바이스 폭에 대한 디바이스 높이의 비율(가로세로비)을 증가시킨다.
증가된 가로세로비는 전기 접촉부 형성을 위해서 절연물질을 통해 구멍을 엣칭하는데 사용되는 엣칭공정을 어렵게 만든다. 예컨대 전기 접촉 구멍이 엣칭된 일반적인 절연물질중 하나는 보로포스포실리케이트 유리(BPSG) 이다. 후속 엣칭에 의해서 BPSG까지 전달될 구멍을 생성하기 위해서 BPSG위로 포토레지스트가 침착 및 패턴화 된다. BPSG에서 접촉구멍을 엣칭하는 전형적인 공정은 플라즈마를 사용하거나 사용하지 않는 건식 비등방성 엣칭을 포함한다. 엣칭 종료후 기판에서 포토레지스트가 제거된다. 엣칭 종료후 및 스트리핑 동안 실리콘 상의 접촉구멍 베이스에서 이산화실리콘이 형성된다. 스트리핑은 이러한 이산화실리콘을 아-화학양론적인 이산화실리콘으로 전환시키는 경향을 가질 수 있다. "아-화학양론적인 이산화실리콘"은 “x”가 0보다 크고 2보다 적은 SiOx을 의미한다.
접촉구멍 베이스에 남아있는 실리콘의 산화물은 전도성 접촉부가 형성되는 것을 방해할 수 있다. 예컨대 이산화실리콘 위로 접촉구멍 베이스에 티타늄의 침착은 산화물이 적당히 얇을 경우에 규화반응 어닐링 순간에 산화물을 통해 전도성 규화물 접촉부가 형성될 수 있게 한다. 혹은, 금속 침착 직전의 건식 엣칭이나 신속한 습식 엣칭(HF나 테트라메틸암모늄 수산화물 용액을 사용한)으로 이산화실리콘이 제거될 수 있다. 불행히도 이러한 방법은 화학양론적인 이산화실리콘이 엣칭 제거되는 정도만큼 아-화학양론적인 이산화실리콘을 엣칭 제거하지 못한다. 게다가, 금속이 산화물 상에 직접 침착되는 경우에도 화학양론적인 및 아-화학양론적인 이산화실리콘이 둘 다 존재하는 접촉부를 가로지르는 규화반응이 균일하지 않다. 이것은 접촉부 베이스에 형성되는 규화물 두께를 가변적이게 만들며 일부 지점에서는 규화물이 없으므로 접촉부 저항을 증가시키거나 기판으로 누설을 가져올 수 있다.
본 발명은 실리콘 함유 기판 상에 전도성 규화물층 형성방법 및 전도성 규화물 접촉부 형성방법에 관계한다.
도1은 본 발명에 따라 한 처리단계에 있는 반도체 웨이퍼 조각을 보여준다.
도2는 도1의 후속 단계에 있는 도1 웨이퍼를 보여준다.
도3은는 도2의 후속 단계에 있는 도1 웨이퍼를 보여준다.
도4는 도3의 후속 단계에 있는 도1 웨이퍼를 보여준다.
도5는 도4의 후속 단계에 있는 도1 웨이퍼를 보여준다.
도6은 도5의 후속 단계에 있는 도1 웨이퍼를 보여준다.
도7은 도6의 후속 단계에 있는 도1 웨이퍼를 보여준다.
도8은 도7의 후속 단계에 있는 도1 웨이퍼를 보여준다.
도9는 본 발명에 따른 공정에서 한 반응기를 보여준다.
도10은 본 발명에 따른 공정에서 또 다른 반응기를 보여준다.
*부호설명*
10...웨이퍼12...기판
14...확산 영역16...전기 절연층
18...마스킹 층20,21...구멍
22...실리콘 산화물24...아-화학양론적인 이산화실리콘
30...챔버32...거품기
34...라인36...금속층
40...금속 규화물 영역
본 발명은 실리콘 함유 기판 상에 전도성 규화물층 형성방법 및 전도성 규화물 접촉부 형성방법에 관계한다. 일례로 실리콘 함유 기판 상에 전도성 규화물층 형성방법은 실리콘 함유 기판의 실리콘과 산소를 반응시켜 기판의 실리콘으로부터 실리콘 산화물을 형성하는 단계를 포함한다. 실리콘 산화물은 화학양론적인 이산화실리콘과 아-화학양론적인 이산화실리콘을 포함한다. 화학양론적인 이산화실리콘과 아-화학양론적인 이산화실리콘은 오존에 노출되어서 아-화학양론적인 이산화실리콘을 화학양론적인 이산화실리콘으로 변환시킨다. 노출후 실리콘 함유 기판의 실리콘과 전기적 연결로 전도성 금속 규화물이 형성된다.
일례에서 실리콘 함유 기판 상에 전도성 규화물층 형성방법은 실리콘 함유 기판의 실리콘과 산소를 반응시켜 기판의 실리콘으로부터 실리콘 산화물을 형성하는 단계를 포함한다. 실리콘 산화물은 화학양론적인 이산화실리콘과 아-화학양론적인 이산화실리콘을 포함한다. 화학양론적인 이산화실리콘과 아-화학양론적인 이산화실리콘은 O2플라즈마에 노출되어서 아-화학양론적인 이산화실리콘을 화학양론적인 이산화실리콘으로 변환시킨다. 노출후 금속이 기판의 실리콘과 반응하여 전도성 금속 규화물이 형성된다.
도1에서 반도체 웨이퍼(10)는 전도성 확산 영역(14)이 형성된 벌크 단결정성 실리콘 반도체 기판(12)을 포함한다. 본 명세서에서 "반도체 기판"은 반도체 웨이퍼와 같은 벌크 반도체 재료(단독으로 또는 다른 재료를 포함한 어셈블리로) 및 반도체 재료층(단독으로 또는 다른 재료를 포함한 어셈블리로)을 포함한, 반도체 물질을 포함한 모든 구성을 의미한다. "기판"은 위에서 언급된 반도체 기판을 포함한 모든 지지 구조물을 말한다. "실리콘 함유 기판"은 단결정성 실리콘 물질, 다결정성 실리콘 물질, 및 실리콘 화합물을 포함한 기판을 말한다. 확산 영역(14)은 실리콘 함유 기판 상에서 전기 연결이 필요한 노드 지점의 일례를 구성한다.
BPSG와 같은 전기 절연층(16)이 기판위로 형성된다. 마스킹 층(18)이 그 위에 형성된다. 층(18)의 선호되는 재료는 포토레지스트이며, 노드 지점/확산 영역(14)까지 접촉 구멍을 패턴화 하는데 포토리소그래피가 활용된다.
도2에서 확산 영역(14)위의 구멍(20)과 같은 구멍을 형성하기 위해서 마스킹 층(18)이 패턴화 된다.
도3에서 포토레지스트 구멍(20)을 통해 노드 지점(14) 위로 절연층(16) 속에, 특히 절연층을 관통하는 구멍(21)이 형성된다. 이러한 엣칭은 플라즈마를 사용하거나 사용하지 않는 건식 비등방성 엣칭이고 층(16) 및 영역(14)에 대해서 선택적으로 수행된다. 건식 엣칭 가스 화합물은 탄소 및 할로겐 성분을 포함하며 CF4는 일례이다. 습식 또는 기타 엣칭도 수행될 수 있다.
도4에서 절연재료(16)에 구멍(21)을 형성한 이후에 포토레지스트층(18)이 기판에서 제거된다. 이러한 포토레지스트를 제거하는 전형적인 공정은 기판을 100-300℃의 온도에서 산소 원자, 분자 또는 라디칼에 노출하는 단계를 포함한다. 이러한 제거공정은 기판(12)의 실리콘으로부터 절연 재료 구멍(21)내에 영역(22)과 같은 실리콘 산화물을 형성할 수 있다. 이러한 실리콘 산화물은 화학양론적인 이산화실리콘과 아-화학양론적인 이산화실리콘을 포함한다. 화학양론적인 이산화실리콘과 아-화학양론적인 이산화실리콘은 균질 혼합물이거나 접촉 구멍을 가로질러 군데군데 형성될 수 있다. 또한 접촉 구멍을 가로질러 두께가 균일하거나 가변적일 수 있다. 위 공정은 이러한 실리콘 산화물을 형성하는 한 가지 예를 보여준다. 이러한 실리콘 산화물은 다른 방식에 의해서 형성될 수 있는데, 산소가 실리콘 함유 기판의 실리콘과 반응된다. 게다가 본 발명에 따른 전도성 규화물 접촉부는 마스킹 재료층 부재 상태에서 형성될 수 있다. 본 발명은 절연층이나 기타 층을 통한 접촉부 형성에 무관하게 실리콘 함유 기판 상에 전도성 규화물 층을 형성하는 방법을 고려한다.
도5에서 화학양론적인 이산화실리콘과 아-화학양론적인 이산화실리콘(22)(도4)이 오존에 노출되어서 아-화학양론적인 이산화실리콘의 적어도 일부가 화학양론적인 이산화실리콘으로 변환된다. 도5는 모든 아-화학양론적인 이산화실리콘이 변환되어서 화학양론적인 이산화실리콘 영역(24)을 생성함을 보여준다. 웨이퍼(10)가 수용된 반응 챔버에 오존 가스와 O2의 조합을 공급하여 노출이이루어진다. 혹은 반응 챔버에 오존 가스와 O2가 별도로 공급될 수 있다. 챔버에 공급되는 오존 가스와 O2의 조합 유속의 30-50%의 부피 유속으로 챔버에 오존이 공급된다. 웨이퍼는 2-20torr의 반응기 압력과 300-700℃의 온도에서 유지되고 10-30초간 처리가 수행된다. 특히 400℃,5torr에서 20초간 공정이 수행된다. 순수한 오존만이 웨이퍼에 공급될 수 있다.시킨다.
오존을 사용한 노출단계는 H2O, 특히 액체H2O를 사용한 노출단계를 포함할 수 있다. 오존과 H2O는 반응챔버 외부에서 조합되고 조합된 오존과 H2O가 이후에 반응챔버에 도입될 수 있다. 이러한 처리는 도9에 도시되다. 거품기(32)는 챔버(30) 외부에 설비되고 챔버(30)로 공급하는 라인(34)을 포함한다. 액체H2O가 O3흐름(특히 O2및O3조합)과 함께 거품기(32)에 공급된다. 조합도니 액체 기체 흐름이 라인(34)을 통해서 반응챔버(30)에 공급된다. 라인(34)에 존재하는 오존의 농도는 0.1-5.0ppm이다. 선호되는 처리 시간은 1-5분이고 주변 실내 온도 및 압력이 사용된다. 이러한 처리는 층(22)을 30-40Å의 층(24)으로의 두께 성장이나 변환을 자체 제한한다.
도10은 오존과 H2O가 반응챔버(30)에 별도로 공급되는 공정을 보여준다.
도6에서 모든 아-화학양론적인 이산화실리콘이 화학양론적인 이산화실리콘으로 변환되고 이후에 모든 이산화실리콘 층(24)이 구멍(21)으로부터 제거된다. 습식, 건식 또는 기타 엣칭에 의해서 층(24)이 제거된다. 습식 엣칭 방법 중 하나는 100중량부 H2O, 1중량부 HF, 1중량부 TMAH를 활용하고 제거를 위한 노출조건은 27.6℃, 주변 압력, 및 1-2분이다. 또 다른 습식 스트리핑 공정은 동일한 조건 및 시간 하에서 33중량% 불화암모늄, 3중량%H3PO4, 64중량% H2O를 포함한 용액을 활용한다. 건식 제거방법은 Ar/H2;H2/NF3;Ar/Cl2과 같은 조성물을 사용한 플라즈마를 포함한다. 이후에 금속층(36)(원소나 합금 형태로)이 침착되고 절연재료 구멍(21)내에 형성된다. 혹은 구멍(21)내에서 영역(24)을 제거하지 않고 절연재료 구멍(21)내에 금속이 제공될 수 있다. 도7은 전도성 금속 규화물 영역(40) 형성을 위해서 금속이 기판의 실리콘과 반응하는 규화반응을 받는 금속(36)을 보여준다. 예시적인 공정은 700-800℃에서 10-30초간 RTP를 포함한다.
층(36) 재료의 예는 티타늄, 코발트 또는 텅스텐과 같은 내화금속이다. 도시된 대로 금속을 침착하기 위해서 화학 증착, 물리 증착 및 기타 기술이 사용된다. 웨이퍼 전체에 걸쳐서 규화물로서 침착이 이루어질 수 있다. 특히 침착 동안에 반응하여 금속이 접촉하는 기판의 실리콘과 규화물을 형성하는 금속으로서 층이 침착 된다. 이산화실리콘이나 비-실리콘 표면위로 침착이 이루어질 경우에 금속이 침착된다. 이를 위한 화학 증착 조건은 반응기로의 분당 300sccm의 TiCl4, 500sccm의 H2, 5000sccm의 아르곤 가스 흐름과 650℃의 웨이퍼/반응기 온도, 5torr의 반응기 압력, 75초간 병렬판 용량 연결된 반응기에서 500와트의 RF전력이다.
도8에서 금속이 침착되는 경우에 기판(12)의 실리콘에 직접 노출되지 않은 층(36)의 부위는 규화물을 형성하는 반응을 하지 않으므로 전통적인 방식으로 제거되고 접촉구멍의 베이스에 영역(40)을 남긴다. 스트리핑 공정은 5분간 65℃에서NH4OH/H2O2/H2O(1:1:5, 부피) 혼합물에 담그는 단계를 포함한다. 구멍(21)의 나머지 부위는 확산 영역(14)에 대한 전도성 플러그 접촉부를 형성하기 위해서 전도성 물질이 채워진다.
아-화학양론적인 이산화실리콘의 적어도 일부를 화학양론적인 이산화실리콘으로 변환시키는 또 다른 방법은 플라즈마 반응기에서 O2플라즈마에 노출하는 단계를 포함한다. 병렬판 용량 연결된 반응기에서 조건은 2-10torr의 압력, 400-500℃의 온도, 300-700와트의 전력, 10-60초간 100-500sccm의 O2, 1000-2000sccm의 Ar 가스흐름이다. 선호되는 예는 5torr의 압력, 450℃의 온도, 500와트의 전력, 45초간 300sccm의 O2, 1500sccm의 Ar 가스흐름이다.
Claims (32)
- 기판의 실리콘으로부터 아-화학양론적인 이산화실리콘과 화학양론적인 이산화실리콘을 포함하는 실리콘 산화물을 형성하기 위해서 실리콘 함유 기판의 실리콘과 산소를 반응시키고;아-화학양론적인 이산화실리콘과 화학양론적인 이산화실리콘을 오존에 노출시켜서 아-화학양론적인 이산화실리콘의 적어도 일부를 화학양론적인 이산화실리콘으로 변환시키고;노출 이후에 실리콘 함유 기판의 실리콘과 전기적 연결로 전도성 금속 규화물을 형성하는 단계를 포함하는 전도성 규화물층을 실리콘 상에 형성하는 방법.
- 제 1항에 있어서, 아-화학양론적인 이산화실리콘과 화학양론적인 이산화실리콘을 오존 및 H2O에 노출시키는 단계를 포함하는 방법.
- 제 2항에 있어서, 반응 챔버에서 노출이 수행되고 반응 챔버 외부에서 오존과 H2O를 조합하고 조합된 오존과 H2O를 반응 챔버에 공급하는 단계를 포함하는 방법.
- 제 2항에 있어서, 반응 챔버에서 노출이 수행되고 오존과 H2O를 반응 챔버에별도로 공급하는 단계를 포함하는 방법.
- 제 2항에 있어서, 오존이 H2O에 대해서 0.1-5.0ppm의 농도로 존재함을 특징으로 하는 방법.
- 제 2항에 있어서, 아-화학양론적인 이산화실리콘이 노출되는 H2O가 액체 H2O를 포함함을 특징으로 하는 방법.
- 제 1항에 있어서, 반응 챔버에서 노출이 수행되고 오존이 O2와 조합으로 가스로서 반응 챔버에 공급됨을 특징으로 하는 방법.
- 제 7항에 있어서, 챔버로의 오존과 O2의 조합된 유속의 30-50% 부피 유속으로 오존이 반응 챔버에 공급됨을 특징으로 하는 방법.
- 제 1항에 있어서, 노출 이후에 금속 반응 이전에 변환된 화학양론적인 이산화실리콘을 제거하는 단계를 포함하는 방법.
- 실리콘 함유 기판위로 절연재료층을 형성하고;전기적 연결이 필요한 실리콘 함유 기판 상의 노드 지점위로 절연재료에 구멍을 형성하고;구멍내에 기판의 실리콘으로부터 아-화학양론적인 이산화실리콘과 화학양론적인 이산화실리콘을 포함하는 실리콘 산화물을 형성하고;아-화학양론적인 이산화실리콘과 화학양론적인 이산화실리콘을 오존에 노출시켜서 아-화학양론적인 이산화실리콘의 적어도 일부를 화학양론적인 이산화실리콘으로 변환시키고;노출 이후에 실리콘 함유 기판의 실리콘과 전기적 연결로 전도성 금속 규화물을 구멍내에 형성하는 단계를 포함하는 전도성 규화물 접촉부 형성방법.
- 제 10항에 있어서, 노출 이후에 구멍내에 금속을 형성하기 이전에 구멍으로부터 변환된 화학양론적인 이산화실리콘을 제거하는 단계를 포함하는 방법.
- 제 11항에 있어서, 제거공정이 습식 엣칭 단계를 포함함을 특징으로 하는 방법.
- 제 11항에 있어서, 제거공정이 건식 엣칭 단계를 포함함을 특징으로 하는 방법.
- 제 10항에 있어서, 노출공정이 모든-화학양론적인 이산화실리콘을 화학양론적인 이산화실리콘으로 변환시키고 노출 이후에 구멍내에 금속을 형성하기 이전에구멍으로부터 변환된 화학양론적인 이산화실리콘을 제거하는 단계를 포함하는 방법.
- 제 10항에 있어서, 절연재료 위로 마스킹 층을 형성하고 노드 지점위로 마스킹 층을 통해 구멍을 형성하고;절연 재료층에 구멍을 형성한 이후에 기판으로부터 마스킹 층을 제거하고;제거 동안에 아-화학양론적인 이산화실리콘이 형성되는 단계를 포함하는 방법.
- 제 10항에 있어서, 화학양론적인 이산화실리콘 및 아-화학양론적인 이산화실리콘을 오존과 H2O에 노출하는 단계를 포함하는 방법.
- 제 16항에 있어서, 반응 챔버에서 노출이 수행되고 반응 챔버 외부에서 오존과 H2O를 조합하고 조합된 오존과 H2O를 반응 챔버에 공급하는 단계를 포함하는 방법.
- 제 16항에 있어서, 반응 챔버에서 노출이 수행되고 오존과 H2O를 반응 챔버에 별도로 공급하는 단계를 포함하는 방법.
- 제 16항에 있어서, 오존이 H2O에 대해서 0.1-5.0ppm의 농도로 존재함을 특징으로 하는 방법.
- 제 16항에 있어서, 아-화학양론적인 이산화실리콘이 노출되는 H2O가 액체 H2O를 포함함을 특징으로 하는 방법.
- 제 10항에 있어서, 반응 챔버에서 노출이 수행되고 오존이 O2와 조합으로 가스로서 반응 챔버에 공급됨을 특징으로 하는 방법.
- 제 21항에 있어서, 챔버로의 오존과 O2의 조합된 유속의 30-50% 부피 유속으로 오존이 반응 챔버에 공급됨을 특징으로 하는 방법.
- 실리콘 함유 기판위로 절연 재료를 형성하고;절연 재료위로 마스킹 층을 형성하고;마스킹 층을 패턴화하여 그 속에 구멍을 형성하고;전기적 연결이 필요한 실리콘 함유 기판 상의 노드 지점위로 마스킹 층 구멍 중 적어도 하나를 통해서 절연재료에 구멍을 형성하고;절연 재료층에 구멍을 형성한 이후에 기판으로부터 마스킹 층을 제거하고 절연재료 구멍내에 기판의 실리콘으로부터 아-화학양론적인 이산화실리콘과 화학양론적인 이산화실리콘을 포함하는 실리콘 산화물을 형성하고;아-화학양론적인 이산화실리콘과 화학양론적인 이산화실리콘을 오존에 노출시켜서 아-화학양론적인 이산화실리콘의 적어도 일부를 화학양론적인 이산화실리콘으로 변환시키고;노출 이후에 구멍으로부터 변화된 화학양론적인 이산화실리콘을 제거하고;구멍으로부터 변화된 화학양론적인 이산화실리콘을 제거한 이후에 구멍내에 실리콘 함유 기판의 실리콘과 전기적 연결로 전도성 금속 규화물을 형성하는 단계를 포함하는 전도성 규화물 접촉부 형성방법.
- 제 23항에 있어서, 노출공정이 모든-화학양론적인 이산화실리콘을 화학양론적인 이산화실리콘으로 변환시키고 노출 이후에 구멍내에 금속을 형성하기 이전에 구멍으로부터 변환된 화학양론적인 이산화실리콘을 제거하는 단계를 포함하는 방법.
- 기판의 실리콘으로부터 아-화학양론적인 이산화실리콘과 화학양론적인 이산화실리콘을 포함하는 실리콘 산화물을 형성하기 위해서 실리콘 함유 기판의 실리콘과 산소를 반응시키고;아-화학양론적인 이산화실리콘과 화학양론적인 이산화실리콘을 O2플라즈마에노출시켜서 아-화학양론적인 이산화실리콘의 적어도 일부를 화학양론적인 이산화실리콘으로 변환시키고;노출 이후에 실리콘 함유 기판의 실리콘과 전기적 연결로 전도성 금속 규화물을 형성하는 단계를 포함하는 전도성 규화물층을 실리콘 상에 형성하는 방법.
- 제 25항에 있어서, 노출 이후에 구멍내에 금속을 형성하기 이전에 구멍으로부터 변환된 화학양론적인 이산화실리콘을 제거하는 단계를 포함하는 방법.
- 실리콘 함유 기판위로 절연재료층을 형성하고;전기적 연결이 필요한 실리콘 함유 기판 상의 노드 지점위로 절연재료에 구멍을 형성하고;구멍내에 기판의 실리콘으로부터 아-화학양론적인 이산화실리콘과 화학양론적인 이산화실리콘을 포함하는 실리콘 산화물을 형성하고;아-화학양론적인 이산화실리콘과 화학양론적인 이산화실리콘을 O2플라즈마에 노출시켜서 아-화학양론적인 이산화실리콘의 적어도 일부를 화학양론적인 이산화실리콘으로 변환시키고;노출 이후에 실리콘 함유 기판의 실리콘과 전기적 연결로 전도성 금속 규화물을 구멍내에 형성하는 단계를 포함하는 전도성 규화물 접촉부 형성방법.
- 제 27항에 있어서, 노출 이후에 구멍내에 금속을 형성하기 이전에 구멍으로부터 변환된 화학양론적인 이산화실리콘을 제거하는 단계를 포함하는 방법.
- 제 27항에 있어서, 노출공정이 모든-화학양론적인 이산화실리콘을 화학양론적인 이산화실리콘으로 변환시키고 노출 이후에 구멍내에 금속을 형성하기 이전에 구멍으로부터 변환된 화학양론적인 이산화실리콘을 제거하는 단계를 포함하는 방법.
- 제 27항에 있어서, 절연재료 위로 마스킹 층을 형성하고 노드 지점위로 마스킹 층을 통해 구멍을 형성하고;절연 재료층에 구멍을 형성한 이후에 기판으로부터 마스킹 층을 제거하고;제거 동안에 아-화학양론적인 이산화실리콘이 형성되는 단계를 포함하는 방법.
- 실리콘 함유 기판위로 절연 재료를 형성하고;절연 재료위로 마스킹 층을 형성하고;마스킹 층을 패턴화하여 그 속에 구멍을 형성하고;전기적 연결이 필요한 실리콘 함유 기판 상의 노드 지점위로 마스킹 층 구멍 중 적어도 하나를 통해서 절연재료에 구멍을 형성하고;절연 재료층에 구멍을 형성한 이후에 기판으로부터 마스킹 층을 제거하고 절연재료 구멍내에 기판의 실리콘으로부터 아-화학양론적인 이산화실리콘과 화학양론적인 이산화실리콘을 포함하는 실리콘 산화물을 형성하고;아-화학양론적인 이산화실리콘과 화학양론적인 이산화실리콘을 O2플라즈마에 노출시켜서 아-화학양론적인 이산화실리콘의 적어도 일부를 화학양론적인 이산화실리콘으로 변환시키고;노출 이후에 구멍으로부터 변화된 화학양론적인 이산화실리콘을 제거하고;구멍으로부터 변화된 화학양론적인 이산화실리콘을 제거한 이후에 구멍내에 실리콘 함유 기판의 실리콘과 전기적 연결로 전도성 금속 규화물을 형성하는 단계를 포함하는 전도성 규화물 접촉부 형성방법.
- 제 31항에 있어서, 노출공정이 모든-화학양론적인 이산화실리콘을 화학양론적인 이산화실리콘으로 변환시키고 노출 이후에 구멍내에 금속을 형성하기 이전에 구멍으로부터 변환된 화학양론적인 이산화실리콘을 제거하는 단계를 포함하는 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/389,535 US6090707A (en) | 1999-09-02 | 1999-09-02 | Method of forming a conductive silicide layer on a silicon comprising substrate and method of forming a conductive silicide contact |
| US09/389,535 | 1999-09-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020031420A true KR20020031420A (ko) | 2002-05-01 |
| KR100444811B1 KR100444811B1 (ko) | 2004-08-18 |
Family
ID=23538668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-7002667A KR100444811B1 (ko) | 1999-09-02 | 2000-09-01 | 실리콘 함유 기판 상에 전도성 규화물층 형성방법 및전도성 규화물 접촉부 형성방법 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US6090707A (ko) |
| JP (1) | JP4058669B2 (ko) |
| KR (1) | KR100444811B1 (ko) |
| AU (1) | AU7344600A (ko) |
| DE (1) | DE10084994B4 (ko) |
| GB (1) | GB2374980B (ko) |
| WO (1) | WO2001017004A2 (ko) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6455428B1 (en) * | 2000-10-26 | 2002-09-24 | Vanguard International Semiconductor Corporation | Method of forming a metal silicide layer |
| KR100555505B1 (ko) * | 2003-07-09 | 2006-03-03 | 삼성전자주식회사 | 실리사이드층의 증착 및 제거에 의해서 콘택홀 바닥에서확장된 오픈 선폭을 구현하는 연결 콘택 형성 방법 |
| JP4191096B2 (ja) * | 2003-07-18 | 2008-12-03 | Ｔｄｋ株式会社 | 磁性材を含む被加工体の加工方法及び磁気記録媒体の製造方法 |
| US7521378B2 (en) * | 2004-07-01 | 2009-04-21 | Micron Technology, Inc. | Low temperature process for polysilazane oxidation/densification |
| US20060223332A1 (en) * | 2005-03-30 | 2006-10-05 | Hynix Semiconductor Inc. | Method of manufacturing semiconductor device |
| US20070082494A1 (en) * | 2005-10-03 | 2007-04-12 | United Microelectronics Corp. | Method for forming silicide layer |
| US7897514B2 (en) * | 2008-01-24 | 2011-03-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor contact barrier |
| JP5550848B2 (ja) * | 2009-04-17 | 2014-07-16 | 株式会社Ｓｈカッパープロダクツ | 配線構造の製造方法、及び配線構造 |
| US20140048888A1 (en) | 2012-08-17 | 2014-02-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained Structure of a Semiconductor Device |
| JP6084946B2 (ja) * | 2014-03-27 | 2017-02-22 | サイプレス セミコンダクター コーポレーション | 半導体装置の製造方法 |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4396933A (en) * | 1971-06-18 | 1983-08-02 | International Business Machines Corporation | Dielectrically isolated semiconductor devices |
| US4589928A (en) * | 1984-08-21 | 1986-05-20 | At&T Bell Laboratories | Method of making semiconductor integrated circuits having backside gettered with phosphorus |
| EP0248988B1 (de) * | 1986-06-10 | 1990-10-31 | Siemens Aktiengesellschaft | Verfahren zum Herstellen von hochintegrierten komplementären MOS-Feldeffekttransistorschaltungen |
| IT1235690B (it) * | 1989-04-07 | 1992-09-21 | Sgs Thomson Microelectronics | Procedimento di fabbricazione per una matrice di celle eprom organizzate a tovaglia. |
| US5111270A (en) * | 1990-02-22 | 1992-05-05 | Intel Corporation | Three-dimensional contactless non-volatile memory cell |
| US5203731A (en) * | 1990-07-18 | 1993-04-20 | International Business Machines Corporation | Process and structure of an integrated vacuum microelectronic device |
| US5334908A (en) * | 1990-07-18 | 1994-08-02 | International Business Machines Corporation | Structures and processes for fabricating field emission cathode tips using secondary cusp |
| US5322812A (en) * | 1991-03-20 | 1994-06-21 | Crosspoint Solutions, Inc. | Improved method of fabricating antifuses in an integrated circuit device and resulting structure |
| JPH0515224A (ja) * | 1991-07-10 | 1993-01-26 | Yanmar Agricult Equip Co Ltd | 芝刈機のキヤツチボツクス |
| JP2756886B2 (ja) | 1991-08-30 | 1998-05-25 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US5474949A (en) | 1992-01-27 | 1995-12-12 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating capacitor or contact for semiconductor device by forming uneven oxide film and reacting silicon with metal containing gas |
| US5573837A (en) * | 1992-04-22 | 1996-11-12 | Micron Technology, Inc. | Masking layer having narrow isolated spacings and the method for forming said masking layer and the method for forming narrow isolated trenches defined by said masking layer |
| JPH06216120A (ja) * | 1992-12-03 | 1994-08-05 | Motorola Inc | 集積回路の電気的分離構造の形成方法 |
| JP3688727B2 (ja) | 1993-08-20 | 2005-08-31 | 財団法人国際科学振興財団 | 半導体装置の製造方法 |
| JPH0766287A (ja) * | 1993-08-23 | 1995-03-10 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP3326644B2 (ja) | 1993-11-16 | 2002-09-24 | ソニー株式会社 | シリコン系材料層の加工方法 |
| JPH07307306A (ja) * | 1994-05-10 | 1995-11-21 | Nissan Motor Co Ltd | 半導体装置の製造方法 |
| JP2871530B2 (ja) * | 1995-05-10 | 1999-03-17 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH0950986A (ja) * | 1995-05-29 | 1997-02-18 | Sony Corp | 接続孔の形成方法 |
| JP2978748B2 (ja) * | 1995-11-22 | 1999-11-15 | 日本電気株式会社 | 半導体装置の製造方法 |
| WO1997036331A1 (en) * | 1996-03-25 | 1997-10-02 | Advanced Micro Devices, Inc. | REDUCING REVERSE SHORT-CHANNEL EFFECT WITH LIGHT DOSE OF P WITH HIGH DOSE OF As IN N-CHANNEL LDD |
| US5851892A (en) | 1997-05-07 | 1998-12-22 | Cypress Semiconductor Corp. | Fabrication sequence employing an oxide formed with minimized inducted charge and/or maximized breakdown voltage |
| US5989718A (en) * | 1997-09-24 | 1999-11-23 | Micron Technology | Dielectric diffusion barrier |
| JPH11121397A (ja) * | 1997-10-17 | 1999-04-30 | Sony Corp | 半導体装置の製造方法 |
| EP0911869A3 (en) * | 1997-10-23 | 2002-05-08 | Texas Instruments Incorporated | Low temperature method for forming a uniform thin oxide layer |
| US5970362A (en) * | 1997-12-18 | 1999-10-19 | Advanced Micro Devices, Inc. | Simplified shallow trench isolation formation with no polish stop |
| JPH11200050A (ja) | 1998-01-14 | 1999-07-27 | Mitsubishi Electric Corp | タングステンシリサイド膜の形成方法、半導体装置の製造方法、及び半導体ウェーハ処理装置 |
| FR2775120B1 (fr) * | 1998-02-18 | 2000-04-07 | France Telecom | Procede de nitruration de la couche d'oxyde de grille d'un dispositif semiconducteur et dispositif obtenu |
| JPH11238697A (ja) | 1998-02-23 | 1999-08-31 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
-
1999
- 1999-09-02 US US09/389,535 patent/US6090707A/en not_active Expired - Lifetime
-
2000
- 2000-07-12 US US09/614,361 patent/US6602785B1/en not_active Expired - Lifetime
- 2000-09-01 GB GB0205052A patent/GB2374980B/en not_active Expired - Fee Related
- 2000-09-01 AU AU73446/00A patent/AU7344600A/en not_active Abandoned
- 2000-09-01 DE DE10084994T patent/DE10084994B4/de not_active Expired - Fee Related
- 2000-09-01 WO PCT/US2000/024173 patent/WO2001017004A2/en active IP Right Grant
- 2000-09-01 KR KR10-2002-7002667A patent/KR100444811B1/ko active IP Right Grant
- 2000-09-01 JP JP2001520455A patent/JP4058669B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100444811B1 (ko) | 2004-08-18 |
| DE10084994T1 (de) | 2002-08-01 |
| WO2001017004A3 (en) | 2002-03-21 |
| GB2374980A (en) | 2002-10-30 |
| GB0205052D0 (en) | 2002-04-17 |
| US6602785B1 (en) | 2003-08-05 |
| GB2374980B (en) | 2004-04-07 |
| JP4058669B2 (ja) | 2008-03-12 |
| AU7344600A (en) | 2001-03-26 |
| DE10084994B4 (de) | 2006-10-19 |
| US6090707A (en) | 2000-07-18 |
| JP2003508909A (ja) | 2003-03-04 |
| WO2001017004A2 (en) | 2001-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4804560A (en) | Method of selectively depositing tungsten upon a semiconductor substrate | |
| JP3365554B2 (ja) | 半導体装置の製造方法 | |
| US6939808B2 (en) | Undoped and fluorinated amorphous carbon film as pattern mask for metal etch | |
| US4617087A (en) | Method for differential selective deposition of metal for fabricating metal contacts in integrated semiconductor circuits | |
| JP2978748B2 (ja) | 半導体装置の製造方法 | |
| US6352938B2 (en) | Method of removing photoresist and reducing native oxide in dual damascene copper process | |
| US5607880A (en) | Method of fabricating multilevel interconnections in a semiconductor integrated circuit | |
| JPH06140372A (ja) | 半導体装置の製造方法 | |
| KR100295567B1 (ko) | 반도체 장치의 제조 방법 및 제조 장치 | |
| KR100444811B1 (ko) | 실리콘 함유 기판 상에 전도성 규화물층 형성방법 및전도성 규화물 접촉부 형성방법 | |
| JPH04209556A (ja) | 局部相互接続形成方法 | |
| KR100477816B1 (ko) | 반도체 소자의 티타늄 실리사이드 콘택 형성 방법 | |
| KR100376266B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| US7022618B2 (en) | Method of forming a conductive contact | |
| US7125809B1 (en) | Method and material for removing etch residue from high aspect ratio contact surfaces | |
| JP2000150517A5 (ko) | ||
| JP2000058643A (ja) | プラグの形成方法 | |
| KR100322886B1 (ko) | 반도체장치의 금속 콘택 형성 방법 | |
| US6335282B1 (en) | Method of forming a titanium comprising layer and method of forming a conductive silicide contact | |
| US20070007654A1 (en) | Metal line of semiconductor device and method for forming thereof | |
| KR100603703B1 (ko) | 포토 레지스트 제거방법 및 이를 이용한 반도체 소자의금속배선 형성방법 | |
| US20090261478A1 (en) | Semiconductor device and method for manufacturing the same | |
| KR20000071322A (ko) | 반도체 장치 제조 방법 | |
| JP2007208069A (ja) | 半導体装置及びその製造方法 | |
| JP3902726B2 (ja) | 未ドープ二酸化ケイ素に対して選択的に高密度プラズマエッチング器でドープ二酸化ケイ素をエッチングする方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120802 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20130726 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20140724 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20160629 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20180801 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20190801 Year of fee payment: 16 |