JP5550848B2 - 配線構造の製造方法、及び配線構造 - Google Patents

配線構造の製造方法、及び配線構造 Download PDF

Info

Publication number
JP5550848B2
JP5550848B2 JP2009100703A JP2009100703A JP5550848B2 JP 5550848 B2 JP5550848 B2 JP 5550848B2 JP 2009100703 A JP2009100703 A JP 2009100703A JP 2009100703 A JP2009100703 A JP 2009100703A JP 5550848 B2 JP5550848 B2 JP 5550848B2
Authority
JP
Japan
Prior art keywords
layer
alloy
dopant
wiring structure
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009100703A
Other languages
English (en)
Other versions
JP2010251583A (ja
Inventor
憲之 辰巳
Original Assignee
株式会社Ｓｈカッパープロダクツ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社Ｓｈカッパープロダクツ filed Critical 株式会社Ｓｈカッパープロダクツ
Priority to JP2009100703A priority Critical patent/JP5550848B2/ja
Priority to CN201010154392A priority patent/CN101866879A/zh
Priority to US12/761,742 priority patent/US8227347B2/en
Publication of JP2010251583A publication Critical patent/JP2010251583A/ja
Priority to US13/493,476 priority patent/US20120248611A1/en
Application granted granted Critical
Publication of JP5550848B2 publication Critical patent/JP5550848B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、配線構造の製造方法、及び配線構造に関する。特に、本発明は、電子デバイスの配線に用いる配線構造の製造方法、及び配線構造に関する。
従来、薄膜トランジスタの半導体層と、ソース−ドレイン電極とを備える薄膜トランジスタ基板において、酸素を含有する酸素含有層と、純Ｃｕ又はＣｕ合金の薄膜とからなるソース−ドレイン電極を備え、酸素含有層を構成する酸素の一部若しくは全部が、薄膜トランジスタの半導体層のＳｉと結合しており、純Ｃｕ又はＣｕ合金の薄膜が、酸素含有層を介して薄膜トランジスタの半導体層と接続している薄膜トランジスタ基板が知られている（例えば、特許文献１参照）。特許文献１に記載の薄膜トランジスタ基板に係る酸素含有層は、プラズマ酸化法又は熱酸化法を用いて形成される。
特許文献１に記載の薄膜トランジスタ基板は上記のような構成を備えるので、従来のようにソース−ドレイン電極とＴＦＴの半導体層との間にバリアメタル層を形成しなくても、優れたＴＦＴ特性が得られる。
特開２００９−４５１８号公報
しかし、特許文献１に記載の薄膜トランジスタ基板は、プラズマ酸化法により酸素含有層を形成すると、酸素含有層にダメージが残留する場合がある。また、特許文献１に記載の薄膜トランジスタ基板は、熱酸化法により酸素含有層を形成する場合には、酸素含有層の形成速度が数ｎｍ／時間程度と遅く、実用的ではない場合がある。
したがって、本発明の目的は、製造コストが低い配線構造の製造方法、及び配線構造を提供することにある。
本発明は、上記目的を達成するため、基板を準備する基板準備工程と、基板上に半導体層を形成する半導体層形成工程と、半導体層上にドーパントを含むドーパント含有半導体層を形成するドーパント含有半導体層形成工程と、ドーパント含有半導体層の表面を、水分子を含ませた酸化性ガス雰囲気中で加熱することにより、ドーパント含有半導体層の表面に酸化層を形成する酸化層形成工程と、酸化層上に合金層を形成する合金層形成工程と、合金層上に配線層を形成する配線層形成工程とを備える配線構造の製造方法が提供される。
また、上記配線構造の製造方法は、酸化層形成工程は、酸化性ガスで水をバブリングすることにより酸化性ガスに水分子を含ませるバブリング工程を含んでもよい。
また、上記配線構造の製造方法は、半導体層形成工程は、半導体層としてアモルファスシリコンを形成し、ドーパント含有半導体層形成工程は、ドーパント含有半導体としてドーパントを含むシリコン層を形成し、酸化層形成工程は、酸化性ガスとしてオゾンガスを用い、オゾンガス中、２００℃以上３００℃以下の温度でドーパントを含むシリコン層を加熱することにより、ドーパントを含むシリコン層の表面にシリコン酸化層を形成してもよい。
また、上記配線構造の製造方法は、合金層形成工程は、合金層としてＣｕと添加元素とを含むＣｕ合金層を形成し、配線層形成工程は、配線層としてＣｕ層を形成してもよい。
また、上記配線構造の製造方法は、２００℃以上３００℃以下の温度で加熱して、Ｃｕ合金層に含まれる添加元素を濃化させることにより拡散バリア層を形成する拡散バリア層形成工程を更に備えてもよい。
また、上記配線構造の製造方法は、合金層形成工程は、添加元素として、Ｎｉ、Ｃｏ、Ｍｎ、Ｚｎ、Ｍｇ、Ａｌ、Ｚｒ、Ｔｉ、Ｆｅ、及びＡｇからなる群から選択される少なくとも１つの金属元素をＣｕに添加したＣｕ合金層を形成してもよい。
また、上記配線構造の製造方法は、合金層形成工程は、Ｃｕと、Ｃｕに１ａｔ％以上５ａｔ％以下の濃度のＮｉ又はＭｎを含むＣｕ合金層を形成してもよい。
また、上記配線構造の製造方法は、配線形成工程は、３Ｎ以上の無酸素銅からなるＣｕ層を形成してもよい。
また、上記配線構造の製造方法は、合金層形成工程は、添加元素として、Ｎｉ、Ｃｏ、Ｍｎ、Ｚｎ、Ｍｇ、Ａｌ、Ｚｒ、Ｔｉ、Ｆｅ、及びＡｇからなる群から選択される少なくとも１つの金属元素をＣｕに添加して形成される銅合金スパッタリングターゲット材、又は、Ｃｕと、Ｃｕに１ａｔ％以上５ａｔ％以下の濃度のＮｉ又はＭｎを含む銅合金スパッタリングターゲット材をスパッタリングすることにより酸化層上に合金層を形成し、配線層形成工程は、３Ｎ以上の無酸素銅からなる銅スパッタリングターゲット材をスパッタリングすることにより合金層上に配線層を形成してもよい。
また、本発明は、上記目的を達成するため、基板と、基板上に設けられる半導体層と、半導体層上に設けられ、ドーパントを含むドーパント含有半導体層と、ドーパント含有半導体層の表面に設けられる酸化層と、酸化層上に設けられる合金層と、合金層上に設けられる配線層とを備える配線構造が提供される。
また、上記配線構造は、半導体層は、アモルファスシリコン層であり、ドーパント含有半導体層は、ドーパントを含むシリコン層であり、酸化層は、ドーパントを含むシリコン層の表面の酸化により形成されるシリコン酸化層であり、合金層は、Ｃｕと添加元素とを含むＣｕ合金層であり、配線層は、Ｃｕ層であってもよい。
本発明に係る配線構造の製造方法、及び配線構造によれば、製造コストが低い配線構造の製造方法、及び配線構造を提供できる。
本発明の実施の形態に係る配線構造の製造工程の流れを示す図である。 本実施の形態に係る配線構造の製造工程が備える酸化層形成工程の概要図である。 本発明の実施の形態に係る配線構造の断面の模式図である。 実施例１のｎ＋型のａ−Ｓｉ層とＣｕ−Ｎｉ合金層との界面のＸＰＳ分析の結果を示す図である。 実施例１のｎ＋型のａ−Ｓｉ層とＣｕ−Ｎｉ合金層との界面のＸＰＳ分析の結果を示す図である。 実施例２のｎ＋型のａ−Ｓｉ層とＣｕ−Ｎｉ合金層との界面のＸＰＳ分析の結果を示す図である。 実施例２のｎ＋型のａ−Ｓｉ層とＣｕ−Ｎｉ合金層との界面のＸＰＳ分析の結果を示す図である。 比較例１のｎ＋型のａ−Ｓｉ層とＣｕ−Ｎｉ合金層との界面のＸＰＳ分析の結果を示す図である。 比較例１のｎ＋型のａ−Ｓｉ層とＣｕ−Ｎｉ合金層との界面のＸＰＳ分析の結果を示す図である。 オーミックコンタクト性の評価試験の概要を示す図である。 実施例１に係る配線構造の配線構造のＩＶ特性を示す図である。 実施例２に係る配線構造の配線構造のＩＶ特性を示す図である。 比較例１に係る配線構造の配線構造のＩＶ特性を示す図である。
［実施の形態］
図１は、本発明の実施の形態に係る配線構造の製造工程の流れの一例を示す。また、図２は、本実施の形態に係る配線構造の製造工程が備える酸化層形成工程の概要を示す。更に、図３は、本発明の実施の形態に係る配線構造の断面の模式的な図である。
本実施の形態に係る配線構造１は、電子デバイスの配線に用いる配線構造１である。配線構造１は、例えば、液晶パネル用ＴＦＴ素子、Ｓｉ太陽電池等のＳｉ半導体を用いた電子デバイスに用いられる配線の配線構造であって、配線自体は銅（Ｃｕ）を含んで形成される。配線構造１の製造工程の一例は以下の通りである。
まず、所定の電子デバイスを作製すべき基板を準備する（基板準備工程）。基板は、例えば、ガラス基板を用いることができる。次に、準備した基板上に半導体層としてのアモルファスシリコン層（以下、「ａ−Ｓｉ層」と称する）を形成する（半導体層形成工程：ステップ１０、以下、ステップを「Ｓ」と略する）。ａ−Ｓｉ層２０を形成する方法としては、例えば、プラズマＣｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ（ＣＶＤ）法等の成膜方法を用いることができる。
続いて、ａ−Ｓｉ層２０上に、導電性を有すると共にドーパントを含むドーパント含有半導体層を形成する（ドーパント含有半導体層形成工程：Ｓ２０）。ドーパント含有半導体層は、例えば、ドーパントを含むシリコン層である。ドーパントとしては、ｎ型用ドーパント（例えば、ヒ素、リン等）、又はｐ型用ドーパント（例えば、ホウ素、アルミニウム等）が挙げられる。例えば、ドーパント含有半導体層として、ｎ型用ドーパントが所定の濃度添加されたシリコン層（ｎ＋−Ｓｉ層２２）をａ−Ｓｉ層２０上に形成する。ドーパント含有半導体層形成工程においてもドーパント含有半導体層は、例えば、プラズマＣＶＤ法等の成膜方法を用いて形成することができる。
次に、図２に示すような酸化層形成装置５を用いて、ドーパント含有半導体層の表面を酸化することにより当該表面に酸化層を形成する。具体的には、ドーパント含有半導体層の表面に水分子を含ませた酸化性ガスを導入すると共に、ドーパント含有半導体層を加熱することにより酸化層を形成する（酸化層形成工程：Ｓ３０）。酸化性ガスとしては「Ｓｉ」に「Ｏ」を供給するガスを用いることができ、例えば、オゾンガスを用いることができる。また、ドーパント含有半導体層がｎ＋−Ｓｉ層２２等のＳｉ層の場合、形成される酸化層はシリコン酸化層（Ｓｉ酸化層２４）である。
酸化層形成装置５は、図２に示すように、オゾンガス４を発生するオゾン発生装置４０と、オゾン発生装置４０によって発生したオゾンガス４が導入されるバブラー５０と、バブラー５０を通ったオゾンガス４が導入されるチャンバ６０とを備える。オゾン発生装置４０とバブラー５０とは配管４０ａにより接続され、バブラー５０とチャンバ６０とは配管５０ｃにより接続される。また、チャンバ６０には、試料（すなわち、サンプル２）を搭載するステージ６２と、ステージ６２を加熱するヒーター６４と、チャンバ６０内の雰囲気ガスが導入される導入口６６と、チャンバ６０内の雰囲気ガスが排出される排気系口６８とが設けられる。
また、バブラー５０は、水を貯える溶解槽５０ａと、配管４０ａ及び配管５０ｃが溶解層５０ａ内に導入される部分に開口を有する栓５０ｂとを備える。溶解層５０ａの内部は、栓５０ｂにより外部から遮断される。配管４０ａの端部は溶解層５０ａが蓄える水内に導入され、配管５０ｃの端部は水から離れた位置に固定される。これにより、配管４０ａを通ってきたガスは、溶解層５０ａが蓄える水内に放出される。すなわち、当該ガスで水がバブリングされ、当該ガスに水分子が含まれることになる（バブリング工程）。なお、水としては純水６（例えば、比抵抗が数ＭΩｃｍの純水）を用いることができる。
酸化層形成工程についてより具体的に説明する。まず、チャンバ６０内に、ｎ＋−Ｓｉ層２２が形成されたサンプル２を導入する。そして、酸化層を形成すべき面をチャンバ６０内に露出される状態になるようにサンプル２をステージ６２上に設置する。次に、オゾン発生装置４０において発生したオゾンガス４は、配管４０ａを通ってバブラー５０内に導入される。オゾンガス４は配管４０ａの端部から純水６中に放出され、水分子を吸収しながら配管５０ｃの端部へと移動する。オゾンガス４は、純水６中を通ることにより、水分子を含んだオゾンガス４、すなわち、加湿されたオゾンガス４になる。
加湿されたオゾンガス４は、配管５０ｃを通ってチャンバ６０内に導入される。サンプル２は、ヒーター６４によって所定の温度（例えば、２００℃以上３００℃以下の温度）に加熱される。そして、加湿されたオゾンガス４が加熱されたサンプル２の表面に到達することにより、サンプル２の表面は酸化される。すなわち、サンプル２が加湿されたオゾンガス４雰囲気中に設置され、サンプル２が加熱されることにより、サンプル２の表面がオゾンガス４により酸化される。これにより、サンプル２の表面、すなわち、ｎ＋−Ｓｉ層２２の表面にダメージなく、Ｓｉ酸化層２４が形成される。形成されるＳｉ酸化層の厚さは、ｎ＋−Ｓｉ層２２と後述するＣｕ合金層３０との間で電気的な導通がとれる範囲内にする。例えば、Ｓｉ酸化層２４の厚さは、１ｎｍ以上５ｎｍ以下の厚さの範囲にする。
ここで、チャンバ６０内の圧力は、例えば、大気圧に保たれる。そして、加湿されたオゾンガス４は、導入口６６から排気系口６８に向けて定常的な気流（すなわち、一定の流速を保った加湿されたオゾンガス４の流れ）を形成している。例えば、オゾン発生装置４０が予め定められた圧力でオゾンガス４を定常的に放出することで、導入口６６から排気系口６８に向けて、オゾンガス４の定常的な気流を形成することができる。これにより、サンプル２の表面、すなわち、ｎ＋−Ｓｉ層２２の表面に定常的に新鮮な加湿されたオゾンガス４が供給される。なお、Ｓｉ酸化層２４の厚さは、サンプル２を加熱する時間を変化させることにより調整することができる。例えば、加熱時間を長くすることにより、ｎ＋−Ｓｉ層２２上に形成されるＳｉ酸化層２４の厚さを増大させることができる。本実施の形態によれば、加湿したオゾンガス４をサンプル２の表面に数分間、接触させることで１ｎｍオーダーのＳｉ酸化層２４の形成速度（すなわち、数ｎｍ／分程度の形成速度）を得ることができる。
続いて、Ｓｉ酸化層２４が形成されたサンプル２を酸化層形成装置５から取り出す。そして、取り出したサンプル２を、例えば、スパッタリング装置に導入する。そして、Ｓｉ酸化層２４上にＣｕ合金層３０をスパッタリングにより形成する（合金層形成工程：Ｓ４０）。Ｃｕ合金層３０は、例えば、Ｃｕと、所定の添加元素と、不可避的不純物とを含んで構成されるＣｕ合金からなる層である。本実施の形態においては、当該Ｃｕ合金からなる銅合金スパッタリングターゲット材を用意して、スパッタリング法によりＳｉ酸化層２４上にＣｕ合金層３０を形成する。
Ｃｕ合金に含まれる添加元素としては、例えば、Ｎｉ、Ｃｏ、Ｍｎ、Ｚｎ、Ｍｇ、Ａｌ、Ｚｒ、Ｔｉ、Ｆｅ、及びＡｇからなる群から選択される少なくとも１つの金属元素が挙げられる。すなわち、本実施の形態に係るＣｕ合金は、Ｃｕと、これらの金属元素のうちの少なくとも１つの金属元素と、不可避的不純物とを含んで構成される。Ｃｕ合金は、Ｃｕと、これらの金属元素に含まれる複数の金属元素と、不可避的不純物とを含んで構成することもできる。
また、Ｃｕ合金層３０を形成するＣｕ合金としては、特に、Ｃｕと、Ｃｕに１ａｔ％以上５ａｔ％以下の濃度で添加されるＮｉ又はＭｎと、不可避的不純物とを含んで構成されるＣｕ合金を用いることができる。なお、１ａｔ％以上５ａｔ％以下の濃度でＮｉ又はＭｎを含むＣｕ合金の抵抗率は、純Ｃｕの抵抗率（２μΩｃｍ）及び純Ａｌの抵抗率（３μΩｃｍ）より高く、例えば、Ｍｏ層の抵抗率（２０μΩｃｍ程度）より低い。
次に、少なくともＡｌの抵抗率よりも低い抵抗率を有する低抵抗率の配線層としてのＣｕ層３２をＣｕ合金層３０上に形成する（配線層形成工程：Ｓ５０）。これにより、本実施の形態に係る配線構造１が形成される。なお、本実施の形態に係る配線構造１においては、Ｃｕ合金層３０とＣｕ層３２とで積層電極構造が構成される。
ここで、Ｃｕ層３２は、例えば、純Ｃｕからなる層である。本実施の形態では、当該純Ｃｕからなる銅スパッタリングターゲット材を用意して、スパッタリング法によりＣｕ合金層３０上にＣｕ層３２を形成する。なお、純Ｃｕは、純度が９９．９％（３Ｎ）以上の無酸素銅を用いることができる。また、純Ｃｕとしては、純度が９９．９９％（４Ｎ）以上の無酸素銅、９９．９９９％（５Ｎ）以上の無酸素銅等の高純度の無酸素銅を用いることもできる。
また、配線構造１を２００℃以上３００℃以下の温度で加熱して、Ｃｕ合金層３０に含まれる添加元素を濃化させることにより拡散バリア層を更に形成することもできる（拡散バリア層形成工程）。拡散バリア層は以下のように形成される。まず、Ｃｕ合金層３０及びＣｕ層３２とを形成した後に配線構造１に対して、例えば、ＴＦＴ等の製造プロセス（例えば、絶縁膜形成工程）における２００℃以上３００℃以下程度の熱処理を施す。この熱処理により、Ｃｕ合金層３０に含まれる添加元素がＳｉ酸化層２４とＣｕ合金層３０との界面に移動して、界面において濃化する。そして、Ｓｉ酸化層２４の酸素と当該添加元素とにより当該添加元素の酸化物層が形成される。この酸化物層が、本実施の形態に係る拡散バリア層である。なお、Ｃｕ合金層３０及びＣｕ層３２を形成した後の配線構造１をそのままＴＦＴ等の製造プロセスに投入できる（すなわち、上記のような２００℃以上３００℃以下程度の熱処理を施さない配線構造１を製造プロセスに投入する）。この場合、一例として、ＴＦＴ等の製造プロセスに含まれるＳｉＮ絶縁層を形成するＣＶＤ工程における２００℃以上３００℃以下程度の熱処理を利用して、配線構造１中に拡散バリア層を自動的に形成することができる。
例えば、まず、Ｃｕ合金層３０を、Ｃｕに添加元素を添加して形成する。そしてＣｕ合金層３０に熱処理を施すと、表皮効果によりＣｕ合金層３０中の添加元素がＳｉ酸化層２４とＣｕ合金層３０との界面に移動する。そして、Ｃｕ合金層３０中の添加元素の濃度は減少する一方で、当該界面における添加元素の濃度は増加する。そして、当該界面において濃化した添加元素は、Ｓｉ酸化層２４中の酸素と反応して当該添加元素の酸化物になる。したがって、拡散バリア層を形成する場合には、Ｃｕ合金層３０に、形成される拡散バリア層に優れた耐熱性を付与すると共に、Ｓｉ酸化層２４とＣｕ合金層３０との界面に移動しやすい添加元素を用いることが好ましい。
拡散バリア層は、ｎ＋−Ｓｉ層２２へのＣｕの拡散を抑制する。これにより、Ｓｉ酸化層２４が有するＣｕのｎ＋−Ｓｉ層２２への拡散を抑制する機能を補強する。更に、拡散バリア層がＳｉ酸化層２４とＣｕ合金層３０との界面に形成されることで、Ｃｕ合金層３０とＳｉ酸化層２４との密着性を向上させることができる。そして、Ｓｉ酸化層２４の厚さは数ｎｍであるので、トンネル電流によりＣｕ合金層３０とＳｉ酸化層２４との間の電気的な導通を確保することができる。なお、Ｓｉ酸化層２４のＳｉＯ２とＣｕ合金層３０のＣｕ合金成分との反応により複合酸化物からなる層（以下、「複合酸化物層」という）がＳｉ酸化層２４とＣｕ合金層３０との間に形成される場合があり、この場合、当該複合酸化物層が導通性を有する。
ここで図３を参照する。具体的に、図３は、図１及び図２において説明した配線構造の製造方法を経て形成される配線構造１の模式的な断面である。本実施の形態に係る配線構造１は、基板１０と、基板１０上に設けられる半導体層としてのａ−Ｓｉ層２０と、ａ−Ｓｉ層２０上に設けられるドーパント含有半導体層としてのｎ＋−Ｓｉ層２２と、ｎ＋−Ｓｉ層２２上に設けられる酸化層としてのＳｉ酸化層２４と、Ｓｉ酸化層２４上に設けられる合金層としてのＣｕ合金層３０と、Ｃｕ合金層３０上に設けられる配線層としてのＣｕ層３２とを備える。なお、配線構造１が拡散バリア層を備える場合、拡散バリア層は、Ｓｉ酸化層とＣｕ合金層３０との界面に所定の厚さを有して形成される。
（実施の形態の効果）
本実施の形態に係る配線構造１は、加湿したオゾンガス４でｎ＋−Ｓｉ層２２の表面を酸化することにより高速で形成され、ダメージのないＳｉ酸化層２４を備えるので、例えば、液晶パネル用のＴＦＴアレイ等の電子デバイスの配線で用いられるＭｏ、又はＴｉ等からなるバリア層を形成することを要さないと共に、短時間で電子デバイスを製造できる。すなわち、高価なＭｏ、Ｔｉ等からなるバリア層を形成せずに、配線構造１を製造できるので、本実施の形態に係る配線構造１を備える電子デバイスの製造コストを低減させることができる。
また、本実施の形態に係る配線構造１は、加湿したオゾンガス４をｎ＋−Ｓｉ層２２の表面に定常的に供給してｎ＋−Ｓｉ層２２の表面の酸化処理を適切な時間実施するので、ｎ＋−Ｓｉ層２２の表面の全面を被覆するＳｉ酸化層２４を形成することができる。これにより、例えば、Ａｒ−Ｏ２混合ガスによる反応性スパッタではドーパントを含有している半導体層の表面に酸化層が形成されない部分が生じることにより、当該部分から元素の拡散が発生する場合があることに比べて、十分な拡散バリア性を発揮するＳｉ酸化層２４を形成することができる。
また、本実施の形態に係る配線構造１は、配線として、Ａｌ配線よりも低抵抗であるＣｕ層３２を備えているので、例えば、配線構造１を用いたＴＦＴアレイであれば、液晶パネルの大型化、及び高画質化に要する設計コストを低減させることができる。
更に、本実施の形態に係る配線構造１は、Ｃｕ合金層３０の上にＣｕ層３２を積層させた配線を備えている。したがって、例えば、当該配線の断面積と、Ａｌ／Ｍｏの積層からなる配線の断面積と、Ｃｕ／Ｍｏの積層からなる配線の断面積とが同一の場合に、Ａｌ／Ｍｏの積層からなる配線、及びＣｕ／Ｍｏの積層からなる配線よりも低い抵抗の配線を実現することができる。
実施の形態に基づいて形成した実施例１〜２に係る配線構造と、比較例１に係る配線構造とについて説明する。実施例１、実施例２、及び比較例１において異なるのは、形成した酸化膜の厚さだけである。具体的に、実施例１〜２、及び比較例１に係る配線構造は、以下のようにして作製した。
（実施例１）
まず、基板１０としてガラス基板を準備した。次に、ガラス基板上に、ＳｉＨ４ガスを原料に用いたプラズマＣＶＤ法により、２００ｎｍ程度の厚さのａ−Ｓｉ層２０を成膜した。このａ−Ｓｉ層２０は、原料中の水素を含んだ水素化アモルファスシリコン層（ａ−Ｓｉ：Ｈ層）であった。なお、ａ−Ｓｉ：Ｈ層は、液晶パネルの製造においても用いられている。次に、ａ−Ｓｉ層２０上にＳｉＨ４ガス及びＰＨ３ガスを原料としたプラズマＣＶＤ法により、リンがドープされることにより導電性を有する５０ｎｍ厚のｎ＋型のａ−Ｓｉ層を成膜した。
続いて、図２に示す酸化層形成装置５を用いて、ｎ＋型のａ−Ｓｉ層の表面に酸化層を形成した。具体的には、まず、チャンバ６０内のステージ６２にｎ＋型のａ−Ｓｉ層が形成されたサンプルを設置した。次に、オゾン発生装置４０によって発生したオゾンガス４を、純水６を貯えたバブラー５０に導入してバブリングすることによってオゾンガス４を加湿した。続いて、加湿したオゾンガス４を内部の圧力を大気圧に保ったチャンバ６０内に導入した。そして、加湿したオゾンガス４の定常的な気流をチャンバ６０内に形成した後、サンプルを２５０℃に加熱した。
加湿したオゾンガス４の気流中でサンプルを加熱することによりｎ＋型のａ−Ｓｉ層の表面を酸化した。具体的に、サンプルを３分間、加熱することにより、１ｎｍ厚の酸化膜を形成した。なお、酸化膜の膜厚は、分光エリプソメーターを用いて測定した。
次に、酸化膜上に１００ｎｍ厚のＣｕ−Ｎｉ合金層を形成した。Ｃｕ−Ｎｉ合金層は、Ｃｕ−５ａｔ％Ｎｉの合金ターゲット材を用いてスパッタリング法により酸化膜上に成膜した。続いて、Ｃｕ−Ｎｉ合金層上に２００ｎｍ厚の純Ｃｕ層を形成した。純Ｃｕ層は、純度が４Ｎの無酸素銅から成る純Ｃｕターゲット材を用いてスパッタリング法によりＣｕ−Ｎｉ合金層上に成膜した。
（実施例２）
実施例２に係る配線構造おいては、加湿したオゾンガス４の気流中でサンプルを加熱する時間を２２分間にして５ｎｍ厚の酸化膜を形成した点を除き、実施例１と同様に作製した。
（比較例１）
比較例１に係る配線構造おいては、加湿したオゾンガス４の気流中でサンプルを加熱する時間を５８分間にして１０ｎｍ厚の酸化膜を形成した点を除き、実施例１と同様に作製した。
［拡散状況の分析］
図４〜図９は、ｎ＋型のａ−Ｓｉ層とＣｕ−Ｎｉ合金層との界面のＸＰＳ分析の結果を示す。
具体的に、上記のように作製した実施例１〜２、及び比較例１に係る配線構造に対して、液晶パネルのＴＦＴ構造を作成する工程中に含まれるＳｉＮｘ絶縁膜形成工程における加熱温度を模擬した３００℃の温度で、真空中１時間の熱処理を施した。そして、熱処理前後の配線構造について、Ｘ線光電子分光法（ＸＰＳ法）により深さ分析を実施した。すなわち、図４は、実施例１に係る配線構造の熱処理前におけるｎ＋型のａ−Ｓｉ層とＣｕ−Ｎｉ合金層との界面のＸＰＳ分析の結果を示しており、図５は、実施例１に係る配線構造の熱処理後におけるｎ＋型のａ−Ｓｉ層とＣｕ−Ｎｉ合金層との界面のＸＰＳ分析の結果を示している。また、図６は、実施例２に係る配線構造の熱処理前におけるｎ＋型のａ−Ｓｉ層とＣｕ−Ｎｉ合金層との界面のＸＰＳ分析の結果を示しており、図７は、実施例２に係る配線構造の熱処理後におけるｎ＋型のａ−Ｓｉ層とＣｕ−Ｎｉ合金層との界面のＸＰＳ分析の結果を示している。更に、図８は、比較例１に係る配線構造の熱処理前におけるｎ＋型のａ−Ｓｉ層とＣｕ−Ｎｉ合金層との界面のＸＰＳ分析の結果を示しており、図９は、比較例１に係る配線構造の熱処理後におけるｎ＋型のａ−Ｓｉ層とＣｕ−Ｎｉ合金層との界面のＸＰＳ分析の結果を示している。
図４〜図９に示すように、実施例１〜２、及び比較例１に係る配線構造のいずれについても、熱処理前後においてｎ＋型のａ−Ｓｉ層とＣｕ−Ｎｉ合金層との界面においてＣｕ−Ｎｉ合金層とｎ＋型のａ−Ｓｉ層との相互拡散は観察されず、拡散バリア性が確認された。熱処理後は、図５、図７、及び図９に「添加元素濃化層」として示すように当該界面にＮｉが濃化していることが観察された。添加元素濃化層はＳｉ酸化膜による拡散バリア性を補助する機能を有していると考えられる。なお、ＸＰＳ分析では、膜表面をスパッタで削りつつ分析するので、削った表面には凹凸が発生する。したがって、図４〜図９の分析プロファイルには“だれ”が観察された。図４〜図９の“だれ”により、一見、少々相互拡散しているように見えるが、実際の配線構造においては、分析プロファイルで観察されるよりも界面における組成分布の変化は急峻であると考えられる。
また、実施例１〜２、及び比較例１に係る配線構造のそれぞれについて、熱処理後に純Ｃｕ層とＣｕ合金層とをリン酸系のＣｕエッチャントで除去した。そして、露出した酸化層表面のシート抵抗を４端子法で測定した。その結果、実施例１〜２、及び比較例１に係る配線構造のすべてについて、酸化層のシート抵抗は、最大レンジの５ＭΩでレンジオーバーであることが確認された。
［ａ−Ｓｉ層と純Ｃｕ層及びＣｕ−Ｎｉ合金層とのオーミックコンタクト性］
図１０は、オーミックコンタクト性の評価試験の概要を示し、図１１〜図１３は、実施例１〜２、及び比較例１に係る配線構造のＩＶ特性を示す。
オーミックコンタクト性の評価用サンプルは以下のようにして作製した。まず、実施例１〜２、及び比較例１に係る熱処理前の配線構造のそれぞれにフォトリソグラフィー法を用いてレジストパターンを形成した。レジストパターンは、３ｍｍ角の矩形パターンが１ｍｍの間隔をおいて並んでいるパターンである。次に、形成したレジストパターンをマスクとして、純Ｃｕ層及びＣｕ−Ｎｉ合金層をウエットエッチングで除去した。これにより、３ｍｍ角の純Ｃｕ層及びＣｕ−Ｎｉ合金層からなるパッド（以下、「電極パッド」という）が１ｍｍの間隔をおいて並んだ形状を、実施例１〜２、及び比較例１のそれぞれについて形成した。
次に、上記「［拡散状況の分析］」において述べたように、Ｃｕ合金成分のｎ＋型のａ−Ｓｉ層への拡散はないものと判断されるが、Ｓｉ酸化層が後工程の熱処理でＣｕ合金成分と導電性を有する複合酸化物を形成し得るので、電極パターン間の酸化層を除去した。続いて、真空中、３００℃の熱処理を１時間、施した。これにより、オーミックコンタクト性評価サンプルを作製した。オーミックコンタクト性評価は、２つの電極パッドにプローブ７０ａ及びプローブ７０ｂを接触させて電源とメーターとが一体化しているソースメジャーユニット７２を用いて通電して、２つの電極間のａ−Ｓｉ層のＩＶ特性を測定することにより実施した。
図１１及び図１２を参照すると、実施例１及び実施例２に係る配線構造においては直線上のＩＶ特性を示した。したがって、実施例１及び実施例２に係る配線構造ではａ−Ｓｉ層とＣｕ−Ｎｉ合金層との間でオーミックコンタクトが得られていることが示された。一方、図１３を参照すると、比較例１に係る配線構造においては導通しておらず、ａ−Ｓｉ層とＣｕ−Ｎｉ合金層との間でオーミックコンタクトが得られていないことが示された。
［純Ｃｕ層の抵抗率］
上記「［ａ−Ｓｉ層と純Ｃｕ層及びＣｕ−Ｎｉ合金層とのオーミックコンタクト性］」で作成したオーミックコンタクト性評価サンプルの熱処理後のサンプルを用いて、純Ｃｕ層の抵抗率をｖａｎ ｄｅｒ Ｐａｕｗ法により測定した。その結果、実施例１〜実施例２、及び比較例１のいずれも純Ｃｕの抵抗率と同程度の２．０μΩｃｍ程度の抵抗率であることが示された。表１には、実施例１〜実施例２、及び比較例１に係る配線構造のオーミックコンタクト性評価、純Ｃｕ層の抵抗率の結果をまとめて示す。
Figure 0005550848
［拡散バリア性、導通性、及び密着性］
酸化膜の拡散バリア性、導通性、及び密着性の比較結果を表２に示す。
Figure 0005550848
評価方法は以下の通りである。まず、ガラス基板と、ガラス基板上に設けられるａ−Ｓｉ層と、ａ−Ｓｉ層上に設けられるｎ＋−Ｓｉ層と、ｎ＋−Ｓｉ層上に設けられる５ｎｍ厚のＳｉ酸化層と、Ｓｉ酸化層上に設けられる純Ｃｕ層とを備える実施例３に係る配線構造を準備した。また、ガラス基板と、ガラス基板上に設けられるａ−Ｓｉ層と、ａ−Ｓｉ層上に設けられるｎ＋−Ｓｉ層と、ｎ＋−Ｓｉ層上に設けられる５ｎｍ厚のＳｉ酸化層と、Ｓｉ酸化層上に設けられるＣｕ合金層とを備える実施例４〜９に係る配線構造を準備した。実施例４に係る配線構造のＣｕ合金層は、Ｃｕ−１ａｔ％Ｎｉからなり、実施例５に係る配線構造のＣｕ合金層は、Ｃｕ−５ａｔ％Ｎｉからなり、実施例６に係る配線構造のＣｕ合金層は、Ｃｕ−１０ａｔ％Ｎｉからなり、実施例７に係る配線構造のＣｕ合金層は、Ｃｕ−１ａｔ％Ｍｎからなり、実施例８に係る配線構造のＣｕ合金層は、Ｃｕ−５ａｔ％Ｍｎからなり、実施例９に係る配線構造のＣｕ合金層は、Ｃｕ−１０ａｔ％Ｍｎからなる。
また、ガラス基板と、ガラス基板上に設けられるａ−Ｓｉ層と、ａ−Ｓｉ層上に設けられるｎ＋−Ｓｉ層と、ｎ＋−Ｓｉ層上に設けられる純Ｃｕ層とを備える比較例２に係る配線構造を準備した。
まず、拡散バリア性については、純Ｃｕ層又はＣｕ合金層をウエットエッチングにより除去して露出したＳｉ酸化層のシート抵抗を測定して評価した。なお、比較例については、純Ｃｕ層を除去して露出したｎ＋−Ｓｉ層のシート抵抗を測定した。その結果、実施例３〜実施例９に係る配線構造においては、シート抵抗は、最大レンジの５ＭΩでレンジオーバーであることが確認され、優れた拡散バリア性が得られていることが示された。一方、比較例２に係る配線構造においては、そもそも酸化層を備えていない。そして、比較例２に係る配線構造においては、３００Ωにおいて若干の導通性が観察された。これは、拡散バリア性を有する酸化層を備えていないことにより、ａ−Ｓｉ層に元素が拡散したことに起因すると考えられた。これにより、Ｓｉ酸化層はＣｕに対して拡散バリア性を発揮することが示された。
導通性の評価としては、上記「［ａ−Ｓｉ層と純Ｃｕ層及びＣｕ−Ｎｉ合金層とのオーミックコンタクト性］」と同様の方法で評価した。更に、密着性の評価としては、実施例３〜実施例９に係る配線構造、及び比較例２に係る配線構造に真空中、３００℃、１時間の熱処理を施した後、１ヶ月間の大気暴露試験を実施して、純Ｃｕ層及びＣｕ合金層の剥がれの有無を目視で確認して実施した。
その結果、実施例３〜実施例９に係る配線構造のいずれにおいても、良好な導通性、密着性が得られることが確認された。なお、純Ｃｕ層を用いた実施例３に係る配線構造に比べ、Ｃｕ−Ｎｉ合金層、Ｃｕ−Ｍｎ合金層を用いた実施例４〜実施例９に係る配線構造の方が、導通性評価の抵抗値が低く、より良好なオーミックコンタクト性が得られた。これは、熱処理後に、Ｓｉ酸化層と合金層の合金成分とが反応することにより、添加元素を含む酸化物層が形成したことに起因すると考えられた。
一方、比較例２に係る配線構造においては導通性は得られず、密着性も悪い結果であった。これにより、Ｓｉ酸化層の存在により、純Ｃｕ層及びＣｕ合金層のｎ＋−Ｓｉ層に対する密着性が向上することが示された。
以上、本発明の実施の形態及び実施例を説明したが、上記に記載した実施の形態及び実施例は特許請求の範囲に係る発明を限定するものではない。また、実施の形態及び実施例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
１ 配線構造
２ サンプル
４ オゾンガス
５ 酸化層形成装置
６ 純水
１０ 基板
２０ ａ−Ｓｉ層
２２ ｎ＋−Ｓｉ層
２４ Ｓｉ酸化層
３０ Ｃｕ合金層
３２ Ｃｕ層
４０ オゾン発生装置
４０ａ 配管
５０ バブラー
５０ａ 溶解槽
５０ｂ 栓
５０ｃ 配管
６０ チャンバ
６２ ステージ
６４ ヒーター
６６ 導入口
６８ 排気系口
７０ａ、７０ｂ プローブ
７２ ソースメジャーユニット

Claims (11)


  1. 基板を準備する基板準備工程と、
    前記基板上に半導体層を形成する半導体層形成工程と、
    前記半導体層上にドーパントを含むドーパント含有半導体層を形成するドーパント含有半導体層形成工程と、
    前記ドーパント含有半導体層の表面を、水分子を含ませた酸化性ガス雰囲気中で加熱することにより、前記ドーパント含有半導体層の前記表面に酸化層を形成する酸化層形成工程と、
    前記酸化層上に合金層としてＣｕと添加元素とを含むＣｕ合金層を形成する合金層形成工程と、
    前記合金層上に配線層を形成する配線層形成工程と、
    ２００℃以上３００℃以下の温度で加熱して、前記Ｃｕ合金層に含まれる前記添加元素を濃化させることにより、前記Ｃｕ合金層と前記酸化層との界面に拡散バリア層を形成する拡散バリア層形成工程と、
    を備える配線構造の製造方法。
  2. 前記酸化層形成工程は、前記酸化性ガスで水をバブリングすることにより前記酸化性ガスに水分子を含ませるバブリング工程を含む請求項１に記載の配線構造の製造方法。
  3. 前記半導体層形成工程は、前記半導体層としてアモルファスシリコンを形成し、
    前記ドーパント含有半導体層形成工程は、前記ドーパント含有半導体として前記ドーパントを含むシリコン層を形成し、
    前記酸化層形成工程は、前記酸化性ガスとしてオゾンガスを用い、前記オゾンガス中、２００℃以上３００℃以下の温度で前記ドーパントを含むシリコン層を加熱することにより、前記ドーパントを含むシリコン層の表面にシリコン酸化層を形成する請求項１又は２に記載の配線構造の製造方法。
  4. 前記配線層形成工程は、前記配線層としてＣｕ層を形成する請求項１〜３いずれかに記載の配線構造の製造方法。
  5. 前記合金層形成工程は、前記添加元素として、Ｎｉ、Ｃｏ、Ｍｎ、Ｚｎ、Ｍｇ、Ａｌ、Ｚｒ、Ｔｉ、Ｆｅ、及びＡｇからなる群から選択される少なくとも１つの金属元素を前記Ｃｕに添加した前記Ｃｕ合金層を形成する請求項１〜４いずれかに記載の配線構造の製造方法。
  6. 前記合金層形成工程は、Ｃｕと、前記Ｃｕに１ａｔ％以上５ａｔ％以下の濃度のＮｉ又はＭｎを含む前記Ｃｕ合金層を形成する請求項１〜４いずれかに記載の配線構造の製造方法。
  7. 前記配線形成工程は、３Ｎ以上の無酸素銅からなる前記Ｃｕ層を形成する請求項４に記載の配線構造の製造方法。
  8. 前記合金層形成工程は、前記添加元素として、Ｎｉ、Ｃｏ、Ｍｎ、Ｚｎ、Ｍｇ、Ａｌ、Ｚｒ、Ｔｉ、Ｆｅ、及びＡｇからなる群から選択される少なくとも１つの金属元素を前記Ｃｕに添加して形成される銅合金スパッタリングターゲット材、又は、Ｃｕと、前記Ｃｕに１ａｔ％以上５ａｔ％以下の濃度のＮｉ又はＭｎを含む銅合金スパッタリングターゲット材をスパッタリングすることにより前記酸化層上に前記合金層を形成し、
    前記配線層形成工程は、３Ｎ以上の無酸素銅からなる銅スパッタリングターゲット材をスパッタリングすることにより前記合金層上に前記配線層を形成する請求項１〜３いずれかに記載の配線構造の製造方法。
  9. 基板と、
    前記基板上に設けられる半導体層と、
    前記半導体層上に設けられ、ドーパントを含むドーパント含有半導体層と、
    前記ドーパント含有半導体層の表面に設けられる酸化層と、
    前記酸化層上に設けられるＣｕと添加元素とを含むＣｕ合金層と、
    前記合金層上に設けられる配線層と、
    前記Ｃｕ合金層と前記酸化層との界面に、前記Ｃｕ合金層に含まれる前記添加元素を濃化させて形成した拡散バリア層と
    を備える配線構造。
  10. 前記半導体層は、アモルファスシリコン層であり、
    前記ドーパント含有半導体層は、前記ドーパントを含むシリコン層であり、
    前記酸化層は、前記ドーパントを含むシリコン層の表面の酸化により形成されるシリコン酸化層であり、
    前記配線層は、Ｃｕ層である請求項９に記載の配線構造。
  11. 前記Ｃｕ合金層は、Ｃｕと、前記添加元素として、Ｎｉ、Ｃｏ、Ｍｎ、Ｚｎ、Ｍｇ、Ａｌ、Ｚｒ、Ｔｉ、Ｆｅ、及びＡｇからなる群から選択される少なくとも１つの金属元素と、不可避的不純物とからなるＣｕ合金、又は、Ｃｕと、１ａｔ％以上５ａｔ％以下の濃度のＮｉ又はＭｎと、不可避的不純物とからなるＣｕ合金からなる
    請求項９又は１０に記載の配線構造。
JP2009100703A 2009-04-17 2009-04-17 配線構造の製造方法、及び配線構造 Expired - Fee Related JP5550848B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009100703A JP5550848B2 (ja) 2009-04-17 2009-04-17 配線構造の製造方法、及び配線構造
CN201010154392A CN101866879A (zh) 2009-04-17 2010-04-08 配线结构的制造方法及配线结构
US12/761,742 US8227347B2 (en) 2009-04-17 2010-04-16 Interconnecting structure production method, and interconnecting structure
US13/493,476 US20120248611A1 (en) 2009-04-17 2012-06-11 Interconnecting structure production method, and interconnecting structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009100703A JP5550848B2 (ja) 2009-04-17 2009-04-17 配線構造の製造方法、及び配線構造

Publications (2)

Publication Number Publication Date
JP2010251583A JP2010251583A (ja) 2010-11-04
JP5550848B2 true JP5550848B2 (ja) 2014-07-16

Family

ID=42958527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009100703A Expired - Fee Related JP5550848B2 (ja) 2009-04-17 2009-04-17 配線構造の製造方法、及び配線構造

Country Status (3)

Country Link
US (2) US8227347B2 (ja)
JP (1) JP5550848B2 (ja)
CN (1) CN101866879A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6096126B2 (ja) * 2011-01-27 2017-03-15 ヴィトリフレックス・インコーポレーテッド 無機多層積層体並びにそれに関連する方法及び構成物
JP2012222171A (ja) * 2011-04-11 2012-11-12 Hitachi Ltd 表示装置およびその製造方法
KR20130048703A (ko) * 2011-11-02 2013-05-10 히타치 덴센 가부시키가이샤 박막 트랜지스터 및 그 제조 방법과, 박막 트랜지스터를 구비한 표시 장치, 스퍼터링 타깃재
JP6398594B2 (ja) * 2014-10-20 2018-10-03 三菱マテリアル株式会社 スパッタリングターゲット
CN107634002A (zh) * 2017-09-26 2018-01-26 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法
US10760156B2 (en) 2017-10-13 2020-09-01 Honeywell International Inc. Copper manganese sputtering target
US11035036B2 (en) 2018-02-01 2021-06-15 Honeywell International Inc. Method of forming copper alloy sputtering targets with refined shape and microstructure

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63308384A (ja) * 1987-06-10 1988-12-15 Fujitsu Ltd 薄膜トランジスタ
TW223178B (en) * 1992-03-27 1994-05-01 Semiconductor Energy Res Co Ltd Semiconductor device and its production method
US6297109B1 (en) * 1999-08-19 2001-10-02 Chartered Semiconductor Manufacturing Ltd. Method to form shallow junction transistors while eliminating shorts due to junction spiking
US6090707A (en) * 1999-09-02 2000-07-18 Micron Technology, Inc. Method of forming a conductive silicide layer on a silicon comprising substrate and method of forming a conductive silicide contact
JP2002270507A (ja) * 2001-03-14 2002-09-20 Hitachi Cable Ltd 結晶シリコン層の形成方法および結晶シリコン半導体装置
WO2006025347A1 (ja) * 2004-08-31 2006-03-09 National University Corporation Tohoku University 銅合金及び液晶表示装置
US20060240677A1 (en) * 2002-09-20 2006-10-26 Hitachi Kokusai Electric Inc., Method for manufacturing semiconductor device and substrate processing apparatus
KR100897505B1 (ko) * 2002-11-19 2009-05-15 삼성전자주식회사 액정 표시 장치의 박막 트랜지스터 기판 및 이의 제조 방법
JP2005150178A (ja) * 2003-11-12 2005-06-09 Citizen Watch Co Ltd 半導体装置の製造方法
CN100380627C (zh) * 2004-02-27 2008-04-09 半导体理工学研究中心股份有限公司 半导体器件及其制造方法
CN1309036C (zh) * 2004-12-13 2007-04-04 友达光电股份有限公司 薄膜晶体管元件的制造方法
JP4469782B2 (ja) * 2005-11-24 2010-05-26 株式会社東芝 半導体装置及びその製造方法
JP2008124450A (ja) * 2006-10-19 2008-05-29 Ulvac Japan Ltd ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、薄膜トランジスタの製造方法、及び薄膜トランジスタ付パネルの製造方法
JP2009004518A (ja) * 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
JP2009070881A (ja) * 2007-09-11 2009-04-02 Mitsubishi Materials Corp 薄膜トランジスター

Also Published As

Publication number Publication date
CN101866879A (zh) 2010-10-20
US8227347B2 (en) 2012-07-24
US20120248611A1 (en) 2012-10-04
JP2010251583A (ja) 2010-11-04
US20100264415A1 (en) 2010-10-21

Similar Documents

Publication Publication Date Title
JP5550848B2 (ja) 配線構造の製造方法、及び配線構造
TWI559372B (zh) 磊晶結構、其形成方法及含此結構之元件
JP5449786B2 (ja) 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
US20160329444A1 (en) Solar cell and production method therefor
CN112736159A (zh) 一种选择性多晶硅厚度与掺杂浓度电池结构的制备方法
WO2014104296A1 (ja) 薄膜トランジスタおよびその製造方法
JP2015505791A (ja) シリコンナノ粒子インクを内蔵する構造体、ナノ粒子シリコン堆積物から形成される高密度化シリコン材料、及び相応する方法
JP2013512570A (ja) １組のドーパント拡散プロフィールをインサイチュに制御するために１組のシリコンナノ粒子液体を使用する方法
JP5548396B2 (ja) 薄膜トランジスタ用配線層構造及びその製造方法
Schultes et al. Strain sensitivity of TiB2, TiSi2, TaSi2 and WSi2 thin films as possible candidates for high temperature strain gauges
CN102782810A (zh) 形成低电阻硅金属触点的方法
WO2017195826A1 (ja) 積層配線膜および薄膜トランジスタ素子
KR101289611B1 (ko) 실리콘 디바이스 구조, 및 그 형성에 사용하는 스퍼터링 타깃재
CN101728357A (zh) 配线结构和配线结构的制造方法
Lee et al. Characteristics of Al-doped ZnO films annealed at various temperatures for InGaZnO-based thin-film transistors
Kang et al. Self-deposition of Pt nanoparticles on graphene woven fabrics for enhanced hybrid Schottky junctions and photoelectrochemical solar cells
CN102473602B (zh) 欧姆电极及其形成方法
JP2014154737A (ja) 太陽電池及び、この太陽電池における酸化物層の形成方法、積層酸化物層の形成方法
CN104393031B (zh) 一种插入层复合结构及其制作方法
WO2016147603A1 (ja) 熱電子発電素子及びその製造方法
TW201001709A (en) Thin film transistor substrate and display device
TWI286773B (en) Field emission type electron source
JP2012189725A (ja) Ｔｉ合金バリアメタルを用いた配線膜および電極、並びにＴｉ合金スパッタリングターゲット
WO2011024867A1 (ja) 積層型光起電力素子および積層型光起電力素子の製造方法
CN110911352A (zh) 一种Cu互连用扩散阻挡层及其制备方法和应用

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110617

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20130628

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140423

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140520

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140521

R150 Certificate of patent or registration of utility model

Ref document number: 5550848

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees