KR101289611B1 - 실리콘 디바이스 구조, 및 그 형성에 사용하는 스퍼터링 타깃재 - Google Patents
실리콘 디바이스 구조, 및 그 형성에 사용하는 스퍼터링 타깃재 Download PDFInfo
- Publication number
- KR101289611B1 KR101289611B1 KR1020110025754A KR20110025754A KR101289611B1 KR 101289611 B1 KR101289611 B1 KR 101289611B1 KR 1020110025754 A KR1020110025754 A KR 1020110025754A KR 20110025754 A KR20110025754 A KR 20110025754A KR 101289611 B1 KR101289611 B1 KR 101289611B1
- Authority
- KR
- South Korea
- Prior art keywords
- atomic
- film
- less
- copper alloy
- silicon
- Prior art date
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 51
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 51
- 239000010703 silicon Substances 0.000 title claims abstract description 51
- 239000013077 target material Substances 0.000 title claims description 34
- 238000005477 sputtering target Methods 0.000 title claims description 31
- 229910000881 Cu alloy Inorganic materials 0.000 claims abstract description 86
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 65
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 238000004544 sputter deposition Methods 0.000 claims abstract description 26
- 239000010408 film Substances 0.000 claims description 244
- 239000010949 copper Substances 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 35
- 239000004973 liquid crystal related substance Substances 0.000 claims description 27
- 230000015572 biosynthetic process Effects 0.000 claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 17
- 238000005266 casting Methods 0.000 claims description 12
- 229910052802 copper Inorganic materials 0.000 claims description 11
- 229910052748 manganese Inorganic materials 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- 239000010409 thin film Substances 0.000 claims description 7
- 229910000676 Si alloy Inorganic materials 0.000 abstract description 2
- 230000004888 barrier function Effects 0.000 description 36
- 239000000463 material Substances 0.000 description 28
- 238000009792 diffusion process Methods 0.000 description 24
- 229910045601 alloy Inorganic materials 0.000 description 23
- 239000000956 alloy Substances 0.000 description 23
- 239000010410 layer Substances 0.000 description 23
- 230000000052 comparative effect Effects 0.000 description 22
- 239000000203 mixture Substances 0.000 description 19
- 230000008569 process Effects 0.000 description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 14
- 238000011156 evaluation Methods 0.000 description 14
- 239000001301 oxygen Substances 0.000 description 14
- 229910052760 oxygen Inorganic materials 0.000 description 14
- 229910001096 P alloy Inorganic materials 0.000 description 13
- 239000000758 substrate Substances 0.000 description 11
- 229910017566 Cu-Mn Inorganic materials 0.000 description 10
- 229910017871 Cu—Mn Inorganic materials 0.000 description 10
- 230000000694 effects Effects 0.000 description 10
- 238000010438 heat treatment Methods 0.000 description 10
- 238000005096 rolling process Methods 0.000 description 9
- 239000000523 sample Substances 0.000 description 9
- 239000010936 titanium Substances 0.000 description 9
- 229910052698 phosphorus Inorganic materials 0.000 description 8
- 229910052719 titanium Inorganic materials 0.000 description 8
- 239000007789 gas Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 229910052750 molybdenum Inorganic materials 0.000 description 7
- 125000004429 atom Chemical group 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000001678 irradiating effect Effects 0.000 description 4
- 229910052749 magnesium Inorganic materials 0.000 description 4
- 238000005097 cold rolling Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005098 hot rolling Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 125000004430 oxygen atom Chemical group O* 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 238000005275 alloying Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000002244 precipitate Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 229910017985 Cu—Zr Inorganic materials 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000002313 adhesive film Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013329 compounding Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 238000000391 spectroscopic ellipsometry Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229910002058 ternary alloy Inorganic materials 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
- C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
- C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/14—Metallic material, boron or silicon
- C23C14/18—Metallic material, boron or silicon on other inorganic substrates
- C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명의 과제는 실리콘 디바이스의 포화 이동도 특성을 향상시키는 것이다.
실리콘 반도체막 상에, P 도프 n+형 아몰퍼스 실리콘막과, 상기 P 도프 n+형 아몰퍼스 실리콘막 상에 형성된 배선을 갖는 실리콘 디바이스 구조에 있어서, 상기 배선이, 상기 P 도프 n+형 아몰퍼스 실리콘막의 표면에 형성된 실리콘 산화막과, 구리 합금막으로 이루어지고, 상기 구리 합금막은, 1원자% 이상 5원자% 이하의 Mn 및 0.05원자% 이상 1.0원자% 이하의 P를 포함하는 구리 합금을 스퍼터링에 의해 형성한 막이다.
실리콘 반도체막 상에, P 도프 n+형 아몰퍼스 실리콘막과, 상기 P 도프 n+형 아몰퍼스 실리콘막 상에 형성된 배선을 갖는 실리콘 디바이스 구조에 있어서, 상기 배선이, 상기 P 도프 n+형 아몰퍼스 실리콘막의 표면에 형성된 실리콘 산화막과, 구리 합금막으로 이루어지고, 상기 구리 합금막은, 1원자% 이상 5원자% 이하의 Mn 및 0.05원자% 이상 1.0원자% 이하의 P를 포함하는 구리 합금을 스퍼터링에 의해 형성한 막이다.
Description
본 발명은, 실리콘 디바이스 구조, 및 그 형성에 사용하는 스퍼터링 타깃재에 관한 것으로, 특히 액정 패널용 TFT 소자 구조에 적절하게 사용되는 것에 관한 것이다.
액정 패널은 대형화, 동작 속도의 고속화를 위하여, 액정 패널용 TFT 소자의 어레이 배선의 저저항화가 필요해지고, 종래의 알루미늄(Al) 배선보다도 저저항인 구리(Cu) 배선이 일부 채용되기 시작하고 있다. 또한, 현행의 액정 패널용 TFT 소자 구조는, 그 전극에 있어서, 종래의 Al막에 있어서도, 일부 채용되기 시작한 Cu막에 있어서도, 전극막과 실리콘(Si) 반도체막의 계면에 확산 배리어층이 되는 몰리브덴(Mo)이나 티타늄(Ti)막을 형성하고, 그 위에 Al막 또는 Cu막을 형성하고 있다.
Mo나 Ti막을 형성하는 것은, 배선 또는 전극(이하, 이들을 통합하여 간단히 배선이라고 하는 경우도 있음) 형성 후에 행해지는 후공정의 절연막 형성시에 있어서의 200 내지 300℃의 가열 온도에서, Al이나 Cu가 Si 중에 확산되어, TFT의 소자 특성을 얻을 수 없게 되기 때문이다. 그러나, Mo나 Ti는 재료 비용이 높아, 액정 패널 비용이 높아진다. 따라서, 그것을 저감시키기 위하여 Cu의 대체가 되는 합금이나 그 배선 형성 프로세스가 검토되고 있다.
검토 초기에 행해지고 있던 Si 반도체층의 표면에 합금을 직접 형성하는 방법에서는, 충분한 확산 배리어성을 얻을 수 있는 합금과 그 형성 프로세스는 좀처럼 발견되지 않았다. 따라서, 이후에, 계면에 산화층이나 질화층을 형성하는 것이 검토되기 시작하고, 최근, 복수의 보고가 이루어지고 있다.
예를 들어, 특허문헌 1에서는, 산소 플라즈마를 조사하는 플라즈마 산화법 또는 산소 가스 분위기 하에서의 가열에 의한 열산화법에 의해, Si 반도체막 표면을 산화하여 산소 함유층을 형성하고, 그 위에 순Cu 또는 Cu 합금의 박막을 형성하는 TFT의 배선 구조가 제안되어 있다.
비특허문헌 1에서는, 아몰퍼스 실리콘(a-Si)막을 10Pa 정도의 O2 분위기에서, 실온에서 1분간 플라즈마 처리한 후, Cu-Mn 합금을 성막하여 250℃에서 10분간 열처리하면, 두께 1 내지 3㎚의 산화층을 얻을 수 있고, 이 Mn 산화물층은, 확산 배리어성과 양호한 도통성을 나타내는 오믹 콘택트성, 밀착성을 겸비하는 것을 확인한 것이 보고되어 있다.
특허문헌 2에서는, Cu에 Zr을 첨가한 스퍼터링 타깃재가 제안되고, 이에 의해 Si나 유리에 대한 밀착성이 높고, 비저항이 낮으며, Cu가 Si로 확산되기 어려운 도전막을 얻고 있다. 또한, Mn, Zn, Sn 등의 제2 첨가 원소에 의해 Si, 유리, ITO에 대한 밀착성을 더 높이고 있다. 또한, 성막의 프로세스 가스로서 Ar에 산소 또는 질소를 혼합한 산화성, 질화성 가스를 사용한 반응성 스퍼터가 검토되고 있다.
비특허문헌 2에서는, Al계 전극보다도 저저항의 장점을 갖는 Cu 합금 전극이 검토되고, 스퍼터링의 프로세스 가스로서 Ar-O2 가스를 사용함으로써, 스퍼터막 중의 결정 입계나 막 계면에 Cu나 첨가 원소(Mg, Ti, Zr 등)의 산화물상을 형성시켜, 계면 밀착성 및 확산 배리어성의 향상을 도모하는 방법이 보고되어 있다.
웹 사이트 Tech-On! FPD International 2008. 9. 9 게재 「대형 TFT 액정 패널의 게이트 전극과 소스ㆍ드레인 전극을 함께 Cu 배선으로 하는 Cu-Mn 합금 프로세스 기술을 도호꾸다이가 개발 《정정 있음》」 인터넷 <URL:http://techon.nikkeibp.co.jp/article/NEWS/20080909/157714/>
웹 사이트 Tech-On! FPD International 2008. 2. 7 게재 「알박, 대형 액정 패널의 TFT에 적합하게 Cu 스퍼터링 기술을 개발」 인터넷 <http=//techon.nikkeibp.co.jp/article/TOPCOL/20081008/159323/>
특허문헌 1 및 비특허문헌 1에 대해서는, 우리들도, a-Si 반도체층 표면을 산소 플라즈마에 의해 산화하여 산소 함유층(Si 산화막)을 형성하고, 그 위에 스퍼터링에 의해 Cu-Mn 합금막을 형성한 TFT의 배선 구조를 갖는 TFT 소자를 제작하고, 현행의 Mo 배리어와 TFT의 포화 이동도 특성을 비교하였다. 산화막 배리어를 사용한 TFT 소자의 포화 이동도 특성은, 프로세스 조건을 여러 가지 검토하였지만, 현행의 Mo 배리어의 80% 정도밖에 얻을 수 없었다. 원인으로서는, Si 산화막의 기생 저항분의 중첩이나 플라즈마 조사에 의한 a-Si 반도체층 표면에의 데미지의 영향일 가능성이 있다.
특허문헌 2의 Cu-Zr 합금에 대해서는, 우리들도 검토하였지만, Cu 합금/Si 반도체의 적층막의 깊이 방향의 분석을 한 결과, 약간의 확산이 보여, 배리어성은 불충분하다고 생각된다.
비특허문헌 2에 대해서는, 우리들도 Si 반도체막 상에 Ar-O2 반응성 스퍼터에 의해 Cu 합금막의 성막을 행하였지만, 막 중의 산소가 확산되어 계면에 산화층을 형성하는 반응보다도, 메탈 원자의 확산 쪽이 더 빠르게 진행되어, 충분한 확산 배리어성은 얻을 수 없었다. 또한, Ar-O2 반응성 스퍼터는, 이하의 점에서도 문제가 있다고 생각된다. 순Cu의 스퍼터링에서 문제가 되고 있지만, 타깃(TG) 표면에 산화물이 존재하면, 거기서 이상 방전이 발생하고, TG 재료가 액적 형상으로 되어 유리 기판에 부착되는 스플래시라고 불리는 막 결함 불량이 발생하는 경우가 있다. Ar-O2 스퍼터에서는 TG 표면에 산화층이 형성될 가능성이 있고, 이상 방전이 발생하기 쉬운 프로세스인 것이 우려된다. 또한, 최근의 대형 기판용 스퍼터 장치는 챔버가 종형이며, Ar-O2 혼합 가스의 경우, 분자량이 작은 O2가 상방으로, 큰 Ar이 하방으로 분리될 가능성이 있고, 막 중의 O2량이 막면 내에서 불균일해지고, 이에 의해 막의 저항률, 배리어성, 오믹 콘택트성의 특성이 기판면 내에서 불균일해질 가능성이 있다.
따라서, 어떠한 문헌에 기재된 구리 합금을 사용해도 실리콘 디바이스의 포화 이동도 특성은 충분하지 않았다.
본 발명의 목적은, 실리콘 산화막과 CuMn 합금을 사용한 배선막이라도, 합금 조성을 개선함으로써, 실리콘 디바이스의 포화 이동도 특성을 향상시키는 것이 가능한 실리콘 디바이스 구조, 및 그 형성에 사용하는 스퍼터링 타깃재를 제공하는 것에 있다.
본 발명의 일 실시 형태는, 실리콘 반도체 상에, P 도프 n+형 아몰퍼스 실리콘막과, 상기 P 도프 n+형 아몰퍼스 실리콘막 상에 형성된 배선을 갖는 실리콘 디바이스 구조에 있어서, 상기 배선이, 상기 P 도프 n+형 아몰퍼스 실리콘막의 표면에 형성된 실리콘 산화막과, 구리 합금막으로 이루어지고, 상기 구리 합금막은, 1원자% 이상 5원자% 이하의 Mn 및 0.05원자% 이상 1.0원자% 이하의 P를 포함하는 구리 합금을 스퍼터링에 의해 형성한 막인 실리콘 디바이스 구조가 제공된다.
본 발명의 다른 실시 형태는, 실리콘 반도체 상에, P 도프 n+형 아몰퍼스 실리콘막과, 상기 P 도프 n+형 아몰퍼스 실리콘막 상에 형성된 배선을 갖는 실리콘 디바이스 구조에 있어서, 상기 배선이, 상기 P 도프 n+형 아몰퍼스 실리콘막의 표면에 형성된 실리콘 산화막과, 구리 합금막으로 이루어지고, 상기 구리 합금막은 0.9원자% 이상 5원자% 이하의 Mn 및 0.025원자% 이상 0.3원자% 이하의 P를 포함하는 조성으로, 구리 합금을 스퍼터링에 의해 형성한 막인 실리콘 디바이스 구조가 제공된다.
이 경우, 상기 구리 합금막은, 1.9원자% 이상 5원자% 이하의 Mn 및 0.025원자% 이상 0.3원자% 이하의 P를 포함하는 구리 합금막인 것이 바람직하다. 또한, 상기 실리콘 산화막의 막 두께는 1㎚ 이하인 것이 바람직하다. 또, 상기 구리 합금막 상에 순구리막이 형성되어 있는 것이 바람직하다. 또한, 실리콘 디바이스 구조는 액정 패널용 TFT 소자 구조인 것이 바람직하다.
또한, 본 발명의 다른 실시의 형태는, 실리콘 디바이스 구조의 형성에 사용하는 스퍼터링 타깃재이며, 상기 스퍼터링 타깃재인 구리 합금이 주조법에 의해 용융되어 합금화되어 형성되고, 1원자% 이상 5원자% 이하의 Mn 및 0.05원자% 이상 1.0원자% 이하의 P를 포함하는 스퍼터링 타깃재가 제공된다.
이 경우, 상기 구리 합금은, 1원자% 이상 5원자% 이하의 Mn 및 0.1원자% 이상 1.0원자% 이하의 P를 포함하는 구리 합금인 것이 바람직하다. 또한, 상기 구리 합금은, 2원자% 이상 5원자% 이하의 Mn 및 0.05원자% 이상 1.0원자% 이하의 P를 포함하는 구리 합금인 것이 보다 바람직하다.
또한, 본 발명의 다른 실시의 형태는, 실리콘 디바이스 구조의 형성에 사용하는 스퍼터링 타깃재이며, 1원자% 이상 5원자% 이하의 Mn 및 0.05원자% 이상 1.0원자% 이하의 P를 포함하는 구리 합금으로 이루어지는 스퍼터링 타깃재가 제공된다.
본 발명에 따르면, 실리콘 디바이스의 포화 이동도 특성을 향상시킬 수 있다.
도 1은 본 발명의 실시예의 액정 패널용 박막 트랜지스터 소자 구조의 개략 단면도.
도 2는 종래예의 Si 산화막이 없는 Mo 배리어를 갖는 액정 패널용 박막 트랜지스터 소자 구조의 개략 단면도.
도 3은 본 발명의 실시예 및 비교예에 있어서의 TFT 소자의 동작 특성의 평가 방법을 나타내는 설명도.
도 4는 본 발명의 실시예 및 비교예에 있어서의 TFT 소자의 포화 임계값 전압(Vth)을 구하는 방법을 나타내는 설명도.
도 5는 실시예 1의 Cu 합금을 사용한 TFT 소자(300℃ 열처리 후)의 VG-Id 특성도.
도 2는 종래예의 Si 산화막이 없는 Mo 배리어를 갖는 액정 패널용 박막 트랜지스터 소자 구조의 개략 단면도.
도 3은 본 발명의 실시예 및 비교예에 있어서의 TFT 소자의 동작 특성의 평가 방법을 나타내는 설명도.
도 4는 본 발명의 실시예 및 비교예에 있어서의 TFT 소자의 포화 임계값 전압(Vth)을 구하는 방법을 나타내는 설명도.
도 5는 실시예 1의 Cu 합금을 사용한 TFT 소자(300℃ 열처리 후)의 VG-Id 특성도.
이하, 본 발명의 실시 형태를 설명한다.
이미 설명한 바와 같이, 산소 플라즈마를 조사하여 Si 산화막을 형성하고, 그 위에 CuMn 합금을 형성하는 방식에서는, 확산 배리어막이 되는 Mo나 Ti막을 형성하는 것보다도 실리콘 디바이스의 포화 이동도 특성이 떨어진다. 이 이유로서 Si 산화막의 기생 저항분의 중첩이나 플라즈마 조사에 의한 a-Si 반도체막 표면에의 데미지의 영향의 가능성이 있다. 본 발명의 일 실시 형태에 따르면, Cu-Mn에 P를 첨가한 Cu-Mn-P 합금을 배선막에 사용함으로써, 콘택트층인 P 도프 n+a-Si막으로 확산하여 캐리어가 증가한다. 이와 같이, 콘택트층인 P 도프 n+a-Si막으로 확산하여 캐리어가 증가함으로써, 포화 이동도 특성을 개선하는 것이 가능해진다.
[실시 형태의 요약]
일 실시 형태의 실리콘 디바이스 구조는,
실리콘 반도체막 상에 P 도프 n+형 아몰퍼스 실리콘막과, 상기 P 도프 n+형 아몰퍼스 실리콘막 상에 형성된 배선을 갖는 실리콘 디바이스 구조에 있어서,
상기 배선이, 상기 P 도프 n+형 아몰퍼스 실리콘막의 표면에 형성된 실리콘 산화막과, 구리 합금막으로 이루어지고,
상기 구리 합금막은, 1원자% 이상 5원자% 이하의 Mn 및 0.05원자% 이상 1.0원자% 이하의 P를 포함하는 구리 합금을 스퍼터링에 의해 형성한 막이다.
다른 실시 형태의 실리콘 디바이스 구조는,
실리콘 반도체막 상에 P 도프 n+형 아몰퍼스 실리콘막과, 상기 P 도프 n+형 아몰퍼스 실리콘막 상에 형성된 배선을 갖는 실리콘 디바이스 구조에 있어서,
상기 배선이, 상기 P 도프 n+형 아몰퍼스 실리콘막의 표면에 형성된 실리콘 산화막과, 구리 합금막으로 이루어지고,
상기 구리 합금막은, 0.9원자% 이상 5원자% 이하의 Mn 및 0.025원자% 이상 0.3원자% 이하의 P를 포함하는 구리 합금막이다.
상기 다른 실시 형태에 있어서, 상기 구리 합금막은 1.9원자% 이상 5원자% 이하의 Mn 및 0.025원자% 이상 0.3원자% 이하의 P를 포함하는 구리 합금막이다.
상기 실시 형태 또는 상기 다른 실시 형태에 있어서, 상기 실리콘 산화막의 막 두께가 1㎚ 이하이다.
상기 실시 형태 또는 상기 다른 실시 형태에 있어서, 상기 구리 합금막 상에 순구리막이 형성되어 있다.
상기 실시 형태 또는 상기 다른 실시 형태에 있어서, 상기 실리콘 디바이스 구조가 액정 패널용 박막 트랜지스터 구조이다.
일 실시 형태의 스퍼터링 타깃재는, 상술한 실리콘 디바이스 구조의 형성에 사용하는 스퍼터링 타깃재이며,
상기 스퍼터링 타깃재인 구리 합금이 주조법에 의해 용융되어 합금화되어 형성되고, 1원자% 이상 5원자% 이하의 Mn 및 0.05원자% 이상 1.0원자% 이하의 P를 포함한다.
상기 일 실시 형태 또는 상기 다른 실시 형태의 스퍼터링 타깃재에 있어서, 상기 구리 합금은, 1원자% 이상 5원자% 이하의 Mn 및 0.1원자% 이상 1.0원자% 이하의 P를 포함하는 구리 합금이다.
상기 일 실시 형태 또는 상기 다른 실시 형태의 스퍼터링 타깃재에 있어서, 상기 구리 합금은, 2원자% 이상 5원자% 이하의 Mn 및 0.05원자% 이상 1.0원자% 이하의 P를 포함하는 구리 합금이다.
일 실시 형태의 스퍼터링 타깃재는 실리콘 디바이스 구조의 형성에 사용하는 스퍼터링 타깃재이며,
1원자% 이상 5원자% 이하의 Mn 및 0.05원자% 이상 1.0원자% 이하의 P를 포함하는 구리 합금으로 이루어진다.
[실리콘 디바이스 구조에 있어서의 스퍼터링막 조성]
구체적으로는, 실리콘 반도체막 상에 P 도프 n+형 아몰퍼스 실리콘막과, 상기 P 도프 n+형 아몰퍼스 실리콘막 상에 형성된 배선을 갖는 실리콘 디바이스 구조에 있어서, 상기 배선이, 상기 P 도프 n+형 아몰퍼스 실리콘막의 표면에 형성된 실리콘 산화막과, 구리 합금막으로 이루어지고, 상기 구리 합금막은 0.9원자% 이상 5원자% 이하의 Mn 및 0.025원자% 이상 0.3원자% 이하의 P를 포함하는 조성으로, 구리 합금막이 스퍼터링에 의해 형성되어 있다.
실리콘 반도체막에는 아몰퍼스 실리콘 반도체막 외에 폴리실리콘막이 포함된다. 배선에는 전극에 연결되는 배선뿐만 아니라 소스 전극이나 드레인 전극 등의 전극도 포함된다. 배선은, 실시 형태에 따라서는, 액정 패널용 TFT 소자나 실리콘 태양 전지의 실리콘 반도체의 배선인 것도 있다. 이와 같은 실시 형태에서는 실리콘 디바이스 구조는, 액정 패널용 TFT 소자 구조나 실리콘 태양 전지 구조로 된다.
예를 들어, 상기 액정 패널용 TFT 소자 구조는, 한 쌍의 기판과, 한 쌍의 기판 사이에 협지되는 액정막과, 한쪽의 기판의 액정막측의 표면에 형성된 TFT 소자와, 이에 연결되는 배선, 및 화소 전극과, 다른 쪽의 기판의 액정막측의 표면에 형성된 공통 전극을 갖는다. TFT 소자는 게이트 전극, 소스 전극, 드레인 전극을 갖고, 그 중 소스 전극과 드레인 전극이 Si 반도체막 상에 형성되어 있다.
Si 산화막은 Cu-Mn-P 합금막과 n+a-Si막의 양호한 도통성을 얻기 위하여, 1㎚ 이하의 얇은 막 두께로 하고 있다. Si 산화막의 형성은, 예를 들어 산소 플라즈마 처리에 의해 실현하지만, 그 밖에 오존이나 수분 등의 산소를 포함하는 분위기 중에서의 가열 처리 등에 의해서도 좋다.
[TG재 조성]
Cu-Mn-P 합금 TG재의 Mn 첨가량을 1 내지 5원자%, P 첨가량을 0.05 내지 1.0 원자%로 한 것은 다음과 같다. Mn 첨가량은 1원자% 이상의 첨가에 의해 양호한 확산 배리어 효과가 나타나고, 첨가 농도가 높을수록 확산 배리어 효과는 향상되지만, 5원자%를 초과하면 확산 배리어 효과는 포화되고, 합금의 주조나 압연 가공도 곤란해진다. 또한, P 첨가량은 막 중의 P 농도가 0.025원자% 이상인 첨가에 의해 TFT 소자의 포화 이동도 특성의 향상이 보이고, 첨가 농도가 높을수록 포화 이동도 특성은 향상되지만, 합금 주조시의 첨가량이 1.0원자%를 초과하면 합금의 주조나 압연 가공이 곤란해진다.
그리고 스퍼터막 중의 P 농도는 TG재 중의 P 농도에 대하여 30% 정도밖에 들어가지 않는 결과가 얻어지고 있다(후술하는 표 1 참조). TG재의 조성의 하한값을 스퍼터 조건에 따라서는 상기의 30%가 50% 정도로 향상되는 경우도 고려하여 0.025원자%의 2배인 0.05원자% 이상으로 하였다. 또한, 50%로 향상시키는 방법에 대해서는, 후술한다.
이후에 상세하게 설명한 바와 같이, Cu-Mn-P의 3원계 합금의 저항률은 순Cu보다도 몇 배 내지 1자리 정도 높지만, Cu 배선 구조를 순Cu/Cu-Mn-P의 적층 구조로 함으로써, 배선 저항을 낮추는 것이 가능해진다.
상술한 실리콘 디바이스 구조를 구성하는 구리 합금막은, 스퍼터링에 의해 형성하지만, 그 스퍼터링의 타깃재인 구리 합금은, 상술한 1원자% 이상 5원자% 이하의 Mn 및 0.05원자% 이상 1.0원자% 이하의 P를 포함하도록, 주조법으로 용융되어 합금화되어 형성된다.
[실시 형태의 효과]
본 실시 형태에 따르면, 이하에 예로 든 하나 또는 그 이상의 효과를 갖는다.
Cu-Mn에 P를 첨가한 Cu-Mn-P 합금을 배선(전극)막에 사용하였으므로, P에 기인하는 캐리어 농도의 증가에 의해, 실리콘 디바이스의 포화 이동도 특성을 향상시킬 수 있다. 실리콘 디바이스가 액정 패널용 TFT 소자인 경우, TFT 소자의 포화 이동도 특성이 향상된다. TFT 소자 등의 반도체 실리콘 디바이스 제조 프로세스에서는 배선(전극) 형성 후의 절연막 형성을 위하여 행해지는 가열 공정에 있어서, Cu-Mn-P 중의 P가 콘택트층인 P 도프 n+a-Si막으로 확산되어 캐리어 농도를 증가시킨 것에 의한 것으로 추측된다.
또한, Cu-Mn에 P를 첨가한 Cu-Mn-P 합금을 사용함으로써, P 도프 n+a-Si막으로부터, Si 산화막을 투과하여, Cu-Mn 합금측에 유입하는 P의 양을 완화시킬 수 있다. 즉, P 도프 n+a-Si막에 있어서의, Si 산화막 방향으로의 확산 속도를 억제할 수 있다.
또한, P는 Cu와 친화성이 높지만, Cu-Mn-P 합금을 사용함으로써, Cu-Mn-P 합금측으로부터 n+a-Si막으로의 확산을 억제하는 효과도 생각할 수 있다.
또한, Cu-Mn에 P를 첨가한 Cu-Mn-P 합금으로서, 0.9원자% 이상 5원자% 이하의 Mn 및 0.025원자% 이상 0.3원자% 이하의 P를 포함하는 구리 합금의 막 저항률은 4 내지 15μΩ㎝ 정도이고, Mo의 30μΩ㎝의 절반 이하 정도이다. 따라서 본 실시 형태의 구리 합금을 사용하여 배선막을 형성하면, 낮은 고유 저항을 실현할 수 있으므로, Si 산화막을 배리어로 해도, 종래의 Mo나 Ti 배리어와 동등 이상의 디바이스 동작 특성을 갖는 배선(전극)을 얻을 수 있다.
또한, 종래의 Al 배선보다도 저저항인 Cu 배선을 사용하고, 또한 Mo, Ti 등의 고비용의 확산 배리어층을 생략하여, Si 반도체 표면에 산소 플라즈마를 조사함으로써 얻어지는 산화막을 배리어로서 사용하면, 제조 비용의 저감이 도모된다. 특히, 액정 패널용 TFT 소자 구조에 적용한 경우에는, 종래의 액정 패널용 TFT 어레이 배선으로 사용되고 있는 Mo나 Ti의 배리어층의 형성을 생략할 수 있고, Si 반도체막 표면의 산화 처리에서 치환됨으로써, 패널의 제조 비용의 대폭적인 저감을 얻을 수 있다. 또한, 액정 패널의 대형화와 고화질화를 위한 설계 비용의 저감도 가능해진다.
또한, 상기 구리 합금막 상에 순구리막이 형성되어 있으면 된다. 상술한 Cu-Mn-P의 3원계 합금의 저항률은 순Cu의 1.7 내지 1.8μΩ㎝보다도 몇 배 내지 1자리 정도 높지만, Cu 배선 구조를 순Cu/Cu-Mn-P의 적층 구조로 함으로써, 신호 전류는 대부분 순Cu 배선측에서 흐르게 되어, 배선 저항을 낮출 수 있다. 즉, P 도프 n+a-Si막측에는, 상술한 이유로 Cu-Mn-P의 3원계를 사용함으로써, 도펀트를 실질적으로 저감시키지 않고, 또한 배선측에는 순구리를 사용함으로써, 저저항의 TFT 어레이 배선을 얻을 수 있다.
또한, 전극막의 패터닝 공정에서도 순Cu/Cu 합금의 동종의 금속의 적층막이므로, 일액 에칭이 가능하여, 종래의 순Cu/Mo보다도 에칭 비용을 저감시킬 수 있다.
또한, 1원자% 이상 5원자% 이하의 Mn 및 0.05원자% 이상 1.0원자% 이하의 P를 포함하도록 주조법으로 용융되어 합금화되어 형성된 스퍼터링 타깃재를 사용하여 스퍼터링에 의해 배선막을 형성하면, 낮은 고유 저항을 갖는 구리 합금막을 Si 반도체막 상에 실현할 수 있다.
[다른 실시 형태]
또한, 상술한 실시 형태에서는, 상기 구리 합금막은, 0.9원자% 이상 5원자% 이하의 Mn 및 0.025원자% 이상 0.3원자% 이하의 P를 포함하는 구리 합금막으로 하였지만, 본 발명은 이에 한정되지 않는다. 예를 들어, 상기 구리 합금막은, 1원자% 이상 5원자% 이하의 Mn 및 0.05원자% 이상 1.0원자% 이하의 P를 포함하는 구리 합금을 스퍼터링에 의해 형성한 막으로 해도 된다. 스퍼터 조건에 따라서는 이와 같이 Mn, P의 조성 범위를 확대하는 것이 가능하다.
실리콘 디바이스 구조를 액정 패널용 TFT 소자 구조에 적용한 실시예에 대하여 설명한다.
종래의 Mo, 선행 기술 문헌 기재예(공지예)의 Cu-Mn 합금, 실시예의 Cu-Mn-P 합금의 스퍼터링 타깃재(TG재)를 각각 제작하고, 이들을 사용하여 TFT 소자를 제작하고, TFT 소자의 동작 특성(포화 이동도, 포화 임계값 전압 Vth, S값(서브스레시홀드 계수)을 측정하였다. Mo에 대해서는 n+a-Si막에 직접 Mo 배리어막을 형성하고, 순Cu/Mo로 구성된 전극 구조의 레퍼런스로 하였다. 그 밖에는 n+a-Si막 표면에 산소 플라즈마를 조사하여 Si 산화막을 형성한 후, Cu 합금막을 형성하였다. 이하, 상세하게 설명한다.
[Cu 합금 TG재의 제조 방법]
스퍼터링 타깃의 제조 방법은, 우선, 소정의 배합이 되도록, 순도 99.99%질량%의 무산소 구리(순Cu)와, Mn과, 15%의 인을 포함하는 구리 합금을 배합하여, Cu-Mn-P 모합금을 작성한다(모합금 작성 공정). 다음에 Ar 분위기 중에서, 이 모합금을 용해하여 용탕으로 한다(용탕 공정). 다음에, 이 용탕을 주형에 부어넣어 스퍼터링 타깃재용 구리 합금의 모재를 제작한다(주조 공정). 다음에, 이 모재에, 압연롤을 사용하여 850℃, 2시간의 열간 압연 가공을 실시한다(열간 압연 공정). 다음에, 열간 압연이 설비된 모재에, 압연롤을 사용한 냉간 압연을 실시한다(냉간 압연 공정). 여기서는, 가공열만이 가해지고 있다. 다음에, 냉간 압연 가공이 실시된 모재에 600℃, 1시간의 열처리를 실시한다(열처리 공정). 다음에, 열처리가 행해진 모재가 원하는 크기가 되도록 절삭 공정을 실시한다(절삭 공정). 이에 의해, 직경 100㎜, 두께 5㎜ 타깃재를 제작하였다.
[TG재의 조성]
표 1에, 상술한 바와 같이 제작한 TG재의 조성을 나타낸다. 본 발명의 실시 형태의 조성 범위(1원자% 이상 5원자% 이하의 Mn, 및 0.1원자% 이상 1.0원자% 이하의 P)의 실시예 1 내지 9와, 상기 조성 범위로부터 벗어나는 비교예 1 내지 11을 제작하였다. 비교예 1, 2, 4는 P를 포함하지 않는 구리 합금으로 하고, 비교예 3 및 5는 P를 0.1원자% 미만으로 하고, 비교예 6 및 7은 Mn을 5원자%를 초과하는 것으로 하고, 비교예 8 및 9는 P를 1원자%를 초과하는 것으로 하고, 비교예 10 및 11은 Mg 또는 Al을 Cu-Mn-P 합금에 첨가한 것으로 하였다. TG재 가공성 평가에 대해서는 주조, 압연에 의한 TG재에의 가공 후에 균열이 보이지 않은 것을 ○로 하고, 균열이 보인 것을 ×로 하였다.
1 내지 5원자%의 Mn의 첨가(실시예 1 내지 9, 비교예 2 내지 5, 10, 11)는 가공성에 특별히 문제를 부여하지 않는다고 생각된다. Cu와 Mn은 임의의 비율로 혼합하는 전율 고용계이므로, 주조성이 양호하고 그 후의 압연 가공성도 양호하였다고 생각되지만, 5원자%를 초과하면(비교예 6, 7) 가공 경화되기 쉬워 압연 가공성이 나빠졌다고 생각된다. 한편, Cu-Mn 합금에의 P의 첨가는 1원자%를 초과하면(비교예 8, 9), Cu-Mn-P3원계 합금의 가공성은 나빠지지만, Cu-Mn-P3원계 합금에서는 Mn과 P를 다량으로 포함하는 석출물이 생성되어 있어, 이것이 가공성에 악영향을 주고 있다고 생각된다.
[스퍼터링막 조성]
상술한 TG재 조성에 대응한 스퍼터링막 조성을 표 1의 우측란에 나타낸다. 이로부터, 스퍼터막 중의 Mn 농도는 TG재 중의 Mn 농도에 대하여 대략 100% 들어가는 결과가 얻어지고 있지만, 스퍼터막 중의 P 농도는 TG재 중의 P 농도에 대하여 30% 정도밖에 들어가지 않는 결과가 나와 있는 것을 알 수 있다. 따라서, P에 관하여, 원하는 스퍼터링막 조성을 얻기 위해서는 TG 조성의 P는 스퍼터링막 조성보다도 과잉으로 할 필요가 있다.
[TFT 소자 구조]
도 1 및 도 2에, 실시예의 평가에 사용한 TFT 소자 구조(TFT 소자 샘플)의 개략도를 나타낸다. 도 1은, n+a-Si막(6) 표면에 Si 산화막(SiOx)(5)을 형성하고, 이것을 배리어막으로 하고 그 위에 Cu 합금막(4) 및 순Cu막(3)을 형성하는 액정 패널용 박막 트랜지스터 소자 구조를 나타낸다. 도 2는, n+a-Si막(6) 상에 Mo 배리어막(12)을 형성하고, 그 위에 순Cu막(3)을 형성하는 Si 산화막이 없는 Mo 배리어의 구조를 갖는 현행의 TFT 소자 구조를 나타낸다. 이 도 2에 도시하는 Mo 배리어 구조를 후술하는 레퍼런스로 하였다.
도 1에 나타내는 TFT 소자 샘플은 다음과 같이 하여 형성하였다. 두께 700㎛의 유리 기판(11) 상에 두께 300㎛의 게이트 전극막(Cr)(10)을 형성하고, 그 위에 두께 350㎛의 게이트 절연막(SiN)(9)을 형성하였다. 게이트 절연막(9) 상에 두께 180㎚의 a-Si막(8)을 형성하였다. 이 a-Si막(8) 상에 콘택트층으로서 P 도프 n+a-Si막(6)을 형성하였다. n+a-Si막(6)의 막 두께는 30㎚로 하였다.
(산화막의 형성 방법)
n+a-Si막(6)의 표면에 산소 플라즈마를, RF 파워 200W로 플라즈마 조사 시간 1분으로 하여 조사하여, 1㎚ 정도의 배리어막으로서의 Si 산화막(SiOx)(5)을 형성하였다. SiOx의 막 두께와 산소 원자의 농도 분포는 SIMS 분석으로 확인할 수 있었다.
Si 산화막(SiOx)(5)은, n+a-Si막(6)의 표층부에 있어서 Si가 산소 원자와 반응하고, 또한 산소 원자가 n+a-Si막(6)의 내부에 확산되어, Si와 반응함으로써 형성된다.
(Cu 합금막의 제조 방법)
이 위에 스퍼터링으로 Cu 합금막(4)을 50㎚ 성막하였다. 이 Cu 합금막(4)은, 하기의 스퍼터링 조건에 의해 성막하였다.
DC 전력: 600W
방전 가스종: Ar
가스압: 0.5Pa
유리 기판의 가열 온도: 실온(가열 없음)
다음에, 상기의 Cu 합금막(4) 상에 순Cu막(3)을 300㎚ 성막하였다.
얻어진 적층막에 포토리소그래피로 레지스트 패턴을 형성하고, 레지스트 패턴을 마스크로 하여 습식 에칭에 의해 금속 전극막을 패터닝하고, 그 후, 건식 에칭으로 n+a-Si막(6)을 다소 a-Si막(8)까지 깎아내는 오버 에칭하여, 채널부를 형성하였다. 소스 전극(1)과 드레인 전극(2) 사이의 채널 길이는 10㎛, 채널 폭은 100㎛로 하였다. 도면에는 도시하고 있지 않지만, 소스 전극(1), 드레인 전극(2)으로부터 측정 프로브를 접촉시키는 전극 패드를 인출하고 있다. 마지막에, TFT 소자의 표면을 보호막(층간 절연 Si질화막)(7)으로 덮었다.
도 2에 나타내는 레퍼런스가, 도 1에 나타내는 TFT 소자와 상이한 점은, n+a-Si막(6) 상에 Si 산화막은 형성하지 않고, Mo 배리어막(12)을 30㎚ 성막하고, 그 위에 순Cu막(3)을 300㎚ 형성한 점이다.
이와 같이 제작한 TFT 소자 샘플은 소자 프로세스 온도를 상정한 300℃로 진공 중에서 30분간 열처리하였다.
또한, 상술한 Cu 합금막의 스퍼터링에 있어서, 기판과 타깃재의 거리, 성막시의 챔버 내의 압력, 성막시의 파워 강도, 타깃재와 패킹 플레이트의 본딩의 상태에 의한 냉각 효율 또는 접촉 저항 등을 조정함으로써, 인(P)의 액정막측에의 조성비를 50% 정도까지 높이는 것이 가능하다.
[TFT 동작 특성]
제작한 TFT 소자 샘플의 동작 특성을 도 3에 나타내는 방법으로 측정하였다. 소스 드레인 전극(1, 2) 사이에 전원(18)에 의해 일정 전압(VDS)을 인가하고, 게이트 전극(10)에 전원(15)에 의해 전압(VG)을 소인 인가한다. 그러면 포화 임계값 전압(Vth) 이상의 전압에서 채널부의 a-Si막(8)과 게이트 절연막(9)의 계면에 저저항인 채널층이 형성되고, 소스 전극(1)으로부터 드레인 전극(2)으로 전류(Id)(13)가 흐른다. 도 5에 실시예 1에 의한 300℃ 열처리 후의 TFT 소자의 Vg-Id 측정 결과예를 나타내지만, 그것은 전형적인 TFT 동작 특성이었다. 또한, 부호 14, 16 및 17은 전류계이다. 본 실시예의 검토에서는 게이트 전극(10)의 패터닝을 생략한 간이 구조이지만, 소스 드레인 사이의 전류는 일부 게이트 절연막(SiN)(9)을 지나 게이트 전극(10)에 누설 전류가 흐르므로, 어느 정도 큰 전압 VDS를 인가하여 누설 전류분의 오차가 작은 영역에서 측정하였다. 어느 정도 큰 VDS를 인가한 경우의 포화 영역에서는 하기 수학식 1이 성립하고, 이것으로부터 도출되는 수학식 2로 포화 이동도(μ)를 구하였다. 수학식 2에서 포화 이동도를 구할 때에는 VG-Id의 플롯을 VG-√Id에 다시 플롯하고, 그 직선 부분의 기울기로부터 구하였다.
포화 임계값 전압(Vth)은 VG-Id 특성을 VG-√Id에 다시 플롯하여 도 4에 나타낸 바와 같이 접선을 그어 구하였다. S값은 수학식 3으로 나타내어지고, Id축을 상용 로그 눈금으로 한 VG-Id의 플롯에 있어서의 Id의 급상승의 기울기의 역수이며, Id의 급상승의 가파른 정도를 정하는 지표이다. 도 5 중의 파선으로 나타내는 직선의 기울기의 역수에 대응한다.
[TFT 동작 특성 결과]
표 2에 TFT 동작 특성 결과를 나타낸다.
표 2는, Cu 합금의 실시예 1 내지 9와 비교예 1 내지 11을 사용한 TFT 소자(300℃ 열처리 후) 및 레퍼런스의 순Cu/Mo 구조를 사용한 TFT 소자(300℃ 열처리 후)의 TFT 동작 특성 결과이다.
표 2에 있어서, 포화 이동도(μ)라 함은, 소스 전극으로부터 드레인 전극으로의 전류의 흐르기 용이함을 나타내고, 액정을 구동시키는 투명 전극에의 충방전의 속도에 관계하여, μ가 클수록 고속 동작이 가능해진다. 반도체의 포화 이동도는 반도체 중의 캐리어의 움직이기 용이함이지만, TFT 소자에서 사용하는 포화 이동도(μ)는, 소스 전극-a-Si 채널 드레인 전극간까지 확대된다. 그로 인해, 포화 이동도(μ)에는, 전극과 a-Si의 계면층의 기생 저항이나 전극막의 저항도 기여한다. 캐리어의 진행되는 속도(V)=μ(포화 이동도)×E(인가 전압)로 나타내어지므로, 포화 이동도가 크면 작은 인가 전압이라도 캐리어는 빠르게 진행된다.
포화 임계값 전압(Vth)이라 함은, TFT의 구동 전압에 관한 값이며, Vth가 작을수록 구동 전압은 작아져 저소비 전력의 액정 패널에 연결된다. S값은 a-Si막의 막질에 영향을 받아, a-Si막 중의 불순물 확산 정도의 비교가 가능하다. S값이 작을수록(급상승이 가파를수록), a-Si막 중에서의 Cu 원자 등의 확산이 적어, 확산 배리어성이 매우 우수하다고 평가할 수 있다.
표 2에 레퍼런스의 현행의 Mo 배리어의 TFT 특성에 대한 우위성의 평가 및 TG재 가공성의 평가를 나타내고, 이들 양자를 합한 종합 평가를 나타냈다. 레퍼런스에 대한 TFT 특성 평가는, 포화 이동도, 포화 임계값 전압, S값 모두 순Cu/Mo보다도 우수한 경우를 ○, 하나라도 떨어져 있으면 ×로 하였다. TG재 가공성 평가에 대해서는, 표 1에서 설명한 바와 같이, 주조, 압연에 의한 TG재에의 가공 후에 균열이 보이지 않은 것을 ○로 하고, 균열이 보인 것을 ×로 하였다. 또한, 종합 평가로서 레퍼런스에 대한 TFT 특성 평가 및 TG재 가공성의 평가 모두 ○인 것을 ○, 어느 하나라도 ×인 것을 ×로 하였다.
1원자% 이상 5원자% 이하의 Mn 및 0.1원자% 이상 1.0원자% 이하의 P를 포함하는 구리 합금 TG를 사용한 실시예 1 내지 9와, 상기 실시예보다도 Mn을 과잉으로 포함하는 비교예 6 및 7, 또한 상기 실시예보다도 P를 과잉으로 포함하는 비교예 8 및 9는, 레퍼런스에 대한 TFT 특성 평가는 ○이며 우위하였다. Mn을 과잉으로 포함하는 비교예 6 및 7은, Mn을 과잉으로 포함하는 것에 의한 TFT 특성에의 악영향은 특별히 보이지 않았다. 그러나 비교예 6 및 7은, 표 1에서 설명한 바와 같이 가공 경화되기 쉬워 TG재 가공성은 나빴다. 또한, Mn 첨가는 확산 배리어층 형성에 유효하지만, a-Si막 중의 불순물 확산 정도의 지표가 되는 S값은 0.7 정도이며, Mn 농도에 대하여 포화되어 있다고 생각되고, 5원자%를 초과하는 Mn의 첨가는 의의가 없다고 생각된다. P를 과잉으로 포함하는 비교예 8 및 9는, TFT 특성을 향상시키는 P를 과잉으로 포함하는 것에 의한 TFT 특성에의 악영향은 특별히 보이지 않았다. 그러나 표 1에서 설명한 바와 같이 압연 가공 후에 균열이 보여 TG재 가공성은 나쁘고, 석출물을 다량으로 포함하여 TG재의 조성 분포도 불균일해지기 쉽다고 생각되어 1%를 초과하는 P의 첨가는 의의가 없다고 생각된다.
P를 포함하지 않고 Mn도 1원자% 미만인 비교예 1, 1원자% 이상 5원자% 이하의 Mn을 포함하지만 P를 포함하지 않거나 혹은 P를 0.1원자% 미만밖에 포함하지 않는 비교예 2 내지 5는, 레퍼런스에 대하여 포화 이동도는 낮고, Vth는 높고, TFT 특성은 떨어져 있었다. 비교예 1은 Mn 농도가 낮아 충분한 확산 배리어성을 얻을 수 없다고 생각되고, 비교예 2 내지 5는 P 첨가가 제로 또는 농도가 낮아, TFT 특성에 대한 P 첨가 효과를 얻을 수 없기 때문이라 생각된다.
1원자% 이상 5원자% 이하의 Mn을 포함하지만 P를 0.1원자% 미만밖에 포함하지 않고, 또한 Mg 또는 Mg와 Al의 양자를 포함하는 비교예 10과 11은 레퍼런스에 대한 TFT 특성 평가는 떨어져 있었다. Mg나 Al은 산화물 자유 생성 에너지가 낮아 산화되기 쉽기 때문에, 산화막을 환원하고, 확산 배리어성이 열화된 것도 생각할 수 있다.
따라서, 실시예 1 내지 9는, 레퍼런스에 대한 TFT 특성 평가, TG재 가공성 모두 우수하다. 특히, 구리 합금막 조성의 Mn이 1.9원자% 이상 5원자% 이하의 실시예 4 내지 9는, 실시예 1 내지 3보다도 S값이 작기 때문에, TFT 특성 평가가 보다 우수하다.
[Si 산화막 두께의 최적 조건]
상술한 실시 형태에서는, 실리콘 산화막 두께를 1㎚ 이하인 것을 예로 들었지만, 이는, 본 실시예의 Cu-Mn-P 합금막을 사용하여, 양호한 TFT 특성을 얻기 위한 Si 산화막 형성 조건을 검토하여 얻어진 조건이다. 이 검토에서는 산소 플라즈마 조사에 의해 실리콘 산화막을 형성하였다. 플라즈마 발생을 위한 고주파 전원의 파워(RF 파워)와 산소 플라즈마 조사 시간을 변화시켜 다양한 실리콘 산화막을 형성하였다. 검토한 RF 파워는 100, 200, 400W, 조사 시간은 1, 2, 4분으로 하였다. 실리콘 산화막 형성 후, 분광 엘립소메트리에 의해 실리콘 산화막 두께를 평가하였다. 그리고, 실시예 1 및 8의 TG재를 사용하고, 전술한 실리콘 산화막 형성 조건에서, 샘플 번호 1 내지 9의 TFT 소자를 제조하여 TFT 특성을 평가하였다. 표 3에 검토 결과를 나타낸다.
산화막 두께가 1㎚ 이하인 것(샘플 번호 1 내지 7)은 레퍼런스의 현행의 Mo 배리어보다도 이동도가 높고, 특성은 우수하며, 1㎚를 초과하는 것(샘플 번호 8, 9)은 이동도는 낮게 떨어져 있었다. 이들 샘플은, 포화 임계값 전압, S값은 모두 레퍼런스의 현행의 Mo 배리어보다도 모든 조건에서 낮고, TFT 특성으로서는 우수하였다. 산화막이 지나치게 두꺼우면 Cu-Mn-P 합금과 실리콘 반도체층의 도통성이 불량이 되고, 소스 전극으로부터 드레인 전극에의 도통성의 지표인 이동도 특성이 저하되었기 때문이라 생각된다. 산화막이 얇으면 a-Si막 중의 불순물 확산 정도의 지표가 되는 S값은 증가하고 확산 배리어성은 저하되는 방향이며, Cu-Mn-P 합금과 실리콘 반도체층의 도통성의 특성과 최적값이 발생한다고 생각된다. 따라서, 양호한 TFT 특성을 얻기 위해서는, 실리콘 산화막 두께가 1㎚ 이하인 것이 바람직하다. 이동도가 최적으로 된 것은(샘플 번호 4), RF 파워 200W로 플라즈마 조사 시간이 1분인 조건이며, 상술한 실시예의 TFT 소자 제작에서의 Si 산화막 조건은 이 조건을 사용하였다.
1: 소스 전극
2: 드레인 전극
3: 순Cu막
4: Cu 합금막
5: Si 산화막
6: P 도프 n+형 아몰퍼스 실리콘(n+a-Si)막
7: 보호막
8: 아몰퍼스 실리콘(a-Si)막
9: 게이트 절연막(SiN)
10: 게이트 전극막(Cr)
11: 유리 기판
12: Mo 배리어막
13: 소스 전극으로부터 드레인 전극을 향하여 a-Si막을 흐르는 전류(Id)
14: 소스 전극에 유입하는 전류값을 계측하는 전류계
15: 게이트 전극에 소인 전압을 인가하는 전원(VG)
16: 게이트 전극에 유입하는 전류값을 계측하는 전류계
17: 드레인 전극으로부터 유출한 전류값(Id)을 계측하는 전류계
18: 드레인 전극에 전압(VDS)을 인가하기 위한 전원
2: 드레인 전극
3: 순Cu막
4: Cu 합금막
5: Si 산화막
6: P 도프 n+형 아몰퍼스 실리콘(n+a-Si)막
7: 보호막
8: 아몰퍼스 실리콘(a-Si)막
9: 게이트 절연막(SiN)
10: 게이트 전극막(Cr)
11: 유리 기판
12: Mo 배리어막
13: 소스 전극으로부터 드레인 전극을 향하여 a-Si막을 흐르는 전류(Id)
14: 소스 전극에 유입하는 전류값을 계측하는 전류계
15: 게이트 전극에 소인 전압을 인가하는 전원(VG)
16: 게이트 전극에 유입하는 전류값을 계측하는 전류계
17: 드레인 전극으로부터 유출한 전류값(Id)을 계측하는 전류계
18: 드레인 전극에 전압(VDS)을 인가하기 위한 전원
Claims (15)
- 실리콘 반도체막 상에, P 도프 n+형 아몰퍼스 실리콘막과, 상기 P 도프 n+형 아몰퍼스 실리콘막 상에 형성된 배선을 갖는 실리콘 디바이스 구조로서,
상기 배선이 상기 P 도프 n+형 아몰퍼스 실리콘막의 표면에 형성된 실리콘 산화막과, 구리 합금막으로 이루어지고,
상기 구리 합금막은 1원자% 이상 5원자% 이하의 Mn 및 0.05원자% 이상 1.0원자% 이하의 P를 포함하는 구리 합금을 스퍼터링에 의해 형성한 막이고,
상기 실리콘 산화막의 막 두께는 1㎚ 이하이고,
상기 구리 합금막 상에 순구리막이 형성되고,
상기 구리 합금막은 0.9원자% 이상 5원자% 이하의 Mn 및 0.025원자% 이상 0.3원자% 이하의 P를 포함하는 구리 합금막인, 실리콘 디바이스 구조. - 삭제
- 제1항에 있어서,
상기 구리 합금막은 1.9원자% 이상 5원자% 이하의 Mn 및 0.025원자% 이상 0.3원자% 이하의 P를 포함하는 구리 합금막인, 실리콘 디바이스 구조. - 삭제
- 삭제
- 제1항 또는 제3항에 있어서,
상기 실리콘 디바이스 구조가 액정 패널용 박막 트랜지스터 구조인, 실리콘 디바이스 구조. - 삭제
- 삭제
- 실리콘 반도체막 상에, P 도프 n+형 아몰퍼스 실리콘막과, 상기 P 도프 n+형 아몰퍼스 실리콘막 상에 형성된 배선을 갖고,
상기 배선이 상기 P 도프 n+형 아몰퍼스 실리콘막의 표면에 형성된 막 두께가 1㎚ 이하인 실리콘 산화막과, 구리 합금막으로 이루어지고, 또한
상기 구리 합금막은 0.9원자% 이상 5원자% 이하의 Mn 및 0.025원자% 이상 0.3원자% 이하의 P를 포함하고,
상기 구리 합금막 상에 순구리막이 형성되어 있는,
실리콘 디바이스 구조를 형성하기 위한 스퍼터링 타깃재로서,
상기 스퍼터링 타깃재인 구리 합금이 주조법에 의해 용융되어 합금화되어 형성되고, 1원자% 이상 5원자% 이하의 Mn 및 0.05원자% 이상 1.0원자% 이하의 P를 포함하는, 스퍼터링 타깃재. - 제9항에 있어서,
상기 구리 합금막은 1.9원자% 이상 5원자% 이하의 Mn 및 0.025원자% 이상 0.3원자% 이하의 P를 포함하는, 스퍼터링 타깃재. - 삭제
- 제9항에 있어서,
상기 구리 합금은 1원자% 이상 5원자% 이하의 Mn 및 0.1원자% 이상 1.0원자% 이하의 P를 포함하는 구리 합금인, 스퍼터링 타깃재. - 제9항에 있어서,
상기 구리 합금은 2원자% 이상 5원자% 이하의 Mn 및 0.05원자% 이상 1.0원자% 이하의 P를 포함하는 구리 합금인, 스퍼터링 타깃재. - 실리콘 디바이스 구조의 형성에 사용하는 스퍼터링 타깃재로서,
스퍼터링 타깃재인 구리 합금이 주조법에 의해 용융되어 합금화되어 형성되고, 1원자% 이상 5원자% 이하의 Mn 및 0.05원자% 이상 1.0원자% 이하의 P를 포함하는, 스퍼터링 타깃재. - 실리콘 디바이스 구조의 형성에 사용하는 스퍼터링 타깃재로서,
1원자% 이상 5원자% 이하의 Mn 및 0.05원자% 이상 1.0원자% 이하의 P를 포함하는 구리 합금으로 이루어지는, 스퍼터링 타깃재.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010155167 | 2010-07-07 | ||
| JPJP-P-2010-155167 | 2010-07-07 | ||
| JPJP-P-2010-274852 | 2010-12-09 | ||
| JP2010274852A JP5638369B2 (ja) | 2010-07-07 | 2010-12-09 | シリコンデバイス構造、及びその形成に用いるスパッタリングターゲット材 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120004914A KR20120004914A (ko) | 2012-01-13 |
| KR101289611B1 true KR101289611B1 (ko) | 2013-07-24 |
Family
ID=45428264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110025754A KR101289611B1 (ko) | 2010-07-07 | 2011-03-23 | 실리콘 디바이스 구조, 및 그 형성에 사용하는 스퍼터링 타깃재 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US8410581B2 (ko) |
| JP (1) | JP5638369B2 (ko) |
| KR (1) | KR101289611B1 (ko) |
| CN (1) | CN102315276B (ko) |
| TW (1) | TWI482210B (ko) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5638369B2 (ja) * | 2010-07-07 | 2014-12-10 | 株式会社Ｓｈカッパープロダクツ | シリコンデバイス構造、及びその形成に用いるスパッタリングターゲット材 |
| JP5912046B2 (ja) * | 2012-01-26 | 2016-04-27 | 株式会社Ｓｈカッパープロダクツ | 薄膜トランジスタ、その製造方法および該薄膜トランジスタを用いた表示装置 |
| US20180173127A1 (en) * | 2016-08-03 | 2018-06-21 | Xerox Corporation | Toner compositions with white colorants and processes of making thereof |
| US20180157187A1 (en) * | 2016-08-03 | 2018-06-07 | Xerox Corporation | Toner compositions with white colorants and processes of making thereof |
| US10760156B2 (en) | 2017-10-13 | 2020-09-01 | Honeywell International Inc. | Copper manganese sputtering target |
| US11035036B2 (en) | 2018-02-01 | 2021-06-15 | Honeywell International Inc. | Method of forming copper alloy sputtering targets with refined shape and microstructure |
| CN109888020A (zh) * | 2019-02-21 | 2019-06-14 | 深圳市华星光电技术有限公司 | 薄膜晶体管及其制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007017926A (ja) * | 2005-06-07 | 2007-01-25 | Kobe Steel Ltd | 表示デバイス |
| JP2010050112A (ja) * | 2008-08-19 | 2010-03-04 | Tohoku Univ | 液晶表示装置及びその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6878250B1 (en) * | 1999-12-16 | 2005-04-12 | Honeywell International Inc. | Sputtering targets formed from cast materials |
| US8372745B2 (en) * | 2006-02-28 | 2013-02-12 | Advanced Interconnect Materials, Llc | Semiconductor device, its manufacturing method, and sputtering target material for use in the method |
| JP2008112989A (ja) | 2006-10-05 | 2008-05-15 | Ulvac Japan Ltd | ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法 |
| JP2009004518A (ja) * | 2007-06-20 | 2009-01-08 | Kobe Steel Ltd | 薄膜トランジスタ基板、および表示デバイス |
| JP2010098195A (ja) * | 2008-10-17 | 2010-04-30 | Hitachi Cable Ltd | 配線構造及び配線構造の製造方法 |
| JP5541651B2 (ja) * | 2008-10-24 | 2014-07-09 | 三菱マテリアル株式会社 | 薄膜トランジスター用配線膜形成用スパッタリングターゲット |
| JP5638369B2 (ja) * | 2010-07-07 | 2014-12-10 | 株式会社Ｓｈカッパープロダクツ | シリコンデバイス構造、及びその形成に用いるスパッタリングターゲット材 |
-
2010
- 2010-12-09 JP JP2010274852A patent/JP5638369B2/ja active Active
-
2011
- 2011-03-23 KR KR1020110025754A patent/KR101289611B1/ko not_active IP Right Cessation
- 2011-06-01 CN CN201110152098.9A patent/CN102315276B/zh not_active Expired - Fee Related
- 2011-06-29 TW TW100122916A patent/TWI482210B/zh active
- 2011-07-06 US US13/176,786 patent/US8410581B2/en not_active Expired - Fee Related
-
2013
- 2013-01-17 US US13/743,403 patent/US20130126345A1/en not_active Abandoned
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007017926A (ja) * | 2005-06-07 | 2007-01-25 | Kobe Steel Ltd | 表示デバイス |
| JP2010050112A (ja) * | 2008-08-19 | 2010-03-04 | Tohoku Univ | 液晶表示装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI482210B (zh) | 2015-04-21 |
| CN102315276A (zh) | 2012-01-11 |
| US20120007077A1 (en) | 2012-01-12 |
| JP5638369B2 (ja) | 2014-12-10 |
| TW201205651A (en) | 2012-02-01 |
| CN102315276B (zh) | 2014-05-21 |
| KR20120004914A (ko) | 2012-01-13 |
| US20130126345A1 (en) | 2013-05-23 |
| JP2012033849A (ja) | 2012-02-16 |
| US8410581B2 (en) | 2013-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101289611B1 (ko) | 실리콘 디바이스 구조, 및 그 형성에 사용하는 스퍼터링 타깃재 | |
| KR100845705B1 (ko) | 박막 트랜지스터 기판 및 표시 디바이스 | |
| JP5247448B2 (ja) | 導電膜形成方法、薄膜トランジスタの製造方法 | |
| JP5584436B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
| CN102473730B (zh) | 布线构造及其制造方法、以及具备布线构造的显示装置 | |
| US7884010B2 (en) | Wiring structure and method for fabricating the same | |
| KR101323151B1 (ko) | 구리-망간합금 스퍼터링 타겟재, 그것을 사용한 박막 트랜지스터 배선 및 박막 트랜지스터 | |
| JP5491947B2 (ja) | 表示装置用Ａｌ合金膜 | |
| JP2013253309A (ja) | Ｃｕ−Ｍｎ合金スパッタリングターゲット材、それを用いた半導体素子の積層配線及び積層配線の製造方法 | |
| EP2253589A1 (en) | Thin film of metal silicon compound and process for producing the thin film of metal silicon compound | |
| TWI469357B (zh) | Thin film transistor substrate and display device | |
| KR20120089835A (ko) | 스퍼터링 타겟, 반도체 장치 및 반도체 장치의 제조 방법 | |
| WO2009014195A1 (ja) | 半導体装置、半導体装置の製造方法、高キャリア移動度トランジスタおよび発光装置 | |
| JP5234892B2 (ja) | 薄膜トランジスタ基板および表示デバイス | |
| JP2010098196A (ja) | 配線構造及び配線構造の製造方法 | |
| US20130026470A1 (en) | Wiring structure, display apparatus, and semiconductor device | |
| JP2009246235A (ja) | 半導体基板の製造方法、半導体基板及び表示装置 | |
| WO2012067030A1 (ja) | 電極膜、スパッタリングターゲット、薄膜トランジスタ、薄膜トランジスタ製造方法 | |
| JP2012060015A (ja) | 電子デバイス配線用Ｃｕ合金スパッタリングターゲット材、及び素子構造 | |
| JP2010263033A (ja) | 接合電極構造およびその製造方法ならびにターゲット材 | |
| JP2017147378A (ja) | 薄膜トランジスタ | |
| JP2021190599A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP6716985B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN118156123A (zh) | 欧姆接触结构、其制造方法以及功率器件 | |
| KR20080024374A (ko) | Ｕｌｓｉ을 위한 고온 안정 니켈 실리사이드 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |