TWI482210B - The construction of the silicon element and the sputtering target used for the formation of the silicon element - Google Patents

The construction of the silicon element and the sputtering target used for the formation of the silicon element Download PDF

Info

Publication number
TWI482210B
TWI482210B TW100122916A TW100122916A TWI482210B TW I482210 B TWI482210 B TW I482210B TW 100122916 A TW100122916 A TW 100122916A TW 100122916 A TW100122916 A TW 100122916A TW I482210 B TWI482210 B TW I482210B
Authority
TW
Taiwan
Prior art keywords
film
atom
less
copper alloy
germanium
Prior art date
Application number
TW100122916A
Other languages
English (en)
Other versions
TW201205651A (en
Inventor
Noriyuki Tatsumi
Tatsuya Tonogi
Original Assignee
Sh Copper Products Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sh Copper Products Co Ltd filed Critical Sh Copper Products Co Ltd
Publication of TW201205651A publication Critical patent/TW201205651A/zh
Application granted granted Critical
Publication of TWI482210B publication Critical patent/TWI482210B/zh

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/3407Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14Metallic material, boron or silicon
    • C23C14/18Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • H01L29/458Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66765Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

矽元件的構造及用於其形成的濺鍍靶材
本發明係有關矽元件的構造及用於其形成的濺鍍靶材,特別係有關適用於液晶顯示面板用TFT元件之構造的材料。
液晶面板因大型化、作動速度高速化而使得液晶面板用TFT元件的陣列配線需低電阻化,於是便開始部分採用比習知鋁(Al)配線電阻低的銅(Cu)配線。另外,現有液晶面板用TFT元件的構造在其電極上無論是習知Al膜還是開始部分採用的Cu膜,皆是在電極膜和矽(Si)半導體膜的介面處形成作為擴散阻障層(diffusion barrier layer)的鉬(Mo)或鈦(Ti)膜,再於其上形成Al膜或Cu膜。
形成Mo或Ti膜的原因在於:當配線或電極(以下也有時僅統稱為配線)形成後所進行之後續步驟的絕緣膜形成時,在200~300℃的加熱溫度下,Al或Cu擴散到Si中而無法獲得TFT的元件特性。然而,Mo或Ti其材料成本高,增加了液晶面板的成本。因此為了降低成本,便對代替Cu的合金及其配線形成製程進行探討。
探討初期所進行之在Si半導體層的表面直接形成合金的方法,係難以找到獲得充分擴散阻障性的合金及其形成製程。因此,其後開始探討在介面形成氧化層或氮化層,近年出現了很多的報導。
例如,專利文獻1中提出一種TFT的配線結構,其係通過照射氧電漿的電漿氧化法或通過在氧氣環境下加熱的熱氧化法,使Si半導體膜的表面氧化而形成含氧層,並在其上形成純Cu或Cu合金的薄膜。
非專利文獻1中報導:將非晶矽(a-Si)膜在10Pa左右的O2 環境、室溫下經1min電漿處理後,使Cu-Mn合金成膜並在250℃下進行10min熱處理即得厚1~3nm的氧化層,並確認該Mn氧化物層兼具擴散阻障性、歐姆接觸性(表示具有良好的導通性)、密合性。
專利文獻2中提出一種Cu中添加有Zr的濺鍍靶材,藉此對Si或玻璃的密合性提高、比電阻降低,獲得Cu難以擴散至Si中的導電膜。另外,通過Mn、Zn、Sn等第二添加元素,進一步提高對Si、玻璃、ITO的密合性。另外,探討使用Ar中混合有氧或氮的氧化性、氮化性氣體作為成膜的製程氣體的反應性濺鍍。
非專利文獻2中係探討具有比Al系電極電阻低的優點的Cu合金電極,並報導一種目的在於提高介面密合性和擴散阻障性方法,該方法係使用Ar-O2 氣體作為濺鍍的製程氣體,以在濺鍍膜中的晶粒界(crystal boundary phase)或膜介面形成Cu或添加元素(Mg、Ti、Zr等)的氧化物相。
【先前技術文獻】
【專利文獻1】日本專利特開2009-4518號公報
【專利文獻2】日本專利特開2008-112989號公報
【非專利文獻1】網站Tech-on! FPD International 2008.9.9所刊登之《東北大學開發將大型TFT液晶面板之閘極和源-汲極共同製成Cu配線Cu-Mn合金製程技術(含修正)》,網路<URL:http://techon.nikkeibp.co.jp/arcticle/NEWS/20080909/157714/>
【非專利文獻2】網站Tech-on! FPD International 2008.2.7所刊登之《ULVAC開發供大型液晶面板之TFT用的Cu濺鍍技術》,網路<http://techon.nikkeibp.co.jp/arcticle/TOPCOL/20081008/159323/>
對於專利文獻1及非專利文獻1,本發明人也通過氧電漿使a-Si半導體表面氧化而形成含氧層(氧化矽層),以製作在其上具有通過濺鍍形成Cu-Mn合金膜的TFT的配線結構的TFT元件,並對現有的Mo阻障層和TFT的飽和遷移率特性進行比較。使用氧化膜阻障層之TFT元件的飽和遷移率特性雖已探討種種製程條件,但仍只能達到現有Mo阻障層的80%左右。至於原因,有可能是氧化矽膜的寄生電阻部分的重疊或因電漿照射對a-Si半導體層表面產生破壞的影響。
本發明人亦對專利文獻2的Cu-Zr合金進行探討,在Cu合金/Si半導體的積層膜的深度方向的分析結果中,可見少量擴散,可認為阻障性並不充分。
對於非專利文獻2,本發明人還在Si半導體膜上通過Ar-O2 反應性濺鍍進行Cu合金膜的形成,但比起膜中的氧擴散、在介面形成氧化層的反應,金屬原子的擴散更快進行,而無法獲得充分的擴散阻障性。另外,Ar-O2 反應性濺鍍可認為在以下方面也存有問題:在純Cu的濺鍍方面存在問題,只要在靶(TG)表面存在氧化物,有時便於該處發生異常放電而使靶材料形成液滴狀,發生附著在玻璃基板上之稱為「濺斑(splash)」的膜缺陷不良。用Ar-O2濺鍍有可能在TG表面形成氧化層,該製程有容易發生異常放電之虞。另外,最近的大型基板用濺鍍裝置的腔體是豎直型的,在使用Ar-O2 混合氣體的時候,有可能分離成分子量小的O2 在上方,分子量大的Ar在下方而使得膜中的O2 量在膜面內不均勻,因此膜的電阻率、阻障性、歐姆接觸性的特性在基板面內有可能變得不均勻。
因此,使用任一文獻中記載的銅合金時矽元件的飽和遷移率特性皆不充分。
本發明目的在於提供一種即使為使用矽氧化膜和Cu-Mn合金的配線膜,通過改善合金組成,也可提高矽元件的飽和遷移率特性的矽元件之構造及用於其形成之濺鍍靶材。
本發明的一實施方式提供一種矽元件的構造,其為在矽半導體上具有P摻雜n+ 型非晶矽膜和在該P摻雜n+ 型非晶矽膜上形成的配線之矽元件的構造,所述配線由在所述P摻雜n+ 型非晶矽膜的表面形成的矽氧化膜和銅合金膜組成,所述銅合金膜是通過濺鍍而形成含有1原子%以上5原子%以下的Mn以及0.05原子%以上1.0原子%以下的P的銅合金的膜。
本發明的另一實施方式提供一種矽元件的構造,其為在矽半導體上具有P摻雜n+ 型非晶矽膜和在該P摻雜n+ 型非晶矽膜上形成的配線的矽元件之構造,所述配線係由在所述P摻雜n+ 型非晶矽膜的表面形成的矽氧化膜和銅合金膜組成,所述銅合金膜是以含有0.9原子%以上5原子%以下的Mn以及0.025原子%以上0.3原子%以下的P的組成、通過濺鍍銅合金而形成的膜。
此時,所述銅合金膜較佳為含有1.9原子%以上5原子%以下的Mn以及0.025原子%以上0.3原子%以下的P的銅合金膜。另外,所述矽氧化膜的膜厚較佳為1nm以下。再者,較佳在所述銅合金膜上形成純銅膜。此外,矽元件之構造較佳為液晶面板用TFT元件之構造。
另外,本發明的其他實施方式提供一種濺鍍靶材,其為用於矽元件的構造形成之濺鍍靶材,作為所述濺鍍靶材的銅合金通過鑄造法經熔融、合金化而形成,含有1原子%以上5原子%以下的Mn以及0.05原子%以上1.0原子%以下的P。
此時,所述銅合金較佳為含有1原子%以上5原子%以下的Mn以及0.1原子%以上1.0原子%以下的P的銅合金。進一步地,所述銅合金更佳為含有2原子%以上5原子%以下的Mn以及0.05原子%以上1.0原子%以下的P的銅合金。
根據本發明能夠提高矽元件的飽和遷移率特性。
以下說明本發明的實施方式。
如上所述,照射氧電漿形成氧化矽膜、在其上形成Cu-Mn合金的方式與形成作為擴散阻障膜的Mo或Ti膜相比,矽元件的飽和遷移率特性較差。認為其理由之一是氧化矽膜的寄生電阻部分的重疊或經過電漿照射而在a-Si半導體膜表面產生的破壞。根據本發明的一實施方式,通過在配線膜中使用Cu-Mn中添加有P的Cu-Mn-P合金,向作為接觸層的P摻雜n+ a-Si膜擴散使得載子增加。這樣,由於向作為接觸層的P摻雜n+ a-Si膜擴散而使得載子增加,而能夠改善飽和遷移率特性。
【實施方式概要】
一實施方式的矽元件的構造為在矽半導體膜上具有P摻雜n+ 型非晶矽膜和在該P摻雜n+ 型非晶矽膜上形成的配線之矽元件的構造,所述配線由在所述P摻雜n+ 型非晶矽膜的表面形成的矽氧化膜和銅合金膜組成,所述銅合金膜是通過濺鍍含有1原子%以上5原子%以下的Mn以及0.05原子%以上1.0原子%以下的P的銅合金而形成的膜。
另一實施方式之矽元件的構造為在矽半導體膜上具有P摻雜n+ 型非晶矽膜和在該P摻雜n+ 型非晶矽膜上形成的配線的矽元件之構造,所述配線由在所述P摻雜n+ 型非晶矽膜的表面形成的矽氧化膜和銅合金膜組成,所述銅合金膜是含有0.9原子%以上5原子%以下的Mn以及0.025原子%以上0.3原子%以下的P的銅合金膜。
在所述另一實施方式中,所述銅合金膜是含有1.9原子%以上5原子%以下的Mn以及0.025原子%以上0.3原子%以下的P的銅合金膜。
在所述實施方式中,所述矽氧化膜的厚度為1nm以下。
在所述實施方式中,在所述銅合金膜上形成純銅膜。
在所述實施方式中,所述矽元件之構造是液晶面板用薄膜電晶體結構。
一實施方式的濺鍍靶材是用於上述矽元件的構造形成的濺鍍靶材,作為所述濺鍍靶材的銅合金是通過鑄造法經熔融、合金化而形成的,含有1原子%以上5原子%以下的Mn以及0.05原子%以上1.0原子%以下的P。
所述一實施方式的濺鍍靶材中,所述銅合金是含有1原子%以上5原子%以下的Mn以及0.1原子%以上1.0原子%以下的P的銅合金。
所述一實施方式的濺鍍靶材中,所述銅合金是含有2原子%以上5原子%以下的Mn以及0.05原子%以上1.0原子%以下的P的銅合金。
【矽元件之構造中的濺鍍膜組成】
具體而言,在矽半導體膜上具有P摻雜n+ 型非晶矽膜和在該P摻雜n+ 型非晶矽膜上形成的配線之矽元件的構造中,所述配線由在所述P摻雜n+ 型非晶矽膜的表面形成的矽氧化膜和銅合金膜組成,所述銅合金膜以含有0.9原子%以上5原子%以下的Mn以及0.025原子%以上0.3原子%以下的P的組成、通過濺鍍形成銅合金膜。
在矽半導體膜上除非晶矽半導體膜外還可含有多晶矽(polysilicon)膜。在配線中除與電極連接的配線外也可含有源極或汲極等電極。根據實施方式配線亦可為液晶面板用TFT元件或矽太陽能電池的矽半導體的配線。在這種實施方式中,矽元件的構造成為液晶面板用TFT元件的構造或矽太陽能電池結構。
例如,上述液晶面板用TFT元件的構造具有一對基板、夾持於一對基板間的液晶膜、在一塊基板的液晶膜側的表面形成的TFT元件、供TFT等元件連接的配線、以及像素電極、在另一塊基板的液晶膜側表面形成的共同電極。TFT元件具有閘極、源極、汲極,其中源極和汲極係形成於Si半導體膜上。
為了獲得Cu-Mn-P合金膜和n+ a-Si膜間的良好導通性,則氧化矽膜具有1nm以下之薄的膜厚。氧化矽膜係由例如氧電漿處理來形成,另外也可通過含氧(臭氧(ozone)、水分等)環境中的加熱處理等。
【TG材料組成】
Cu-Mn-P合金TG材料的Mn添加量為1~5原子%、P添加量為0.05~1.0原子%,係如下所述。Mn添加量若添加1原子%以上則呈現良好的擴散阻障效果,添加濃度愈高擴散阻障效果提高,但超過5原子%時擴散阻障效果達飽和,合金的鑄造或軋製加工亦更趨困難。另外,至於P添加量,若膜中的P濃度為添加0.025原子%以上,可見TFT元件的飽和遷移率特性提高,添加濃度愈高飽和遷移率特性愈提高,但合金鑄造時的添加量超過1.0原子%時合金的鑄造或軋製加工將更趨困難。
其後,可獲得濺鍍膜中的P濃度相對於TG材料中的P濃度只達30%左右(進入30%左右範圍)的結果(參考對象物後述表1)。對於TG材料的組成的下限值,根據濺鍍條件也可考量將上述30%提高至50%左右,設為0.025原子%的2倍即0.05原子%以上。另外,使其提高至50%的方法將述於後。
根據後面的詳細描述,Cu-Mn-P的三元系合金的電阻率比純Cu高數倍到數十倍左右,但將Cu配線結構製成純Cu/Cu-Mn-P的積層結構卻可降低配線電阻。
構成上述矽元件之構造的銅合金膜係通過濺鍍形成,作為該濺鍍的靶材的銅合金則通過鑄造法經熔融、合金化而形成,使其含有上述的1原子%以上5原子%以下的Mn以及0.05原子%以上1.0原子%以下的P。
【實施方式的效果】
根據本實施方式,具有以下列舉之一個或一個以上的效果。
由於在配線(電極)膜中使用Cu-Mn中添加有P的Cu-Mn-P合金,故由P所致之載子濃度的增加可提高矽元件的飽和遷移率特性。當矽元件為液晶面板用TFT元件時,TFT元件的飽和遷移率特性便提高。可推測其原因在於:於TFT元件等半導體矽元件製程中,供形成配線(電極)後形成絕緣膜所進行的加熱步驟中,Cu-Mn-P中的P擴散到作為接觸層的P摻雜n+ a-Si膜中而使得載子濃度增加。
此外,通過使用Cu-Mn中添加有P的Cu-Mn-P合金,能夠減緩從P摻雜n+ a-Si膜透過氧化矽膜流入Cu-Mn合金側的P的量。也就是說,能夠抑制P摻雜n+ a-Si膜中向氧化矽膜方向的擴散速度。
更且P和Cu的親和性高,藉由使用Cu-Mn-P合金亦認為具有抑制從Cu-Mn-P合金側向n+ a-Si膜的擴散的效果。
此外,作為Cu-Mn中添加有P的Cu-Mn-P合金,含有0.9原子%以上5原子%以下的Mn以及0.025原子%以上0.3原子%以下的P之銅合金的膜電阻率為4~15μΩcm左右,係為Mo的30μΩcm的一半以下。因此使用本實施方式的銅合金形成配線膜時,由於可達低電阻率,即使將氧化矽膜作為阻障層,也能夠獲得具有和習知Mo或Ti阻障層同等或其以上的元件作動特性的配線(電極)。
另外,使用比習知Al配線電阻更低的Cu配線、進一步省略Mo、Ti等高成本的擴散阻障層而將對Si半導體表面照射氧電漿得到的氧化膜用作阻障層,可降低製造成本。特別在適用於液晶面板用TFT元件之構造的場合,能夠省略在習知液晶面板用TFT陣列配線中所使用之Mo或Ti的阻障層的形成,以Si半導體膜表面的氧化處理替換即可大幅降低面板的製造成本。此外,也可降低液晶面板大的大型化和高畫質化所需的設計成本。
可以在所述銅合金膜上形成純銅膜。上述Cu-Mn-P的三元系合金的電阻率比純Cu的1.7~1.8μΩcm高數倍到數十倍左右,然將Cu配線結構製成純Cu/Cu-Mn-P的積層結構,使得訊號電流幾乎全部流過純Cu配線側,可以降低配線電阻。亦即在P摻雜n+ a-Si膜側因上述理由使用Cu-Mn-P三元系時,實質上不減少摻雜劑,而且在配線側使用純銅便可獲得低電阻的TFT陣列配線。
更且,由於在電極膜的濺鍍步驟中亦為純Cu/Cu合金的同種金屬的積層膜,可以在同一液體中進行蝕刻,與習知純Cu/Mo相比可減少蝕刻成本。
另外,使用含有1原子%以上5原子%以下的Mn以及0.05原子%以上1.0原子%以下的P、通過鑄造法經熔融、合金化形成的濺鍍靶材通過濺鍍形成配線膜時,可在Si半導體膜上獲得具有低電阻率的銅合金膜。
【其他實施方式】
此外,上述實施方式中,所述銅合金膜為含有0.9原子%以上5原子%以下的Mn以及0.025原子%以上0.3原子%以下的P的銅合金膜,但本發明不限於此。例如,所述銅合金膜也可以是通過濺鍍含有1原子%以上5原子%以下的Mn以及0.05原子%以上1.0原子%以下的P的銅合金而形成的膜。根據濺鍍條件,如此便可擴大Mn、P的組成範圍。
【實施例】
根據適用於液晶面板用TFT元件之構造的實施例,對矽元件之構造進行說明。
分別製作習知Mo、先前技術文獻記載實例(習知例)的Cu-Mn合金、實施例的Cu-Mn-P合金的濺鍍靶材(TG材料),用這些來製作TFT元件並測定TFT元件的作動特性(飽和遷移率、飽和閾值電壓Vth、S值(次臨界係數(subthreshold coefficient)))。至於Mo,係在n+ a-S膜上直接形成Mo阻障膜來作為由純Cu/Mo構成的電極結構的參考對象物(reference)。其他則是對n+ a-S膜表面照射氧電漿形成氧化矽膜之後形成Cu合金膜。以下詳細說明。
【Cu合金TG材料的製造方法】
濺鍍靶材的製造方法為:母合金製作步驟,將純度99.99%質量%的無氧銅(純Cu)、Mn和含有15%的磷的銅合金混合成既定的混合比,製作Cu-Mn-P母合金;熔融步驟,在Ar環境中熔融該母合金成為熔融金屬(molten metal);鑄造步驟,將該熔融金屬注入鑄造模具中,製作濺鍍靶材用的銅合金的母材;熱軋步驟,使用軋製滾筒對母材進行850℃、2小時的熱軋(hot rolling)加工;冷軋步驟,對實施熱軋的母材使用軋製滾筒進行冷軋(cold rolling)(此處係僅用加工熱);熱處理步驟,對實施冷軋加工的母材進行600℃、1小時的熱處理;以及切削步驟,對進行熱處理的母材按所要的尺寸進行切削步驟,由此即製成直徑100mm、厚5mm的靶材。
【TG材料的組成】
表1係表示按上述方法製成的TG材料的組成。製作本發明實施方式的組成範圍(1原子%以上5原子%以下的Mn以及0.1原子%以上1.0原子%以下的P)的實施例1~9和偏離上述組成範圍的比較例1~11。比較例1、2、4為不含P的銅合金,比較例3和5中P不足0.1原子%,比較例6和7為Mn超過5原子%的例子,比較例8和9為P超過1原子%的例子,比較例10和11為在Cu-Mn-P合金中添加Mg或Al的例子。關於TG材料加工性評價,在經鑄造、軋製的加工形成TG材料後,未見破裂者為○,破裂可見者為×。
可認為添加1~5原子%的Mn(實施例1~9、比較例2~5、10、11)並未特別對加工性造成問題。由於Cu和Mn是以任意比例混合的完全固溶體(complete solid solution),可認為其鑄造性良好、其後的軋製加工性亦良好,但超過5原子%時(比較例6、7)容易加工硬化,軋製加工性變差。另一方面,對Cu-Mn合金添加P超過1原子%時(比較例8、9),Cu-Mn-P三元系合金的加工性變差,係認為在Cu-Mn-P的三元系合金中生成含有大量Mn和P的析出物,如此會對加工性造成不良影響。
【濺鍍膜組成】
對應於上述TG材料組成的濺鍍膜組成如表1右欄所示。由此可知,可獲得濺鍍膜中的Mn濃度相對於TG材料中的Mn濃度實質上達100%(進入該100%範圍)的結果,但出現濺鍍膜中的P濃度相對於TG材料中的P濃度只有達30%左右(進入該30%範圍)的結果。因此,關於P,為了得到所要的濺鍍膜組成則需使TG組成的P多於濺鍍膜組成的P。
【TFT元件之構造】
圖1及圖2表示實施例評價中使用的TFT元件之構造(TFT元件樣品)的示意圖。圖1表示在n+ a-Si膜6表面形成氧化矽膜(SiOx)5(作為阻障膜)、在其上形成Cu合金膜4及純Cu膜3的液晶面板用薄膜電晶體元件之構造。圖2表示在n+ a-Si膜6上形成Mo阻障膜12、在其上形成純Cu膜3之無氧化矽膜之具有Mo阻障結構的現有TFT元件之構造。將該圖2中所示的Mo阻障結構作為後述參考對象物。
圖1所示之TFT元件樣品係按以下方法形成:在厚700μm的玻璃基板11上形成厚300μm的閘極膜(Cr)10;於其上形成厚350μm的閘極絕緣膜(SiN)9;於閘極絕緣膜9上形成厚180nm的a-Si膜8;以及於該a-Si膜8上形成P摻雜n+ a-Si膜6作為接觸層。n+ a-Si膜6的膜厚為30nm。
【氧化膜的形成方法】
對n+ a-Si膜6的表面以RF功率200W、電漿照射時間1min的條件照射氧電漿,而形成1nm左右之作為阻障膜的氧化矽膜(SiOx)5。SiOx的膜厚和氧原子的濃度分佈能夠通過SIMS分析來確認。
氧化矽膜(SiOx)5係於n+ a-Si膜6的表層部分通過Si與氧原子反應、氧原子進一步擴散到n+ a-Si膜6的內部與Si反應而形成。
【Cu合金膜的製造方法】
在其上通過濺鍍形成50nm Cu合金膜4。該Cu合金膜4係按下述濺鍍條件成膜:
DC功率:600W
放電氣體種類:Ar
氣壓:0.5Pa
玻璃基板的加熱溫度:室溫(不加熱)
接下來,在上述Cu合金膜4上形成300nm純Cu膜3。
在所獲得的積層膜上通過光微影(photolithography)形成光阻圖案(resist pattern),將光阻圖案作為光罩通過濕式蝕刻對金屬電極膜進行圖案化,之後進行用乾式蝕刻稍微切削n+ a-Si膜6直至a-Si膜8的過蝕刻(overetching)來形成通道(channel)部。源極1和汲極2之間的通道長度為10μm,通道寬度為100μm。圖中雖未標示,惟將與測定探針相接觸的電極墊(electrode pad)從源極1、汲極2引出。最後,用保護膜(層間絕緣氮化矽膜)7覆蓋TFT元件的表面。
圖2所示之參考對象物與圖1所示之TFT元件的不同點在於,在n+ a-Si膜6上未形成氧化矽膜,而是形成30nmMo阻障膜12之成膜(film formation),再於其上形成300nm純Cu膜3。
如此製作的TFT元件樣品在假定元件製程溫度為300℃時在真空中進行30min熱處理。
另外,在上述Cu合金膜的濺鍍中,通過調整基板和靶材間的距離、成膜時腔室內的壓力、成膜時的功率強度、靶材和背板(backplate)的黏接狀態所產生的冷卻效率或接觸電阻等,可以將磷(P)在液晶膜側的組成比提高至50%左右。
【TFT作動特性】
所製作的TFT元件樣品的作動特性係按圖3所示方法測定。在源-汲極1、2間通過電源18施加一定電壓(VDS),並對閘極10通過電源15掃描施加電壓(VG)。如此在飽和閾值電壓(Vth)以上的電壓時通道部的a-Si膜8和閘極絕緣膜9的介面處即形成低電阻的通道層,從源極1到汲極2便有電流(Id)13流動。圖5所示為根據實施例1的300℃熱處理後的TFT元件的Vg-Id測定結果的示例,其為典型的TFT作動特性。此外,符號14、16及17為電流計。對本實施例進行探討,其為省略閘極10的圖案化的簡易結構,但由於一部分源-汲極間的電流通過閘極絕緣膜(SiN)9而在閘極10上有漏電流(leak current)流動,故施加達到一定程度的大電壓VDS後對漏電流部分的誤差在小範圍內進行測定。施加達到一定程度的大電壓VDS時的飽和區域中下式(1)係成立,由此在推導出的式(2)中可求出飽和遷移率(μ)。式(2)中求取飽和遷移率時係將VG-Id圖重繪成VG-√Id圖,並由該直線部分的斜率來求得。
W:SD 電極寬、L: 通道長、C: 每單位面積絕緣膜容量
飽和閾值電壓(Vth)係將VG-Id特性重繪成VG-√Id,按圖4所示延長切線而求得。S值是式(3)所表示之將Id軸取常用對數作為刻度的VG-Id圖中的Id的上升斜率的倒数,為決定Id之上升坡度的指標。對應於圖5中由虛線表示的直線的坡度的倒數。
S = dVG / d log Id ‧‧‧(3)
【TFT作動特性結果】
表2所示為TFT作動特性結果。
表2是使用Cu合金的實施例1~9和比較例1~11的TFT元件(300℃熱處理後)以及使用參考對象物的純Cu/Mo結構的TFT元件(300℃熱處理後)的TFT作動特性結果。
表2中,所謂飽和遷移率(μ)表示電流從源極流至汲極的難易度,係與對驅動液晶之透明電極充、放電的速度有關,μ愈大愈可進行高速作動。半導體的飽和遷移率表示半導體中載子的運動難易度,TFT元件中使用的飽和遷移率(μ)係被擴大至源極-a-Si通道-汲極間。因此,飽和遷移率(μ)中也受電極和a-Si的介面層的寄生電阻和電極膜的電阻的影響(有助益)。由於係以載子的前進速度(V)=μ(飽和遷移率)×E(施加電壓)表示,故飽和遷移率大時,即使施加電壓小,載子仍可快速前進。
所謂飽和閾值電壓(Vth)係為與TFT的驅動電壓相關的值,Vth愈小則驅動電壓愈小,對於耗電低的液晶面板之製造開發是可行的。S值受a-Si膜的膜質影響,可比較a-Si膜中的不純物擴散程度。S值愈小(上坡愈陡)時,向a-Si膜中的Cu原子等的擴散愈少,可評價為擴散阻障性愈優異。
表2中表示對相對於參考對象物之現有Mo阻障層的TFT特性的優良性的評價及TG材料加工性的評價,也表示整合這二者的綜合評價。就相對於參考對象物的TFT特性評價而言,飽和遷移率、飽和閾值電壓、S值中任一者與純Cu/Mo相比皆優異時為○、只要有一者差時則為×。至於TG材料加工性評價,如表1所說明,對經過鑄造、軋製加工成TG材料後未見到破裂者為○、破裂可見者為×。另外,作為綜合評價,相對於參考對象物的TFT特性評價及TG材料加工性的評價中皆為○時為「○」、只要有一個×即為「×」。
使用含有1原子%以上5原子%以下的Mn以及0.1原子%以上1.0原子%以下的P之銅合金TG的實施例1~9、與相比該實施例含Mn過多的比較例6和7、還有與所述實施例相比含P過多的比較例8和9,相對於參考對象物的TFT特性評價為○,為優良者。含Mn過多的比較例6和7由於含Mn過多,對TFT特性的不良影響並非特別顯。然,比較例6和7如表1說明般易於加工固化,TG材料加工性差。另外,Mn添加對擴散阻障層的形成有利,但作為a-Si膜中的不純物擴散程度指標的S值為0.7左右,係認為相對於Mn濃度已達飽和,添加Mn超過5原子%並無意義。含P過多的比較例8和9由於含有過多使TFT特性提高的P,因此對TFT特性的不良影響並非特別顯著。但是,按表1所述般軋製加工後可見破裂則TG加工性差,係認為含有過量析出物、TG材料的組成分佈也易呈不均勻,添加P超過1%並無意義。
不含P且Mn也不滿1原子%的比較例1、含有1原子%以上5原子%以下的Mn而不含P或僅含不滿0.1原子%的P的比較例2~5,相對於參考對象物飽和遷移率低、Vth高、TFT特性差。認為比較例1是由於Mn濃度低,無法獲得充分的擴散阻障性,又認為比較例2~5是由於P的添加為零或濃度低,無法獲得相對於TFT特性的P添加效果。
含有1原子%以上5原子%以下的Mn而僅含小於0.1原子%的P,進一步含有Mg或Mg和Al二者的比較例10和11相對於參考對象物的TFT特性評價差。亦認為Mg或Al由於氧化物生成自由能(free energy of formation)低、易氧化而使氧化膜還原,並使得擴散阻障性劣化。
因此,實施例1~9其相對於參考對象物的TFT特性評價、TG材料加工性都優異。特別是銅合金膜組成的Mn為1.9原子%以上5原子%以下的實施例4~9與實施例1~3相比S值小,因此TFT特性評價更加優異。
【氧化矽膜厚的最佳條件】
上述實施方式中,列舉的是矽氧化膜厚為1nm以下者,這是在使用本實施例的Cu-Mn-P合金膜後,探討用以獲得良好TFT特性的氧化矽膜形成條件後得到的條件。該探討中通過氧電漿照射形成矽氧化膜。改變供產生電漿之高頻電源的功率(RF功率)和氧電漿照射時間來形成各種矽氧化膜。所探討的RF功率為100、200、400W,照射時間為1、2、4min。矽氧化膜形成後,藉由橢圓偏振光譜法(spectroscopic ellipsometry)來評價矽氧化膜厚。因此,使用實施例1和8的TG材料,在所述矽氧化膜形成條件下,製作樣品No.1~9的TFT元件並評價TFT特性。探討結果係如表3所示。
氧化膜厚為1nm以下者(樣品No.1~7)與參考對象物之現有Mo阻障層相比遷移率高、特性優異,超過1nm者(樣品No. 8、9)則遷移率低且差。此等樣品的飽和閾值電壓、S值同時與參考對象物之現有Mo阻障層相比在所有條件下皆低、TFT特性均優異。氧化膜過厚則Cu-Mn-P合金和矽半導體層的導通性變得不良,其認為係作為從源極到汲極的導通性的指標的遷移率特性下降之故。氧化膜薄時則有作為a-Si膜中的不純物擴散程度的指標的S值增加且擴散阻障性下降之趨勢,係認為Cu-Mn-P合金和矽半導體層的導通性特性和最佳值產生。因此,為了獲得良好的TFT特性,矽氧化膜厚較佳為1nm以下。遷移率最佳者(樣品No.4)為RF功率200W、電漿照射時間為1min之條件,上述實施例之TFT元件製作時的氧化矽膜條件係使用該條件。
1...源極
2...汲極
3...純Cu膜
4...Cu合金膜
5...氧化矽膜
6...P摻雜n+ 型非晶矽(n+ a-Si)膜
7...保護膜
8...非晶矽(a-Si)膜
9...閘極絕緣膜(SiN)
10...閘極膜(Cr)
11...玻璃基板
12...Mo阻障膜
13...由源極經a-Si膜流向汲極之電流(Id)
14...計量流入源極之電流值之電流計
15...對閘極施加掃描電壓之電源(VG)
16...計量流入閘極之電流值之電流計
17...計量由汲極流出之電流值(Id)之電流計
18...用以對汲極施加電壓(VDS)之電源
圖1是本發明實施例液晶面板用薄膜電晶體元件之構造的示意剖面圖;
圖2是習知例之無氧化矽膜而有Mo阻障層的液晶面板用薄膜電晶體元件之構造的示意剖面圖;
圖3是表示本發明實施例及比較例中TFT元件之作動特性的評價方法的說明圖;
圖4是表示本發明實施例及比較例中TFT元件之飽和閾值電壓(Vth)的求取方法的說明圖;以及
圖5是使用實施例1之Cu合金的TFT元件(300℃熱處理後)的VG-Id特性圖。
1...源極
2...汲極
3...純Cu膜
4...Cu合金膜
5...氧化矽膜
6...P摻雜n+ 型非晶矽(n+ a-Si)膜
7...保護膜
8...非晶矽(a-Si)膜
9...閘極絕緣膜(SiN)
10...閘極
11...玻璃基板
13...電流(Id)

Claims (9)

  1. 一種矽元件的構造,為在矽半導體膜上具有P摻雜n+ 型非晶矽膜和在該P摻雜n+ 型非晶矽膜上形成的配線之矽元件的構造,其特徵為:所述配線係由在所述P摻雜n+ 型非晶矽膜的表面形成的矽氧化膜和銅合金膜組成;以及於所述銅合金膜上形成純銅膜,其中,所述銅合金膜是通過濺鍍而形成含有1原子%以上5原子%以下的Mn以及0.05原子%以上1.0原子%以下的P的銅合金的膜。
  2. 一種矽元件的構造,其為在矽半導體膜上具有P摻雜n+ 型非晶矽膜和在該P摻雜n+ 型非晶矽膜上形成的配線的矽元件之構造,其特徵為:所述配線係由在所述P摻雜n+ 型非晶矽膜的表面形成的矽氧化膜和銅合金膜組成;以及於所述銅合金膜上形成純銅膜,其中,所述銅合金膜是含有0.9原子%以上5原子%以下的Mn以及0.025原子%以上0.3原子%以下的P的銅合金膜。
  3. 如申請專利範圍第2項所述之矽元件的構造,其中所述銅合金膜是含有1.9原子%以上5原子%以下的Mn以及0.025原子%以上0.3原子%以下的P的銅合金膜。
  4. 如申請專利範圍第1項至第3項中任一項所述之矽元件的構造,其中所述矽氧化膜的膜厚為1nm以下。
  5. 如申請專利範圍第1項至第3項中任一項所述之矽元件的構造,其中所述矽元件的構造係為液晶面板用薄膜電晶體的構造。
  6. 如申請專利範圍第4項所述之矽元件的構造,其中所述矽元件的構造係為液晶面板用薄膜電晶體的構造。
  7. 一種用於申請專利範圍第1項至第6項中任一項所述之矽元件的構造之形成的濺鍍靶材,該濺鍍靶材之特徵為:作為所述濺鍍靶材的銅合金是通過鑄造法經熔融、合金化而形成,含有1原子%以上5原子%以下的Mn以及0.05原子%以上1.0原子%以下的P。
  8. 如申請專利範圍第7項所述之濺鍍靶材,其中所述銅合金是含有1 原子%以上5原子%以下的Mn以及0.1原子%以上1.0原子%以下的P的銅合金。
  9. 如申請專利範圍第7項所述之濺鍍靶材,其中所述銅合金是含有2原子%以上5原子%以下的Mn以及0.05原子%以上1.0原子%以下的P的銅合金。
TW100122916A 2010-07-07 2011-06-29 The construction of the silicon element and the sputtering target used for the formation of the silicon element TWI482210B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010155167 2010-07-07
JP2010274852A JP5638369B2 (ja) 2010-07-07 2010-12-09 シリコンデバイス構造、及びその形成に用いるスパッタリングターゲット材

Publications (2)

Publication Number Publication Date
TW201205651A TW201205651A (en) 2012-02-01
TWI482210B true TWI482210B (zh) 2015-04-21

Family

ID=45428264

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100122916A TWI482210B (zh) 2010-07-07 2011-06-29 The construction of the silicon element and the sputtering target used for the formation of the silicon element

Country Status (5)

Country Link
US (2) US8410581B2 (zh)
JP (1) JP5638369B2 (zh)
KR (1) KR101289611B1 (zh)
CN (1) CN102315276B (zh)
TW (1) TWI482210B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5638369B2 (ja) * 2010-07-07 2014-12-10 株式会社Shカッパープロダクツ シリコンデバイス構造、及びその形成に用いるスパッタリングターゲット材
JP5912046B2 (ja) * 2012-01-26 2016-04-27 株式会社Shカッパープロダクツ 薄膜トランジスタ、その製造方法および該薄膜トランジスタを用いた表示装置
US20180173127A1 (en) * 2016-08-03 2018-06-21 Xerox Corporation Toner compositions with white colorants and processes of making thereof
US20180157187A1 (en) * 2016-08-03 2018-06-07 Xerox Corporation Toner compositions with white colorants and processes of making thereof
US10760156B2 (en) 2017-10-13 2020-09-01 Honeywell International Inc. Copper manganese sputtering target
US11035036B2 (en) 2018-02-01 2021-06-15 Honeywell International Inc. Method of forming copper alloy sputtering targets with refined shape and microstructure
CN109888020A (zh) * 2019-02-21 2019-06-14 深圳市华星光电技术有限公司 薄膜晶体管及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007017926A (ja) * 2005-06-07 2007-01-25 Kobe Steel Ltd 表示デバイス
US20100045887A1 (en) * 2008-08-19 2010-02-25 Tohoku University Liquid crystal display device
JP2010103331A (ja) * 2008-10-24 2010-05-06 Mitsubishi Materials Corp 薄膜トランジスター用配線膜形成用スパッタリングターゲット

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6878250B1 (en) * 1999-12-16 2005-04-12 Honeywell International Inc. Sputtering targets formed from cast materials
US8372745B2 (en) * 2006-02-28 2013-02-12 Advanced Interconnect Materials, Llc Semiconductor device, its manufacturing method, and sputtering target material for use in the method
JP2008112989A (ja) 2006-10-05 2008-05-15 Ulvac Japan Ltd ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法
JP2009004518A (ja) * 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
JP2010098195A (ja) * 2008-10-17 2010-04-30 Hitachi Cable Ltd 配線構造及び配線構造の製造方法
JP5638369B2 (ja) * 2010-07-07 2014-12-10 株式会社Shカッパープロダクツ シリコンデバイス構造、及びその形成に用いるスパッタリングターゲット材

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007017926A (ja) * 2005-06-07 2007-01-25 Kobe Steel Ltd 表示デバイス
US20100045887A1 (en) * 2008-08-19 2010-02-25 Tohoku University Liquid crystal display device
JP2010103331A (ja) * 2008-10-24 2010-05-06 Mitsubishi Materials Corp 薄膜トランジスター用配線膜形成用スパッタリングターゲット

Also Published As

Publication number Publication date
CN102315276A (zh) 2012-01-11
US20120007077A1 (en) 2012-01-12
JP5638369B2 (ja) 2014-12-10
TW201205651A (en) 2012-02-01
CN102315276B (zh) 2014-05-21
KR20120004914A (ko) 2012-01-13
KR101289611B1 (ko) 2013-07-24
US20130126345A1 (en) 2013-05-23
JP2012033849A (ja) 2012-02-16
US8410581B2 (en) 2013-04-02

Similar Documents

Publication Publication Date Title
TWI482210B (zh) The construction of the silicon element and the sputtering target used for the formation of the silicon element
TWI249070B (en) Electronic device, method of manufacture of the same, and sputtering target
TWI394850B (zh) A display device using a Cu alloy film and a Cu alloy sputtering target
TWI606592B (zh) 半導體裝置的製造方法
JP6134230B2 (ja) 薄膜トランジスタおよび表示装置
TWI432589B (zh) Aluminum alloy film for display device
CN103765596A (zh) 薄膜晶体管
WO2008102651A1 (en) Amorphous insulator film and thin-film transistor
CN108550625A (zh) 一种薄膜晶体管及其制作方法
JP2013253309A (ja) Cu−Mn合金スパッタリングターゲット材、それを用いた半導体素子の積層配線及び積層配線の製造方法
KR20120089835A (ko) 스퍼터링 타겟, 반도체 장치 및 반도체 장치의 제조 방법
JP4469913B2 (ja) 薄膜トランジスタ基板および表示デバイス
TWI469357B (zh) Thin film transistor substrate and display device
CN207517697U (zh) 一种高性能薄膜晶体管
KR20120134137A (ko) 배선 구조, 표시 장치 및 반도체 장치
Koike et al. P‐33: Cu‐Mn Electrodes for a‐Si TFT and Its Electrical Characteristics
JP2008010844A (ja) 薄膜トランジスタ基板および表示デバイス
JP6637783B2 (ja) 薄膜トランジスタ
JP2015082575A (ja) バックチャネル型薄膜トランジスタおよび表示装置
JP2011035152A (ja) 薄膜トランジスタ基板および表示デバイス
JP2012060015A (ja) 電子デバイス配線用Cu合金スパッタリングターゲット材、及び素子構造
JP2011091365A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
Ning et al. Study on Cu-Cr-Zr Alloy Based High Performance Copper Interconnects Technology for Next Generation Flexible Display
JP2010263033A (ja) 接合電極構造およびその製造方法ならびにターゲット材