JP2015505791A - シリコンナノ粒子インクを内蔵する構造体、ナノ粒子シリコン堆積物から形成される高密度化シリコン材料、及び相応する方法 - Google Patents

シリコンナノ粒子インクを内蔵する構造体、ナノ粒子シリコン堆積物から形成される高密度化シリコン材料、及び相応する方法 Download PDF

Info

Publication number
JP2015505791A
JP2015505791A JP2014539982A JP2014539982A JP2015505791A JP 2015505791 A JP2015505791 A JP 2015505791A JP 2014539982 A JP2014539982 A JP 2014539982A JP 2014539982 A JP2014539982 A JP 2014539982A JP 2015505791 A JP2015505791 A JP 2015505791A
Authority
JP
Japan
Prior art keywords
silicon
substrate
doped
dopant
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014539982A
Other languages
English (en)
Inventor
クオチュン リュー
クオチュン リュー
チルボル シブクマー
チルボル シブクマー
ウェイドン リ
ウェイドン リ
スリニバサン ウマ
スリニバサン ウマ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanogram Corp
Original Assignee
Nanogram Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanogram Corp filed Critical Nanogram Corp
Publication of JP2015505791A publication Critical patent/JP2015505791A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02601—Nanoparticles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2225—Diffusion sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035209—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures
    • H01L31/035218—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures the quantum structure being quantum dots
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Photovoltaic Devices (AREA)
  • Silicon Compounds (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)

Abstract

シリコンナノ粒子は望ましい材料を形成するためのベースを提供する。具体的には、非晶質シリコンマトリックス内に埋め込まれたシリコンナノ粒子を含む薄い層として複合体が形成されている。これらの層は比較的低い温度で形成することができる。複合材料は、非ロッド形状の結晶を有するナノ結晶材料を形成するように加熱することができる。ナノ結晶材料は望ましい導電性を有することができ、材料は高ドーパント・レベルで形成することができる。また、インクの形で堆積されたシリコンナノ粒子から、ナノ結晶シリコンペレットを形成することができる。ここでペレットはバルク・シリコンよりも密度が低いものの、比較的高密度であり得る。ペレットは、シリコンナノ粒子層に圧力及び熱を加えることによって形成することができる。

Description

本発明は、必要に応じてドーパント元素を有するナノ粒子元素シリコンインクで形成された高密度化構造体に関する。本発明はまた、非晶質シリコンマトリックス内部の結晶シリコンナノ粒子に関する。本発明はさらに高密度化を実施する方法、並びに、高密度化構造体を装置内の構成部分として使用することに関する。
シリコンは、商業用途のためによく使用される半導体材料であり、商業的電子装置及びソーラーセルの大部分はシリコンを基材としている。大抵の消費者用電子装置はシリコンベースの回路を含み、フラットパネル・ディスプレイはディスプレイを駆動するために大面積回路を含み得る。いくつかのシリコン系ソーラーセル・デザインを使用することができ、大抵の商業的ソーラーセルはシリコンを基材としている。機能デバイスの形成は一般に、電気特性及び導電性を制御するためにシリコンをドープすることを伴う。
光起電力セルは、世界的規模でますます使用されるようになりつつある重要な代替エネルギー源である。一般に、光起電力セルは、半導体材料内部に電子−正孔対を形成するために光を吸収することによって動作する。光起電力セル内部の対向ドープされた領域はダイオード接合を可能にする。ダイオード接合の結果、電圧差が生じ、この電圧差を用いることによって光電流を駆動することができる。光電流は外部回路内で有用な仕事を行うために利用することができる。
一般に１ミリメートル以上のオーダーの大型結晶子径を有する単結晶又は多結晶シリコンであり得る結晶シリコンに基づくソーラーセルは、設計に関する特定の検討事項をもたらす。結晶シリコン層を有するソーラーセルの場合、局在化されたドープされた接点を使用することにより、光電流の収集を助けることができる。この場合、電流コレクタがドープされた接点と電気的に接触することによって、ソーラーセルを外部回路と接続することができる。対向ドーパント・タイプを有するドープされた接点はソーラーセルの前側及び後ろ側に配置することができる。別の設計では、ソーラーセルのドープされたシリコン接点の全てをセルの後ろ側に配置することによって、バック接点ソーラーセルを形成する。バック接点ソーラーセルの場合、前側の受光面は、電流コレクタを有さないことが可能である。結晶シリコンよりも光吸収率が高い非晶質シリコン及び／又は微結晶シリコンで薄膜ソーラーセルを形成することもできる。薄膜ソーラーセルは一般に、異なるドーパントを有する交互のシリコン層を有する。
電子装置用途の場合、要求のあまり高くない用途のために、代わりの低コスト処理手段を有することが望ましい。例えば大面積ディスプレイ用途の場合、しかるべき構成部分、例えばトランジスタ構成部分には中程度の解像度で十分なことがある。したがって、薄膜トランジスタは、単結晶シリコンウエハー上の構造体のコンベンショナルな処理に取って代わるものを提供することができる。
第１の態様において、本発明は、表面を有する基体と、該表面の少なくとも一部の上に在る平均厚約５μｍ以下の複合体被膜とを含む構造体であって、該複合体被膜は、平均一次粒径が約１００ｎｍ以下の結晶シリコンナノ粒子と、該結晶シリコン粒子の周りの非晶質シリコンマトリックスとを含む、構造体に関する。
更なる態様において、本発明は、表面を有する基体と、ボイド容積が約５％以下であり平均厚が約１０μｍ以下である元素シリコンナノ結晶被膜とを含むに関する。平均結晶子直径はＴＥＭ分析によって割り出して約１００ｎｍ以下であってよい。そして結晶子の少なくとも９０％は、主軸に沿った最長長さを主軸に沿った最短長さで割り算した比が３倍以下であってよい。
追加の態様において、本発明は、表面を有する基体と、該表面の約７５パーセント以下を被覆する、平均厚約１０μｍ以下のパターニングされたナノ結晶ドープされた元素シリコン被膜と、該表面の残りの部分を事実上被覆する固有元素シリコン被膜とを含む構造体であって、該ドープされたナノ結晶元素シリコン被膜の平均被膜ドーパント濃度は、１立方センチメートル当たり少なくとも約１×１０19原子である、構造体に関する。
他の態様において、本発明は、結晶元素シリコン基体と、該基体の表面の少なくとも一部の上に位置する被膜とを含むシリコン構造体であって、該被膜は、平均厚が約１０μｍ以下であり平均ドーパント濃度が少なくとも約５×１０19原子／ｃｍ3であるドープされたナノ結晶シリコンを含み、ドーパント・プロフィールが、ドーパント濃度が少なくとも約１×１０19原子／ｃｍ3の該被膜の個所で該表面に対する法線に沿って、少なくとも約０．５μｍの深さまで、該被膜から該シリコン基体内に延びている、シリコン構造体に関する。
いくつかの態様において、本発明は、密度が約１ｇ／ｃｍ3〜約２．１ｇ／ｃｍ3であり、ＸＲＤに基づく結晶子径が約２０ｎｍ〜約２００ｎｍである元素シリコンを含むシリコン構造体に関する。
さらに本発明は、基体上にシリコン被膜を適用する方法であって、該方法は、平均一次粒径が約２００ｎｍ以下の結晶シリコンナノ粒子の粒子被膜上に、そして該粒子被膜内へ、非晶質シリコンマトリックスを堆積することにより、結晶シリコンナノ粒子が非晶質マトリックス内に埋め込まれた複合体を形成することを含む、一般に、該粒子被膜の平均厚は約５μｍ以下である。
さらに、基体表面の少なくとも一部上のシリコンナノ粒子インク堆積物を高密度化する方法であって、該方法は、該堆積されたシリコンナノ粒子に機械的圧力を加え、そして加圧と同時に且つ／又は加圧に続いて、該堆積されたシリコンナノ粒子を約１２００℃以下の温度に加熱することにより、該粒子を焼結して高密度化層にすることを含む、基体表面の少なくとも一部上のシリコンナノ粒子インク堆積物を高密度化する方法に関する。
図１は、結晶シリコンナノ粒子が非晶質シリコンのマトリックス内に埋め込まれた複合体のためのアニール・プロセスであって、複合体をアニールすることによってナノ結晶材料を形成するプロセスを示す概略図であり、複合体が左パネルに、ナノ結晶材料が右パネルに示されている。 図２は、シリコン複合体で被覆された基体に対するアニール工程を実施するための炉を示す概略図である。 被覆されたウエハーの急速熱アニールを示す概略図である。 図４は、前面及び後面の両方に沿ってドープされた接点を有する光起電力セルであって、格子に沿った電流コレクタが示されている光起電力セルの正面図である。 図５は、図４の光起電力セルを５−５線に沿って示す側断面図である。 図６は、対向極性のバック接点を有する光起電力セルを、セルの視界を遮る後面シーリング材料を有さない状態で示す背面図である。 図７は、図６の光起電力セルを７−７線に沿って示す側断面図である。 図８は、２つの光起電力エレメントを含む薄膜ソーラーセルの態様を概略的に示す断面図である。 図９は、シリコン複合体で被覆されたウエハーであって、シリコン複合体が非晶質シリコンマトリックス内に埋め込まれた結晶シリコンナノ粒子を含む、ウエハーの断面を示すＳＥＭ画像の組み合わせである。複合体層は、ドープされていない非晶質シリコンマトリックス内に埋め込まれた固有（左上パネル）、ｎ＋＋ドープされた（右上パネル）、ｐ＋ドープされた（左下パネル）、又はｎ＋ドープされた（右下パネル）シリコン粒子を含む。 図１０は、非晶質シリコンマトリックス内に埋め込まれた結晶シリコンナノ粒子を含む複合体層、及び複合体層をアニールすることによって形成されたナノ結晶シリコン層の振動ラマンスペクトルを含むグラフである。 図１１は、結晶シリコンウエハー上にナノ結晶シリコン層とエピタキシャル層とを含む構造体の断面を示す高解像度ＴＥＭ画像である。ナノ結晶シリコン層とエピタキシャル層は、非晶質シリコンマトリックス内に埋め込まれた結晶シリコンナノ粒子を含むシリコン複合体をアニールすることによって形成された。 図１２は、図１１に示された構造体の断面をより高い倍率で撮影した高解像度ＴＥＭ画像である。 図１３は、図１２に示された構造体のナノ結晶シリコン層（左パネル）及びエピタキシャル層（右パネル）の高解像度ＴＥＭ画像の組み合わせである。 図１４Ａは、図１２に示された構造体のナノ結晶シリコン層（上パネル）、エピタキシャル層（中央パネル）、及びウエハー基体（下パネル）から得られるＳＡＥＤパターンの組み合わせである。 図１４Ｂは、ナノ結晶層から得られたＧＩ ＸＲＤディフラクトグラム・データのプロット、及びＧＩ ＸＲＤディフラクトグラム・データとの適合を示すグラフである。 図１５は、結晶シリコンウエハー基体上にナノ結晶層を含む構造体であって、ナノ結晶層が、非晶質シリコンマトリックス内に埋め込まれた平均一次粒径２０ｎｍのｎ＋＋ドープされたシリコン粒子を含むシリコン複合体から形成されている、構造体の断面のＳＥＭ画像である。複合体は、厚さ０．２５μｍのスピンオン層から形成された。 図１６Ａは、基体上にナノ結晶層を含む構造体に対応するドーパント・プロフィールであって、ナノ結晶層が、基体上に複合体層を含む対応構造体上に９５０℃（実線）又は１０５０℃（破線）でドーパントをドライブインすることによって形成されている、ドーパント・プロフィールを含むグラフである。複合体層は、平均一次粒径２０ｎｍのｎ＋＋ドープされたシリコン粒子を含んだ。 図１６Ｂは、基体上にナノ結晶層を含む構造体に対応するドーパント・プロフィールであって、ナノ結晶層が、基体上に複合体層を含む対応構造体上にドーパントをドライブインすることによって形成されている、ドーパント・プロフィールを含むグラフである。複合体層は、厚さ０．５μｍ（実線）又は１．０μｍ（破線）のスピンオンインク層から形成された。 図１７Ａは、図１１に示された構造体の断面を示すＳＥＭ画像である。 図１７Ｂは、図１７Ａに示された構造体の断面をより高い倍率で撮影したＳＥＭ画像である。 図１８Ａは、図１７Ａに示された構造体の断面を同じ倍率で、しかしステインエッチング後に撮影したＳＥＭ画像である。 図１８Ｂは、図１７Ｂに示された構造体の断面を同じ倍率で、しかしステインエッチング後に撮影したＳＥＭ画像である。 図１９Ａは、結晶シリコンウエハー基体上にナノ結晶シリコン層を含む構造体であって、ナノ結晶層が、非晶質シリコンマトリックス内に埋め込まれた平均一次粒径２０ｎｍのｎ＋＋ドープされたシリコン粒子を含む対応構造体上に１０５０℃でドーパントをドライブインすることによって形成されている、構造体の断面を示すＳＥＭ画像である。 図１９Ｂは、図１９Ａに示された構造体の断面をより高い倍率で撮影したＳＥＭ画像である。 図２０Ａは、図１９Ａに示された構造体の断面をより低い倍率で、そしてステインエッチング後に撮影したＳＥＭ画像である。 図２０Ｂは、図１９Ｂに示された構造体の断面を同じ倍率で、しかしステインエッチング後に撮影したＳＥＭ画像である。 図２１Ａは、非晶質シリコンマトリックス内に埋め込まれた平均一次粒径７ｎｍのシリコンナノ粒子を含むシリコン複合体を含む構造体に対応するドーパント・プロフィールの、ドーパントドライブイン（drive-in）の前（破線）及び後（実線）の状態を含むグラフである。 図２１Ｂは、図２１Ａに示されたドライブイン後に形成されたナノ結晶層に相当する構造体の断面を示すＳＥＭ画像である。 図２２は、目標平均厚０．２５μｍの多孔質ナノ粒子層から形成されているナノ結晶層を基体上に含む構造体の断面を示すＳＥＭ画像である。 図２３は、図２２に示された構造体の断面を、より高い倍率で撮影したＳＥＭ画像である。 図２４は、結晶シリコンウエハー上にナノ結晶シリコン層を含む構造体の断面を、異なる倍率で撮影したＳＥＭ画像の組み合わせである。ナノ結晶層は、平均一次粒径２０ｎｍ及び平均厚１μｍのシリコンナノ粒子を含む相応の複合体層上にドーパントをドライブインすることによって形成された。 図２５は、結晶シリコンウエハー上にナノ結晶シリコン層を含む構造体の断面を示すＳＥＭ画像の組み合わせである。ナノ結晶層は、平均一次粒径７ｎｍ及び平均厚０．５μｍのシリコンナノ粒子を含む相応の複合体層上にドーパントをドライブインすることによって形成された。 図２６Ａは、シリコンウエハー基体上に２つのバスバー及びマルチ・フィンガーを有するプリント・パターンを含む構造体であって、パターンがシリコンナノ粒子を含むペーストでスクリーン印刷されている構造体の写真画像である。 図２６Ｂは、図２７Ａに示された構造体の断面を示すＳＥＭ画像である。 図２７は、図２６Ｂに示された断面の一部を、より高い倍率で撮影したＳＥＭ画像である。 図２８Ａは、図２７に示された構造体の断面を、ステインエッチング後に撮影したＳＥＭ画像である。 図２８Ｂは、図２８Ａに示された構造体の断面を、より低い倍率で撮影したＳＥＭ画像である。 図２９は、型内の代表的なナノ結晶シリコンペレットを、炉処理後に撮影した写真画像である。ペレットは、結晶シリコンナノ粒子粉末を型内で加圧し、そして加圧された構造体を熱処理することによって形成された。 図３０は、型内で加圧され熱処理された平均一次粒径２０ｎｍのｎ＋＋ドープされた結晶シリコン粒子を含む粉末から形成されたナノ結晶シリコンペレットの断面を示す高解像度ＴＥＭ画像である。 図３１は、図３０に示されたナノ結晶シリコンペレットから得られるＥＤパターンである。 図３２は、型内で加圧され熱処理された平均一次粒径２０ｎｍのｎ＋＋ドープされた結晶シリコン粒子を含む粉末から形成されたナノ結晶シリコンペレットから得られるＤＦＩ画像の組み合わせである。 図３３は、型内で加圧され熱処理された平均一次粒径２０ｎｍのｎ＋＋ドープされた結晶シリコン粒子を含む粉末から形成されたナノ結晶シリコンペレットにおけるＤＦＩ分析によって得られる結晶子径分布のプロットである。 図３４は、結晶シリコンウエハー断片を含むナノ結晶シリコンペレットの断面を示すＳＥＭ画像である。ナノ結晶シリコンペレットは、平均一次粒径２０ｎｍのｎ＋＋ドープされた結晶シリコン粒子を含む粉末内に埋め込まれたシリコンウエハー断片を型内で加圧し、そして加圧された構造体を熱処理することによって形成された。 図３５は、図３４に示されたナノ結晶シリコンペレットの断面を、より高い倍率で撮影したＳＥＭ画像である。 図３６は、型内で加圧され熱処理された平均一次粒径２０ｎｍのｎ＋＋ドープされた結晶シリコン粒子を含む粉末から形成されたナノ結晶シリコンペレットの断面を示すＳＥＭ画像である。 図３７は、図３６に示されたナノ結晶シリコンペレットの断面を、より高い倍率で撮影したＳＥＭ画像である。 図３８は、図３７に示されたナノ結晶シリコンペレットの断面を、より高い倍率で撮影したＳＥＭ画像である。 図３９は、型内で加圧され熱処理された平均一次粒径７ｎｍのｎ＋＋ドープされた結晶シリコン粒子を含む粉末から形成されたナノ結晶シリコンペレットの断面を示すＳＥＭ画像である。 図４０は、図３９に示されたナノ結晶シリコンペレットの断面を、より高い倍率で撮影したＳＥＭ画像である。 図４１は、図４０に示されたナノ結晶シリコンペレットの断面を、より高い倍率で撮影したＳＥＭ画像である。 図４２は、図４１に示されたナノ結晶シリコンペレットの断面を、より高い倍率で撮影したＳＥＭ画像である。 図４３は、それぞれが結晶シリコン基体上にアニールされたナノ結晶層を含む２つの構造体におけるＧＩ ＸＲＤ分析から得られるディフラクトグラムのプロットを示すグラフである。アニールされたナノ結晶層は、非晶質シリコンマトリックス内に埋め込まれた７ｎｍのｎ＋＋シリコンナノ粒子を含む複合体層上にドーパントをドライブインすることによって形成された。 図４４は、図４３に示されたディフラクトグラムのうちの１つに相当する構造体の断面を示す高解像度ＴＥＭ画像である。 図４５は、図４４に示された構造体の断面の異なる部分を示す高解像度ＴＥＭ画像である。 図４６は、図４４に示された構造体のアニールされたナノ結晶層部分を示す高解像度ＴＥＭ画像である。 図４７は、図４４に示された構造体の基体部分を示す高解像度ＴＥＭ画像である。
高品質シリコンナノ粒子インク、特に高濃度ドープされたインクは、堆積すること、そして堆積されたままの状態の粒子を圧密化することを介して有用なシリコン構造体を形成する機会をもたらす。具体的には、いくつかの態様において、インクで形成されたシリコンナノ粒子堆積物の存在において非晶質シリコンマトリックスを堆積することによって、比較的高密度の複合材料を形成する。この複合材料は複合体として使用するか又はさらに処理することができる。具体的には化学蒸着法（ＣＶＤ）を用いてシリコンナノ粒子を取り囲むマトリックスとして非晶質元素シリコンを堆積し、これにより複合材料を形成する。いくつかの態様では、結果として生じる複合体は、堆積されたままの状態で、例えば薄膜ソーラーセルの層として有用である場合がある。また、複合体を熱処理することによって、ナノ結晶層を形成することができる。複合材料はドープされる場合には、下側のシリコン基体内にドーパントをドライブインするために使用し、これにより所望のドーパント・プロフィールとの接合界面を形成することができる。同様に、複合材料をアニールすることによって、基体内へのドーパントドライブインをほとんど又は全く伴わずに、半導体材料又は他の材料になり得るナノ結晶層を形成することもできる。他の態様では、インクに由来する粒子の粉末堆積物を加熱工程前及び／又は加熱工程中に物理的に圧縮することによって、粒子を溶融することなしに大幅な高密度化及び焼結を行うのを容易にする。その結果として生じる高密度化構造体は、低多孔率レベルに相当する密度を有するナノ結晶構造体であり得るものの、その密度は、完全高密度化された元素シリコンの密度よりも多少低い。いくつかの用途のために、ナノ粒子堆積物、シリコンナノ粒子と非晶質シリコンマトリックスとの複合体、並びにシリコンの高密度化形態はパターニングすることができる。圧密化されたシリコン構造体は、例えば単結晶シリコン基体上のソーラーセル接合接点、薄膜ソーラーセルの構成部分及び／又は電子構成部分、例えば薄膜トランジスタの形成に有用であり得る。
高品質シリコンインクを堆積できることに基づいて、望ましい複合体及びその他のシリコン構造体についてここに説明する。この高品質シリコンインクは均一な粒子堆積物を形成するように堆積することができ、均一な粒子堆積物は引き続き、望ましい構造体にするように加工されることができる。インクのナノ粒子は原則的には装置構成部分の直接的な形成のために使用することができる一方、いくつかの用途では、より高い導電率を呈し、且つ／又は所望の機械的完全度をもたらす構造体を形成するために、初期シリコンナノ粒子を高密度化することが望ましい。ナノ粒子は、堆積されたナノ粒子を凝固させるために溶融することができる一方、多くの用途では、粒子を溶融するために構造体を高い温度まで加熱しないことが望ましい。本明細書中に記載したように、エネルギー消費量が低減されるように、シリコン融点を十分に下回る温度で高密度化を実施することができ、そしてシリコン融点に近い温度に耐えられない基体上で加工を行うことができる。粒子を溶融すると単結晶、又は少なくとも極めて大きい結晶子径をもたらすことができる一方、多くの用途では、低い温度で形成されたナノ結晶構造体又は埋め込み型ナノ結晶構造体は、十分な導電率及びその他の好適な特性を提供することができる。
ナノ粒子インクは、必要に応じてドーパントを有する、完全層又はパターン層／構造体を形成するための好都合に供給可能な元素シリコン源を提供する。ドーパントは極めて高い濃度でナノ粒子中に存在することが可能である。高レベルのドーパントを有するナノ粒子を形成し得ることにより、局在的な位置に所望の高レベルのドーパントを有する構造体を形成することが可能になる。インクは粒子からのドーパントの移動を伴うドーパント源として使用することができる一方、多くの用途では、堆積された粒子を機械的に安定化するのに十分な程度に、ドーパントの有無にかかわらずナノ粒子を高密度化すること、及び／又は、ナノ粒子から形成された構造体全体にわたって適宜の導電率を提供するのに十分な程度に粒子を高密度化することが望ましい場合がある。
シリコンインクは、好適な堆積プロセスにおいて使用され得るシリコンナノ粒子の分散体である。一般に、あらゆる好適な高品質シリコンナノ粒子インク源を使用することができる。高品質インクを形成するのに適した高均一であり且つ高濃度ドープされたシリコンナノ粒子を形成することができる。例えば、レーザー熱分解を用いて、又はプラズマ合成アプローチによって、ドープされたシリコンナノ粒子を形成することができる。シリコンナノ粒子を合成するためにラジオ周波数プラズマ装置を使用することが、“Concentric Flow-Through Plasma Reactor and Methods Therefore”と題するLi他による米国特許出願公開第２００９／００１４４２３号明細書に記載されている（参照することによって本明細書中に組み込まれる）。シリコンインクを形成するための望ましい高濃度ドープされたシリコン粒子源としてレーザー熱分解が開発されている。シリコン粒子は、ナノスケール平均粒径、例えば１００ナノメートル未満の平均粒径で合成することができる。
レーザー熱分解は、望ましい特徴を有する高均一なシリコン粒子を形成するように設計することができる反応を引き起こすために、強力な光ビームを使用する。粒子は反応物質ノズルで始まり収集システムで終わる流れ中で合成される。ドーパント・レベルは、反応物質流中のドーパント前駆体を使用して調節することができる。粒径は、合成条件を相応に調節することによって調節することができる。高品質インクを形成する際には、平均一次粒径が約１００ｎｍ以下のナノ粒子を合成することが一般に望ましい。レーザー熱分解を用いて、必要に応じて所望ドーパント・レベルを有する、極めて均一且つ純粋な粒子を形成することができる。均一なナノ粒子は比較的高濃度のインク中に良分散することができ、そしてインクの特性は、選択された供給プロセスに適するように制御することができる。
レーザー熱分解プロセスにおいて、ドーパント元素を生成物粒子内に組み込むために、ドーパント元素を好適な前駆体組成物として、シリコン前駆体とともに反応物質流中に供給することができる。一般に、反応物質流は蒸気前駆体及び／又はエアロゾル前駆体を含むことができるが、シリコン材料のためには高純度のガス状前駆体が有用であり得る。レーザー熱分解を用いて、広範囲の選択されたドーパント又はドーパントの組み合わせを有するドープされたシリコン粒子を形成することができる。具体的には、数原子パーセントのドーパント・レベルに達することができる。高ドーパント・レベルに達し得ることにより、ドーパントが半導体材料に転移される用途にとって特に望ましい、又はこのような高ドーパント・レベルを有するデバイスを形成するのに特に望ましい相応のインクが形成される。高ドーパント・レベルは、平均粒径、低不純物レベルを制御するとともに、そして良好な均一性を有する分散可能な粒子を得るとともに達成することができる。半導体基体をドープする際に、望ましいドーパントは例えばＢ，Ｐ，Ａｌ，Ｇａ，Ａｓ，Ｓｂ及びこれらの組み合わせを含む。種々の材料を形成するためのレーザー熱分解の一般的な利用は、“Nanoparticle Production and Corresponding Structures”と題するBi他による米国特許第７，３８４，６８０号明細書（参照することによって本明細書中に組み込まれる）に記載されている。高濃度ドープされたシリコンナノ粒子の合成は、さらに“Silicon/Germanium Nanoparticle Inks, Laser Pyrolysis Reactors for the Synthesis of Nanoparticles and Associated Methods”と題するChiruvolu他による米国特許出願第１３／０７０，２８６号明細書、現在は米国特許出願公開第２０１１／０３１８９０５号明細書（参照することによって本明細書中に組み込まれる）に記載されている。
シリコンナノ粒子インクは一般に、基体表面を被覆する被覆アプローチ、又は表面に沿ってインクをパターニングする印刷アプローチを用いて堆積することができる。好適な被覆技術は例えばスピン被覆、スプレー被覆、ナイフエッジ被覆、又は押し出しなどを含む。ナノ粒子がドープされている場合、インク及び結果として生じるドープ領域の効率的なパターニングのために、印刷技術が特に望ましい。インクの特性を制御する能力が高められることに起因して、シリコンナノ粒子は高速で、しかも比較的高い解像度で印刷することができる。いくつかの態様において、好適な印刷技術は例えば、インクジェット印刷、スクリーン印刷、グラビア印刷、又はその他の好適な印刷プロセスを含むことができる。インクは、溶媒の選択、濃度、添加剤、及び／又は他の組成物又は処理パラメータに基づいて選択された堆積アプローチによって堆積するように調製することができる。印刷プロセスを用いると、種々異なるドーパントを有するドープされたナノ粒子を、基体表面に沿った異なる場所に選択的に配置することができる。同様に、基体に沿ったドープされたナノ粒子の配置は、隣接基体内へドライブインすることができるドーパントを提供し得るドーパント源を提供することができる。従って例えば、所望のドープされた接点パターンをソーラーセル構成部分のために形成することができ、そしてトランジスタのためのパターニングされた構成部分を形成することもできる。
適切な機能性を導入するために、堆積されるシリコンナノ粒子のパターニングを用いることができる。シリコンインクは、所望のパターンを形成するための種々の印刷アプローチに適している。いくつかの態様の場合、これらのパターンは基体表面積の約７５％以下を被覆する。印刷パターンはドープされたシリコンを含むことができ、またドーパントのタイプ及び／又は濃度はナノ粒子堆積物全体にわたって均一であってもなくてもよい。具体的には、いくつかの態様の場合、ｎ型ドーパントはいくつかの個所に堆積することができ、そしてｐ型ドーパントの他の個所に堆積することができる。本明細書中に記載された技術を用いて、パターニングされたナノ粒子堆積物は、堆積されたシリコンナノ粒子のパターンで高密度化することができる。高密度化の後、シリコン構造体は、結果として形成される装置内に好適な構成部分として組み込むことができる。
ナノ粒子は同じ化学組成物のバルク材料よりも低い温度で溶融することができる。にもかかわらず、数粒子分の深さよりも大きい厚さを有する層の場合、堆積されたままの状態のナノ粒子は、バルク溶融温度よりも著しく低い温度で多少融合することがあるが、しかし堆積されたままの状態のナノ粒子構造体は一般にこのような温度で大幅に高密度化することはない。従って、いくつかの高密度化ドメインが観察されることはあるものの、堆積されたままの状態のシリコンナノ粒子層は概ね、約１２００℃以下の温度では、ほとんど孔を有さない、厚さが少なくとも約２５ｎｍのオーダーの構造体になるように高密度化することはない。堆積・乾燥後のナノ粒子インクは一般に、インクが比較的濃縮されている場合でも、さほど高密度ではない。本明細書中に記載されているように、シリコンナノ粒子堆積物の高密度化のために２つの効果的なアプローチについて説明する。ナノ結晶シリコン堆積物を高密度化するためのこれらの処置は、堆積物の性質及び所望の最終構造体に基づいて選択することができる。
加熱工程の実施前及び／又は実施中にシリコンナノ粒子堆積を高密度化するために機械的に加圧することにより、シリコン溶融温度を十分に下回る焼結温度をシリコンナノ粒子に施したときに高密度化を著しく増強し得ることが発見されている。シリコン構造体が完全高密度化されることはないかもしれないが、結果として生じる材料の可視多孔率レベルを低くすることができる。一般に、材料は約１ｇ／ｃｍ3〜約２．１ｇ／ｃｍ3の密度で形成することができる。一般に、結果として生じる材料は、Ｘ線結晶分析によって割り出した結晶子径が約２０ｎｍ〜約２００ｎｍである結晶材料である。従って、比較的高密度なシリコン層を、広範な厚さにわたる堆積シリコンインクから形成することができる。具体的には、高密度化ナノ結晶材料の厚さは約１００ｎｍ〜２ミリメートルであってよい。力を加えることに基づくシリコンインクの高密度化のために、基体は、堆積されたままの状態のシリコンインクを高密度化するために力を加えることによって基体が損傷される見込みが少ないように、選択することができる。高密度化アプローチを用いてより厚い層を形成することができるため、比較的広範な構造体を形成することができる。例えばシリコンフォイルを粉末から形成することができる。このことは例えば、圧力及び熱を加え、次いで選択された厚さのフォイルを形成し得る可動構造体上、例えば加熱されたローラ上などに、シリコンナノ粒子堆積物を引き渡すことによって実現される。一般に、加圧中又は加圧後のシリコン構造体の圧密化は概ね、１２００℃以下の温度で行われる。対照的に、堆積されたままの状態のナノ結晶シリコンの孔を埋めるために非晶質シリコンを堆積することに基づく本明細書中に記載されたアプローチは、力が基体に加えられないため、広範な基体上に形成された被膜に適用可能である。
別の又は追加の態様において、堆積されたままの状態のインク薄層上又は薄層内部に化学蒸着、例えば低圧化学蒸着(ＬＰＣＶＤ：low pressure chemical vapor deposition）を用いて非晶質元素シリコンを堆積することによって、非晶質シリコンマトリックス内に埋め込まれたナノ結晶シリコン粒子の複合体を形成し得ることが発見されている。シリコンナノ粒子をパターニングするか否かにかかわらず、非晶質シリコン堆積物は基体表面全体にわたって配置することができる。シリコンナノ粒子がパターニングされる場合にはパターニングされた複合体の間に非晶質シリコン層を有する複合構造体に更なる加工を施すことにより、パターン内部の異なる個所に異なる特性を有する最終パターニング加工された材料を形成することができる。蒸着によって堆積される非晶質シリコン材料はドープされてもされなくてもよく、シリコンナノ粒子堆積物もドープされてもされなくてもよい。また、堆積プロセスの終了時に複合体の頂面上に非晶質シリコン層を配置することもできる。堆積されたままのシリコンナノ粒子が十分に薄い層内にある場合には、結果としての複合体は比較的低い多孔率を有することができる。複合材料は、走査電子顕微鏡写真内で多孔率を評価するために材料の断面を検査することによって特徴づけることができる。一般に、ナノ粒子層の厚さは約５μｍ以下である。結果として生じる複合体は形成されたままの状態で特定用途に適する場合がある。具体的には、非晶質シリコンとナノ結晶シリコンとの複合体は、薄膜ソーラーセルの成分に適した望ましい光吸収特性を有することができる。
非晶質シリコンマトリックス内部に埋め込まれたシリコンナノ粒子を有する複合組成物は、形成されたままの状態で有用な材料であり得る一方、ナノ結晶材料をアニールするために加熱することによって、材料全体にわたって比較的均一な結晶子が分布されたナノ結晶材料を形成することもできる。適切な加熱条件下で、結果として生じる材料は、低い可視多孔率を上回ることのない、本質的に均一なナノ結晶材料であることが判っている。ナノ結晶材料は、走査電子顕微鏡分析から割り出された平均結晶子径が約２００ｎｍ以下であることが観察されている。また、構造体内部に埋め込まれた結晶子の形状は、比較的等方性であり且つ非細長形であることが観察されている。換言すれば、これらの結晶は、粒子中心を通る直径が３倍を上回って互いに変化することがない。このことは、化学蒸着によって直接に成長させられた微結晶シリコンが、基体表面に対して直交方向に向けられたニードル様形状を有することとは対照的である。従って、結果として生じるナノ結晶材料は、均一な材料構造体を有すると考えられる。材料は、所望の電気特性をもたらすように高濃度ドープすることができる。いくつかの態様では圧密化材料のドーパント濃度は少なくとも約１×１０19原子／ｃｍ3であり得る。
結晶シリコンナノ粒子と非晶質シリコンマトリックスとの複合体は原則的には堆積されたままの状態で使用することができるが、ナノ結晶材料を形成するように複合体をアニールすることもできる。アニール・プロセスをセラミック基体上で実施する場合、ドーパントはもしこれが存在するならば、一般には基体内へ大量に移動することはない。いくつかの態様の場合、アニール・プロセスは半導体基体、例えば結晶シリコン又はゲルマニウムと一緒に行われる。アニール工程は、基体内にドーパントをドライブインするように実施することによって、基体内にいくらか延び得る所望のドーパント・プロフィールを形成することができる。或いは、複合材料からナノ結晶材料をなおも形成しながら、基体内へのドーパント移動を制限するように、アニール工程の条件を設定することもできる。
一般には、化学蒸着条件は、シリコンインクから得られた、堆積されたままの状態のシリコンナノ粒子の孔を埋めるのを可能にするように調節するべきである。例えば堆積速度があまりにも高い場合には、非晶質シリコンは、ナノ結晶シリコン層を完全に貫通することなしに材料を堆積することが観察される。理論に制限されたくはないが、速度が高ければ高いほど堆積プロセスは、深い孔が埋められる前にナノ粒子堆積物表面近くの孔に沿ってシリコンを迅速に堆積するので、深い孔が堆積中に埋められないことがある。多孔質基体材料、例えば堆積されたインクに由来するナノ粒子層を用いることにより、ＣＶＤ反応物質は、堆積パラメータが適切に選択されていると、多孔質構造体内部で反応するために孔を貫通し、これにより多孔質構造体を埋めることができる。温度、蒸気圧、及び他の堆積パラメータは、所望の堆積結果のために適切に調節することができる。同様に、ナノ粒子被膜の特性、例えば平均一次粒径、及び平均層厚は、相応の好適な堆積条件に影響を与える。具体的には、熱駆動式ＬＰＣＶＤは望ましい堆積アプローチであり得るが、堆積パラメータを適切に調節することによって、他のＣＶＤ堆積アプローチも望ましい堆積結果をもたらすはずである。結果として生じる複合材料は、非晶質元素シリコンマトリックス内に取り囲まれた結晶シリコンナノ粒子の網状構造体を含む。
一般に、シリコン複合体を形成するためには、あらゆる好適な基体を選択することができる。いくつかの態様では、基体が最終装置、例えばソーラーセルの一体部分であって、被膜をドーパント元素源として使用できるように、基体が結晶シリコンウエハーであることが望ましい。しかし、更なる態様の場合、薄膜ソーラーセル又はディスプレイの構成部分を形成するために、他の基体材料、例えば無機ガラス基体が望ましい場合もある。インクは一般に周囲温度で堆積することができるものの、シリコンインクのために使用される溶媒と調和して、他の温度を用いることもできる。ＣＶＤ堆積は比較的低い温度、例えばＬＰＣＶＤの場合には約４５０℃〜７００℃で実施することができるものの、より低い温度での他のＣＶＤアプローチも可能である。他の更なる熱処理が行われる場合、基体はこれらの温度における安定性に基づいて選択することができる。
圧縮されたシリコン堆積物を加熱することにより、圧縮シリコンナノ粒子を焼結して高密度化材料にするか、或いは非晶質シリコンマトリックス内のシリコンナノ粒子の複合体をアニールする場合には、温度は一般に１２００℃未満であり、また基体は適宜に選択することができる。複合体の熱処理は好適な炉内などで実施することができる。更なる又は別の態様では、ヒートランプなどによる急速熱処理を用いて複合材料をアニールすることができる。
要約すると、本明細書では、シリコンインクが高密度化構造体の少なくとも構成部分であるような、比較的高密度のシリコン構造体を形成するためのアプローチが記載されている。高密度化構造体は、例えばｎ型ドーパント又はｐ型ドーパントでドープすることができる。更なる態様の場合、高密度化シリコン構造体は非ドープ型であり得る。いくつかの態様の場合、ドーパント濃度がより高いｐ−ドープされたドメイン及び／又はｎ−ドープされたドメインとは対照的に、低いドーパント濃度を有することが望ましい場合がある。非ドープ型であるか、又は添加ドーパントの濃度が低い、例えば約１×１０14原子／ｃｍ3〜約１×１０18原子／ｃｍ3であるシリコンのことを固有シリコンと呼ぶ。もちろん、非ドープ型シリコンは、バックグラウンド・レベルの汚染物質を有している。この汚染物質は低レベルに調整することができる。
本明細書中に記載されたシリコンインクの堆積、及びこれに続く高密度化は、目標生成物並びにプロセス条件に基づいて、好適な基体上で行うことができる。一般に、比較的広範な基体、例えば半導体基体、金属基体、又はセラミック基体を使用することができる。例えば基体は、ソーラーセル用途のためのシリコン基体、或いはディスプレイ用途又は薄膜ソーラーセル用途のための無機ガラス基体であり得る。
いくつかの態様では、本明細書中に記載されたシリコン被膜を結晶シリコンウエハー上に形成することが望ましい場合がある。シリコンウエハーという表現はここでは、特定の形状又は特定の厚さを暗示することなしに、薄膜シリコン構造体という広い意味で用いられる。結晶シリコン基体は、例えば平均結晶子径が少なくとも１ミリメートルの単結晶又は高結晶基体であり得る。結晶シリコン基体は、種々の半導体用途のために使用することができるが、これらは結晶シリコンを基材とするソーラーセルの形成に特に望ましい。電気抵抗を低減するために、固有シリコン・ベースの光活性シリコン層を低濃度ドープすることが望ましい場合がある。
さらに、堆積されたシリコン層をドーパント源として役立つように高濃度ドープすることによって、ドーパントを下側の結晶シリコン基体内にドライブインすることができる。ドープされたナノ粒子層を非晶質シリコンマトリックスと一緒に使用して、シリコンウエハー内部の望ましいドーパント・プロフィールを生成し得ることが判っている。好適なドーパントを内蔵させることによって、半導体シリコン材料中の電荷キャリアを増大させることができ、そして材料の電気抵抗を相応に低下させることができる。本明細書中に記載されているように、ドープされたシリコンインク及び相応の高密度化構造体を使用して、結晶シリコンウエハーを基材とするソーラーセルのためのドープされた接点を形成することができる。ソーラーセルは、ソーラーセルの背面に沿って両極性のドープされたコンタクトを有する（バック接点セル）か、又はソーラーセルの対向面に沿って対向極性の接点を有することができる。また、ドープされたシリコンインク及び相応の高密度化構造体は、薄膜ソーラーセル及び薄膜トランジスタの構成部分を形成するのに使用することもできる。
一般に、シリコン基体源はいかなるものでも使用することができる。コスト、及び資源の使用量を低減するために、いくつかの態様では、シリコン基体は比較的薄い、例えば平均厚が約２５０μｍ以下であるように選択することができるものの、本明細書中に記載されたドーパントドライブインプロセスは、厚いシリコン基体にも効果的であり得る。好適な基体は例えば、単結晶シリコンインゴットから切断されたウエハーを含む。多結晶シリコンは、シリコン溶融物から引き出されたシリコンリボンとして形成することができる。一般に、リボンはシリコン溶融物から引き出された構造物から成長させられる。更なる態様の場合、シリコンフォイルは、剥離層上へ反応性堆積を施すことによって形成することができ、この場合、次いでフォイルは更なる処理のために剥離することができる。さらに、本明細書中に記載されているように、シリコンナノ粉末を高密度化して加熱することにより、多結晶フォイルを形成することができる。
非晶質シリコンは結晶シリコンよりも可視光吸収率が著しく高い。微結晶シリコン及びナノ結晶シリコンも可視光吸収率が高いが、しかしその吸収率は非晶質シリコンの吸収率ほど高くはなく、微結晶シリコン及びナノ結晶シリコンの吸収スペクトルは非晶質シリコンの吸収スペクトルから多少変位される。可視光吸収率がより高いので、非晶質シリコン及び／又はナノ結晶シリコンから形成されたソーラーセルは極めて薄い構造を有し、これは薄膜ソーラーセルと呼ぶことができる。薄膜ソーラーセルは一般にｐ−ドープされた層とｎ−ドープされた層とを含むスタック層を有するダイオード構造で形成することができる。スタック層は、ドープされた層の間に固有層を有することによりｐ−ｉ−ｎ構造を有することが望ましい。ｐ−ｉ−ｎ構造は、構造体全体において反復させることができる。ナノ結晶シリコン粉末が非晶質シリコンマトリックス内に埋め込まれた、本明細書中に記載された複合体は、ｐ−ｉ−ｎ薄膜ソーラーセルの層を形成するのに十分に適している。ドーパントはナノ結晶粉末及び／又は非晶質シリコンマトリックス内に所望の通りに導入することができる。ナノ結晶シリコンと非晶質シリコンとの組み合わせは、所望のスペクトル範囲にわたる太陽放射の望ましい吸収を可能にする。
本明細書中に記載されたシリコン構造体は、電子構成部分、例えば薄膜トランジスタなどを形成するために効果的に使用することもできる。所望の性能特性に応じて、本明細書中に記載された種々の構造体は、電気的装置の構成部分のために使用することもできる。例えば、ナノ粒子−非晶質シリコン複合体は構造体内で直接に使用可能である。この構造体は、特に層が薄い場合に比較的低温の基体上に形成されてよい。その代わりに又はこれに加えて、複合体を形成し、次いで加熱することによって、均一なナノ結晶材料を形成することができる。さらに、物理的に締め固められたシリコンナノ粒子堆積物を焼結することによって、高密度化材料を形成することができる。例えば堆積物が無機ガラスシート上、例えばシリカガラス・ディスプレイ材料上、又は他のセラミック材料上に直接又は間接に形成される場合、シートは、シリコンナノ粒子堆積物を締め固めるための妥当な圧力に十分に耐る得る。次いでこの堆積物を中程度の温度で加熱することにより、シリコンを圧密化して高密度化ペレットにすることができる。
高品質シリコンナノ粒子インクは、更なる加工のために所望の基体上に元素シリコンを堆積するという望ましい能力をもたらす。本明細書中に記載されたアプローチは、堆積されたままの状態のナノ粒子堆積物を圧密化して高密度化構造体にするための大幅に改善されたフレキシビリティを提供する。具体的には、高密度化シリコン構造体はシリコンの融点未満で良好に形成することができ、そして概ね、種々の用途に望ましい特性をもたらすことができる。具体的には、これらの高密度化シリコン構造体はソーラーセル用途のために、つまり結晶シリコンウエハーを基材とするソーラーセル及び薄膜シリコンソーラーセルの両方のために、そして印刷を施された電子装置の用途のために効果的に使用することができる。
シリコンインク
いくつかの態様において、元素シリコンを多孔質堆積物として基体上に供給するために、シリコンナノ粒子インクを堆積することができる。いくつかの態様では、例えばソーラーセルのためのドープされた接点、薄膜ソーラーセルのためのドープされた層、及び他のドープされた半導体構造を形成するために、シリコンナノ粒子は、ドーパント源を効果的に提供し得るドーパントを含むことができる。シリコンインクの調製は、適切な堆積、例えばインクの印刷、並びにインクから形成された堆積物から所望の構造体を形成するための堆積されたシリコンナノ粒子の所望の処理を可能にするように選択することができる。ここで具体的に対象となるシリコンインクは、分散液と、必要に応じて添加剤と一緒に液体中に分散されたシリコンナノ粒子とを含む分散体から形成される。一般に、シリコンナノ粒子、例えばドープされたシリコンナノ粒子は粉末として収集される。この粉末は次いで、インクを形成する際の１工程として分散される。分散体は、さらに混合することなしに妥当な時間にわたって、一般には少なくとも１時間以上にわたって沈降を回避することに関して安定であり得る。分散体の特性はこの場合好適なインクを形成するように調節することができる。すなわち分散体は印刷に適している。より具体的には、インクの特性は特定の印刷法に合わせて調節することができる。例えば、インクの粘度は具体的な用途、例えばインクジェット印刷又はスクリーン印刷に合わせて調節することができ、そして粒子濃度及び添加剤は、粘度及びその他の特性を調節するためにいくつかの追加のパラメータを提供する。
シリコンインクに関しては、シリコンナノ粒子はインクを形成するために表面改質されてもされなくてもよい。表面改質は、組成物と粒子表面との化学結合を意味する。シリコン粒子の表面改質は何らかの溶媒中の分散を容易にすることができるのに対して、有機組成物を用いた粒子の表面改質なしでシリコンナノ粒子を処理し得ることによって、シリコンインクから形成された最終装置の汚染を低減することができる。表面改質なしでシリコンナノ粒子から高濃度且つ高品質のインクが形成されている。粒子は所望のインク調製物を生成するために、溶媒間で移すことができ、且つ／又は溶媒ブレンドで調製することができる。
シリコンナノ粒子は例えばレーザー熱分解を用いて合成することはできるが、申し分のない粒子特性が得られるのであれば他の合成法を用いることもできる。シリコン粒子が粒径及び他の特性に関して比較的均一であることが望ましい場合がある。具体的には、粒子が均一の一次粒径を有することが望ましい場合があり、また処理が平均一次粒径に著しく依存することがある。いくつかの態様では、一次粒子が実質的に融合されないことが望ましい場合がある。物理的粒子とは、存在するかもしれないハード融合を考慮に入れた粒子を意味する。粒子の処理は一次粒径及び物理的粒径の両方に依存し得る。従って一次粒子の何らかの融合は、より小さな平均一次粒径を得るために許容することができる。一般に、融合度が許容され得るパラメータ内で制御され、また一次粒子が所望の小さな平均直径を有して均一である場合、粒子は一般により小さな、そして比較的均一な二次粒径を分散体中にもたらすように分散させることができる。
一次粒径は、合成されたままの状態のシリコンナノ粒子粉末を透過電子顕微鏡（ＴＥＭ）試験することによって割り出すことができる。ここで対象となるシリコンインクの場合、インクは平均一次粒径が約１００ｎｍ以下、更なる態様では約７５ｎｍ以下、追加の態様では約１ｎｍ〜約５０ｎｍ、そして他の態様では約２ｎｍ〜約３５ｎｍのシリコンナノ粒子の集合体から形成できることが望ましい。当業者には明らかなように、上記明示的な範囲内での追加の平均一次粒径範囲も考えられ、これらは本開示に含まれる。一次粒子は粒径分布の狭いピークを有し、また粒径分布の尾部を欠いていることに関して極めて高い均一性を有することができる。一般に、高解像度ＴＥＭ顕微鏡試験を用いて、物理的粒径を評価することもできる。二次粒径は、分散体中の粒径の測定値であり、下記分散体との関連において論じる。
いくつかの態様では、１種又は２種以上のドーパントを、シリコン原子に対する濃度約１．０×１０-7〜約１５原子パーセント、更なる態様では約１．０×１０-5〜約５．０原子パーセント、そして更なる態様では約１．０×１０-4〜約１．０原子パーセントで元素シリコン粒子中に導入することができる。低いドーパント・レベル及び高いドーパント・レベルの両方が適宜の状況において対象となる。低いドーパント・レベルが特に有用である場合、粒子は純粋であるべきである。小さな粒子に関しては、低いドーパント・レベルは事実上、平均して１粒子当たりのドーパント原子数１未満に相当することができる。粒子に対して達成された高い純度との組み合わせにおいて、約１．０×１０-7〜約５．０×１０-3の低いドーパント・レベルは、なおも潜在的に有用な材料を達成するのが困難であるレベルに相当する。いくつかの態様では、高いドーパント・レベルが具体的な対象となり、高度にドーピングされた粒子のドーパント濃度は、約０．２５原子パーセント〜約１５原子パーセント、他の態様では約０．５原子パーセント〜約１２原子パーセント、そして更なる態様では約１原子パーセント〜約１０原子パーセントであってよい。当業者には明らかなように、明示範囲内での追加の範囲も考えられ、本開示に含まれる。
一般に、望ましいインク特性を達成するために採用された後続加工工程の前に、乾燥した、合成時のままの粉末から粒子の良分散体を形成することが望ましい。分散体は良好であればあるほど安定であり、且つ／又は二次粒径が小さくなり、このことは凝集が少ないことを示唆する。粒子が続いて別の液体へ移され、この液体中で粒子が良分散体を形成する場合には粒子は初めに安定に分散される必要はない。分散体は良好であればあるほど、一般に、粒子の表面化学特性及び粒子間相互作用に基づいて粒子との適合性が高くなる。従っていくつかの態様では、より良好な分散体を形成するために粒子の表面化学特性を改質することが望ましいことがある。さらに、より良好な分散体を形成するために界面活性剤を使用することが望ましいこともある。さらに、さらに下述するように、界面活性剤を使用してより良好な分散体を形成することもできる。しかしながら、粒子の表面改質及び界面活性剤の使用の結果、より良好な分散体が生じ得る一方、表面改質なしに、高い粒子濃度の界面活性剤なしに、そして良好な供給可能性を有するように望ましいインクを形成することができる。さらに、表面改質なしに所望のインクを形成できることは、所望の装置を低い汚染レベルで形成するのに有用である。初期分散体の組成とは無関係に、剪断、攪拌、超音波処理、又は適切な混合条件を適用することによって、分散体の形成を容易にすることができる。
本明細書中に記載された安定分散体は１時間後に、さらに混合することなしに沈降することはない。すなわち、１時間の時限前又は他の選択時間の時限前にいかなる初期混合も停止する。安定性に関しては、いくつかの態様の場合、分散体は１日後、そして更なる態様では１週間後、追加の態様では１ヶ月後に追加の混合なしに粒子の沈降を示すことはない。一般に、良分散された粒子を有する分散体は、少なくとも３０重量パーセントまでの無機粒子濃度で形成することができる。一般に、いくつかの態様の場合、粒子濃度が少なくとも約０．０５重量パーセント、他の態様では少なくとも約０．２５重量パーセント、追加の態様では少なくとも約０．５重量パーセント〜約２７．５重量パーセント、そして更なる態様では約１重量パーセント〜約２５重量パーセントの分散体を有することが望ましい。当業者には明らかなように、当業者には明らかなように、上記明示範囲内での安定時間及び濃度の追加の範囲も考えられ、本開示に含まれる。
二次粒径に関しては、サイズは分散体中の粒径の測定値を意味する。一般に、二次粒径は、キュムラント平均として表すことができ、或いは、動的光散乱（ＤＬＳ）を用いて測定されたＺ平均粒径として表すことができる。Ｚ平均粒径は、粒径の関数としての散乱強度加重分布に基づく。この分布の評価はISO International Standard 13321, Methods for Determination of Particle Size Distribution Part 8: Photon Correlation Spectroscopy, 1996において規定されている（参照することによって本明細書中に組み込まれる）。
いくつかの態様では、Ｚ平均粒径は約１μｍ以下、更なる態様では約２５０ｎｍ以下、追加の態様では約１００ｎｍ以下、他の態様では約７５ｎｍ以下、そしていくつかの態様では約５ｎｍ〜約５０ｎｍである。粒径分布に関しては、いくつかの態様の場合、二次粒子の事実上全てが有し得る粒径は、Ｚ平均二次粒径の５倍以下、更なる態様ではＺ平均粒径の約４倍以下、他の態様ではＺ平均粒径の約３倍以下であり得る。さらに、ＤＬＳ粒径分布はいくつかの態様において、Ｚ平均粒径の約５０パーセント以下の半高全幅を有することができる。また、二次粒子は、粒子の少なくとも約９５パーセントの直径がＺ平均粒径の約４０パーセント超であり且つＺ平均粒径の約２５０パーセント未満であるような粒径分布を有することができる。更なる態様では、二次粒子は、粒子の少なくとも約９５パーセントの直径がＺ平均粒径の約６０パーセント超であり且つＺ平均粒径の約２００パーセント未満であるような粒径分布を有することができる。当業者には明らかなように、上記明示範囲内での粒径及び粒子分布の追加の範囲も考えられ、本開示に含まれる。
さらに、小さな二次粒径を有する良分散体の形成は、粒子の表面化学特性と分散液の特性とを一致させることにより容易にすることができる。結晶シリコンナノ粒子の表面はその性質上、粒子の基礎固体構造体の末端であり、シリコン格子のトランケーションを含み得る。特定の粒子の末端は粒子の表面化学特性に影響を与える。具体的には、分散液と粒子表面とが化学的適合性を有する場合には、より小さな二次粒径を形成するように粒子を分散させることが容易になる（例えば粒子が粒子表面上に極性基を有する場合には極性溶媒による分散体の形成が容易になる）が、他のパラメータ、密度、粒子表面電荷、溶媒分子構造なども分散性に直接に影響を与える。いくつかの態様では、液体は分散体の特定用途、例えば印刷プロセスに適するように選択することができる。粒子の表面特性は分散体に合わせて相応に調節することができる。
粒子の表面化学特性は粒子の合成中、及び／又は後続の粒子の収集中に影響を与えることができる。例えばシランを用いて合成されたシリコンが部分的に水素化される。すなわち、シリコンは材料中にある程度の少量の水素を含む。この水素又は水素の一部がＳｉ−Ｈ結合として表面に存在するかどうかは一般に明らかではない。合成中の表面改質に関しては、反応物質の性質、反応条件、及び副生成物は、流れ反応中に粉末として収集される粒子の表面化学特性に影響を与える。いくつかの態様の場合、シリコン粒子は、例えば空気に対する曝露によって表面酸化されるようになることが可能である。これらの態様の場合、表面はＳｉ−Ｏ−Ｓｉ構造、又は水素が酸化プロセス中に利用可能であるならばＳｉ−Ｏ−Ｈ基を成す架橋酸素原子を有することができる。
粒子収集後の表面改質に関しては、粒子表面に化学結合する表面改質剤を使用することによって望ましい特性を得ることができる。粒子の表面化学特性は、望ましい表面改質剤の選択に影響を与える。例えば、アルコキシシランは安定な表面被膜を形成するために、シリコン粒子表面で酸化ケイ素と結合することにより、Ｓｉ−Ｏ−Ｓｉ結合を形成することができる。安定な表面被膜は表面改質型粒子の分散性及び他の表面特性を改善することができる。さらに、粒子と表面改質剤との結合を改善又は容易にするために、表面改質剤の使用前に粒子表面を官能化することが望ましい場合もある。好適な表面改質剤及びその使用は、“Silicon/Germanium Particle Inks, Doped Particles, Printing, and Processes for Semiconductor Applications”と題するHieslmair他による米国特許出願第２００８／０１６０２６５号明細書（参照することによって本明細書中に組み込まれる）に記載されている。特定の溶媒と一緒に使用するために表面改質粒子を設計し得る一方、高い粒子濃度で表面改質なしに、そして良好な供給可能性を有するように望ましいインクを形成することもできる。表面改質なしに所望のインクを形成できることは、所望のデバイスを低い汚染レベルで形成するのに有用である。
シリコンインクのための特定の堆積アプローチ及び使用に基づいて、インク並びにインク調製に際して使用される相応の液体のかなり具体的な目標特性があってよい。特定の用途又は処理工程のための分散特性の調整は、溶媒の変更、溶媒ブレンドの使用、及び／又は溶媒の蒸発を含むことができる。溶媒の変更に関しては、処理を容易にする第１溶媒中で粒子を処理し、続いてより望ましいインク特性を有する第２溶媒にこれを移すことができる。溶媒ブレンドに関しては、低沸点溶媒成分を印刷後に急速に蒸発させることにより、更なる処理及び硬化の前に印刷されたインクを安定化させることができる。より高沸点の溶媒成分を用いることによって、印刷後の広がりを制限するように粘度を調節することができる。溶媒蒸発に関しては、分散体を不安定化することなしに溶媒を蒸発させることにより、分散体の粒子濃度を高めることができる。溶媒変更法、溶媒ブレンド法、及び溶媒蒸発法は、“Silicon/Germanium Nanoparticle Inks, Laser Pyrolysis Reactors For the Synthesis of Nanoparticles and Associated Methods”と題するChiruvolu他による米国特許出願第１３／０７０，２８６号明細書、現在は米国特許出願公開第２０１１／０３１８９０５号明細書（参照することによって本明細書中に組み込まれる）に記載されている。
さらに、分散体はシリコン粒子及び分散液又は分散液ブレンド以外の追加の組成物を含むことにより、分散体の特性を変化させて具体的な用途を容易に実現することができる。例えば、特性改質剤を分散体に添加することによって、堆積プロセスを促進することができる。界面活性剤を分散体に効果的に添加することによって、分散体の特性に影響を与えることができる。
一般に、カチオン性、アニオン性、両イオン性、及び非イオン性界面活性剤が、特定の用途に役立つことができる。いくつかの用途において、界面活性剤はさらに粒子分散体を安定化する。いくつかの用途において、界面活性剤の選択は、特定の分散液、並びに粒子表面の特性によって影響を与えることができる。さらに、界面活性剤は、分散体の堆積後の基体表面上の分散体／インクの湿潤又はビーディングに影響を与えるように選択することができる。いくつかの用途では、分散体が表面を湿潤することが望ましいのに対して、他の用途では、分散体が表面上にビーディングすることが望ましい。特定の表面上の表面張力は界面活性剤によって影響を与えられる。また、界面活性剤のブレンドは、異なる界面活性剤の所望の特徴を組み合わせるのに役立つことができ、例えばブレンドは分散安定性を改善し、そして堆積後の所望の湿潤特性を得る。いくつかの態様では、分散体の界面活性剤濃度は約０．０１〜約５重量パーセント、そして更なる態様では約０．０２〜約３重量パーセントであってよい。
分散体の粘度を変えるために粘度改質剤を添加することができる。好適な粘度改質剤の一例としては、可溶性ポリマー、例えばポリアクリル酸、ポリビニルピロリドン及びポリビニルアルコールが挙げられる。他の可能な添加剤は例えば、ｐＨ調整剤、抗酸化剤、ＵＶ吸収剤、及び防腐剤などを含む。これらの追加の添加剤は一般に、５重量パーセント以下の量で存在する。当業者には明らかなように、上記明示範囲内での界面活性剤及び添加剤の追加の濃度範囲も考えられ、本開示に含まれる。
適宜の処理時に分散体の成分を除去することが望ましい場合がある。例えば生成物材料が炭素を事実上含まないように、或る特定の処理工程前又は処理工程中にインクから有機成分を除去することが望ましい場合がある。一般に、堆積された材料から有機液体を除去するために、これらを蒸発させることができる。しかし、界面活性剤、表面改質剤、及びその他の特性改質剤は蒸発によって除去されないかもしれないが、これらを酸素雰囲気中で中程度の温度で加熱することによって除去することにより、有機材料を燃焼させることができる。
分散体／インクは、適切な混合条件を適用して形成することができる。例えば、剪断を加えるミキサー／ブレンダーを使用して、且つ／又は超音波処理を用いることによって分散体を混合することができる。さらに、良分散体を形成するために用いられる初期濃度に対する分散体／インクの粒子濃度を増大させることが望ましい場合がある。同様に溶媒ブレンドを形成することもできる。低沸点溶媒成分を優先的に蒸発によって除去することができる。溶媒ブレンドは、それぞれが望ましい特性をインクに付与する複数の液体を有することができるため、所定のインク組成物の形成に特に有用であり得る。印刷の後に比較的急速に低沸点溶媒成分が蒸発することによって、更なる処理及び硬化の前に印刷されたインクを安定化させることができる。印刷後の広がりを制限するために、高沸点溶媒成分を使用して粘度を調節することができる。
他の印刷プロセス及び被覆プロセスも所望の粘度範囲を有し得るものの、インクジェット印刷に望ましいインクに関しては、粘度は特に重要である。分散体／インクの粘度はシリコン粒子濃度並びに他の添加剤、例えば粘度改質剤に依存する。このように粘度の調節を可能にするいくつかのパラメータがある。いくつかの態様の場合、粘度は０．１ｍＰａ・ｓ〜約１００ｍＰａ・ｓ、そして更なる態様では約０．５ｍＰａ・ｓ〜約２５ｍＰａ・ｓである。いくつかの態様の場合、分散体／インクの表面張力は約２．０〜約６．０Ｎ／ｍ2、そして更なる態様では約２．２〜約５．０Ｎ／ｍ2、そして追加の態様では約２．５〜約４．５Ｎ／ｍ2であってよい。当業者には明らかなように、上記明示範囲内での粘度及び表面張力の追加の範囲も考えられ、本開示に含まれる。
スクリーン印刷に望ましいインクに関しては、調製物は、スクリーンを通して供給することができるペーストとして調製される。スクリーンは一般に繰り返し再使用される。ペーストのための溶媒系は、所望の印刷特性を提供するように、且つスクリーンと適合性を有することによってスクリーンがペーストによって損傷されないように選択されるべきである。溶媒ブレンドの使用は、粘度を制御するための高沸点溶媒を使用しながら、低沸点溶媒の急速な蒸発を可能にする。高沸点溶媒は一般に、印刷された画像を過剰にぼやけさせることなしにより低速に除去することができる。高沸点溶媒の除去後、印刷されたシリコン粒子を硬化させ、或いはさらに加工することによって所望のデバイスを形成することができる。好適な低沸点溶媒は例えばイソプロピルアルコール、プロピレングリコール、又はこれらの組み合わせを含む。好適な高沸点溶媒は例えば、Ｎ−メチルピロリドン、ジメチルホルムアミド、テレピネオール、例えばα−テレピネオール、カルビトール、ブチルセロソルブ、又はこれらの組み合わせを含む。スクリーン印刷用ペーストはさらに界面活性剤及び／又は粘度改質剤を含むこともできる。
一般に、スクリーン印刷用インク又はペーストは極めて高粘度であり、約１０Ｐａ・ｓ〜約３００Ｐａ・ｓ、そして更なる態様では約５０Ｐａ・ｓ〜約２５０Ｐａ・ｓの粘度を有するのを望むことができる。スクリーン印刷用インクのシリコン粒子濃度は、約５重量パーセント〜約２５重量パーセント・シリコン粒子であり得る。また、スクリーン印刷用インクは０〜約１０重量パーセントの低沸点溶媒を有することができ、更なる態様では約０．５〜約８、そして他の態様では約１〜約７重量パーセントの低沸点溶媒を有することができる。電気的構成部分の形成のためのスクリーン印刷用ペーストの説明は、さらに“Low Temperature Curable Dielectric Paste”と題するHuang他による米国特許第５，８０１，１０８号明細書（参照することにより本明細書中に組み込まれる）に記載されているが、しかし誘電ペーストは、本明細書に記載した半導体ペースト／インクに適していない添加剤を含む。
種々の堆積アプローチのためのドープされたシリコンインクの形成はさらに、“Silicon/Germanium Nanoparticle Inks, Laser Pyrolysis For the Synthesis of Nanoparticles and Associated Methods”と題するChiruvolu他による米国特許出願第１３／０７０，２８６号明細書、現在は米国特許出願公開第２０１１／０３１８９０５号明細書（参照することによって本明細書中に組み込まれる）に記載されている。
Ｓｉインクの堆積、及び結果としてのシリコン堆積物の構造
シリコンナノ粒子分散体／インクは一般に、選択されたアプローチ、例えば被覆プロセス又は印刷プロセスを用いて堆積することができる。堆積アプローチは、所望のドープされたインク堆積物を基体上に得るように選択することができる。具体的には、分散体／インクで基体を被覆するには被覆技術が望ましく、そして具体的には分散体／インクを被膜として又は所定のパターンを成して基体上に堆積するには、印刷技術が望ましい。堆積に続いて、通常はインクを乾燥させることにより多孔質元素シリコン堆積物を形成し、そして堆積された材料をさらに加工することができる。いくつかの用途では、更なる加工、例えばシリコンナノ粒子インクを高密度化するための加工の後でインクを内蔵する装置内に相応のパターンを形成するために、シリコンインク堆積をパターニングすることが望ましい。インクのパターンを形成するのに適した印刷アプローチは例えば、スクリーン印刷又はインクジェット印刷を含む。
シリコンナノ粒子堆積物はドープされてもされなくてもよい。堆積物を形成するために使用されるシリコンナノ粒子がドープされている場合には、相応のシリコン堆積物はドープされる。シリコン堆積物がパターニングされる場合には、パターン内の種々異なる個所を同じか又は異なる形式でドープすることができる。例えばいくつかの個所をドープすることができるのに対して、他の個所はドープされない、すなわち固有である。いくつかの態様では、いくつかの選択されたパターン個所でｐ−ドープされたシリコンナノ粒子をパターニングし、そして他の個所でｐ−ドープされたシリコンナノ粒子をパターニングすることが望ましいことがある。選択されたパターン部分に位置する種々異なるドーパントによって、更なる加工時に所望の機能性を導入することができる。
一般に、シリコンインクは任意の好適な基体上に堆積することができ、そして基体は、所望の用途に適するように選択することができる。好適な基体表面は例えば、元素金属又は金属合金、半導体材料、誘電セラミック材料、又はポリマーなどを含むことができる。いくつかの態様では、インクとともに堆積された元素シリコンを有する機能構成部分として一体化することによって最終装置を形成するように基体を選択し得るのに対して、他の態様では、受動的支持体を形成してよく、この支持体をさらに受動的構造エレメントとして最終装置内に組み込んでよい。最終装置の機能エレメントとして基体を一体化することは、基体を、結晶シリコンソーラーセルのような装置の電気的構成部分として一体化するか、又はディスプレイ内部のガラス基体のような透明表面として一体化することを伴う。
ドープされたナノ粒子インクを適用するのに適した被覆アプローチは例えば、スピン被覆、浸漬被覆、スプレー被覆、ナイフエッジ被覆、又は押し出しなどを含む。具体的には、薄い被膜を形成するための半導体用途においてスピン被覆が商業的に信頼性のある処置にまで発展しており、好適な加工設備が商業的に入手可能である。一般に、任意の好適な被膜厚を適用することができるが、具体的な対象となる態様では、平均被膜厚は約１０ｎｍ〜約１０μｍ、更なる態様では約５０ｎｍ〜約７．５μｍ、そして他の態様では約１００ｎｍ〜約５μｍであることが可能である。当業者には明らかなように、上記明示範囲内での追加の厚さ範囲も考えられ、本開示に含まれる。下述のように、高密度化シリコンインクからシリコンペレット及びシリコン構造体エレメントを形成する際には、厚さはこの段落で明示された値よりも著しく大きくてよい。
同様に、種々様々な印刷技術を用いて、ドープされたナノ粒子インクを基体上に所定のパターンを成すように印刷することができる。好適なパターニング技術は例えばスクリーン印刷、インクジェット印刷、リソグラフィ印刷、及びグラビア印刷などを含む。パターニングは一般に、基体表面上の特定の場所にインクを堆積することを含む。パターンは特定の用途に関して選択することができる。いくつかの用途の場合、パターンは基体表面上に単一の連続インク領域を含むことができる一方、他の用途では、パターンは、それぞれのインク領域が他のインク領域と接触しないように、基体表面上に複数の分離インク領域を含むこともできる。いくつかの用途では、それぞれが異なるインク組成物を含む複数のパターンを形成することが望ましい場合がある。これら複数のパターンは、異なるドーパント、異なるドーパント濃度、及び／又は異なるシリコンナノ粒子特性を含んでよい。
また、ドープされたシリコンインクは、下側のシリコン基体内にドーパントをドライブインするためのドーパント源として役立つことができる。いくつかの態様では、ドープされたナノ粒子を含むインクを基体表面上に先ずパターニングすることができるが、表面全体にわたる被覆を用いることもでき、このような被覆が所定の用途にとっては望ましい。続いて、ドーパントのうちの少なくともいくらかを例えば熱処理により、粒子から基体表面内へ拡散し、これにより、基体内に延びるドーパント・プロフィールを形成することができる。ドーパント・プロフィールは、ドープされたインクがパターンを成して堆積される場合には、堆積されたインクとほぼ同じパターンを有することができる。選択されたパターンに従ってこの手順を繰り返すことによって、複数のドープされた領域を形成することができる。いくつかの態様では、反復毎に、異なるドーパントを含むドープされたインクを基体表面上にパターニングすることができ、そして別のドーパント・パターンを形成する前に、基体内にドーパントをドライブインするために加熱することができる。これに加えて又はその代わりに、基体表面上に複数のパターンを先ず形成することにより、複数のドープされた領域を形成することができる。それぞれのパターンは異なるドーパント又はドーパント濃度を含むドープされたシリコンインクから形成される。続いて、それぞれのドープされたインク個所から基体内へドーパントを同時に拡散させることができる。
さらに、シリコンインクのパターニングは他の目的で、他のタイプの基体上に実施することもできる。例えばディスプレイ回路の構成部分になるように加工するためのシリコンインクをガラスシート、例えばシリカガラス、他の透明材料、又は他のセラミック材料などの上に所望のパターンを成して印刷することができる。種々異なるシリコンインクでパターニングすることにより、種々異なる構成部分をパターニングすることができる。これらの構成部分は、選択された構造的及び／又は機能的な関係を互いに有することができる。従って、薄膜トランジスタを形成するために、ｎ−ドープされたシリコンインクと、ｐ−ドープされたシリコンインクと、固有シリコンインクとを適切な順序で順次パターニングすることが望ましい場合がある。パターニング工程間に、又はパターニング工程の終了時に、本明細書中に記載されたアプローチのうちの１つを介して圧密化熱処理を実施することができる。
種々の被覆アプローチ及び印刷アプローチが適しているが、インクジェット印刷は、速度、解像度、並びに、速度及び解像度を維持しながら堆積パターニングをリアルタイム選択することに関する多様性に関連していくつかの用途のための望ましい特徴を提供する。無機粒子によるインクジェット印刷を用いた実際の堆積は、高品質シリコン及び／又はシリカナノ粒子を形成する技術と、これらの粒子から高品質分散体を形成するための改善された能力との両方を伴う分散特性を必要とする。従って、分散技術と組み合わせた形でレーザー熱分解を用いて製造された粒子は、インクジェット堆積しやすいインクの形成を可能にする。
同様に、スクリーン印刷も、いくつかの用途でシリコン及び／又はシリカインクを印刷するのに望ましい特徴を提供することができる。具体的には、スクリーン印刷装置は特定用途のために既に配備されているものであってよい。従って生産ライン内で他の材料の代わりにドープされたナノ粒子インクを使用することができ、資本支出を低減することができる。またスクリーン印刷のためのペーストは、他の堆積アプローチに適した濃度よりも高いドープされたナノ粒子濃度を有していてよい。具体的には、本明細書中に記載されたシリコン粒子及びプロセスは、スクリーン印刷のための良質のペーストを形成するのに適している。高濃度ドープされたシリコンインクの奏功するスピン被覆、インクジェット印刷及びスクリーン印刷が、“Silicon/Germanium Nanoparticle Inks, Laser Pyrolysis For the Synthesis of Nanoparticles and Associated Methods”と題するChiruvolu他による米国特許出願第１３／０７０，２８６号明細書、現在は米国特許出願公開第２０１１／０３１８９０５号明細書（参照することによって本明細書中に組み込まれる）に記載されている。
一般に堆積後、液体は蒸発してドープされたナノ粒子、及びインクの他の非揮発性成分をナノ粒子被膜又は層として残したままにする。低い温度までの加熱により乾燥プロセスを加速することができ、そして通気又は減圧によって乾燥を容易にすることもできる。溶媒及び必要に応じて添加剤を除去したら、次いで結果として生じたシリコンナノ粒子堆積物を、堆積物の高密度化のために本明細書中に記載したように処理することができる。ナノ結晶シリコン堆積物は多孔質構造体を形成する。堆積されたシリコンインクを乾燥させた後、一般にバルク・シリコン密度よりも著しく低い密度を有する多孔質シリコンナノ粒子構造が残る。いくつかの態様では、多孔質堆積物の密度は約０．７５ｇ／ｃｍ3以下であってよく、そして密度は平均ナノ粒径、堆積技術、及び他のプロセス・パラメータに依存し得る。
Ｓｉナノ粒子被膜は、ボイド容積によって特徴づけることもできる。ボイド容積は、被膜の断面の顕微鏡写真における孔の観察に基づいて、断面内で孔の面積が占める割合から評価することができる。例えばボイド容積は約２５％〜約９０％であってよく、更なる態様では約３０％〜約８５％であってよい。当業者には明らかなように、上記明示範囲内での厚さ及びボイド容積の追加の範囲も考えられ、本開示に含まれる。
上記のように、シリコンインクを堆積中にパターニングすることによって、相応のパターニングされたシリコンナノ粒子多孔質堆積物を形成することができる。一般に、パターンは、特定生成物のための所望の構成部分形成に基づいて選択することができる。選択される用途に対応するいくつかの具体的なパターンをさらに下で説明する。いくつかの態様の場合、特定の機能のパターンを導入するために、基体表面の約８０パーセント以下、更なる態様では約７５パーセント以下、そして追加の態様では約１０〜約７０パーセントを被覆するパターンを形成することが望ましい。同様に、シリコンナノ粒子堆積物の厚さは、特定の用途に応じて選択することができる。数多くの用途において、比較的薄いシリコン構造体を有することが機能にとって望ましい。これらの態様では、多孔質シリコンナノ粒子堆積物の平均厚は一般に、約１０μｍ以下、更なる態様では約５０ｎｍ〜約８μｍ、追加の態様では約７５ｎｍ〜約７．５μｍ、そして他の態様では約１００ｎｍ〜約６μｍである。当業者には明らかなように、上記明示範囲内でのパターン被覆率及び平均厚の追加の範囲も考えられ、本開示に含まれる。
本明細書中に記載されているように、圧力及び熱を加えることによって、厚いパターン又は被膜を比較的高密度の構造体又はペレットにするように処理することができる。高密度化シリコンペレットは、シリコンフィルム、フォイル、ストリップなどを形成する際に望ましいことがある。シリコンペレットは上述のように薄い構造体にするように処理することができる一方、いくつかの態様では、より厚い構造体が、約１ミリメートル以上のオーダーの厚さを有することができる。シリコンフォイル又はリボンを形成するために、平均厚が約１０μｍ〜約５００μｍ、更なる態様では約２０μｍ〜約４００μｍ、そして追加の態様では約２５μｍ〜約２５０μｍの堆積物を形成することが望ましい場合がある。当業者には明らかなように、上記明示範囲内でのペレット厚の追加の範囲も考えられ、本開示に含まれる。
高密度複合体を形成するための、ナノ結晶シリコンインク堆積物上への非晶質シリコンの堆積
薄いシリコンナノ粒子被膜上及び被膜内に非晶質シリコンを堆積することにより、乾燥ナノ粒子シリコンインクに由来する堆積されたままの状態のナノ粒子被膜構造内部の孔を実質的に埋めることができることが発見されている。具体的には、非晶質シリコン材料を直接に堆積することにより、結晶シリコンナノ粒子被膜の孔を実質的に埋め、これにより、非晶質シリコンマトリックス内部に埋め込まれたナノ結晶子を有する複合材料を形成することができる。例えば、化学蒸着を用いて、ナノ粒子被膜の孔内部に元素非晶質シリコンを堆積することができる。結果としての複合材料は、適宜の顕微鏡写真において見ることができるいくつかの孔を有する比較的高密度の複合体であり得る。一般に、非晶質シリコンはドープされてもされなくてもよく、またナノ結晶シリコンは独立してドープされてもされなくてもよく、必要に応じて、パターニングされた構造を有してもよい。いくつかの態様の場合、ナノ粒子被膜は高濃度ドープされた結晶シリコンナノ粒子を含み、そして堆積された非晶質シリコン材料は固有シリコンを含む。従って、いくつかの態様では、結果として生じる複合体は、ドープされた元素シリコンと非ドープ型元素シリコンとの混合物を含む。多孔質結晶シリコンナノ粒子堆積物がパターニングされる場合には、非晶質シリコンは一般に、初期多孔質ナノ結晶シリコン構造の相応個所に形成された複合構造個所間に非晶質シリコン層を形成する。下記のように、被膜材料を熱処理することによって、ナノ結晶シリコン材料を形成することができる。ナノ結晶シリコン材料は選択的にドープすることができる。
複合材料は堆積されたままの状態で有用であり得る。例えば、薄膜ソーラーセルの場合、ナノ結晶シリコンと非晶質シリコンとの組み合わせは、所望の可視光吸収特性をもたらす。従って薄膜ソーラーセル用途の場合、最終ソーラーセル装置内に組み込むためのほぼ完全な複合体層を、必要に応じて材料をアニールすることなしに形成することが有用である。薄膜ソーラーセルの場合、構造体は、ダイオード接合を形成するためにドーパント濃度が変化するスタック層を有するように設計される。また、複合体が特定の用途のために十分な導電率を提供し得るならば、複合体は、非晶質シリコンを堆積するために用いられる比較的低い温度の処理で、特定の電子装置内に組み込むことができる。
さらに下述するように、複合体を熱処理することによって複合体を、高密度化材料全体にわたって比較的均一な結晶子が分布されたナノ結晶材料に変化させることもできる。このアニールされた材料において、ナノ結晶子は概ね非ロッド形であることが判っている。このように、非ロッド形結晶子を有するナノ結晶シリコン材料は、伝統的な非晶質シリコン堆積技術によって堆積された材料とは異なっていることが観察される。この材料は、表面に対してほぼ直交方向に向けられたロッド形結晶子を堆積することが観察されている。
いくつかの態様において、パターニングされた複合体層を形成することが望ましい。非晶質シリコンの堆積後、結晶ナノ粒子が表面上にパターニングされる場合、被膜は、非晶質シリコン領域によって取り囲まれた非晶質シリコンマトリックス内のナノ結晶シリコンの複合体を有するドメインを含む。このような構造体は種々のフォーマットにおいて望ましいものである一方で、結晶シリコンのドープが非晶質シリコンのドープとは異なっていると、このパターニング構造は特に有用である。例えば結晶シリコンをドーピングするのに対して、非晶質シリコンは固有のものであり、これにより、印刷された領域が、ドープされた領域を取り囲む固有シリコンとともに最終的にドープされる。ドープされたシリコン及び非ドープ型シリコンのパターニングは、結果として生じる構造体に所望の機能を導入する上で効果的であり得る。
非晶質シリコンが初期多孔質構造体の孔を埋めるので、複合体の厚さは、堆積物頂面上の必要に応じた追加の非晶質シリコン層を除けば、結晶シリコンナノ粒子堆積物と概ね同じである。多孔質シリコンナノ粒子被膜の厚さ範囲は上記の通りである。非晶質シリコンキャッピング層は妥当なものであればいかなる厚さであってもよい。しかし大抵の用途では、非晶質シリコンキャッピング層は比較的薄い、例えば複合体層の厚さ以下のオーダーであることが望ましく、一般に、非晶質シリコンキャッピング層の厚さは約５μｍ以下である。一般には、追加の非晶質シリコンキャッピング層を有する複合体の平均総厚は、約１５μｍ以下、更なる態様では約５０ｎｍ〜約１０μｍ、追加の態様では約７５ｎｍ〜約５μｍであり、他の態様では約１００ｎｍ〜約３μｍであってよい。当業者には明らかなように、上記明示範囲内での追加の厚さ範囲も考えられ、本開示に含まれる。
非晶質シリコン材料の堆積の後、結果として生じる複合材料は、非晶質シリコンマトリックス内部に埋め込まれたインク被膜に由来するシリコンナノ結晶子を含むことができる。堆積条件は一般に、比較的低い孔容積を生成するように調節することができる。具体的には、ボイド容積は約２０％以下、更なる態様では約１２％以下、そして他の態様では約８％以下であり得る。当業者には明らかなように、上記明示範囲内での追加のボイド容積範囲も考えられ、本開示に含まれる。ボイド容積は、材料の断面を走査電子顕微鏡分析することによって評価することができ、そして材料中のボイドを判定するために孔を検査し、球形の孔を想定する。孔の断面のパーセンテージはボイド容積の尺度である。複合体は両材料の特徴、並びに材料の相互作用を組み込んだ他の特性を有する。測定では、固有の非晶質シリコンマトリックスで形成された複合体全体を通して導電性を見いださなかった。
シリコンナノ粒子層上に元素シリコンを適切に蒸着すると、比較的高密度な複合体膜をもたらすことができる。複合体膜内では、蒸着された材料は、シリコンナノ粒子層の孔の少なくとも大部分を埋めることができる。蒸着条件がシリコンナノ粒子層の孔を埋める堆積技術の効果に多大な影響を与えることが判っている。具体的には、化学蒸着（ＣＶＤ）は非晶質シリコンを堆積するのに効果的であり得る。望ましい特性を有する複合体を形成するために、堆積速度及び他のＣＶＤパラメータを調節することができ、そして好適な堆積条件は、多孔質ナノ粒子被膜のパラメータ、例えば厚さ及び多孔率に依存し得る。一般に、ＣＶＤ堆積速度は過度に高くてはならず、下記例に記載されているように、望ましい複合体特性とともに妥当は速度が達成されている。複合体形成のために、適宜のＣＶＤ堆積アプローチ、例えば低圧ＣＶＤ（ＬＰＣＶＤ）、及びプラズマ支援ＣＶＤ（ＰＥＣＶＤ）などを適合させることができる。
具体的には、ＬＰＣＶＤは複合体形成に十分に適している。ＬＰＣＶＤは一般に熱駆動式であり、熱及びガス状シランが堆積チャンバに供給され、反応を駆動する。理論に限定されたくはないが、シランガスは粒子膜内のシリコンナノ粒子の表面上に吸着することが可能である。吸着されたシラン分子は次いで脱水素化反応させられることにより、シリコンナノ粒子の表面上にシリコンを形成することができる。反応が進むに伴って、粒子膜内のナノ粒子間のギャップが元素シリコンで埋められる。ＬＰＣＶＤ堆積は、ナノ粒子層が十分に薄い場合には、妥当な堆積条件下で、シリコンナノ粒子層の孔を実質的に埋めることが判っている。シリコン堆積に影響を与える要因は主としてシリコンナノ粒子表面及び温度である。シラン圧力がシリコン堆積及び埋め込みに与える影響は少ない。堆積条件は、シリコンナノ粒子層の具体的な厚さのための所望の孔埋め度をもたらすように調節することができる。一般に、ＬＰＣＶＤを熱駆動式堆積のために用いて、非晶質シリコンを中程度の温度、一般に約４５０℃〜約７００℃、そして更なる態様では約５００℃〜約６５０℃で堆積することができる。一般に、シラン（ＳｉＨ4）はＣＶＤシリコン堆積のための前駆体である。多孔質シリコン材料内へ非晶質シリコンを堆積するためのＬＰＣＶＤ中の圧力は一般に約３Ｔｏｒｒ以下、更なる態様では約０．０５Ｔｏｒｒ〜約２．５Ｔｏｒｒ、そして追加の態様では約０．１Ｔｏｒｒ〜約２Ｔｏｒｒである。当業者には明らかなように、上記明示範囲内での堆積温度及び圧力の追加の範囲も考えられ、本開示に含まれる。さらに、いくつかの態様では、ＣＶＤプロセス中、ドーパント源ガス、例えばＰＨ3又はＢ2Ｈ6を大気中に導入することにより、非晶質シリコン内にドーパントを導入することができる。ＣＶＤプロセスに続いて、シリコンナノ粒子層上に、上記のように堆積されたままの状態の何らかの追加の非晶質シリコンを配置することもできる。
他の態様では、ゲルマンなど、並びにシランとのブレンド、又は他の前駆体ガスを堆積チャンバ内に導入することによって、ゲルマニウム、ドープされたゲルマニウム、又はゲルマニウム合金をシリコンナノ粒子表面上に堆積することもできる。ゲルマニウム、又はゲルマニウム合金をシリコンナノ粒子表面上に堆積することにより、バルク・ヘテロ接合が形成される。ヘテロ接合は一般に、薄膜光起電力装置内の電荷分離及び電荷輸送を増強するのに特に重要であると考えられている。また合金は、バンドギャップ・エンジニアリング及び応力管理に適用するためにも特に有用であり得る。更なる態様では、導電率を調整し、そしてシリコンウエハー表面上に表面不動態化を形成するために、酸素をシランとの混合物中に導入することにより半絶縁薄膜を形成することができる。明記したガス前駆体の組み合わせは包括的であることを意図するものではない。他のガス前駆体の組み合わせも本出願において開示された範囲に含まれる。
高密度複合体のアニール及びドーパントドライブイン
結晶シリコンナノ粒子と非晶質シリコンとの複合体は、比較的高密度の構造で形成することができる。さらに処理を施していない堆積されたままの状態の複合体は導電性ではなく、いくつかの一般的な湿式清浄化プロセスに耐えることができない。いくつかの態様において、熱処理によって複合体をアニールすることにより、材料をより完全に高密度化し、そして均一な結晶構造を有するより高耐久性の層又は膜を形成することが望ましい。アニール・プロセス後には、結果として生じる材料は高密度ナノ結晶シリコン材料であり得る。ナノ結晶は、非ロッド形であって、粒子が粒子の主軸に沿って比較的同様の長さを有していることが観察される。複合体がシリコンウエハーなどの上に堆積される場合、複合体のドーパントを下側のシリコン基体内に効果的にドライブインすることができる。アニールされた複合体は、好適な電子構成部分の好適な電気特性を有し得る。このように、ドーパントドライブインは、結晶シリコンソーラーセルのためのドープされた接点を形成するのに効果的であり得る。複合体がシリコンウエハー上にパターニングされる場合には、ソーラーセル表面に沿ってドープされた接点を同様にパターニングすることができる。ドーパントを含む又は含まないアニールされたナノ結晶シリコン材料は、他の用途、例えば電子構成部分の形成のために有用であり得る。
結晶シリコンナノ粒子と非晶質シリコンとの複合体の形成及び特性は詳細に上述されている。アニール・プロセスでは、小さな変化は生じるかもしれないが、材料の物理的寸法は、平均厚に関しては複合体が最初から比較的高密度であり、また多孔率が低いため、そしてパターニングに関しては材料が一般に流動温度までは加熱されないため、さほど変わらない。いくつかの態様では、アニールされた材料のボイド容積は約５％以下、更なる態様では２．５％以下、そして追加の態様では１％以下である。当業者には明らかなように、上記明示範囲内での追加のボイド容積範囲も考えられ、本開示に含まれる。複合体の上記物理的寸法は、アニールされた材料にも事実上等しく当てはめることができる。しかしながら、適切なアニールによって、材料は、シリコン構造層全体にわたってナノ結晶材料に変化するのが観察されている。アニール・プロセスが高結晶シリコンウエハー上の複合体に施される場合、高結晶シリコンに隣接するアニールされた材料の少なくとも一部が結晶シリコン上でエピタキシャル結晶化することによって、不規則なエピタキシャル層を形成し、このエピタキシャル層はナノ結晶層に推移する。エピタキシャル・シリコンの量は正確な処理条件に依存し得る。
熱処理による複合材料のアニールの結果、材料を効果的に完全ナノ結晶材料に変化させることができる。結果として生じるナノ結晶シリコン材料の特性は、シリコン結晶子が非ロッド状の平均形状を有し得るという点で、ＣＶＤ堆積アプローチから形成されたナノ結晶材料とは著しく異なる結晶構造であることである。例えばEdelman et al., “Cross-section of Si:H solar cells prepared by PECVD at the edge of crystallization”, J. of Non-Crystalline Solids 299-302 (2002) pp. 1167-1172; 及びMicard et al., “Electrical and structural properties of p-type nanocrystalline silicon grown by LEPECVD for photovoltaic application”, Physica status solidi C7 (2010) 3-4, pp. 712-715を参照されたい。また、ドープされた複合体のアニールによって、下側の結晶シリコン基体内に同時にドーパントをドライブインすることができる。ドーパントドライブインの結果、シリコン基体上に高濃度ドープされた表面領域を形成することができる。高結晶シリコン基体の表面内へ延びるドーパント・プロフィールは望ましいプロフィールを有することができる。
アニールされた材料の結晶化度は、材料の断面を、高解像度透過電子顕微鏡写真（ＴＥＭ）を使用して調べることができる。高解像度ＴＥＭはシリコンの結晶構造を分解することができる。ＴＥＭ顕微鏡写真で観察されるように、アニールされたナノ結晶は、非ロッド形結晶を有することが観察される。具体的には、結晶の主軸に沿った寸法は一般に、粒子の少なくとも９０％において、より長い寸法の長さをより短い寸法で割り算した比が３倍以下であり、そして更なる態様において、結晶の主軸に沿った寸法の比は、粒子の９５％において３倍以下である。一般に、結晶子の平均直径は約２００ｎｍ以下、更なる態様では約５ｎｍ〜約１５０ｎｍ、そして追加の態様では約１０ｎｍ〜約１００ｎｍであってよい。粒子の主軸に沿って長さを平均することによって、平均直径が得られる。当業者には明らかなように、上記明示範囲内での平均直径及び寸法の比の追加の範囲も考えられ、本開示に含まれる。
ドーパントドライブインを容易にするように、ドープされたシリコンナノ粒子インクを被覆するためのキャッピング層が以前に記載されている。“Silicon Substrates With Doped Surface Contacts Formed From Doped Silicon Inks and Corresponding Processes”と題するLiu他による同時係属中の米国特許出願第１３／１１３，２８７号明細書、現在は米国特許出願公開第２０１２／０１９３７６９号明細書（「’２８７出願」）（参照することによって本明細書中に組み込まれる）を参照されたい。’２８７出願に記載されたキャップ層は誘電材料であり、この材料はシリコンナノ粒子層内にほとんど貫入しない。例えばキャッピング層はスピンオンガラスから形成することができる。従って、’２８７出願のキャッピング層は、シリコンナノ粒子と、シリコンナノ粒子層の孔を実質的に埋める非晶質シリコンとの複合体を形成するために本明細書中に記載された非晶質シリコン堆積とは大きく異なる。驚くべきことに、非晶質シリコンマトリックスと薄い非晶質シリコンキャッピング層とは、ドーパントドライブインを支援するのに効果的である。
アニール・プロセス後、アニールされたシリコン層は、比較的一定のドーパント濃度を有することが推定される。シリコンナノ粒子から運ばれたドーパントは、アニールされたシリコン層内で均一化されることによって、ほぼドーパント濃度の平均値に達する。シリコン基体を有する態様の場合、ドーパント濃度はナノ結晶Ｓｉ層の全厚にわたって比較的一定であり、次いで、上昇した濃度がシリコン基体内に延びる。ドーパント・プロフィールは、ナノ結晶表面層内のドーパント濃度を示し、このドーパント濃度は、シリコン基体内に延びるドーパント・プロフィールに推移する。ドープされたシリコンナノ粒子と非晶質シリコンとの複合体をアニールすることによって、他のドライブイン法とは異なるタイプのドーパント・プロフィールを生成することができる。いくつかの態様の場合、ドーパント濃度は、基体表面下の深さに伴って漸減する。ドーパント・プロフィールはガウス関数に近似する形状を有することができる。この形状は、シリコンウエハー表面内に延びるドーパント濃度が、バックグラウンド濃度に達するまで減少することを示す。他の態様の場合、ドーパントドライブインを低減するように処理条件を選択することができ、この場合ドーパント濃度は、ナノ結晶層と基体との界面に位置する基体表面の下方の所定の深さで、上昇したレベルからバックグラウンド濃度へ鋭く降下する。ドーパント・プロフィールはこの場合、シャープな接合を形成するほぼ方形の形状を有する。基体に低ドーパント濃度が設定されていると仮定すると、シャープな接合は、基体及びナノ結晶層内に導入されるドーパントのタイプが対向型か又は同型かに応じて、ｐ／ｎ接合又は高／低ドーパント濃度接合であることが可能である。シャープな接合は、ガウス型プロフィールを有する、拡散に由来する接合と比較して強度が高い電界を有する。本明細書中に記載され、例において達成されたドーパント・プロフィールの特性は、効率的なソーラーセルの形成に適している。
ドーパント・プロフィールの特徴は一般に、シリコンナノ粒子層及び非晶質シリコンキャッピング層の堆積されたままの状態の特徴、並びの処理条件に依存する。ドーパント・プロフィールは、表面からの種々異なる深さをサンプリングするためのスパッタリング又は他のエッチングとともに元素組成を評価するために二次イオン質量分析（ＳＩＭＳ）を用いて測定することができる。熱ドーパントドライブイン中に、ドープされたナノ結晶層が形成される。表面構造を形成するアプローチに起因して、初期ａ−Ｓｉ堆積物からの表面効果が生じ得る。金属電流コレクタのように、表面に良好なオーミック接触が所望される場合、低い表面再結合を維持しながら良好なオーミック接触を提供するために、表面ドープは比較的大規模、例えば約５×１０19〜約５×１０21原子／ｃｍ3、そしていくつかの態様では７×１０19〜約２×１０21であることが望ましい。表面下の深さの関数として、ｌｏｇ濃度の比較的フラットな勾配とともに、ドーパント・プロフィールの平坦域を観察することができる。一般にｌｏｇ（濃度）／深さは約０．５[log(atm/cc)/micron]以下、そしていくつかの態様では約０．５[log(atm/cc)/micron]以下であり、また平坦域の深さは約０．１〜約０．８μｍであり、そしていくつかの態様では約０．１５〜約０．６μｍである。当業者には明らかなように、上記明示範囲内での追加の表面ドーパント特徴範囲も考えられ、本開示に含まれる。これらのドーパント・パラメータは一般に、シリコン基体内に良好なドーパントドライブインが行われているか否かにかかわらず適用可能である。
シリコン基体表面内へドーパントをドライブインするために用いられたドーパントドライブイン後にシリコン基体内へ延びる全体的なドーパント・プロフィールを特徴づけるために、我々は追加のパラメータ、つまりドーパント濃度が１立方センチメートルあたり１×１０19ドーパント原子（原子／ｃｍ3）となる深さを用いる。深さに関して、ドーパント・プロフィールは、１×１０19のドーパント濃度となる深さが、約０．５μｍ〜約２．５μｍ、更なる態様では約０．６μｍ〜約２μｍ、そして他の態様では約０．７μｍ〜約１．８μｍであり得る。ドーパントドライブインが制限された態様の場合、表面平坦域のエッジからドーパント濃度１×１０18までの深さは約０．３μｍ以下であってよい。当業者には明らかなように、上記明示範囲内での追加のドーパント・プロフィール・パラメータ範囲も考えられ、本開示に含まれる。
ドーパントドライブインに続いて、結果として生じるシリコンシートはシート抵抗で特徴づけることができる。シート抵抗は４点プローブで測定することができる。次いで４点プローブによる測定値を幾何学的パラメータに従ってスケーリングすることによって、シート抵抗を得ることができる。本明細書中に記載されたドープされたシリコンナノ粒子を使用したドーピング、及びドーパントドライブインプロセスに基づいて、約１２０Ω／ｓｑ以下、更なる態様では約１００Ω／□〜約１Ω／□、追加の態様では約６０Ω／□〜約１．５Ω／□、そして他の態様では約５０Ω／□〜約２Ω／□のシート抵抗を得ることができる。当業者には明らかなように、上記明示範囲内での追加のシート抵抗範囲も考えられ、本開示に含まれる。
シリコンウエハー上のシリコン複合体を加工するためのアニール工程が図１に概略的に示されている。初期材料１００は基体１０４上に複合体１０２を含んでいる。複合体１０２は、シリコンナノ粒子インクに由来するシリコンナノ粒子１０６と、シリコンナノ粒子を取り囲む非晶質シリコンマトリックス１０８と、構造体をキャッピングするために非晶質シリコンマトリックスから延びる非晶質シリコン層１１０とを含んでいる。図１の矢印１２０によって示されているように、加熱することによりアニール工程を実施する。結果としてアニールされた材料１３０は図１の右側に概略的に示されている。基体がシリコンウエハーであることを想定すると、シリコン基体１３２は仮想線で図示された基体の初期表面を超えて延びる不規則なエピタキシャル付加物１３４を含んでいる。エピタキシャル材料１３４からナノ結晶材料１３６が延びている。
ドーパントドライブインは炉などで実施することによって、ドーパント源材料堆積物を有する基体を加熱し、これによりドーパント元素を基体表面内にドライブインすることができる。ドライブインプロセスを実施するための炉の概略図が図２に示されている。炉１５０は基体１５２を保持しており、基体１５２はその表面上に複合体層１５４を有している。炉１５０は入口１５６及び出口１５８などを含むことにより、炉内の雰囲気、圧力を制御すること、且つ／又はプロセスの少なくとも一部を通して連続流を維持することを可能にする。例えば、元素シリコン基体を有する態様のために、アニール・ドーパントドライブイン工程中に実質的に無酸素の雰囲気、例えば窒素雰囲気、又は他の不活性雰囲気を使用してよい。大気圧又は減圧下で加熱を行うと、成功を収めることができる。一般に、熱処理中にチャンバに不活性ガスを通流させることができる。
ドーパントドライブインは一般に約７００℃〜約１４００℃、更なる態様では約７２５℃〜約１２００℃、そして他の態様では約７５０℃〜約１１００℃の温度で実施することができる。ドーパントドライブインは約５分〜約６時間、更なる態様では約１０分〜約３時間、そして追加の態様では約１５分〜約２時間にわたって実施することができる。当業者には明らかなように、上記明示範囲内でのドーパント処理温度及び時間の追加の範囲も考えられ、本開示に含まれる。所望の場合には、より低温で初期加熱工程を実施して、アニール工程実施前に複合体を安定化させることができる。基体表面内部のドーパント・プロフィールは、ドーパントドライブインパラメータにある程度依存することがあり、また、処理パラメータの選択には、ドーパントドライブイン後の目標ドーパント・プロフィールによって影響を与え得る。
追加の又は代わりの態様では、シリコンナノ粒子の周りに非晶質シリコンマトリックスを有するシリコン複合体は、高速熱プロセスによって効果的且つ急速にアニールすることもできる。例えば、シリコン複合体をヒートランプ、例えばキセノンヒートランプを用いてアニールすることができる。ヒートランプからの輻射線を表面上に照射するか、又は他の態様では、基体表面を横切って比較的高速に走査することにより、シリコンをアニールすることができる。強度及び照射時間は、シリコン堆積物をアニールし、そして適宜な態様ではシリコン基体内にドーパントをドライブイン、この場合シリコン基体に他に著しい影響を及ぼすことのないように選択することができる。処理装置の概略図が図３に示されているが、他の設計を所望の通りに使用することもできる。処理装置１７０は、被覆されたウエハー１７４などを照射するように設計されたヒートランプ１７２を含む。他の態様ではヒートランプ及び／又は基体を走査するためにコンベヤなどを動かすことによって、これらの相対運動を達成する。
生成物を形成するための処理中及び更なる処理前に材料表面に沿って形成されたかもしれない酸化ケイ素を除去するために、アニール及び／又はドーパントドライブイン後に、酸化ケイ素エッチングを行うことが望ましい場合がある。プロセス全体を通して材料から酸素を積極的に遠ざける場合には、酸化ケイ素エッチングを用いないことがある。酸化ケイ素エッチングは、緩衝フッ化水素溶液又はその他の適切な溶液を用いて実施することができる。同様に、プラズマエッチング又は他の乾式エッチング・プロセスを利用することもできる。緩衝酸化物エッチングは数分〜数時間にわたって実施することができるが、しかし当業者には明らかなように、この時間範囲内の全ての部分的範囲も考えられる。
ドーパントドライブイン及び任意の高密度化及び／又はエッチング工程を実施したあと、アニールされたシリコン被膜を有する基体を組み立てて所望の装置、例えばソーラーセル、薄膜、又は他の装置にすることができる。代表的な適用装置についてさらに下述する。
Ｓｉペレットを形成するための高密度化及び焼結
インクから形成されたナノ結晶シリコン堆積物から高密度化シリコン材料を形成するために、高密度シリコンペレットを形成するために機械的圧力及び熱を用いることは、別のアプローチを提供し、このアプローチは特定の状況において望ましい過程アプローチであり得る。材料を圧密化又はさらに高密度化するために加熱する前及び／又は加熱するのと同時に、物理的圧力を加えることによって、シリコンナノ粒子堆積物を機械的に高密度化することができる。一般にペレットは、選択された表面上に形成される。インクは所望の場合には表面に沿ってパターニングすることができ、或いは、全面にわたって被覆することができる。ペレット形成アプローチは一般に広範なシリコンペレット厚のために用いることができる。処理後、結果として生じるシリコン材料は一般に、中程度に高いがしかしバルク・シリコンの密度よりも多少低い密度を有するナノ結晶材料である。シリコンペレットはドープ型であってもなくてもよい。一般に、初期の多孔質ナノ粒子堆積物には、任意の妥当な手段を用いて圧力を加えることができる。
圧力及び熱を加えることによりシリコンペレットを形成すると、薄膜又は厚膜シリコン構造の形成が可能になる。これらのシリコン構造体は、特定の用途に対して所望される通りに、完全層又は種々のパターンを形成することができる。本明細書中に記載されたシリコンペレットの形成は基体に基づいて束縛され得る。具体的には、脆弱な基体は、過剰な圧力を加えることによって損傷されるおそれがある。従って、いくつかの態様の場合、所望の基体は例えば、適宜に支持され得る軟質基体、及び耐久性の高い硬質基体、例えば十分な厚さを有するセラミック基体、例えば透明ガラス、厚いシリコンウエハー、及び／又は誘電シートであってよい。シリコンペレット又は結晶シリコンウエハーは、シリコンウエハーの厚さ、シリコンインク堆積物の厚さ、及びペレットを形成するために用いられる処理アプローチに応じて、ウエハーを損傷することなしに形成することができる。
堆積されたナノ結晶シリコンインクを高密度化した後、結果として生じるシリコンペレットの厚さは、高密度化に相応して、多孔質ナノ粒子堆積物に対して低減されている。上記のように、シリコンペレットは広範な厚さを有することができる。具体的には高密度化後、シリコンペレットの厚さは約２５０ｎｍ〜約２ミリメートル、更なる態様では約５００ｎｍ〜約１ミリメートル、そして追加の態様では約１μｍ〜約５００μｍであってよい。ペレットは、本質的に可視孔を有さないことが可能であるが、しかしいくらかの残留孔が存在することもある。結果としてのペレットは一般に、完全高密度シリコンよりも多少低いが、しかし初期の堆積されたシリコンナノ粒子よりも著しく高い密度である、中間密度を有している。このように、シリコンペレットの密度は約１ｇ／ｃｍ3〜約２．１ｇ／ｃｍ3、他の態様では約１．２ｇ／ｃｍ3〜約２．０ｇ／ｃｍ3、そして更なる態様では約１．４ｇ／ｃｍ3〜約１．９ｇ／ｃｍ3であり得る。当業者には明らかなように、上記明示範囲内での厚さ及び密度の追加の範囲も考えられ、本開示に含まれる。
シリコンペレットを形成するために、一般には任意の妥当なアプローチによって圧力を加えることができる。ナノ粒子シリコン被膜が、プリント基体上にウエハー又は石英板を備えたキャッピング構造とともに熱処理された。“Silicon Substrates With Doped Surface Contacts Formed From Doped Silicon Inks and Corresponding Processes”と題するLiu他による同時係属中の米国特許出願第１３／１１３，２８７号明細書、現在は米国特許出願公開第２０１２／０１９３７６９号明細書（「’２８７出願」）（参照することによって本明細書中に組み込まれる）を参照されたい。キャッピング・ウエハーを用いた場合、シリコンインクは本明細書に記載された程度までの加熱中には高密度化しなかった。そしてこれは場合によっては圧力量が不十分という結果を招いた。’２８７号出願明細書に記載されたシステムを用いた場合、下側の結晶シリコンウエハーは、薄膜シリコン堆積物及びウエハーの薄さに起因して、著しく高い圧力を加えると亀裂を形成した場合がある。システムを適切に調節することにより、シリコンナノ粒子堆積物を所望の程度に高密度化するのに適した圧力量を加えるのを可能にする。
適切な圧力量は一般に、ナノ粒子シリコン堆積物の性質に依存し、この圧力は本明細書中の教示内容に基づいて実験によって割り出すことができる。下記例に作業態様を記載する。圧力は一般に、ローラ対、機械プレス、又は機械的圧力を加えるための任意の他の好都合なアプローチを用いて加えることができる。いくつかの態様では、ローラ、又はプレスなどを圧力と同時に熱を加えるように加熱することができる。同様に、炉又は他の加熱された容器内部で加圧することによって、熱及び圧力を同時に加えることもできる。これとは別に又はこれに加えて、加熱前にナノ粒子堆積物の初期部分高密度化を達成するために、先ず加圧することもできるが、しかし加熱後に加圧を続けることもできる。例に示すように、初期の加圧は、シリコンの融点を十分に下回る熱を加えたときに高密度化を容易にする。一般には、加熱温度は約６５０℃〜約１２００℃、更なる態様では約７００℃〜約１１５０℃、そして追加の態様では約７５０℃〜約１１００℃である。一般に熱は約１分間〜約５時間、更なる態様では約５分間〜約３時間、そして他の態様では約１０分間〜約２時間であってよい。加熱時間中に加圧されるならば、より短い加熱時間が適することが予測され、また適切な加熱時間は、ナノ粒子シリコン堆積物に加えられる圧力の程度によって影響を与えられる。当業者には明らかなように、上記明示範囲内での追加の温度範囲も考えられ、本開示に含まれる。別の又は追加の態様において、図３及び別の走査適用態様に関連して上述されているようなヒートランプを用いて急速熱アニールを実施することができる。
シリコンウエハーを基材とするソーラーセル用途
いくつかの態様では、ソーラーセルは結晶シリコン光吸収層を含む。ドープされた接点が光電流の収集を可能にするためにシリコン基体表面に沿って延びている。ドープされた接点はソーラーセルの前面及び後面の両方に沿って、又はソーラーセルの後面だけに沿って位置することができる。本明細書中に記載された、ドープされたシリコンインク及びドーパントドライブイン方法を用いたドープされた接点の形成は、ドープされた接点の所望の配置に適合させることができる。ソーラーセル作業効率の低下を招き得る再結合イベントを低減するために、シリコン基体表面に沿って不動態化層として無機誘電材料が一般に配置される。ソーラーセルのドープされた接点と外部回路との接続を可能にするために、導電性電流コレクタが適切に配置されている。電流コレクタの部分は一般にそれぞれの誘電層を貫通することによって、ドープされたシリコン接点との電気的接続を形成する。フロント受光面を保護するために透明なフロント保護層が一般に使用される。残りのソーラーセル部分はポリマーなどに封入することによって、ソーラーセルを環境攻撃から防護することができ、これとともに、それぞれの対向極性の電流コレクタに通じる導電性リードの接続を介してセルと外部回路とを接続することを適切に許容する。ソーラーセルを組み立ててモジュールにするためには、複数のセルを直列接続することにより電圧出力を増大させることが一般に望ましいが、しかし電流を増大させるのに加えて、又はその代わりに並列接続を含むこともできる。
シリコン結晶受光層は任意の妥当な源から形成することができる。コスト削減を助けるために、吸収層形成の際には薄いシリコン基体を使用して材用使用量を低減することが望ましい。好適な結晶シリコン基体は例えば、例えば単結晶インゴットから切断されたシリコンウエハー、シリコンリボン、又はシリコンフォイルを含むことができる。一般に直径約５０ｍｍ〜約３００ｍｍのドープされた及び非ドープ型の結晶シリコンウエハーが商業的に入手可能である。例えば、Silicon Valley Microelectronics Incorporated (CA, U.S.A)から商業的ウエハーを得ることができる。ウエハーは厚さを所望の値まで低減するためにエッチングすることができるものの、エッチング・プロセスは材料節減をもたらさない。それというのもエッチング・プロセスにおけるシリコンの損失は事実上結晶シリコンを無駄にするからである。
同様に、必要に応じてドーパントを含む溶融シリコンを含有する坩堝を通してフィラメント対を引き出すことによって、結晶シリコンリボンを形成することもできる。フィラメントが溶融物を通過するのに伴って、シリコン薄膜がフィラメント間に形成され、シリコン薄膜は冷えるのに伴って急速に凝固する。結晶子径が最大２５ｍｍ×２５ｍｍの多結晶シリコンリボンが適切な処理パラメータ選択によって生産されている。寸法に関しては、シリコンリボンは厚さが約６０μｍ〜約１ｍｍ、そして幅が約１ｃｍ〜約３０ｃｍであり得る。幅が最大５０ｍｍ、そして厚さが約１２０μｍ〜約１ｍｍのシリコンリボンを形成することが、“Wafer/Ribbon Crystal Method and Apparatus”と題するGaborによる米国特許出願公開第２００９／００２５７８７号明細書（‘７８７特許）に記載されている（参照することにより本明細書中に組み込まれる）。
剥離層を伴う反応性堆積プロセスによって、結晶シリコンフォイルを形成することができる。剥離層は機械的完全性が低い層、又は選択的に除去されやすい層である。従って、剥離層の破壊又は除去によって、上層を下側基体から分離することができる。具体的には剥離層は光反応性堆積を用いて効果的に形成することができる。光反応性堆積は、好適な前駆体反応物質を有する流れ中での化学反応を伴う。この反応は強力な光ビームによって引き起こされる。シリコンフォイル層は、剥離層上への化学蒸気堆積（ＣＶＤ）又は光反応性堆積を用いたシリコン堆積によって形成することができる。堆積されたままの状態のシリコンを、例えばゾーンメルト再結晶化プロセスを用いて再結晶化することにより、結果として生じるシリコンフォイルの結晶サイズを増大させることができる。剥離層におけるシリコン上層の分離の結果、シリコンフォイルがもたらされる。シリコンフォイルは一方の表面又は他方の表面で常に支持されていてもいなくてもよい。シリコンフォイルは大型に形成することができ、適切な結晶子径が得られている。光反応性堆積を用いてシリコンフォイルを形成する方法は、“Thin Silicon or Germanium Sheets and Photovoltaics Formed From Thin Sheets”と題するHieslmair他による米国特許出願公開第２００７／０２１２５１０号明細書に論じられている（参照することにより本明細書中に組み込まれる）。ＣＶＤを使用した、剥離層上へのシリコンフォイルの形成は、“Reactive Flow Deposition and Synthesis of Inorganic Foils”と題するHieslmair他の米国特許出願公開第２００９／００１７２９２号明細書に記載されている（参照することにより本明細書中に組み込まれる）。
フロント接点及びリア接点を有する光起電力セルの態様が図４及び５に概略的に示されている。図４及び５を参照すると、光起電力セル２００は、シリコン基体２０２と、パターニングされたフロントドープ型接点２０４と、フロント不動態化層２０６と、フロント電流コレクタ２０８と、フロント保護層２１０と、バックドープ型接点２１２と、バック不動態化層２１４と、バック電流コレクタ２１６と、ポリマー封止剤２１８とを含む。いくつかの態様の場合、シリコン基体は、シリコン基体、すなわちコアシリコン光吸収層の導電率を高めるために、比較的低いドーパント・レベルのドーパント元素、例えばｎ型ドーパントを含む。一般に、シリコン基体の平均ドーパント濃度はホウ素、リン又は同様のドーパント１立方センチメートル（ｃｃ）あたりの原子数が約１０×１０14〜約１．０× １０16であり得る。当業者には明らかなように、上記明示的な範囲内での追加の低濃度ドーパント・レベル範囲も考えられ、これらは本開示に含まれる。
フロントドープ型接点２０４及びバックドープ型接点２１２は一般に、シリコン基体内に貫入する高濃度ドープされた領域であり、基体から延びるドープされたシリコンを含んでも含まなくてもよい。フロントドープ型接点２０４及びバックドープ型接点２１２はそれぞれ、選択されたドーパントを含むことができる。フロントドープ型接点２０４及びバックドープ型接点２１２は独立して、それぞれのシリコン基体表面に沿った複数の分離された場所を含むことができる。いくつかの態様の場合、フロントドープ型接点２０４及びバックドープ型接点２１２は事実上シリコン基体表面全体にわたって延びることができる。いくつかの態様では、フロントドープ型接点がｎ型ドーパントを含み、そしてバックドープ型接点がｐ型ドーパントを含むことにより、光の吸収によって形成された少数キャリア又は電子が前面へ移動する一方、対向電荷を有するキャリア又は正孔が後面へ移動するようになっていることが望ましい。電子及び正孔の移動の結果、外部回路に導くことができる有用な電流が収集される。好適なｎ型ドーパントは例えばＰ，Ｓｂ及び／又はＡｓを含み、そして好適なｐ型ドーパントは例えばＢ，Ａｌ，Ｇａ及び／又はＩｎを含む。一般に、ドープされた接点内部の平均ドーパント・レベルは、１立方センチメートル（ｃｃ）当たりの原子数が約１．０〜１０18〜約５×１０20、さらなる態様では、約２．５〜１０18〜約１．０×１０20、そして他の態様では５．０〜１０18〜約５．０×１０19であってよい。当業者には明らかなように、上記明示的な範囲内の追加のドーパント・レベル範囲が考えられ、そしてこれらも本開示内容に含まれる。しかしながらドープされた接点内のドーパント濃度は、さらに下述するように、ドープされた接点をより具体的に特徴づける深さに対するプロフィールを有している。ドーパント・プロフィールは一般に、インクから基体内へドーパントをドライブインするために用いられるアプローチの関数であり得る。ドーパント供給及びドーパントドライブインは、本明細書中に記載されたドーパントインクを使用して達成することができ、また対応するドーパント・プロフィールを得ることができる。
フロント不動態化層２０６は無機誘電材料を含むことができる。不動態化層を形成するのに適した無機材料は例えば、水素添加を伴う又は伴わない、化学量論的及び非化学量論的な酸化ケイ素、窒化ケイ素、及び酸窒化ケイ素、炭化ケイ素、炭窒化ケイ素、誘電金属酸化物、例えば酸化アルミニウム、誘電金属窒化物、例えば窒化アルミニウム、金属酸窒化物、これらの組み合わせ又はこれらの混合物を含む。いくつかの態様の場合、不動態化層は例えばＳｉＮxＯy、ｘ≦４／３及びｙ≦２、酸化ケイ素（ＳｉＯ2）、窒化ケイ素（Ｓｉ3Ｎ4）、ケイ素富化酸化物（ＳｉＯx、ｘ＜２）、又はケイ素富化窒化物（ＳｉＮx、ｘ＜４／３）を含むことができる。フロント不動態化層２０６を貫通する穴２３０は、フロント電流コレクタ２０８とフロントドープ型接点２０４との電気的接触を可能にする。
不動態化層の厚さは一般に、約１０ナノメートル（ｎｍ）〜８００ｎｍであってよく、さらなる態様の場合３０ｎｍ〜６００ｎｍであり、そしてさらなる態様の場合５０ｎｍ〜５００ｎｍである。当業者には明らかなように、上記明示的な範囲内の追加の厚さ範囲が考えられ、そしてこれらも本開示内容に含まれる。概ね化学的に不活性の不動態化層は、半導体材料を環境的劣化から保護し、正孔及び電子の表面再結合を低減し、且つ／又は、構造デザイン形体を提供し、また前面のための反射防止特性を提供することができる。表面は何らかの非平面性を有することによって、光吸収性を高くするためにシリコンを通る光を散乱させるのを助けることができる。
フロント電流コレクタ２０８は、パターニングされた導電体格子を含むことができる。導電体格子は、電流コレクタの傍らを通り過ぎた光が導電性材料中のギャップを透過するのを可能にする。フロント電流コレクタ２０８は延長部２３２を含んでいる。この延長部は、フロント電流コレクタ２０８とフロントドープ型接点２０４との間の導電性を確立するために穴２３０を通って延びている。フロント電流コレクタ２０８はフロントドープ型接点２０４の複数の別個の個所を接続することができる。また、フロント電流コレクタ２０８は一般に、１つ又は２つ以上の導電性タブ２３４を含むことができる。これらのタブ２３４は、電流コレクタ２０８との電気的接続を可能にするように設計されている。封止剤２１８が個々のセルをカバーする場合、タブ２３４は一般に、封止剤２１８を通って延びるように形成されており、モジュール内部に複数のセルを封入するために封止剤２１８が使用される場合には、隣接するセルを例えば直列又は並列接続するか、又は外部回路に接続するためにタブ２３４を使用することができる。電流コレクタ２０８の格子形態が図４に示されてはいるが、他の格子パターンも所望の通りに使用することができる。フロント電流コレクタは導電性材料、例えば元素金属又は金属合金から成る格子を含んでいる。一般に、導電性格子の寸法は、望ましくない遮光量を回避しながら、フロントドープ型層と所望のレベルで接触するのを可能にするようにバランスがとられている。
フロント透明層２１０は、透明ポリマーシート、ガラスシート、又はこれらの組み合わせなどを含むことができる。好適なポリマーは例えばポリカーボネートを含む。ポリマー層はベースセル構造に積層することができる。フロント透明層がまたガラスを含む場合には、接着剤、例えばシリコーン接着剤又はＥＶＡ接着剤（エチレンビニルアセテートポリマー／コポリマー）を使用して、ガラスを透明ポリマーシートに、又は電流コレクタ表面に直接に固定することができる。
バック不動態化層２１４はフロント不動態化層２０６と事実上鏡像関係を成すが、バック不動態化層２１４を通る穴２４０は、フロント不動態化層２０６を通る穴２３０と同じ形態及びサイズを有していてもいなくてもよい。しかし好適な穴パラメータの範囲は穴２４０と穴２３０とで同等であることが可能である。バック不動態化層２１４はフロント不動態化層２０６と同等の組成を含むことができる。同様に、バック不動態化層２１４はフロント不動態化層２０６と同等の範囲にわたる厚さを有することができる。バック電流コレクタ２１６は一般に可視光を反射してシリコン基体２０２を通って戻すように選択することができる。シリコン基体において、光は、追加の光電流を発生させるために半導体によって吸収することができる。バック電流コレクタ２１６は導電性金属、例えばアルミニウムを含むことができるものの、任意の好適な導電性材料を使用することができる。バック電流コレクタ２１６は、電流コレクタとの電気的接続を可能にするように延びる導電性タブ２４４などを含むことができる。封止剤２１８が個々のセルをカバーする場合、タブ２４２は一般に、封止剤２１８を通って延びるように形成されており、モジュール内部に複数のセルを封入するために封止剤２１８が使用される場合には、隣接するセルを接続するか、又は外部回路に接続するためにタブ２４４を使用することができる。
バック接点光起電力セルの代表的な態様が図６及び７に示されている。図６及び７を参照すると、バック接点光起電力セル２６０がシリコン基体２６２と、フロント不動態化層２６４と、フロント透明保護層２６６と、バックｐドープ型接点２６８と、バックｎドープ型接点２７０と、バック不動態化層２７２と、第１バック電流コレクタ２７４と、第２バック電流コレクタ２７６と、封止剤２７８とを含む。シリコン基体２６２は一般に、上記シリコン基体２０２と同等の特徴を有することができる。ソーラーセルの前面は、ｎ型ドーパントを含む高濃度ドープされた層を有することにより、セルの効率を改善し得る前面フィールドを提供することもできる。フロント不動態化層２６４は、誘電層２０６及び２１４との関連において上述した好適な無機誘電材料及び寸法を含むことができる。しかし、バック接点の態様では、フロント不動態化層２６４は一般に、下側の半導体材料へのアクセスを可能にするための穴を有してはいない。また、透明フロント保護層は同様に、ポリマー、ガラス、これらの組み合わせなどを含むことができる。封止剤２７８は、封止剤２１８に関して上述したように、適切な電気的相互接続を有する状態で、個々のセル又は複数のセルをモジュール内に封入することができる。
光起電力セル２６０の後ろ側は、セルの対向極のための別個の個所を提供するために、パターニングされた構造を有している。種々のパターン及び構造がバック接点を形成する技術において知られており、あらゆる妥当なバック接点構造を一般に使用することができる。バック接点のパターニングプロセスをシリコンインクに関連して下述する。
図６及び７を参照すると、ドープされた接点２６８，２７０が適切な電流コレクタとの接続を可能にするパターンを成して配列されている。バック接点の場合、光電流を効率的に収集し得るように半導体表面全体にわたって各ドーパント・タイプのドメインが分布していることが望ましい。しかしながら、各ドーパント・タイプのドメインは、それぞれのドーパント・タイプと適切に調和された電流コレクタの配置を可能にするようにパターニングするべきである。バック不動態化層２７２は一般に、それぞれの電流コレクタと対応ドープ型接点との接触を可能にするために穴２８０を含む。ドープされた接点２６８，２７０は一般にシリコン基体２６２の後面内に延びており、そして両方ともシリコン基体２６２内に延び、しかもシリコン基体２６２の後面から外方に向かって延びていてよい。バック接点ソーラーセルのためのドープされた接点は、本明細書中に記載されたシリコンナノ粒子インク及びドーパントドライブインによって形成することができる。
セルのために対向極性の電極を提供するように、電流コレクタ２７４，２７６が相応にパターニングされている。このように、第１電流コレクタ２７４は、穴２８０を貫通する延長部２８２を介してｐドープされた接点２６８と接触する。同様に、第２電流コレクタ２７６は、相応の穴２８０を介してｎドープされた接点２７０と接触する。電流コレクタ２７４，２７６は、好適な導電性材料、例えば元素金属又は合金から形成することができる。金属電流コレクタは、リフレクタとして機能することにより、半導体材料を通過する光を、電流コレクタに衝突するように反射させることもできる。
バック接点ソーラーセルの形成は、 “Solar Cell Structures, Photovoltaic Panels and Corresponding Processes”と題するHieslmair他による米国特許出願公開第２００８／１０３２９３号明細書、及び “Back Contact Solar Cells With Effective and Efficient Designs and Corresponding Patterning Processes”と題するSrinivasan他による同第２０１０／０２９４３４９号明細書（両明細書とも、参照することにより本明細書中に組み込まれる）にさらに記載されている。ソーラーセルのためのシリコンインクによるドープされた接点の形成は、“Silicon Substrates With Doped Surface Contacts Formed From Doped Silicon Inks and Corresponding Processes”と題するLiu他による同時係属中の米国特許出願第１３／１１３，２８７号明細書、現在は米国特許出願公開第２０１２／０１９３７６９号明細書（参照することによって本明細書中に組み込まれる）にさらに記載されている。
薄膜ソーラーセル
薄膜ソーラーセルの場合、半導体によって光を吸収する結果、価電子帯から伝導帯へ電子を移動させることになり、ダイオード接合が構造体内に電界を形成する。その結果、光吸収に続いて正味の電流フローが生じる。具体的には、ダイオードｐ−ｎ接合を形成する対向極性から成るドープされた層を、光電流を収集するために使用することができる。光電流の収集を改善し、これに相応して光電気変換効率を増大させるために、ドープされた層は、電流コレクタとして隣接電極を有する光吸収構造体全体にわたって延びている。受光側上の電極は一般に透明導電性材料、例えば導電性金属酸化物であるので、光は半導体材料に達することができる。セルの後ろ側で半導体材料と接触する電極は、隣接する反射導体を有する透明電極であってもよいが、しかし後ろ側では、必要に応じて、透明導電性酸化物を有さない半導体材料上で反射導電性電極を直接に使用することもできる。
固有シリコン、すなわち非ドープ型又は極めて低濃度のドープされたシリコンを、ｐ−ドープされた層とｎ−ドープされた層との間に配置することができる。固有層は一般に、所望の光量を吸収可能にするために、より大きい平均厚で形成される。セルのために設計パラメータは、電流収集に関して電流及び効率を高めるように光吸収量のバランスをとる。ｐ−ｎ接合は、電流収集を駆動する電界を生成する。非晶質シリコンは微結晶シリコンに対して、太陽放射に対する光吸収効率が高く、微結晶シリコンは結晶シリコンよりも相応に高い光吸収効率を有している。ナノ結晶シリコンは、微結晶シリコンと非晶質シリコンとの間の中間的な光吸収効率を有すると予測される。固有層が使用される場合、構造体全体をｐ−ｉ−ｎ接合と呼ぶことができ、この場合、これらの文字はそれぞれｐ−ドープされた層、固有層、及びｎ−ドープされた層を意味する。一般に、ｐ−ｎ接合内部では、ｐ−ドープされた層は受光面に向かって配置されており、ｎ−ドープされた層は受光面から離れて配置されている。
非晶質シリコンは１．７ｅＶという比較的大きいバンドギャップを有しているので、非晶質シリコンは一般に、波長７００ｎｍ以上の光を効率的には吸収しない。従って非晶質シリコンは、可視スペクトルの一部、ひいては太陽放射スペクトルの大部分を効果的には吸収しない場合がある。別の又は追加の態様において、所望の吸収特性が得られるように、薄膜ソーラーセルの１つ又は２つ以上の層はナノ結晶シリコンを含むことができる。本明細書中に記載されているように、薄膜ソーラーセルの層は、非晶質シリコンとナノ結晶シリコンとの複合体を含むことができる。複合体層のドーピングは適宜に選択することができる。
入射光をより十分に活用するためにｐ−ｎ接合形態の別々の吸収用半導体スタックを使用する、スタック型セルが開発されている。スタック内部のそれぞれのｐ−ｎ接合は固有シリコン吸収層を有することにより、ｐ−ｉ−ｎ接合を形成することができる。スタック内部のｐ−ｎ接合は一般に直列接続される。一般に、ｐ−ｉ−ｎ接合内部の１つ又は２つ以上の層を、非晶質シリコンとナノ結晶シリコンとの複合体で形成することができる。従って、スタック又は一連のスタック内部の１つの層を複合体で形成することができ、或いは、スタック内部の異なるドーパントを有するそれぞれの層、又は層の任意の所望の組み合わせを、シリコン複合体で形成することができる。直列接続されたスタック内により良好な効率を得るために、互いに概ね同じ光電流を生成するようにそれぞれのｐ−ｎ接合を設計することができる。各ｐ−ｎ接合によって生成される電圧は相加的である。必要に応じて、誘電緩衝層をドープされた層に隣接して配置することによって、電子と正孔との表面再結合を低減することができる。
上記のように、薄膜ソーラーセルは１つ又は複数のｐ−ｉ−ｎ接合を含むことができる。図８を参照すると、スタック型シリコン系ソーラーセル３００の例が２つのｐ−ｉ−ｎ光起電力エレメントを含んでいる。更なる態様では、ソーラーセルは単一のｐ−ｉ−ｎ接合、又は３つのｐ−ｉ−ｎ接合、又は４つ以上のｐ−ｉ−ｎ接合を含むことができ、図示の構造体に相応の変化が加えられる。具体的には２つの接合構造を有する態様の場合には、ソーラーセル３００はフロント透明層３０２と、フロント電極３０４と、第１光起電力エレメント３０６と、緩衝層３０８と、第２光起電力エレメント３１０と、バック透明電極３１２と、反射層／電流コレクタ３１４とを含んでいる。緩衝層３０８なしでソーラーセル３００を形成することもできる。また、バック透明電極３１２なしでソーラーセル３００を形成することもでき、この場合、電流コレクタ３１４は反射バック電極として機能する。
一般に、光起電力エレメント３０６，３１０のために種々の構造を使用することができる。より多量の入射光を吸収するために、複数の光起電力エレメントを使用することもできる。エレメント３０６及び３１０は、同等の構造を有していてもいなくてもよい。例えば、光起電力エレメント３１０は、図８に示されているような光起電力エレメントの特定構造を含むことができる。
図８を参照すると、光起電力エレメント３０６及び３１０は３つの多結晶シリコン層を含んでいる。具体的には、図８の特定の態様において、光起電力エレメント３０６はｐドープされたシリコン層３２０と、固有シリコン層３２２と、ｎドープされたシリコン層３２４とを含んでいる。光起電力エレメント３１０はｐドープされたシリコン層３２６と、固有シリコン層３２８と、ｎドープされたシリコン層３３０とを含んでいる。シリコン層３２０，３２２，３２４，３２６，３２８，３３０のうちの１つ又は２つ以上の層は、本明細書中に記載されているように、非晶質シリコンマトリックス内に埋め込まれた結晶シリコンナノ粒子の複合体を含むことができる。これに加えて又はその代わりに、シリコン層３２０，３２２，３２４，３２６，３２８，３３０のうちの１つ又は２つ以上の層は、ナノ結晶シリコン、例えば非晶質シリコンマトリックス内に埋め込まれたシリコンナノ粒子のシリコンペレット又はアニールされた複合体から形成されたナノ結晶シリコンを含むことができる。
それぞれの光起電力エレメントを通る電流が所望の範囲内でほぼ同じであるように、スタック型ソーラーセルの光起電力エレメントを形成することが望ましい場合がある。直列接続された複数の光起電力エレメントから形成されたスタック型ソーラーセルの電圧は実質的に、それぞれの光起電力エレメントを横切る電圧の和である。複数の光起電力エレメントから形成されたスタック型ソーラーセルを通る電流は実質的に、最小電流を生成する光起電力エレメントの電流の値である。それぞれの光起電力エレメントを形成する薄膜の厚さは、それぞれの光起電力エレメントを通る電流を一致させるという目標に基づいて調節することができる。
電子用途
シリコン材料は、或る特定の用途で集積回路を形成するために使用することもできる。例えばアクティブ・マトリックス液晶ディスプレイ、電気泳動ディスプレイ、及び有機発光ダイオード・ディスプレイ（ＯＬＥＤ）を含む新しいディスプレイ構造体にゲートを形成するために、薄膜トランジスタ（ＴＦＴ）を使用することができる。コンベンショナルなフォトリソグラフィ・アプローチを用いて、又は中程度の解像度に対してはインクジェット印刷又は他の好適な印刷技術を用いて、トランジスタの適切なエレメントをシリコンインクで印刷することができる。基体は、インクに対する処理温度と適合性を有するように選択することができる。例えば、非晶質シリコンマトリックス内に埋め込まれた結晶シリコンナノ粒子の複合体、シリコン複合体をアニールすることによって形成されるようなナノ結晶シリコン、及び／又はナノ結晶シリコンペレットから適切な構成部分を形成することができる。
ＴＦＴは一般に、ドープされた半導体エレメントと、相応の界面とを含む。種々様々なアクティブ・マトリックス・ディスプレイのための電子ゲートとして使用される薄膜トランジスタが、“Backplanes for Display Applications, and Components for use Therein”と題するAmundsonの米国特許出願公開第２００３／０２２２３１５号明細書にさらに記載されている。有機ＬＥＤエレメントを備えたアノード共通構造を含むｎ型ドープ・シリコンＴＦＴアクティブ・エレメントが、“Organic LED Device”と題するTsjimura他の米国特許第６，７２７，６４５号明細書（参照することにより本明細書中に組み込まれる）にさらに記載されている。ＯＬＥＤディスプレイ構造体が、例えば“Method of Manufacturing a Top-Emitting OLED Display Device With Desiccant Structures”と題するCok他の米国特許出願公開第２００３／０１９０７６３号明細書（参照することにより本明細書中に組み込まれる）にさらに記載されている。ＴＦＴを形成するためのコンベンショナルなフォトリソグラフィ技術が、“Method of Manufacturing a Transistor”と題するPowellの米国特許第６，７５９，７１１号明細書（参照することにより本明細書中に組み込まれる）にさらに記載されている。これらのコンベンショナルなフォトリソグラフィ・アプローチを本明細書中に記載した印刷アプローチと置き換えることができる。米国特許第６，７５９，７１１には、ＴＦＴとアクティブ・マトリックス液晶ディスプレイとの統合がさらに記載されている。本明細書中に記載されたシリコン・ナノ粒子インクは、選択されたドーパントでＴＦＴのエレメントを印刷するために効果的に使用することができる。
バイオチップは診断医学目的で使用が増大しつつあり、“Printed Circuit Boards With Monolayers and Capture Ligands”と題するBlackburn他の米国特許第６，７６１，８１６号明細書（参照することにより本明細書中に組み込まれる）に記載されている。これらのバイオチップ・アレイは、自動評価を実施できるように、生物学的成分と統合された電気回路を有することができる。本明細書中に記載されたパターニング可能なシリコン材料を使用して、これらのデバイスのための電気的構成部分を形成することができる一方、生物学的液体を他の構成部分のために印刷又はその他の形式で堆積することができる。
無線識別（ＲＦＩＤ）タグが損失防止のために幅広く利用されるようになってきている。これらの装置は、目立ちにくくするため、そして低コストにするために小型であることが望まれる。本明細書中に記載されたシリコン・インクはＲＦＩＤ又はこれらの構成部分を印刷するために効果的に使用することができる。ロール・トゥ・ロール形態でＲＦＩＤを印刷するシステムが、“RFID-Tag Fabricating Apparatus and Cartridge”と題するTaki他の米国特許第２００６／０２６７７７６号明細書（参照することにより本明細書中に組み込まれる）にさらに記載されている。
下記例では、シリコンウエハー上で処理されたシリコン層を有するシリコン基体の形成及び性能を示す。シリコン層は、非晶質シリコンマトリックス内部に位置する結晶シリコンナノ粒子の複合体から形成される。また下記例では、シリコンナノ粒子ペレットの形成及び性能も示す。下記例における試料のそれぞれは、インクの形で堆積された結晶シリコンナノ粒子から調製した。“Silicon/Germanium Nanoparticle Inks, Laser Pyrolysis Reactors for the Synthesis of Nanoparticles and Associated Methods”と題するChiruvolu他による同時係属中の米国特許出願第１３／０７０，２８６号明細書、現在は米国特許出願公開第２０１１／０３１８９０５号明細書（参照することによって本明細書中に組み込まれる）の例２に記載されているように、レーザー熱分解を用いて、高いドープ・レベルを伴って、またこれを伴わずに、結晶シリコン粒子を形成した。具体的には、２〜４原子パーセントのリン又はホウ素（それぞれｎ＋＋ドープされた及びｐ＋＋ドープされた）、又は０．２〜０．５原子パーセントのリン又はホウ素（それぞれｎ＋ドープされた及びｐ＋ドープされた）を用いてドープされた粒子を形成した。非ドープ型（固有）シリコン粒子も形成した。ナノ粒子を平均一次粒径約７ｎｍ又は約２０ｎｍで二者択一的に形成し、対応するインクをナノ粒子平均直径に関して参照する。
下記例１〜３は、インクで被覆された基体から形成された構造体に関する。例１〜３の基体は商業的供給元から入手したｎ型又はｐ型結晶シリコンウエハーを含んだ。ｎ型又はｐ型シリコンウエハーはそれぞれ≦３×１０15原子／ｃｃのリン及び≦４．６×１０15原子／ｃｃホウ素をドーパントとして含んだ。
例１：非晶質シリコンマトリックス及び多結晶層の特徴づけ
この例では、多孔質シリコンナノ粒子で被覆された基体上及び基体内への非晶質シリコンマトリックスの堆積を実証する。この例ではまた、下側のシリコン基体内へのドーパントドライブイン中に行われる、結果として生じた複合体シリコン層のアニールを実証する。
堆積を実証するために、４種の試料を調製した。多孔質シリコンナノ粒子で被覆されたシリコン基体上に非晶質シリコンを堆積することによって、それぞれの試料を形成した。多孔質シリコンナノ粒子で被覆された基体は、シリコンウエハー基体上にドープされた又は固有のシリコン粒子を含むインクをスピン被覆することにより調製した。スピン被覆用インクは、上記のように合成された結晶シリコン粒子の分散体から形成した。具体的には、結晶シリコン粒子を適量の低分子量アルコール、例えばイソプロパノールとブレンドすることによって、分散体を形成した。次いで、結果として生じた混合物を超音波処理して遠心分離することにより、スピン被覆用インクとして使用される安定分散体を形成した。こうして形成されたスピン被覆用インクのシリコン粒子濃度は約３〜７重量パーセント（ｗｔ％）であった。
スピン被覆前に、ウエハー基体をピラニア溶液（濃Ｈ2ＳＯ4及び３０％のＨ2Ｏ2を４：１の体積比で含有する）中で、１２０℃で１５分間にわたって清浄化することによって有機汚染物質を除去し、次いで脱イオン水を使用して濯いだ。清浄化した基体を次いで１５分間にわたって８５℃で水中２０％のＫＯＨ中でエッチングすることによって、ウエハー表面上の鋸損傷を除去し、そして脱イオン水を使用して徹底的に除去した。緩衝酸化物エッチング（ＢＯＥ）溶液中に約０．５分間〜約１分間にわたって入れることによって基体表面を清浄化し、そして脱イオン水を使用して濯いだ。ＢＯＥ溶液は水中３４．８６％のフッ化アンモニウムと６．６％のフッ化水素酸とを含んだ。次いで、汚染物質源が実質的にないグローブ・ボックス環境内でスピン被覆することによって、インクを清浄化された基体上に堆積した。インクは、１０００ｒｐｍ〜１５００ｒｐｍで約１０秒〜約１５秒間にわたって基体表面上にスピン被覆した。インクで被覆された基体を次いで、ホットプレート上で約５分間にわたって約８５℃で加熱することによって乾燥させ、これによりインクから溶媒を除去して多孔質シリコンナノ粒子被膜を形成した。
乾燥インク層の平均厚は約０．２μｍ〜約２．１μｍであった。乾燥インク層の厚さはプロフィロメーター（α-Step(登録商標) 300, KLA Tencore）を使用して測定した。厚さ測定値を得るために、所与のスピン方法を用いて、研磨されたウエハー基体上に乾燥インク層を形成した。次いで乾燥インク層と接触したスタイラスを、乾燥インク層上で約０．５ｍｍ〜約１ｍｍの距離にわたって水平方向で走査し、そしてスタイライスの鉛直方向の変位を記録した。スクライビングを実施することによって段部を形成した。
ＬＰＣＶＤ前に、インク被覆基体を前アニールした。前アニールは、石英管炉内にインク被覆基体を入れることを含んだ。Ｎ2を用いたサイクル・パージを３ラウンド実施した後、炉を６００℃まで１０℃／分の割合で加熱するとともに１分当たり１０標準リットル（ＳＬＭ）のＮ2連続流及び６０ Ｔｏｒｒ真空圧に設定し、そして３０分間にわたって６００℃でソークした。インク堆積後、そしてもし用いるならば前アニール工程の後、低圧化学蒸着（ＬＰＣＶＤ）を用いて、インク被覆基体のインク層内の粒子の周りに非晶質シリコンマトリックスを堆積した。ＬＰＣＶＤプロセスは商業的供給元で実施し、このプロセスは、温度５２５℃で９０分間にわたって水平石英管炉内で流量１分当たり１５０標準立方センチメートル（ｓｃｃｍ）の流量及び２００ｍＴｏｒｒの圧力で、シラン雰囲気下において、インク被覆基体の表面上に非晶質シリコンを堆積することを含んだ。これらの条件における非晶質シリコンの成長速度はほぼ１ｎｍ／ｍｉｎであり、これは断面ＳＥＭに基づいて、研磨されたウエハー上の９０ｎｍの非晶質シリコン、及びスピンオンインク層頂面上の８０〜１００ｎｍに相当する。
各試料のパラメータを下記表１に示す。図９は、非晶質シリコンマトリックスの堆積後、そしてドーパントドライブイン前に得られた試料１〜４の断面のＳＥＭ画像を組み合わせたものである。図９は、非晶質シリコンマトリックスによって取り囲まれたシリコン粒子を含むインク層と、インク層頂面上の非晶質シリコン層とを明らかにする。複合体層の構造は銀灰色の外観を有した。これは湿式清浄化に耐えられず、導電性ではなかった。
複合体からのアニールされたナノ結晶シリコン層の形成を実証するために、非晶質シリコンマトリックス内に埋め込まれた結晶シリコンナノ粒子被膜を含む複合体被覆ウエハーに、熱ドーパントドライブインを施した（ドーパントドライブイン）。具体的には、４種の追加の試料を形成した。３種の試料を複合体被覆ウエハーから形成し、そして第４試料をｐ型シリコンウエハー基体であって、この場合には更なるａ−Ｓｉ堆積もドライブインも行わなかった。この第４試料はラマン分光法の基準として使用した。ｐ型シリコンウエハー基体上に、ｎ＋＋ドープされたシリコン粒子を含むインクをスピン被覆することによって、それぞれの複合体被覆基体を形成した。ＬＰＣＶＤを５２５℃で９０分間にわたって実施した。ドーパントドライブインを試料５〜７の全てにおいて実施し、これは９５０℃又は１０５０℃で１時間にわたって炉内でこれらの試料を加熱することを含んだ。各試料の試料パラメータを下記表２に表示する。表２において「ν」はラマンスペクトル・ピークの周波数であり、「ＦＷＨＨ」はラマンスペクトル・ピークの半高全幅である。
被覆された試料はアニール後、ナノ結晶層を含んだ。結晶化層の存在はインク被覆試料上で実施された振動ラマン分光法によって確認した。図１０は、試料５〜７及び裸のウエハーの振動ラマンスペクトル（すなわち強度対シフト）を含むグラフである。ラマンピーク周波数（「ν」（ｃｍ-1））及び半高全幅（ＦＷＨＨ）におけるピーク幅が表２に示されている。結晶化を実証するために、ドーパントドライブインの前及び後における試料６のラマンスペクトルを比較する。表２及び図１０を参照すると、ドライブイン前には試料６のピークは、それぞれ非晶質シリコン（ａ−Ｓｉ）及びシリコンナノ粒子（Ｓｉ ＮＰ）に対応してほぼ４８０ｃｍ-1及び５１３．４ｃｍ-1にあった。このことは、複合体が非晶質シリコンマトリックス内に埋め込まれたシリコンナノ粒子を含むことを示している。ドライブイン後には、ａ−Ｓｉ及びＳｉ ＮＰ双方のピークは消滅し、結晶シリコン（ｃ−Ｓｉ）ピークがほぼ５１９ｃｍ-1で現れた。このことはシリコンナノ粒子が実質的に再結晶化されたことを示している。試料５〜７のナノ結晶シリコン層と関連するｃ−Ｓｉピークは、裸の単結晶シリコンウエハーのｃ−Ｓｉピークと比較して低い周波数と広い幅とを有した。このことは試料５〜７における結晶品質低下を示している。
具体的には、試料は、ウエハーの結晶シリコン表面に沿って堆積されたシリコンから形成された不規則エピタキシャル層の頂面上にナノ結晶層を含んだ。図１１及び１２は、試料５の断面を相異なる倍率で撮影高解像度透過電子顕微鏡（ＴＥＭ）画像である。図１１及び１２は、形成後に試料が、基体と隣接する粗いエピタキシャル層と、エピタキシャル層の頂面上に堆積されたナノ結晶シリコン層とを含んだことを実証する。図１３は、試料５のナノ結晶シリコン層（左パネル）及びエピタキシャル層（右パネル）の断面のＴＥＭ画像の組み合わせである。具体的には、図１３の左パネルは、図１２で、四角で囲んだ試料５の断面領域を示すＴＥＭ画像である。図１３は、試料５が実質的に結晶性のエピタキシャル層と、ランダムに配向された粒子を含むナノ結晶層とを含んだことを明らかにしている。暗視野ＴＥＭは結晶子径が試料５では約６０ｎｍであることを明らかにしている。
これらの結果は、図１４Ａ及びＢのディフラクトグラムによって確認される。図１４Ａは、試料５のナノ結晶層（上パネル）、エピタキシャル層（中央パネル）、及びウエハー基体（下パネル）から得られる制限視野電子回折（ＳＡＥＤ）パターンの組み合わせである。図１４Ａの上パネルは、明るいドットから成るリングを示しており、これは、ナノ結晶層のランダムに配向された結晶構造を裏付けている。図１４Ａの中央パネル及び下パネルは、基体と整列するエピタキシャル層の長距離秩序を有する高結晶性の構造を裏付けてはいるものの、しかしこのエピタキシャル層はマイクロツイン(microtwin)欠陥を含んでいる。図１４Ｂは、ｎ型Ｓｉウエハー上の２０ｎｍ ｎ＋＋Ｓｉインクの０．２５μｍスピンオン上に、７５ｎｍ ＬＰＣＶＤ ａ−Ｓｉを堆積し、次いで上記のように１時間にわたって９５０℃でドーパントドライブインを実施することによって形成されたナノ結晶層における斜入射Ｘ線回折（ＧＩ ＸＲＤ）のディフラクトグラムである。図１４Ｂの暗色トレースは、角２θの関数として回折強度をプロットする測定ディフラクトグラムである。ディフラクトグラムは３つの結晶ピーク、すなわち角２θの昇順で見て＜１１１＞、＜２２０＞、及び＜３１１＞から成る。オーバラップするトレースは、結晶化度及び結晶子径を評価するためのピーク領域及びピーク幅を生成するための曲線適合分析から得られる。結晶化度は約８０％であり、結晶子径は平均して３０ｎｍである。
例２：ドーパントドライブイン
この例では、非ドープ型非晶質シリコンマトリックス内に埋め込まれた高濃度ドープされた結晶シリコンナノ粒子から形成されたシリコン複合体から、熱ドーパント拡散することによってドーパントをドライブインすることを実証する。
ドーパントドライブインを実証するために１１種の試料を調製し、そして例１からの試料のうちのいくつかがドーパントドライブイン分析のための試料群にさらに含まれる。全ての試料は、例１に記載されたように形成された、結晶シリコンナノ粒子が埋め込まれた非晶質シリコンマトリックスを含む複合体被覆ウエハーを含んだ。それぞれの試料に対して、ｎ型シリコン基体上の試料１２を除いて、ｎ＋＋ドープされたシリコン粒子を含むインクをｐ型シリコンウエハー基体上にスピン被覆することによって、更なる処理のためのインク被覆基体を形成した。乾燥させたインク層の平均目標厚は０．２５μｍ、又は０．５μｍ、又は１μｍであった。試料５，８〜１０，１２及び１３に対しては５２５℃で９０分間にわたって、そして試料１１に対しては５４０℃で３０分間にわたってＬＰＣＶＤを実施した。アニールされたナノ結晶層を含むそれぞれの試料に対して、非晶質シリコンマトリックスを有するインク被覆基体にドーパントドライブインを施した。ドーパントドライブインは、インク被覆基体を炉内で９５０℃又は１０５０℃で１時間にわたって加熱することを含んだ。形成後、試料のうちのいくつかを、商業的に入手したフッ化水素酸、硝酸、及び酢酸を含む溶液（ＨＮＡ）中に入れることによってステインエッチングした。ステインエッチングは高濃度ドープされた領域を選択的に除去した。これらの領域では、ａ−Ｓｉが最高エッチング速度を有し、これに高濃度ドープされたシリコン、次いで基体シリコンが続いた。そしてステインエッチングは試料の結晶部分の領域間に視覚的境界を提供した。ステインによって生じる構造の視覚的変化に加えて、エッチング均一性も、ナノ結晶シリコン層の結晶品質に対する視覚的評価として役立つ。
試料及び各試料のプロセス・パラメータを表３及び４に示す。図１５は、ドーパントドライブイン中に形成された多結晶層を示す試料１２の断面の走査電子顕微鏡画像（ＳＥＭ）である。
ドーパントドライブイン後、二次イオン質量分析（ＳＩＭＳ）によってドーパント・プロフィールを測定した。ここでは、試料内部の異なる深さを評価するためにエッチングを用いた。試料のドーパント・プロフィールはＢＯＥ処理後に得た。表３及び４はナノ結晶／複合体層内の平均リン濃度（［Ｐ］）を示している。試料１７は試料１６のドーパントドライブイン前の状態であり、明確さのために別個の試料として挙げられている。ドライブインを行うと、［Ｐ］は２．０×１０21原子／ｃｃから９．０×１０20原子／ｃｃへ僅かに減少する。このことは、複合体層からシリコンウエハー基体内へリンが拡散されたことを示している。
ドライブイン後の選択されたドーパント・プロフィール例（すなわち試料表面からの距離の関数としてのドーパント濃度）が図１６Ａ及び図１６Ｂに示されている。図１６Ａは試料１１及び１２のドーパント・プロフィールを含むグラフであり、図１６Ｂは試料５及び８のドーパント・プロフィールを含むグラフである。図１６Ａは２つのタイプのプロフィールを示している。試料１１のドーパント・プロフィールは方形プロフィールを示す。［Ｐ］は、多結晶層のほぼ０．３μｍの厚さまで１．５×１０+20ａｔｍ／ｃｃで一定のままであり、続いて基体レベルまで鋭く減少する。試料１２のドーパント・プロフィールは複合体プロフィールを示す。これは初期表面空乏層であって、ほぼ０．１μｍの僅かな距離の個所では［Ｐ］は１×１０+20ａｔｍ／ｃｃであり、その後、材料内の深さとともに３×１０+20ａｔｍ／ｃｃの平坦域に向かって急増し、これに続いて、ウエハー基体まで単調に減少することを明らかにする。ほぼ０．３μｍの深さで、ＳＩＭＳトレースが突然変化する。これはナノ結晶シリコン層とウエハー表面との境界を示している。一般に、この境界の場所は、ナノ結晶シリコン層から外方へ拡散され、そしてウエハー基体内へ拡散されたリン原子から確認される。ウエハー表面では、リン濃度は６×１０+19ａｔｍ／ｃｃである。約０．７μｍの深さでは、［Ｐ］は１×１０+19ａｔｍ／ｃｃである。１．３μｍを超えると、［Ｐ］は事実上基体レベルに降下する。
図１６Ｂは上述の２つの複合体プロフィールを含む。この一連の試料は平坦域［Ｐ］内で僅かな変化を示す。図１６Ａに記載された複合体プロフィールとは異なり、試料５及び８のドーパント・プロフィールは、平坦域がＰの初期段階減少を含み、これに続いてナノ結晶シリコン層内で比較的一定の［Ｐ］領域が延びており、その後基体レベル［Ｐ］まで単調に減少することを明らかにしている。
ドーパントドライブインをさらに定量化するために、ウエハー表面と、リン濃度が基体レベルに達する個所との間の距離によって定義された領域にわたって対応ドーパント・プロフィール（すなわちリンドーパント原子）を積算することによって、拡散層のシート抵抗（Ｒｓ＿ｄｉｆｆ）を計算した。単結晶シリコンの導電率を計算に際して使用した。表３及び４は試料のＲｓ＿ｄｉｆｆ値を示している。表３及び４に示されたＲｓ＿ｄｉｆｆ値は７Ω／□〜７４０Ω／□である。Ｒｓ＿ｄｉｆｆをもたらす一次要因はドーパントドライブインの温度及び時間であった。より高いドライブイン温度及びより長いドライブイン時間で処理された試料のＲｓ＿ｄｉｆｆは、より低いドライブイン温度及びより短いドライブイン時間で処理された試料で処理された同様の試料と比較して低かった。Ｒｓ＿ｄｉｆｆをもたらす二次要因はシリコンインクのタイプ及びインク層の厚さを含んだ。表３及び４に示されたＲｓ＿ｄｉｆｆを比較すると、７ｎｍのＳｉインクから形成されたナノ結晶層内のリン濃度は２０ｎｍのインクから形成された同様のナノ結晶層よりも平均して約５倍高い。従って、７ｎｍのＳｉインクのＲｓ＿ｄｉｆｆは、同一のドライブイン・プロセス条件では、２０ｎｍのＳｉインクの数分の１の低さである。試料５及び９（０．５μｍインク層厚）を試料１２及び１３（０．２５μｍインク層厚）と比較すると明らかなように、特に２０ｎｍのＳｉインクの場合、インク層厚が増大するのにともなって、Ｒｓ＿ｄｉｆｆが減少する。他方において、７ｎｍのＳｉインクの場合、厚さに対するＲｓ＿ｄｉｆｆの依存性は、おそらくは７ｎｍのＳｉインク中のリン濃度がより高いことに起因してあまり明らかではなかった。試料８は例外である。これは最も厚いスピンオン（＞１μｍ）と、最高Ｒｓ＿ｄｉｆｆとを有した。図２４に示されているように、この例のナノ結晶層は多孔質である。ドーパント拡散は、Ｒｓ＿ｄｉｆｆを高くするこのような多孔質構造によって制限される。またＲｓ＿ｄｉｆｆを評価する上で比較的大きな誤差が導入されたかもしれない。なぜならば試料８のドーパント・プロフィールは、ナノ結晶シリコン層と基体との間の境界におけるウエハー表面を示す突然の変化を示さなかったからである。
基体内のドーパントの存在をステインエッチングによって確認した。図１７Ａ及び１７Ｂは、試料５の断面を相異なる倍率で撮影したＳＥＭ画像である。図１８Ａ及び１８Ｂは、それぞれ図１７Ａ及び１７Ｂと同様であり、試料５の断面をステインエッチング後の状態で示している。図１７Ａ及び１７Ｂを参照すると、試料５の基体は、基体表面の湾曲に沿ってさえ均一にドープされた。さらに、図１８Ａ及び１８Ｂに示されているように、ステインエッチングは、基体表面から少なくとも約２１２ｎｍのところまで均一に基体がドープされていることを明らかにした。図１９Ａ及び１９Ｂは、試料９の断面を相異なる倍率で撮影されたＳＥＭ画像である。図２０Ａ及び２０Ｂは、それぞれ図１９Ａ及び１９Ｂと同様であり、試料９の断面をステインエッチング後の状態で示している。図２０Ａ及び２０Ｂは比較的均一な基体ドープを明らかにした。
ＳＩＭＳプロフィール及び接合ステインＳＥＭに基づいてドライブイン後のドーパント拡散をさらに実証するために試料１６を使用する。図２１Ａは、試料１６及び１７のドーパント・プロフィールを含むグラフである。試料１７及び１６のドーパント・プロフィールは、ドーパントドライブインのそれぞれ前及び後のドーパント分布を反映している。グラフ内の破線トレースによって示されたドライブイン前には、全てのリン原子がインク層内に含まれる。０．１μｍの深さまでのａ−Ｓｉトップスキン層内ではリンを検出することはできない。０．３μｍの深さを超えたところでは、存在するリンはおそらく残留インクの結果、すなわち不均一な基体表面からのテーリング作用の結果である。グラフ内の実線トレースによって示されたドライブイン後では、ドーパント分布は平坦域の［Ｐ］がドライブイン前の２．０×１０+21ａｔｍ／ｃｃからドライブイン後の９．０×１０+20ａｔｍ／ｃｃに減少したことから明らかである。この減少は、ａ−Ｓｉトップスキン層内及びウエハー基体内へ２μｍの深さでリンが拡散することから生じた。図２１Ｂは、試料１６の断面をステインエッチング後の状態で示すＳＥＭ画像である。図１５は、ステインエッチング前に得られた試料１６の断面を示すＳＥＭ画像である。図１５と図２１Ｂとを比較すると、リンのドープがシリコン基体内で、それぞれの厚さが約０．８μｍの２つの層を成して行われていることが明らかである。これは図２１Ａの実線トレースによって表されたＳＩＭＳプロフィールと比較的一致する。
例３：シート抵抗
この例では、ｐ型ウエハー基体上に多結晶層を含む試料のシート抵抗を実証する。
シート抵抗を実証するために、８種の試料を調製した。これらの試料は、他の特性のための前記２つの例において論じた試料を含む。例２と同様に全ての試料を調製した。平均目標厚０．２５μｍ、又は０．５μｍ、又は１μｍの乾燥させたインク層を６００℃で３０分間にわたって前アニールした。１０５０℃又は９５０℃で１時間にわたってドライブインを実施した。ドーパントドライブインに続いて、４点プローブ（４ＰＰ）を用いて各試料のシート抵抗をＢＯＥ処理の前又は後で測定した。ＢＯＥは４ＰＰ値を変化させない。ＢＯＥ前のシート抵抗をそれぞれの試料のパラメータとともに下記表５及び６に示す。
４ＰＰを用いて測定したシート抵抗（Ｒｓ＿Ｍ）は、ナノ結晶シリコン層と、拡散層と、基体とを含む構造体の導電率を反映する。シリコン基体ドーパント・レベルが比較的低い（この一連の試料に使用されるｐ型基体の場合、≦３．５×１０15ａｔｍ／ｃｃ）ので、Ｒｓ＿Ｍに対する基体の関与は小さく、これを無視する。シリコン層及び拡散層を並列の２つの抵抗器としてモデリングした。すなわち、ナノ結晶シリコン層はシート抵抗Ｒｓ＿ｐｏｌｙを有し、そして拡散層はシート抵抗Ｒｓ＿ｄｉｆｆを有する。このモデルを使用して、Ｒｓ＿ｐｏｌｙ＝（Ｒｓ＿Ｍ×Ｒｓ＿ｄｉｆｆ）／（Ｒｓ＿ｄｉｆｆ − Ｒｓ＿Ｍ）として計算した。ここでＲｓ＿ｄｉｆｆは表３及び４から得た。表５及び６において、Ｒｓ＿ｐｏｌｙを「高」又は「低」として格付けした。試料１２及び２５は低いＲｓ＿ｐｏｌｙを有し、試料５，８及び１３は高いＲｓ＿ｐｏｌｙを有する。当該厚さ範囲内では、ナノ結晶シリコン層の結晶品質又は多孔率がＲｓ＿ｐｏｌｙを支配した。図２２及び２３は、試料１２の断面を相異なる倍率で撮影したＳＥＭ画像であり、試料１２が、極めて僅かな多孔率を有する、著しく高密度化されたナノ結晶シリコン層を有したことを実証している。図１５は、試料２５の断面を示すＳＥＭ画像であり、試料２５が完全に高密度化された高結晶シリコンから成る層を有したことを実証している。これらの高い結晶品質及び低い多孔率によって、試料１２及び２５は比較的低いＲｓ＿ｐｏｌｙを有する。他方において、図２４は、試料８を相異なる倍率で撮影したＳＥＭ画像の組み合わせであり、試料８のアニールされたナノ結晶層が完全には高密度化されておらず、結果として高い多孔質及び劣った結晶品質をもたらす。図１７Ｂは、試料５の断面のＳＥＭ画像であり、試料５のアニールされたナノ結晶層が著しく高密度化されており、中程度の多孔率を有することを実証している。これらの高い多孔率及び中程度の結晶品質により、試料５及び８は高いＲｓ＿ｐｏｌｙを有する。試料２３は例外である。図２５は試料２３の断面を示すＳＥＭ画像である。試料２３は低いＲｓ＿ｐｏｌｙを有し、そして図２５に示されているように劣った結晶品質を有した。これは考察されていない他の要因があるかもしれないことを示唆している。
ナノ結晶シリコン層のドライブイン後の結晶品質及び多孔率は、ドーパント拡散、ひいてはシート抵抗に重要な役割を果たす。高品質結晶層を得るように、シリコンナノ粒子上へのＬＰＣＶＤ非晶質シリコンの成長速度を制御することが重要である。現行の方法は、所望の層品質レベルでより厚い膜を得るには適さない場合がある。試料８は例えば高い多孔率を有し、１μｍを上回る厚さを有した。厚い膜の多孔率を低減し結晶品質を改善するために、ＬＰＣＶＤの成長速度を１ｎｍ／分未満に低減することができる。約０．５μｍの低減された厚さでは、現行の方法は中程度の多孔率のナノ結晶層を生成する。厚さをさらに０．３μｍ以下に低減すると、結晶品質が改善され、孔が排除される。このことは、層厚が低減しドーパント源が減少するため、シート抵抗には有利に働かないことがあり、このことは特に２０ｎｍのシリコンナノ粒子から形成された試料に当てはまる。
ドライブイン後のナノ結晶シリコン層内の多孔率をスピンオン厚さと相関させた。同じプロセス条件において、一般には、スピンオンインク層が厚ければ厚いほど、これはドライブイン後により高多孔質のナノ結晶層を生成した。この結果を、２０ｎｍ及び７ｎｍのシリコンナノ粒子から形成された複合体に関連して論じる。表３を参照すると、両方とも２０ｎｍのシリコンナノ粒子から形成された試料１２及び５はそれぞれ０．２５μｍインク層及び０．５μｍインク層を有した。図１７Ａ及び１７Ｂは、試料５の断面をＢＯＥ処理に相異なる倍率で撮影したＳＥＭ画像である。図２２及び２３は、試料１２の断面をやはりＢＯＥ処理前に相異なる倍率で撮影した同様のＳＥＭ画像である。図１７Ａ及び１７Ｂと図２２及び２３とを比較すると、０．５μｍインク層から形成された多結晶層（試料５）が一般に、０．２５μｍインク層から形成された多結晶層（試料１２）よりも高多孔質であることが明らかになる。表５に示された試料８を参照すると、これは２０ｎｍシリコンナノ粒子からのスピンオン厚約１．２μｍ（１μｍを目標とする）を有する。これは、同様の条件のドーパントドライブイン後にかなりの高多孔質のシリコン層を有する。このことは図２４に示されている。この図面は、試料８の断面を、ＢＯＥ処理後に相異なる倍率で撮影したＳＥＭ画像の組み合わせである。同様に、７ｎｍシリコンナノ粒子から形成されたスピンオン試料に関しても、表６における試料２５及び２３がそれぞれスピンオン厚０．２５μｍ及び０．５μｍを有している。図１５及び図２５は、それぞれ試料２５及び２３の断面を示すＳＥＭ画像を示している。図１５（試料２５）と図２５（試料２３）とを比較することによって、試料２３がより高多孔質（すなわち高密度化の程度が低い）のナノ結晶層を有したことが確認される。
例４：スクリーン印刷されたインク層
この例では、多孔質シリコンナノ粒子で被覆された基体上及び基体内に非晶質シリコン層を堆積することによって、シリコンウエハー上にパターニングされたナノ結晶シリコン構造体を形成することを示す。例１とは対照的に、この例の多孔質シリコンナノ粒子被膜を、スクリーン印刷によって堆積することによって、パターンを形成した。
スクリーン印刷によって結晶シリコンウエハー上にシリコンナノ粒子インクをパターニングした。スクリーン印刷用インクはシリコンナノ粒子の濃縮分散体から調製した。具体的には、平均一次粒径が約２０ｎｍのリンドープされたシリコンナノ粒子を含む粉末を上述のように合成した。適量の粉末を、イソプロピルアルコール（ＩＰＡ）を含む溶媒とブレンドし、そして超音波処理した。結果として生じる分散体は約６．３重量パーセント（ｗｔ％）のシリコン粒子を含んだ。次いで、等体積のプロピレングリコールを分散体に添加し、そして混合物を再び超音波処理した。超音波処理後、分散体を回転蒸発器に移し、溶媒のＩＰＡ成分をほとんど除去することによって分散体を濃縮した。結果として生じたスクリーン印刷用インクは、プロピレングリコール中１２．８ｗｔ％のシリコン粒子を含んだ。
次いでｐ型結晶シリコンウエハー上にペーストをスクリーン印刷することによって、図２６Ａに示された格子パターンを形成した。パターンは幅２ｍｍの２つのバスバーと、幅１８０μｍのマルチ・フィンガーとを含む。これらのフィンガーにおいて２つの隣接するフィンガー間の間隔は２ｍｍである。印刷されたウエハー基体をホットプレート上で１０分間にわたって２００℃でベイクした。
印刷されたウエハー基体を次いで１０ ＳＬＭ Ｎ2流及び６０ Ｔｏｒｒ圧力で３０分間にわたって、６００℃で、石英管炉内で前アニールし、非晶質シリコンマトリックスをＬＰＣＶＤで基体全体上に堆積した。ＬＰＣＶＤを１．５時間にわたって５２５℃で実施した。非晶質シリコンマトリックスを有するインク被覆基体上にドーパントドライブインを実施した。ドーパントドライブインは、これを１０５０℃で１時間にわたってＮ2雰囲気下で、炉内で加熱することを含んだ。４ＰＰを使用して、バスバーに沿ってプローブを整列させることによって、形成された試料の抵抗を測定した。試料の平均４ＰＰ抵抗は約９Ωであった。
図２６Ｂは、図２６Ａに示された１つの選択されたフィンガの断面を示すＳＥＭ画像であり、不均一なウエハー表面の輪郭上の均一な被覆を明らかにしているが、しかしバスバーのいくつかの区域内では層厚の知覚可能な変化が観察された。図２７は、図２６Ｂに示された断面の一部を、より高い倍率で示すＳＥＭ画像である。これはかなりの量のボイドを示している。ボイド容積は、例３に記載された１μｍを超える厚さのスピンオンインクに対して得られるものと一致する。図２８Ａ及び２８Ｂはステインエッチング後のＳＥＭ画像である。図２８Ａは、印刷されたフィンガーの下方の均一な拡散層を示している。他方において、図２８Ｂは、印刷されたフィンガーのテーパされたエッジの下方のリン拡散深さが漸減することを明らかにしている。これは観察できない横方向の広がりがあることを示している。ドーパント拡散深さに関して、図２８Ｂは、スピンオン試料の結果と一致して、インク層厚が増大するのにともなって拡散深さも増大することを裏付ける。
例５：ナノ結晶シリコンペレット
この例では、熱処理実施前に加圧することによって形成されるナノ粒子ペレットの形成及び性能を実証する。
形成及び性能を実証するために、上述のように、平均一次粒径約７ｎｍ又は約２０ｎｍのｎ＋＋又は固有（ｉ）シリコンナノ粒子を含む粉末から、それぞれの試料を調製した。それぞれの試料に対して、ほぼ円筒形の型を石英からカスタムメイドした。この型は直径７．２ｍｍ及び高さ２ｍｍの開口を有する。表８及び９に示された試料を調製する上で、型をシリコンナノ粒子粉末で満たし、次いでおよそ１５秒間にわたってハンド・プレス(International Crystal LaboratoryのKBr Quick Press)を使用して手の圧力によって加圧し、これによりナノ粒子堆積物を高密度化した。次いで上記手順を３回繰り返す（全部で４回の堆積及び加圧）ことによって最終厚に達した。それぞれの圧縮されたシリコン構造体の直径は約７．２ｍｍであり厚さは１〜２ｍｍであった。約１０５０℃で約６０分間にわたって圧縮されたシリコン構造体を炉内で加熱することによって、ペレット形成を完了させた。試料３１Ａ，Ｂ及びＣは繰り返したものであって、試料３２は炉処理しなかった。全ての試料の試料パラメータ及び処理パラメータを下記表８及び９に示す。図２９は、型と関連する炉処理後の代表的なペレットを示す写真画像である。
ペレットの構造的特徴
炉処理によってペレット・サイズが小さくなった。固有シリコン粒子から形成されたペレットは、ｎ＋シリコン粒子から形成されたペレットと比べてサイズ低減の程度が小さかった。サイズ低減は、熱処理によるシリコンの高密度化と相応すると推測される。表８及び９を参照すると、固有シリコン粒子（２９）から調製された試料の直径は約７．２３ｍｍであり、これに対して、ｎ＋＋ドープされたシリコン粒子から調製された試料（試料２７，２８及び３１Ａ〜Ｃ）の直径は約５．１５〜５．７６ｍｍであった。
試料は、熱処理後には比較的高密度のナノ結晶シリコン材料を含んだ。図３０は、試料３１Ｂの断面を示すＴＥＭ画像であり、ペレットがナノ結晶シリコンを含んだことを示している。図３１は試料１３ＢにおけるＴＥＭ分析によって得られたＳＡＥＤディフラクトグラムである。明るいドットを含むリング・パターンは図３０に示されたナノ結晶構造を裏付ける。
固有シリコン粒子から形成された試料の平均結晶子径は、ｎ＋＋シリコン粒子から形成された試料よりも小さかった。図３２は、試料１３Ｂ（ｎ＋＋シリコン粒子）に対して行われたダイナミック・フレーム・インテグレーション（dynamic frame integration: DFI)によって得られた画像の組み合わせである。図３３は、ＤＦＩ分析から得られた結晶子径の分布を示している。具体的には、図３３は、試料１３Ｂが平均結晶子径約６７ｎｍの結晶子を含み、観察された最大及び最小の結晶子のサイズはそれぞれ約３６４ｎｍ及び約１６ｎｍであった。ＤＦＩ分析結果をＸＲＤ測定によって確認した。試料２９〜３２のＸＲＤ分析の結果を表１０に示す。表１０は、試料１３Ｂの平均結晶子径が約５４．４ｎｍであることを明らかにしており、これは、ＤＦＩ分析によって測定された結晶子径とほぼ同一というわけではないものの、類似していた。表１０はさらに、試料２９の平均結晶子径が約３１ｎｍであるのに対して、（ｎ＋＋シリコン粒子から調製した）試料３１Ａ〜Ｃの平均結晶子径が約５４ｎｍ〜約６０ｎｍであったことを明らかにしている。試料３２（炉処理なし）の最小平均結晶子径は約１５ｎｍであり、これはインクで堆積されたナノ粒子の結晶子径を反映している。
ペレット結晶化に対する基体の効果
ペレット結晶化に対する基体の効果を実証するために、シリコンウエハーの一部の周りにペレットを形成した。ペレットは、シリコンウエハー断片の挿入を除けば、実質的に試料２８に関して上述したように形成した。具体的には、シリコン粒子粉末の第１部分を型に先ず移した。次いで、型内のシリコン粒子粉末の第１部分上に、ｐ型結晶シリコンウエハーの断片を置いた。続いて、型内にシリコン粒子粉末の第２部分を堆積し、そして型の内容物をこの例において上述したように加圧した。加圧後に、ペレットを上述のように炉処理した。
基体断片の存在はペレット結晶化を阻害した。図３４及び３５は、ウエハー断片を含む試料の断面を相異なる倍率で撮影したＳＥＭ画像である。図３６〜３８は、試料２８の断面を相異なる倍率で撮影したＳＥＭ画像である。図３４及び３５と図３６〜３８とを比較すると、試料２８が結晶化構造を含むのに対して、ウエハー断片を含むペレットの構造はほぼ粒状であり、融合粒子を含むことが明らかになる。
４ＰＰ抵抗
抵抗を実証するために、４点プローブを使用して試料２７及び２８の抵抗を測定し、結果を表８に示す。表８は、両試料が極めて低い４ＰＰ抵抗を有するのに対して、試料２８（平均一次粒径が約２０ｎｍ）は試料２７（平均一次粒径が約７ｎｍ）と比べて低い４ＰＰ抵抗を有したことを明らかにする。表８に示されたシート抵抗の規模は、最後の列に挙げられた密度値及び多結晶ペレットの多孔率と相関した。このことは例３に見られたものと類似する。図３９〜４２は、試料２７の断面を相異なる倍率で撮影したＳＥＭ画像である。図３９〜４２と図３６〜３８とを比較すると、試料２７が試料２８よりも高多孔質（すなわち高密度化の程度が低い）の構造を有した。
例６：アニールされたインク層の結晶化度
この例では、ドーパントドライブイン中に形成されたアニールされたナノ結晶インク層の結晶化度の更なる分析を説明する。
結晶化度を分析するために、例２に記載したように形成された、結晶シリコンナノ粒子が埋め込まれた非晶質シリコンマトリックスを含む複合体被覆ウエハーから、２種の試料（試料３４及び３５）を調製した。具体的には、それぞれの試料に対して、結晶シリコンウエハー基体上に２０ｎｍのｎ＋＋ドープされたシリコン粒子を含むインクをスピン被覆することによって、更なる処理のためのインク被覆基体を形成した。乾燥させたインク層の平均目標厚は０．２５μｍであった。９５０℃で６０分間にわたってＬＰＣＶＤを実施することによって、インク被覆基体上に７５ｎｍ厚の非晶質シリコン被膜を堆積した。それぞれの試料に対して、非晶質シリコンマトリックスを有するインク被覆基体に、９５０℃で６０分間にわたってドーパントドライブインを施し、これによりアニールされたナノ結晶層を形成した。
図４３及び表１１は、両試料のアニールされたナノ結晶層に対するＧＩ ＸＲＤの結果を示す。図４３は、試料３３及び３４のＧＩ ＸＲＤのディフラクトグラムのプロットを含むグラフである。ディフラクトグラムは両方とも３つの結晶ピーク、すなわち角２θの昇順で見て＜１１１＞、＜２２０＞、及び＜３１１＞から成り、そしてドーパントドライブインに続いて、非晶質シリコンマトリックスを有するインク層はナノ結晶層に変化したことを実証する。ＧＩ ＸＲＤディフラクトグラムにおけるピークの広がりから評価されるように、両試料のアニールされたナノ結晶層は、シェラーの式の評価に基づいて、平均サイズが約３０ｎｍの結晶子を含んだ。
図４４及び４５は、試料３４の断面の相異なる部分を示す高解像度ＴＥＭ画像であり、試料３４のアニールされたナノ結晶層内の平均結晶子径が約３０ｎｍであったことを裏付ける。表１１は、アニールされた層厚に対して標準化されたピーク強度を示しており、そして両試料がアニールされたナノ結晶層を含む一方、試料３３のアニールされた層は、試料３４よりも高結晶性であったことを明らかにしている。図４６及び４７は、試料３４の断面のアニールされたナノ結晶層部分（図４６）及び基体部分（図４７）の高解像度ＴＥＭ画像である。図４６及び４７は、アニールされたナノ結晶層が、ランダムに配向された結晶子から形成されていることを実証する。可視の結晶子は、ＸＲＤ粒径分析から得られた平均粒径と一致した。
上記具体的な態様は例示のために意図されたものであり、制限的ではない。本明細書中に記載された広範な概念の中に追加の態様が含まれる。加えて、特定の態様を参照しながら本発明を説明してきたが、本発明の思想及び範囲を逸脱することなしに、形式及び詳細に変更を加え得ることは当業者には明らかである。上記文献を参照することによるいかなる組み込みも、本明細書中の明示的開示内容と矛盾する対象が組み込まれないように制限される。

Claims (34)

  1. 表面を有する基体と、該表面の少なくとも一部の上に在る平均厚約５μｍ以下の複合体被膜とを含む構造体であって、該複合体被膜は、平均一次粒径が約１００ｎｍ以下の結晶シリコンナノ粒子と、該結晶シリコン粒子の周りの非晶質シリコンマトリックスとを含む、構造体。
  2. 該被膜のボイド容積が約２０％以下である、請求項１に記載の構造体。
  3. 該複合体被膜の厚さが約３ミクロン以下である、請求項１又は２に記載の構造体。
  4. 該複合体被膜上に非晶質シリコンのトップ被膜をさらに含み、該トップ被膜の平均厚が約５μｍ以下である、請求項１〜３のいずれか１項に記載の構造体。
  5. 該結晶シリコンナノ粒子の平均粒径が約７５ｎｍ以下である、請求項１から４のいずれか１項に記載の構造体。
  6. 該結晶シリコンナノ粒子が、少なくとも約１×１０20原子／ｃｍ3の濃度を有するドーパントを含む、請求項１〜５のいずれか１項に記載の構造体。
  7. 該非晶質シリコンが固有のものである、請求項６に記載の構造体。
  8. 該複合体被膜がパターニングされており、該基体表面の約７５パーセント以下を被覆している、請求項１〜７のいずれか１項に記載の構造体。
  9. 該基体が該表面に沿って高結晶性の元素シリコンを含む、請求項１〜８のいずれか１項に記載の構造体。
  10. 表面を有する基体と、ボイド容積が約５％以下であり平均厚が約１０μｍ以下である元素シリコンナノ結晶被膜とを含む構造体であって、平均結晶子直径はＴＥＭ分析によって割り出して約１００ｎｍ以下であり、そして結晶子の少なくとも９０％は、主軸に沿った最長長さを主軸に沿った最短長さで割り算した比が３倍以下である、構造体。
  11. 該ボイド容積が約２％以下であり、そして該平均厚が約１００ｎｍ〜約３μｍである、請求項１０に記載の構造体。
  12. 該基体が、該被膜と該表面との界面に沿って延びているエピタキシャル・シリコンを有して、該表面に沿う結晶シリコンを含む、請求項１０又は１１に記載の構造体。
  13. 該被膜の電気シート抵抗が約２０オーム／□以下である、請求項１０〜１２のいずれか１項に記載の構造体。
  14. 該被膜の平均ドーパント濃度が、少なくとも約１×１０20原子／ｃｍ3の濃度である、請求項１０〜１３のいずれか１項に記載の構造体。
  15. 表面を有する基体と、該表面の約７５パーセント以下を被覆する、平均厚約１０μｍ以下のパターニングされたナノ結晶ドープされた元素シリコン被膜と、該表面の残りの部分を事実上被覆する固有元素シリコン被膜とを含む構造体であって、該ドープされたナノ結晶元素シリコン被膜の平均被膜ドーパント濃度は、１立方センチメートル当たり少なくとも約１×１０19原子である、構造体。
  16. 該ナノ結晶被膜の平均厚が約１００ｎｍ〜約３μｍである、請求項１５に記載の構造体。
  17. 該基体が該表面に沿って高結晶性の元素シリコンを含む、請求項１５又は１６に記載の構造体。
  18. ドープされた元素シリコン被膜の該パターンが、ｎ−ドープ領域及びｐ−ドープ領域の分離されたドメインを含む、請求項１５〜１７のいずれか１項に記載の構造体。
  19. ｎ−ドープ領域及びｐ−ドープ領域の別々のパターンが独立して、結合可能な非オーバラップ形態を該表面に沿って形成する、請求項１８に記載の構造体。
  20. 該ドープされた元素シリコン被膜のパターンが、全てが同じタイプのドーパント元素を有する分離されたドメインを、該表面に沿って含む、請求項１５〜１７のいずれか１項に記載の構造体。
  21. 結晶元素シリコン基体と、該基体の表面の少なくとも一部の上に在る被膜とを含むシリコン構造体であって、該被膜は、平均厚が約５μｍ以下であり平均ドーパント濃度が少なくとも約５×１０19原子／ｃｍ3であるドープされたナノ結晶シリコンを含み、ドーパント・プロフィールが、ドーパント濃度が少なくとも約１×１０19原子／ｃｍ3の該被膜の個所で該表面に対する法線に沿って、少なくとも約０．５μｍの深さまで、該被膜から該シリコン基体内に延びている、シリコン構造体。
  22. 該ドープされたナノ結晶シリコン被膜が、該基体表面の約７５パーセント以下を被覆するパターンを形成している、請求項２１に記載のシリコン構造体。
  23. 該被膜が、平均厚が約３μｍ以下であり平均ドーパント濃度が少なくとも約７．５×１０19原子／ｃｍ3であるドープされたナノ結晶シリコンを含む、請求項２１又は２２に記載のシリコン構造体。
  24. 密度が約１ｇ／ｃｍ3〜約２．１ｇ／ｃｍ3であり、ＸＲＤに基づく結晶子径が約２０ｎｍ〜約２００ｎｍである元素シリコンを含むシリコン構造体。
  25. 該構造体が、平均厚約２００ｎｍ〜約１ｍｍの被膜である、請求項２４に記載のシリコン構造体。
  26. 無機ガラス基体をさらに含む、請求項２５に記載のシリコン構造体。
  27. 基体上にシリコン被膜を適用する方法であって、
    平均一次粒径が約２００ｎｍ以下の結晶シリコンナノ粒子の粒子被膜上に、そして該粒子被膜内へ、非晶質シリコンマトリックスを堆積させて、結晶シリコンナノ粒子が非晶質マトリックス内に埋め込まれた複合体を形成することを含み、該粒子被膜の平均厚が約５μｍ以下である、基体上にシリコン被膜を適用する方法。
  28. 該非晶質シリコンの適用がＬＰ−ＣＶＤを用いて行われる、請求項２７に記載の方法。
  29. 該結晶シリコンナノ粒子がインクを使用して堆積される、請求項２７又は２８に記載の方法。
  30. 得られる被膜のボイド容積が約２０％以下である、請求項２７〜２９のいずれか１項に記載の方法。
  31. 基体表面の少なくとも一部の上に在るシリコンナノ粒子インク堆積物を高密度化する方法であって、
    該堆積されたシリコンナノ粒子に機械的圧力を加えること、そして加圧と同時にそして／又は加圧に続いて、該堆積されたシリコンナノ粒子を約１２００℃以下の温度に加熱して、該粒子を高密度化層に焼結する
    ことを含む、方法。
  32. 該シリコンナノ粒子堆積物は、所望のパターンを形成するために該基体表面の約７５パーセント以下を被覆する、請求項３１に記載の方法。
  33. 該シリコンナノ粒子は，濃度が少なくとも約１×１０19原子／ｃｃのドーパントを含む、請求項３１又は３２に記載の方法。
  34. 該高密度化された層の密度が約１ｇ／ｃｃ〜約２．１ｇ／ｃｃである、請求項３１〜３３のいずれか１項に記載の方法。
JP2014539982A 2011-11-01 2012-10-23 シリコンナノ粒子インクを内蔵する構造体、ナノ粒子シリコン堆積物から形成される高密度化シリコン材料、及び相応する方法 Pending JP2015505791A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/286,888 2011-11-01
US13/286,888 US20130105806A1 (en) 2011-11-01 2011-11-01 Structures incorporating silicon nanoparticle inks, densified silicon materials from nanoparticle silicon deposits and corresponding methods
PCT/US2012/061456 WO2013066669A2 (en) 2011-11-01 2012-10-23 Structures incorporating silicon nanoparticle inks, densified silicon materials from nanoparticle silicon deposits and corresponding methods

Publications (1)

Publication Number Publication Date
JP2015505791A true JP2015505791A (ja) 2015-02-26

Family

ID=48171465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014539982A Pending JP2015505791A (ja) 2011-11-01 2012-10-23 シリコンナノ粒子インクを内蔵する構造体、ナノ粒子シリコン堆積物から形成される高密度化シリコン材料、及び相応する方法

Country Status (6)

Country Link
US (2) US20130105806A1 (ja)
EP (1) EP2774174A4 (ja)
JP (1) JP2015505791A (ja)
KR (1) KR20150000466A (ja)
TW (1) TW201334197A (ja)
WO (1) WO2013066669A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2019022096A1 (ja) * 2017-07-26 2020-07-09 国立研究開発法人産業技術総合研究所 構造体、その積層体、それらの製造方法及び製造装置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI442587B (zh) * 2011-11-11 2014-06-21 Hon Hai Prec Ind Co Ltd 外殼面板及使用該外殼面板的電子設備
US8822262B2 (en) * 2011-12-22 2014-09-02 Sunpower Corporation Fabricating solar cells with silicon nanoparticles
CN103247519B (zh) 2013-04-26 2016-01-20 京东方科技集团股份有限公司 低温多晶硅薄膜、薄膜晶体管、其制备方法及显示面板
CN104919012A (zh) * 2013-05-24 2015-09-16 纳克公司 具有基于硅/锗的纳米颗料并且具有高粘度醇类溶剂的可印刷墨水
DE102014111781B4 (de) * 2013-08-19 2022-08-11 Korea Atomic Energy Research Institute Verfahren zur elektrochemischen Herstellung einer Silizium-Schicht
US9536632B2 (en) * 2013-09-27 2017-01-03 Sunpower Corporation Mechanically deformed metal particles
US8999742B1 (en) * 2013-12-10 2015-04-07 Nthdegree Technologies Worldwide Inc. Silicon microsphere fabrication
JP6176510B2 (ja) * 2014-05-29 2017-08-09 株式会社豊田自動織機 シリコン材料及び二次電池の負極
EP3150554B1 (en) * 2014-05-29 2018-07-11 Kabushiki Kaisha Toyota Jidoshokki Negative electrode of a secondary battery composed of a silicon material
US9633843B2 (en) * 2014-06-25 2017-04-25 Global Wafers Co., Ltd Silicon substrates with compressive stress and methods for production of the same
WO2016047615A1 (ja) * 2014-09-24 2016-03-31 京セラ株式会社 光電変換装置および光電変換モジュール
KR20170033951A (ko) * 2015-09-17 2017-03-28 한국생산기술연구원 나노결정 박막이 형성된 태양전지 및 그 제조방법
CN105806859B (zh) * 2015-12-18 2020-11-03 中南大学 一种在非晶固体材料中表征有序度的方法
US10593818B2 (en) * 2016-12-09 2020-03-17 The Boeing Company Multijunction solar cell having patterned emitter and method of making the solar cell
CN109037250B (zh) * 2017-06-12 2021-11-05 上海耕岩智能科技有限公司 一种影像侦测显示装置、器件及其制备方法
JP7170509B2 (ja) * 2018-11-12 2022-11-14 キヤノン株式会社 半導体装置及びその製造方法、表示装置、光電変換装置、電子機器、照明装置並びに移動体
US11404270B2 (en) 2018-11-30 2022-08-02 Texas Instruments Incorporated Microelectronic device substrate formed by additive process
US10910465B2 (en) 2018-12-28 2021-02-02 Texas Instruments Incorporated 3D printed semiconductor package
US10861715B2 (en) 2018-12-28 2020-12-08 Texas Instruments Incorporated 3D printed semiconductor package
WO2020142282A2 (en) * 2018-12-31 2020-07-09 Dow Silicones Corporation Composition for personal care, method of preparing the composition, and treatment method involving the composition
JP2023503576A (ja) 2019-11-27 2023-01-31 コーニング インコーポレイテッド 半導体デバイス製造用のガラスウェハ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4486943A (en) * 1981-12-16 1984-12-11 Inmos Corporation Zero drain overlap and self aligned contact method for MOS devices
US4503601A (en) * 1983-04-18 1985-03-12 Ncr Corporation Oxide trench structure for polysilicon gates and interconnects
JPH0282575A (ja) * 1988-09-19 1990-03-23 Toshiba Corp 半導体装置およびその製造方法
JPH10247737A (ja) * 1997-03-05 1998-09-14 Sanyo Electric Co Ltd 機能性薄膜及び光起電力素子
US7341907B2 (en) * 2005-04-05 2008-03-11 Applied Materials, Inc. Single wafer thermal CVD processes for hemispherical grained silicon and nano-crystalline grain-sized polysilicon
US20080230782A1 (en) * 2006-10-09 2008-09-25 Homer Antoniadis Photoconductive devices with enhanced efficiency from group iv nanoparticle materials and methods thereof
EP2087529A2 (en) * 2006-11-15 2009-08-12 Innovalight, Inc. A method of fabricating a densified nanoparticle thin film with a set of occluded pores
KR20090029494A (ko) * 2007-09-18 2009-03-23 엘지전자 주식회사 비정질 실리콘 및 나노 결정질 실리콘의 복합 박막을이용한 태양전지 및 그 제조방법
US20090229664A1 (en) * 2008-03-17 2009-09-17 Nanopv Technologies Inc. Method of manufacturing nanocrystalline photovoltaic devices
US7923368B2 (en) * 2008-04-25 2011-04-12 Innovalight, Inc. Junction formation on wafer substrates using group IV nanoparticles
US20100047476A1 (en) * 2008-08-21 2010-02-25 Maa Jer-Shen Silicon Nanoparticle Precursor
JP2010067802A (ja) * 2008-09-11 2010-03-25 Seiko Epson Corp 光電変換装置、電子機器、光電変換装置の製造方法および電子機器の製造方法
US20100154861A1 (en) * 2008-12-23 2010-06-24 Formfactor, Inc. Printed solar panel
US8138070B2 (en) * 2009-07-02 2012-03-20 Innovalight, Inc. Methods of using a set of silicon nanoparticle fluids to control in situ a set of dopant diffusion profiles
KR20110057844A (ko) * 2009-11-25 2011-06-01 주식회사 티지솔라 미세 입자가 형성된 적층형 태양전지
US8912083B2 (en) * 2011-01-31 2014-12-16 Nanogram Corporation Silicon substrates with doped surface contacts formed from doped silicon inks and corresponding processes

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2019022096A1 (ja) * 2017-07-26 2020-07-09 国立研究開発法人産業技術総合研究所 構造体、その積層体、それらの製造方法及び製造装置
US11535941B2 (en) 2017-07-26 2022-12-27 National Institute Of Advanced Industrial Science And Technology Structure, laminated body thereof, and manufacturing method and manufacturing device thereof
JP7272653B2 (ja) 2017-07-26 2023-05-12 国立研究開発法人産業技術総合研究所 構造体、積層構造体、積層構造体の製造方法及び積層構造体の製造装置

Also Published As

Publication number Publication date
WO2013066669A3 (en) 2013-08-01
WO2013066669A2 (en) 2013-05-10
TW201334197A (zh) 2013-08-16
EP2774174A4 (en) 2015-07-29
US20130105806A1 (en) 2013-05-02
EP2774174A2 (en) 2014-09-10
US20140151706A1 (en) 2014-06-05
KR20150000466A (ko) 2015-01-02

Similar Documents

Publication Publication Date Title
JP2015505791A (ja) シリコンナノ粒子インクを内蔵する構造体、ナノ粒子シリコン堆積物から形成される高密度化シリコン材料、及び相応する方法
US9378957B2 (en) Silicon substrates with doped surface contacts formed from doped silicon based inks and corresponding processes
JP5715141B2 (ja) 薄膜太陽電池形成のためのシリコンインク、対応の方法及び太陽電池構造
US7704866B2 (en) Methods for forming composite nanoparticle-metal metallization contacts on a substrate
US7615393B1 (en) Methods of forming multi-doped junctions on a substrate
US8138070B2 (en) Methods of using a set of silicon nanoparticle fluids to control in situ a set of dopant diffusion profiles
KR101958056B1 (ko) 고점도 알콜 용매 및 실리콘/게르마늄계 나노입자를 포함하는 인쇄용 잉크
CN102782810B (zh) 形成低电阻硅金属触点的方法
CN106887384B (zh) 掺杂剂组合物、掺杂剂注入层和掺杂层的形成方法
WO2010050936A1 (en) Methods of forming multi-doped junctions on a substrate
AU2011302584B2 (en) Fabrication of solar cells with silicon nano-particles

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20150219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150219