JP2023503576A - 半導体デバイス製造用のガラスウェハ - Google Patents

半導体デバイス製造用のガラスウェハ Download PDF

Info

Publication number
JP2023503576A
JP2023503576A JP2022529539A JP2022529539A JP2023503576A JP 2023503576 A JP2023503576 A JP 2023503576A JP 2022529539 A JP2022529539 A JP 2022529539A JP 2022529539 A JP2022529539 A JP 2022529539A JP 2023503576 A JP2023503576 A JP 2023503576A
Authority
JP
Japan
Prior art keywords
coating
glass wafer
glass
layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022529539A
Other languages
English (en)
Inventor
チャン，ヤー－ホイ
ウィリアム ザ サード コッホ，カール
リン，ジェン－ジエ
ジェイ ジャン，ジエン－ジー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Inc
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corning Inc filed Critical Corning Inc
Publication of JP2023503576A publication Critical patent/JP2023503576A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/34—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions
    • C03C17/3411—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions with at least two coatings of inorganic materials
    • C03C17/3429—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions with at least two coatings of inorganic materials at least one of the coatings being a non-oxide coating
    • C03C17/3482—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions with at least two coatings of inorganic materials at least one of the coatings being a non-oxide coating comprising silicon, hydrogenated silicon or a silicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1604—Amorphous materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Organic Chemistry (AREA)
  • Surface Treatment Of Glass (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

Figure 2023503576000001
本明細書では、半導体製造プロセス用のガラスウェハの実施形態について説明する。いくつかの実施形態では、ガラスウェハは、上面と、上面と反対にある下面と、上面と下面との間の縁端面と、を備えるガラス基板と、ガラス基板の上に配置される、１００～１，０００，０００オーム／スクエアのシート抵抗を有するドープ結晶シリコン被膜である第１の被膜と、ガラス基板の上に配置される１つ以上の層を有する第２の被膜であって、シリコン含有被膜を含む第２の被膜と、を含み、ガラスウェハの４００ｎｍ～１０００ｎｍの波長域全域における平均透過率（Ｔ）が５０％未満である。

Description

優先権
本出願は、２０１９年１１月２７日を出願日とする米国仮特許出願第６２／９４０，９９６号の米国特許法第１２０条に基づく優先権の利益を主張するものであり、この仮出願の開示内容は、本明細書が依拠するところであり、かつ参照することによって本明細書の一部をなすものとする。
本開示の実施形態は、概して、半導体製造加工に関し、より詳細には、半導体デバイス製造用のガラスウェハに関する。
過去数十年に亘り、集積回路を製作する目的で様々な形態のシリコンウェハが使用されてきた。これに伴い、今日の半導体製造設備は、シリコンウェハの検出・加工を行う構成を有している。
例えば、集積回路などのデバイスの製造プロセスで使用される製造ツールは、特に、自動ロード・アンロード設備（例えば、リソグラフィ設備、エッチング設備などへのロード・アンロード（ウェハの載置・取り出し）を行うカセットオートローダなど）を備えている。これらのカセットオートローダは、ウェハをツールに出し入れする際に、各種センサによってウェハの設置、位置合わせ、位置確認などを判定する。この判定には、ウェハの縁端部に設けられるオリフラ（wafer flat）や切り欠きなどの手段が使われるが、そのためにはツール内でウェハの向きを正しく合わせる必要がある。
現在、半導体材料の主流はシリコンである。そして、シリコンウェハを検出・加工するように設計された専用の製造設備でガラスを使用するためには、半導体製造設備をガラスに対応させるための設備調整が必要となる。ここで、１つの問題点として、例えば、センサの多くがシリコンウェハを感知するように設計されていることが挙げられる。既存のセンサは、機械式、光学式、および／または、誘導式／静電容量式である。機械式センサであれば、シリコン以外の材料でも機能するかもしれないが、電気式センサや光センサの場合、シリコン以外の材料では必ずしも機能するとは限らない。各ツールに搭載されたセンサをすべて、他の材料（すなわち、非シリコン）のウェハを感知できるように変更することも可能ではあるが、製造環境上望ましいものではない。また、半導体製造設備で一般的に使用されている静電チャックは、静電界を利用してウェハを適所に保持するものだが、シリコンウェハ用に構成された静電チャックは、ガラス材などの誘電体のように静電界の影響を受けにくいウェハ材料では機能しないという点も、他の問題点として挙げられる。
そこで、本発明者らは、半導体デバイス製造プロセス用の改良したガラス基板を開発した。
本明細書では、半導体デバイス用のガラスウェハの実施形態について説明する。いくつかの実施形態では、半導体デバイス用のガラスウェハは、上面（１０２）、上面と反対にある下面（１０４）、および上面と下面との間の縁端面（１０６）を備えるガラス基板と、ガラス基板の上に配置される、１００～１，０００，０００オーム／スクエアのシート抵抗を有するドープ結晶シリコン被膜である第１の被膜（１０８）と、ガラス基板の上に配置される１つ以上の層を有する第２の被膜（１１０）であって、シリコン含有被膜を含む第２の被膜と、を含み、ガラスウェハの４００ｎｍ～１０００ｎｍの波長域全域における平均透過率（Ｔ）が５０％未満である。
いくつかの実施形態では、半導体デバイス用のガラスウェハは、上面（１０２）、上面と反対にある下面（１０４）、および上面と下面との間の縁端面（１０６）を備えるガラス基板と、ガラス基板の上に配置される１つ以上の層を有する被膜（１１０）であって、シリコン含有被膜を含む被膜と、を含み、ガラスウェハの４００ｎｍ～１０００ｎｍの波長域全域における平均透過率（Ｔ）が５０％未満である。
いくつかの実施形態では、電子デバイスを製造する方法は、光源と、光源からの光線を検出するように構成された光センサと、を備える基板位置合わせチャンバ内の基板支持体にガラスウェハを載置するステップと、基板支持体を回転させて、ガラスウェハを基板位置合わせチャンバ内の所定位置に配置するステップと、さらなる加工を行うため、ガラスウェハを半導体加工チャンバに搬送するステップと、を含む。なお、ガラスウェハは、上面、上面と反対にある下面、および上面と下面との間の縁端面を備えるガラス基板と、ガラス基板の上に配置される、１００～１，０００，０００オーム／スクエアのシート抵抗を有するドープ結晶シリコン被膜である第１の被膜と、ガラス基板の上に配置される１つ以上の層を有する第２の被膜であって、シリコン含有被膜を含む第２の被膜と、を含み、ガラスウェハの４００ｎｍ～１０００ｎｍの波長域全域における平均透過率（Ｔ）が５０％未満である。また、所定位置は、ガラスウェハが到達すると光センサが光源からの光線を検出する位置である。
いくつかの実施形態では、半導体デバイス用のガラスウェハは、上面（１０２）、上面と反対にある下面（１０４）、および上面と下面との間の縁端面（１０６）を備えるガラス基板と、ガラス基板の上に配置され、少なくとも２つのシリコン含有層を含み、隣接層間の屈折率値の差が０．５より大きいシリコン含有被膜と、を含む。
以下に、本開示の他の実施形態およびさらなる実施形態について説明する。
以上で簡単に要約し、以下でより詳細に議論する本開示の実施形態は、添付の図面に示す本開示の例示的な実施形態を参照することによって理解することができるであろう。しかしながら、添付の図面は、本開示の代表的な実施形態を例示するものに過ぎず、したがって、本開示の範囲を限定するものと見なされるべきものではないことに留意されたい。
本開示のいくつかの実施形態に係る例示的なガラス基板を示す図 本開示のいくつかの実施形態に係る例示的なガラス基板を示す図 本開示のいくつかの実施形態に係るパッシベーション被膜を有する例示的なガラス基板を示す図 本開示のいくつかの実施形態に係る例示的なガラスウェハを示す図 本開示のいくつかの実施形態に係る例示的なガラスウェハを示す図 本開示のいくつかの実施形態に係る例示的なガラスウェハを、本開示のいくつかの実施形態に係る例示的な半導体製造システム内に配置した様子を示す図 本開示のいくつかの実施形態に係る例示的なガラスウェハの透過率対波長グラフを示す図 本開示のいくつかの実施形態に係る例示的なガラスウェハの透過率対波長グラフを示す図 本開示のいくつかの実施形態に係る例示的なガラスウェハの反射率対波長グラフを示す図 本開示のいくつかの実施形態に係る例示的なガラスウェハの反射率対波長グラフを示す図 本開示のいくつかの実施形態に係る例示的なガラスウェハの反射率対波長グラフを示す図 本開示のいくつかの実施形態に係る例示的なガラスウェハの反射率対波長グラフを示す図 各層の厚さのばらつきを１０％とした場合の、表１に示す例示的な被膜の透過率対波長グラフを示す図 各層の厚さのばらつきを１０％、屈折率のばらつきを５％とした場合の、表１に示す例示的な被膜の透過率対波長グラフを示す図 各層の厚さのばらつきを１０％とした場合の、表２に示す例示的な被膜の透過率対波長グラフを示す図 各層の厚さのばらつきを１０％、屈折率のばらつきを５％とした場合の、表２に示す例示的な被膜の透過率対波長グラフを示す図 石英ガラス基板上に厚さ３００ｎｍのａ－Ｇｅ層を形成した場合の透過率を示す図 石英ガラス基板上に、厚さ３００ｎｍのａ－Ｇｅ層と厚さ５０ｎｍのドープナノ結晶Ｓｉ層を重ねて形成した場合の透過率を示す図である。
なお、説明をわかりやすくするため、各図面に共通する同一の要素は、可能な限り同一の参照番号を用いて示す。また、図面は、縮尺通りに描かれたものではなく、分かりやすくするために簡略化している場合がある。また、特に記載がない場合でも、ある実施形態の要素や特徴を他の実施形態に適宜組み込むことが可能であると企図されている。
以下の詳細な説明では、本開示の種々の原理を完全に理解してもらうために特定の詳細を開示する例示的な実施形態を示す。なお、これら実施形態は、説明を目的としたものであり、限定を目的とするものではない。しかしながら、本明細書に開示される特定の詳細から逸脱した他の実施形態でも本開示を実施し得ることは、当業者であれば明らかであろう。さらに、本開示の種々の原理の説明を不明瞭とすることがないよう、周知の装置、方法、および材料については、説明を省略する場合がある。また、同様の要素については、可能な限り同様の参照番号で示す。
特に明記しない限り、本明細書に記載のいかなる方法も、各ステップ（工程）を特定の順序で実施することを要請していると解釈されることを意図するものではない。したがって、方法クレームにおいてそのステップの順序を実際に記載している場合を除き、または、各ステップが特定の順序に限定される旨の記載が請求の範囲または発明の詳細な説明において他に明確になされている場合を除き、各ステップの順序が推測されることは、いかなる点においても意図していない。これは、各ステップの並びまたは操作の流れについての論法の問題、文法的な構成または句読点から導き出される通俗的な意味、本明細書に記載の実施形態の数または種類など、解釈の根拠となり得るあらゆる非明示的事項に対して該当する。
本明細書において、「および／または」という用語を２つ以上の項目の列記において使用する場合、列記された項目のうちいずれか１つを単独で使用してもよく、または列記された項目のうち２つ以上を任意の組み合わせで使用してもよいことを意味している。例えば、組成物が成分Ａ、Ｂおよび／またはＣを含有すると記載している場合、この組成物は、Ａ単独、Ｂ単独、Ｃ単独、ＡとＢとの組み合わせ、ＡとＣとの組み合わせ、ＢとＣとの組み合わせ、またはＡとＢとＣとの組み合わせを含有することができる。
半導体デバイスは、薄膜形成、酸化処理または窒化処理、エッチング、研磨、熱処理、およびリソグラフィ処理などの一連の製造工程を経て製造される。複数の製造工程を１つの加工装置で行うことが可能であるものの、少なくとも一部の製造工程では、異なる加工ツール間でウェハを搬送する必要がある。
各半導体製造工程は、自動化された機械を利用して実施される。ウェハはキャリアに格納された状態で加工ツール間や他の位置の間を搬送される。加工ツールが所要の製造工程を完了することを可能にするためには、キャリアおよびウェハを当該加工ツールに搬送する前に、キャリアおよびウェハの位置合わせを適切に行う必要がある。
向きを正しく合わせる一般的な方法においては、典型的には可視光源である光源と、光線を生成・検出するための検出器とを有する光センサが用いられる。そして、縁に切り欠きを有するシリコンウェハを、回転支持面上に配置する。シリコンウェハの表面は不透明であるため、光源と検出器との間を光線が通過することが阻止される。しかし、切り欠きが光線の位置に来るようにシリコンウェハを回転させると、検出器が光線を感知して、支持面の回転を停止させる。こうしてシリコンウェハを保持した状態で停止した支持面は、例えば、回路形成のための加工をウェハに行うためにリソグラフィ装置に、ウェハを搬送するのに適した位置となる。
一方、ガラスウェハは透明であるため、光源からの光線は切り欠きだけでなくガラスウェハ自体も通過してしまう。つまり、センサはガラスウェハと切り欠きを区別することができない。したがって、ガラスウェハの回転が止まらず、製造ツールへの搬送が行われないという事態が生じてしまう。
本開示は、ガラスウェハではセンサが機能しないことに関連する問題を解決する半導体デバイス製造用のガラスウェハを説明するものである。本明細書において、「ウェハ（wafer）」という用語は、その上に電子デバイスを形成するのに適した支持面を指す。また、ガラスは、ガラスが持つ固有の特性のために特定の用途では最適なものである。例えば、無線周波数（ＲＦ）成分に関して、一般に、ガラスはシリコンと比べてＲＦ損失や非線形性が小さい。このため、次世代ネットワークや携帯電話におけるＲＦスイッチやアンテナチューナなどの製品では、ガラスによるメリットが得られると見込まれる。本明細書に記載のガラスウェハの実施形態は、種々の被膜をウェハ上に形成したガラスウェハである。なお、便宜上、「被膜（coating）」という用語は、表面上に配置される膜、被膜、または層を包含することを意図している。
ガラスウェハ上に配置される被膜は、不連続成膜処理または連続成膜処理を含む、当技術分野において公知の任意の方法によって形成される。いくつかの実施形態では、当技術分野で一般的に使用されるプラズマ化学気相成長法（ＰＥＣＶＤ）で被膜を成膜する。いくつかの実施形態では、当技術分野で一般的に使用される物理的気相成長法（ＰＶＤ）で被膜を成膜する。本明細書において（例えば、ガラスウェハ１００に関連して用いる場合）、「配置する（dispose）」という用語は、当技術分野において公知の任意の方法を用いて、表面上に材料を被膜、成膜、および／または形成することを包含する。そして、本明細書に定義する被膜は、このように配置された材料によって構成され得る。また、「上に配置される（disposed on）」という表現は、材料が表面と直接接触するように当該材料を表面上に形成する例と、配置される材料と表面との間に１つ以上の介在材料がある状態で、当該材料を表面上に形成する例とを包含する。この介在材料も、本明細書に定義する被膜を構成することができる。
本明細書に記載のガラスウェハの実施形態は、上面１０２、上面１０２と反対にある下面１０４、および上面１０２と下面１０４との間の縁端面１０６を備えるガラス基板１１８と、第１の被膜と、第２の被膜とを備える。図１Ａは、上面１０２と、上面１０２と反対にある下面１０４と、上面１０２と下面１０４との間の縁端面１０６と、を備えるガラス基板１１８を示す図である。上面１０２は、本明細書に記載される種々の被膜がその上に配置されるガラス基板１１８の表面である。いくつかの実施形態では、ガラス基板１１８は、既存の半導体製造設備で使用するのに適した任意のサイズであってよい。例えば、いくつかの実施形態では、ガラス基板１１８は、３００ｍｍの直径を有していてもよい。いくつかの実施形態では、ガラス基板１１８は、２００ｍｍの直径を有してもよい。いくつかの実施形態では、ガラス基板１１８は、３００ｍｍの直径を有し、０．３ｍｍ～１ｍｍ、好ましくは０．５ｍｍ～０．８ｍｍ、より好ましくは０．７５ｍｍ～０．８ｍｍの厚さを有する。いくつかの実施形態では、ガラス基板１１８は、３００ｍｍの直径と、０．７７５ｍｍの厚さを有する。いくつかの実施形態では、ガラス基板１１８は、２００ｍｍの直径と０．７２５ｍｍの厚さを有する。
いくつかの実施形態では、ガラス基板１１８は、高純度石英ガラス（ＨＰＦＳ（登録商標））、または無アルカリケイ酸塩ガラス、またはホウケイ酸塩ガラス、またはアルカリアルミノケイ酸塩ガラス、またはアルカリアルミノホウケイ酸塩ガラス、またはアルカリ土類アルミノホウケイ酸塩ガラス等であってよい。高純度石英ガラス（コーニング社（Corning Incorporated）製「ＨＰＦＳ」などの高純度石英ガラス７９８０等）は、その製法上、純度が極めて高く、基板工程（ＦＥＯＬ）環境にも１００％対応することができる。基板工程（ＦＥＯＬ）とは、集積回路製造の最初の部分であり、個々のデバイス（例えば、トランジスタ、コンデンサ、抵抗など）を半導体にパターニングする工程を指す。したがって、基板工程（ＦＥＯＬ）は、汚染物質（すなわち、通常、集積回路製造に存在しない物質）の混入による影響を受けやすい。さらに、基板工程の多くでは、非Ｓｉ系金属は許されていない。したがって、後述の被膜は、アモルファスシリコン、ポリシリコン、窒化ケイ素、二酸化ケイ素、または酸窒化ケイ素などのケイ素含有材料である。いくつかの実施形態では、後述の被膜は、アモルファスゲルマニウム（ａ－Ｇｅ）であってもよい。後述するように、干渉多層被膜は広帯域で低透過率を実現できるが、光センサによっては極めて低い透過率を必要とするものがあり、そのような透過率は反射フィルタまたは吸収フィルタでなければ実現できない。また、金属の多くは、優れた反射材料ではあるものの、基板工程との相性が悪いため、一般的な半導体製造では採用されていない。一方、ゲルマニウムは、半導体製造プロセスに適した材料として広く受け入れられている。アモルファスゲルマニウムは、可視光領域での低透過率と１０００ｎｍまでの近赤外線（ＮＩＲ）領域全域での４０％を下回る透過率を有する被膜を実現できる吸収・透過特性を有する例示的な材料である。図９Ａは、７７５μｍの石英ガラス基板上に厚さ３００ｎｍのａ－Ｇｅ層を形成した場合の透過率を示している。図９Ｂは、７７５μｍの石英ガラス基板上に、厚さ３００ｎｍのａ－Ｇｅ層と厚さ５０ｎｍのドープナノ結晶Ｓｉ層を重ねて形成した場合の透過率を示している。被膜を重ねた後者の構成は、Ｓｉウェハを扱う一般的な半導体製造工場で要求される光学性能と電気性能の両方を実現するものである。厚さ３００ｎｍのａ－Ｇｅ層が、ＬＥＤ光源で使用される一般的なセンサ波長である６５０ｎｍの波長で０．０１％を下回る透過率を実現する。
いくつかの実施形態では、ガラス基板１１８は、フュージョン成形されたガラスである。フュージョンドロープロセスによって、高解像度ＴＦＴバックプレーンおよびカラーフィルタに使用した場合に表面介在性の歪みを低く抑えられる清浄な火仕上げされたガラス表面が得られ得る。ダウンドロー・シート延伸プロセスおよび、特に、（いずれもドカーティ（Dockerty）の）米国特許第３３３８６９６号明細書および同第３６８２６０９号明細書に記載のフュージョンプロセスを本開示に用いることができる。上記２つの特許明細書は参照することによって本明細書の一部をなすものとする。特定の動作理論に束縛されるものではないが、フュージョンプロセスにより、研磨不要のガラス基板を製造できると考えられる。フュージョンプロセスで製造されたガラス基板は、原子間力顕微鏡で測定した平均表面粗さが０．２ｎｍ（Ｒａ）未満である。このように粗さが小さいため、平坦な面への接着が必要とされる精密な用途に適している。
いくつかの実施形態では、図２に示すように、ガラス基板１１８はパッシベーション被膜１１２を有していてもよい。ガラス基板１１８が純粋なＳｉＯ２（すなわち１００質量％のＳｉＯ２）ではない場合、パッシベーション被膜１１２によって、非シリコンガラス成分が外に出て半導体製造設備を汚染してしまうことが防がれる。いくつかの実施形態では、パッシベーション被膜１１２は、ガラス基板１１８の上面１０２、下面１０４、および縁端面１０６上に配置される。いくつかの実施形態では、パッシベーション被膜１１２は、ＳｉＮ、ＳｉＯ２、またはＳｉＯＮのうちのいずれか１つから成る。パッシベーション被膜１１２の厚さは、パッシベーション被膜の密度および気孔率に基づいて、並びに半導体製造プロセス中の被膜の温度および温度曝露時間に基づいて、調整することができる。いくつかの実施形態では、パッシベーション被膜１１２は、１００オングストローム～１０，０００オングストローム、好ましくは５００オングストローム～１，０００オングストロームの厚さを有する。
図３Ａおよび図３Ｂは、パッシベーション層１１２（ただし、任意選択的）と、第１の被膜１０８と、第２の被膜１１０とが設けられたガラス基板１１８を有するガラスウェハ１００を示す。
第１の被膜１０８は、シリコン結晶サイズがナノメートルからマイクロメートルの範囲（ナノ結晶からマイクロ結晶の範囲）にあるドープ結晶シリコン被膜である。使用可能なドーパントの例としては、リン、ホウ素、またはヒ素が挙げられる。半導体製造設備に搭載されている一般的な静電チャックは、シリコンウェハをチャックするように設計されているため、ガラスウェハをチャックするためには動作電圧を大幅に高くする必要がある。よって、ガラス基板１１８の一面上に配置された第１の被膜１０８により、ガラス基板を一般的な静電チャックに（すなわち、シリコンウェハをチャックするのに適した動作電圧で）チャックするのに十分な導電性が得られる。ガラスウェハ１００を静電チャックにチャック可能とするため、ドープ結晶シリコン被膜は、１００オーム／スクエア～１，０００，０００オーム／スクエア、好ましくは１００オーム／スクエア～２５０，０００オーム／スクエア、より好ましくは１００オーム／スクエア～５０，０００オーム／スクエアのシート抵抗を有している。本明細書において、「シート抵抗」という用語は、層の厚さに対する該層の等方的な抵抗率を示す。シート抵抗の測定は４探針法で行うことができる。４探針法は、あらゆる半導体材料の抵抗率の測定に一般的に用いられる試験方法である。４探針プローブは、４本の有限半径のタングステン金属の針を等間隔に並べた構成を有する。各針の反対側の端部はばねで支持されており、これにより測定時のサンプルへのダメージが最小限に抑えられる。これら４本の金属針は、測定中に上下移動する自動機械式ステージの一部として組み込まれている。そして、高インピーダンス電流源で外側の２本のプローブ針に電流を流し、電圧計で内側の２本のプローブ針間の電圧を測定して、サンプルの抵抗率を求める。一般的なプローブ針の間隔は約１ｍｍである。
いくつかの実施形態では、ドープ結晶シリコン被膜１０８は、少なくとも１００オングストローム、好ましくは、少なくとも５００オングストロームの厚さを有する。いくつかの実施形態では、ドープ結晶シリコン被膜１０８は、５００オングストロームの厚さと２０００オーム／スクエアのシート抵抗とを有するリンドープナノ結晶シリコンである。
いくつかの実施形態では、第２の被膜１１０は、１以上の層で構成されるシリコン含有被膜である。いくつかの実施形態では、第２の被膜１１０は、非ドープアモルファスシリコン層を含む。いくつかの実施形態では、第２の被膜１１０は、非ドープアモルファスゲルマニウム層を含む。いくつかの実施形態では、第２の被膜１１０は、窒化ケイ素層と、非ドープアモルファスシリコン層と、二酸化ケイ素層とを含み、窒化ケイ素層は、非ドープアモルファスシリコン層の上に配置され、非ドープアモルファスシリコン層は、二酸化ケイ素層の上に配置され、二酸化ケイ素層は、ドープ結晶シリコン被膜の上に配置される。なお、これらの被膜およびその順序は例示的なものであり、当業者であれば、これに変更を加えて後述の透過率（Ｔ）範囲を有するガラス基板を実現することができる。
いくつかの実施形態では、第２の被膜１１０と第１の被膜１０８との合計厚さは、５マイクロメートル未満である。いくつかの実施形態では、第２の被膜１１０と第１の被膜１０８との合計厚さは、４マイクロメートル未満である。いくつかの実施形態では、第２の被膜１１０と第１の被膜１０８との合計厚さは、３マイクロメートル未満である。いくつかの実施形態では、第２の被膜１１０と第１の被膜１０８との合計厚さは、２マイクロメートル未満である。いくつかの実施形態では、第２の被膜１１０と第１の被膜１０８との合計厚さは、１マイクロメートル未満である。いくつかの実施形態では、第２の被膜１１０と第１の被膜１０８との合計厚さは、０．１マイクロメートルより大きく５マイクロメートル未満である。いくつかの実施形態では、第２の被膜１１０と第１の被膜１０８との合計厚さは、０．１マイクロメートルより大きく１マイクロメートル未満である。
いくつかの実施形態では、ドープ結晶シリコン被膜１０８は、ガラス基板１１８の上面１０２上に配置される。いくつかの実施形態では、図３Ａおよび図３Ｂに示すように、ドープ結晶シリコンは、ガラス基板１１８の上面１０２全体の上に配置される。いくつかの実施形態では、ドープ結晶シリコン被膜１０８は、ガラス基板１１８の上面１０２上に直接配置される（すなわち、ガラス基板１１８とドープ結晶シリコン被膜１０８との間に介在する被膜がない）。いくつかの実施形態では、図３Ａに示すように、ドープ結晶シリコン被膜１０８は、パッシベーション被膜１１２上に直接配置される。いくつかの実施形態では、図３Ｂに示すように、ドープ結晶シリコン被膜１０８は、（後述するように）第２の被膜と共に多積層体を形成し、その多積層体の一部を成してもよい。この場合、第２の被膜は少なくとも２層から成り、第２の被膜のこれら少なくとも２層１１０ａ，１１０ｂの間に第１の被膜１０８が配置されている。
いくつかの実施形態では、図３Ａに示すように、第２の被膜１１０は、ドープ結晶シリコン被膜１０８上に直接配置される。いくつかの実施形態では、第２の被膜１１０は、ガラス基板１１８上に直接配置される（すなわち、パッシベーション層および第１の被膜がない）。いくつかの実施形態では、第２の被膜１１０は、パッシベーション層１１２上に直接配置される（すなわち、第１の被膜がない）。いくつかの実施形態では、第２の被膜１１０は、直下の層の上面全体（例えば、ガラス基板１１８の表面全体）を被覆する。いくつかの実施形態では、第２の被膜１１０は、直下にある表面のうち、縁端部から中心に向かって半径方向距離２ｍｍまでの部分を被覆する。
下記の表１に、本開示のいくつかの実施形態に係るガラスウェハの一例を示す。この例では、ガラス基板１１８は高純度石英ガラスから成り、この高純度石英ガラス基板の上に配置されるリンドープナノ結晶シリコン層と、リンドープナノ結晶シリコン層の上に配置される二酸化ケイ素（ＳｉＯ２）層と、二酸化ケイ素層の上に配置されるアモルファスシリコン層と、アモルファスシリコン層の上に配置される窒化ケイ素層とが設けられている。表１はさらに、ガラス基板の上に配置される各シリコン含有被膜層の屈折率も示す。表１に示す被膜は、４つのシリコン含有層を有し、隣接層間の屈折率値の差は０．５より大きい。いくつかの実施形態では、隣接層間の屈折率値の差は１より大きい。いくつかの実施形態では、隣接層間の屈折率値の差は２より大きい。表１に示す実施形態では、最外層（すなわち、基板から最も遠い層）は窒化ケイ素層である。いくつかの実施形態では、最外層は、二酸化ケイ素層または酸窒化ケイ素層であってもよい。いくつかの実施形態では、窒化ケイ素層または酸窒化ケイ素層を最外層とすることにより、ガラスウェハの耐機械摩耗性が得られる。
Figure 2023503576000002
図７Ａに示す透過率対波長グラフでは、表１の各被膜層の厚さを、平均値を設計層厚、分散を設計層厚の１０％とするガウス分布に従う乱数によってランダムに変化（例えば、増減）させた。そして、このようにランダムに変化させた被膜の透過率を、４００ｎｍ～１０００ｎｍの波長域で算出した。この処理を１００回行い、図７Ａに示す曲線を生成した。図７Ａに示すように、１０％のばらつきで膜厚をランダムに変化させた場合の表１の被膜の透過率は、４００ｎｍ～１０００ｎｍの波長域で４０％未満であった。
図７Ｂに示す透過率対波長グラフでは、表１の各被膜層の厚さを、平均値を設計層厚、分散を設計層厚の１０％とするガウス分布に従う乱数によってランダムに変化（例えば、増減）させ、さらに各層の屈折率を、平均値を層屈折率、分散を層屈折率の５％とするガウス分布に従う乱数によってランダムに変化（例えば、増減）させた。そして、このようにランダムに変化させた被膜の透過率を、４００ｎｍ～１０００ｎｍの波長域で算出した。この処理を１００回行い、図７Ｂに示す曲線を生成した。図７Ｂに示すように、１０％のばらつきで膜厚をランダムに変化させ、５％のばらつきで屈折率をランダムに変化させた場合の表１の被膜の透過率は、４００ｎｍ～１０００ｎｍの波長域で５０％未満であった。
下記の表２に、本開示のいくつかの実施形態に係るガラスウェハの一例を示す。この例では、ガラス基板１１８は、高純度石英ガラスから成り、この高純度石英ガラス基板の上に配置されるナノ結晶シリコン層と、ナノ結晶シリコン層の上に配置される二酸化ケイ素（ＳｉＯ２）層と、二酸化ケイ素層の上に配置されるアモルファスシリコン層と、アモルファスシリコン層の上に配置される二酸化ケイ素層とが設けられている。表２にはさらに、ガラス基板の上に配置される各シリコン含有被膜層の屈折率も示す。
Figure 2023503576000003
図８Ａに示す透過率対波長グラフでは、表２の各被膜層の厚さを、平均値を設計層厚、分散を設計層厚の１０％とするガウス分布に従う乱数によってランダムに変化（例えば、増減）させた。そして、このようにランダムに変化させた被膜の透過率を、４００ｎｍ～１０００ｎｍの波長域で算出した。この処理を１００回行い、図８Ａに示す曲線を生成した。図８Ａに示すように、１０％のばらつきで膜厚をランダムに変化させた場合の表２の被膜の透過率は、４００ｎｍ～１０００ｎｍの波長域で４０％未満であった。
図８Ｂに示す透過率対波長グラフでは、表２の各被膜層の厚さを、平均値を設計層厚、分散を設計層厚の１０％とするガウス分布に従う乱数によってランダムに変化（例えば、増減）させ、さらに各層の屈折率を、平均値を層屈折率、分散を層屈折率の５％とするガウス分布に従う乱数によってランダムに変化（例えば、増減）させた。そして、このようにランダムに変化させた被膜の透過率を、４００ｎｍ～１０００ｎｍの波長域で算出した。この処理を１００回行い、図８Ｂに示す曲線を生成した。図８Ｂに示すように、１０％のばらつきで膜厚をランダムに変化させ、５％のばらつきで屈折率をランダムに変化させた場合の表２の被膜の透過率は、４００ｎｍ～１０００ｎｍの波長域で６０％未満であった。
ガラスウェハ１００の４００ｎｍ～１０００ｎｍの波長域全域での透過率（Ｔ）平均値は、５０％未満、好ましくは４０％未満、より好ましくは３０％未満である。本明細書において、「透過率平均値」とは、指定波長域内の各波長における透過率値の合計を、当該指定波長域における波長の数で除したものをいう。いくつかの実施形態では、ガラスウェハ１００の４００ｎｍ～２５００ｎｍの波長域全域での透過率（Ｔ）平均値は、５０％未満、好ましくは４０％未満、より好ましくは３０％未満である。いくつかの実施形態では、指定波長域内（例えば、４００ｎｍ～１０００ｎｍまたは４００ｎｍ～２５００ｎｍ）の各波長におけるガラスウェハ１００の透過率値は、５０％未満、好ましくは４０％未満、およびより好ましくは３０％未満である。本明細書において、「透過率」という用語は、所定の波長域内の波長の入射光がガラスウェハ１００を通過する光パワーの割合として定義される。一般に、透過率は特定の線幅で測定される。
図４は、本開示のいくつかの実施形態に係る例示的なウェハを、本開示のいくつかの実施形態に係る例示的な半導体製造システム内に配置した様子を示す図である。形成プロセスの各工程においてガラスウェハの位置または向きを適切なものとするために、ガラスウェハは縁の一部に切り欠きを有してよい。この切り欠きは、基板位置合わせチャンバ４０８内でウェハの向きを正しく合わせるために用いられる。図１Ｂに、縁に切り欠き１１４を有するガラスウェハ１００を示す。なお、切り欠きについては、半導体ウェハに関するＳＥＭＩ（商標）規格に定められている。
いくつかの実施形態では、電子デバイスの製造方法は、上述の実施形態に記載のガラスウェハ４００を、基板位置合わせチャンバ４０８内の基板支持体（図示せず）上に、載置することを含む。基板位置合わせチャンバ４０８は、光源４０４と、光源４０４からの光線を検出するように構成された光センサ４０６と、を備える。ガラスウェハ４００は、上面と、上面と反対にある下面と、上面と下面との間の縁端面と、上述の実施形態に記載の第１の被膜と、上述の実施形態に記載の第２の被膜と、を備える。いくつかの実施形態では、ガラスウェハ４００は、パッシベーション層をさらに備えていてもよい。基板支持体は、ガラスウェハ４００を、基板位置合わせチャンバ内の所定位置まで回転させる。ガラスウェハ４００が所定位置に到達すると、光センサが光源からの光線を検出する。図４に示す基板位置合わせチャンバ４０８内でガラスウェハ４００が回転する間、ガラスウェハ４００上に配置される第２の被膜１１０のために、光センサ４０６は光源４０４からの光を読み取ることができない。しかし、切り欠き４０２が光線に到達すると、光センサ４０６が光線を読み取り、その結果、ガラスウェハ４００は、さらなる加工を行うため製造ツール４１０に搬送するのに適した位置にある。
いくつかの実施形態では、半導体製造加工の間に、ガラスウェハが加熱を伴う処理を受け、その後室温まで冷却される場合がある。本明細書に記載のガラスウェハの実施形態は、３５０℃の熱処理を２時間行い、その後毎分１０℃の冷却速度で室温（例えば２５℃）まで冷却した後においても、波長域内の平均透過率と各波長における透過率を共に、５０％未満、好ましくは３０％未満に維持するものである。
図５Ａおよび図５Ｂは、ガラスウェハ１００の上面１０２上にドープナノ結晶シリコン被膜を直接配置し、さらに、窒化ケイ素層と、非ドープアモルファスシリコン層と、二酸化ケイ素層とを有する例示的なガラスウェハの透過率対波長グラフである。なお、窒化ケイ素層は、非ドープアモルファスシリコン層の上に配置されている。非ドープアモルファスシリコン層は、二酸化ケイ素層の上に配置されている。二酸化ケイ素層は、ドープナノ結晶シリコン被膜の上に配置されている。
図５Ａに示すグラフ５００は、３５０℃の熱処理を２時間行い、毎分１０℃の冷却速度で室温（例えば２５℃）まで冷却した（「熱処理」）後の例示的なガラスウェハの透過率曲線５０４と、当該熱処理を行う前のガラスウェハの透過率曲線５０２とを示している。グラフ５００では、ガラスウェハの非被膜面の縁沿いの２点から透過率データを収集している。図５Ｂに示すグラフ５０６は、３５０℃の熱処理を２時間行い、毎分１０℃の冷却速度で室温（例えば２５℃）まで冷却した後の例示的なガラスウェハの透過率曲線５０８と、当該熱処理を行う前のガラスウェハの透過率曲線５１０とを示している。グラフ５０６では、ガラスウェハの被膜面の縁沿いの２点から透過率データを収集している。グラフ５００およびグラフ５０６によれば、例示的なガラスウェハは、上述の熱処理後においても、波長４００ｎｍ～１１００ｎｍの波長域における平均透過率と各波長における透過率を、いずれも５０％未満に維持していることがわかる。
図６Ａ～図６Ｄは、図５Ａおよび図５Ｂに関連させて上述した例示的なガラスウェハの反射率対波長グラフを示す。図６Ａは、３５０℃の熱処理を２時間行い、毎分１０℃の冷却速度で室温（例えば２５℃）まで冷却した後のガラスウェハの反射率曲線６０２と、当該熱処理を行う前のガラスウェハの反射率曲線６０４とを示す反射率対波長グラフ６００であり、反射率は、５度の入射角でガラスウェハの非被膜面から測定されたものである。
図６Ｂは、３５０℃の熱処理を２時間行い、毎分１０℃の冷却速度で室温（例えば２５℃）まで冷却した後のガラスウェハの反射率曲線６０８と、当該熱処理を行う前のガラスウェハの反射率曲線６１０とを示す反射率対波長グラフ６０６であり、反射率は、４５度の入射角でガラスウェハの非被膜面から測定されたものである。
図６Ｃは、３５０℃の熱処理を２時間行い、毎分１０℃の冷却速度で室温（例えば２５℃）まで冷却した後のガラスウェハの反射率曲線６１４と、当該熱処理を行う前のガラスウェハの反射率曲線６１６とを示す反射率対波長グラフ６１２であり、反射率は、５度の入射角でガラスウェハの被膜面から測定されたものである。図６Ｃから、熱処理後のガラスウェハの４００ｎｍ～１１００ｎｍの波長域における反射率は、熱処理前の反射率とほぼ同じ値であることがわかる。
図６Ｄは、３５０℃の熱処理を２時間行い、毎分１０℃の冷却速度で室温（例えば２５℃）まで冷却した後のガラスウェハの反射率曲線６２０と、当該熱処理を行う前のガラスウェハの反射率曲線６２２とを示す反射率対波長グラフ６１８であり、反射率は、４５度の入射角でガラスウェハの被膜面から測定されたものである。
いくつかの実施形態において、半導体加工設備で使用されるウェハは、半導体加工設備がウェハの存在を感知できる最小の反射率値を有している。図６Ｄは、一般的なウェハ材料であるシリコンの４００ｎｍ～１１００ｎｍの波長域における反射率値を示す。図６Ｄに示すように、上述の例示的な被膜を有するガラスウェハは、約５１０ｎｍ～１１００ｎｍの波長域においてシリコンに匹敵ないし上回る反射率平均値を有している。また、いくつかの実施形態では、約５１０ｎｍ～１１００ｎｍの波長域内の各波長における反射率値も、シリコンに匹敵ないし上回っている。本明細書において、「反射率平均値」とは、指定波長域（例えば５１０ｎｍ～１１００ｎｍ）内の各波長における反射率の合計を、当該指定波長域における波長の数で除したものをいう。
なお、上述の説明は、本開示の各実施形態に向けられたものであるが、本開示の基本的な範囲から逸脱しない範囲で、本開示の他の実施形態およびさらなる実施形態を考案することも可能である。
以下、本発明の好ましい実施形態を項分け記載する。
実施形態１
上面（１０２）と、前記上面と反対にある下面（１０４）と、前記上面と前記下面との間の縁端面（１０６）と、を備えるガラス基板と、
前記ガラス基板の上に配置される、１００～１，０００，０００オーム／スクエアのシート抵抗を有するドープ結晶シリコン被膜である第１の被膜（１０８）と、
前記ガラス基板の上に配置される１つ以上の層を有する第２の被膜（１１０）であって、シリコン含有被膜を含む第２の被膜と、
を含む半導体デバイス用のガラスウェハ（１００）であって、
４００ｎｍ～１０００ｎｍの波長域全域における平均透過率（Ｔ）が５０％未満であるガラスウェハ。
実施形態２
前記波長域の各波長における透過率が５０％未満である、実施形態１記載のガラスウェハ。
実施形態３
４００ｎｍ～２５００ｎｍの波長域全域における平均透過率（Ｔ）が５０％未満である、実施形態１記載のガラスウェハ。
実施形態４
前記波長域の各波長における透過率が５０％未満である、実施形態３記載のガラスウェハ。
実施形態５
４００ｎｍ～１０００ｎｍの波長域全域における透過率（Ｔ）が３０％未満である、実施形態１記載のガラスウェハ。
実施形態６
前記波長域の各波長における透過率が３０％未満である、実施形態５記載のガラスウェハ。
実施形態７
４００ｎｍ～２５００ｎｍの波長域全域における透過率（Ｔ）が３０％未満である、実施形態１記載のガラスウェハ。
実施形態８
前記波長域の各波長における透過率が３０％未満である、実施形態７記載のガラスウェハ。
実施形態９
前記第１の被膜が、前記ガラス基板の前記上面の上に直接配置され、
前記第２の被膜が、前記第１の被膜の上に直接配置される、
実施形態１記載のガラスウェハ。
実施形態１０
前記第２の被膜が少なくとも２つの層を含み、
前記第１の被膜が前記第２の被膜の前記少なくとも２つの層の間に配置される、
実施形態１記載のガラスウェハ。
実施形態１１
前記ドープ結晶シリコン被膜が、リンドープ結晶シリコン、ホウ素ドープ結晶シリコン、およびヒ素ドープ結晶シリコンのうちのいずれか１つから成る、実施形態１記載のガラスウェハ。
実施形態１２
前記ドープ結晶シリコン被膜と前記第２の被膜との合計厚さが１０００マイクロメートル（１００００オングストローム）未満である、実施形態１記載のガラスウェハ。
実施形態１３
前記ドープ結晶シリコン被膜が、少なくとも１００オングストロームの厚さを有する、実施形態１２記載のガラスウェハ。
実施形態１４
前記第２の被膜が、非ドープアモルファスシリコン層を含む、実施形態１記載のガラスウェハ。
実施形態１５
前記第２の被膜が、窒化ケイ素層、非ドープアモルファスシリコン層、および二酸化ケイ素層を含み、
前記窒化ケイ素層が、前記非ドープアモルファスシリコン層の上に配置され、
前記非ドープアモルファスシリコン層が、前記二酸化ケイ素層の上に配置され、
前記二酸化ケイ素層が、前記ドープ結晶シリコン被膜の上に配置される、
実施形態１記載のガラスウェハ。
実施形態１６
前記ガラス基板の前記上面、前記下面、および前記縁端面の上にパッシベーション被膜（１１２）をさらに含む、実施形態１記載のガラスウェハ。
実施形態１７
前記パッシベーション被膜が、ＳｉＮ、ＳｉＯ２、ＳｉＯＮのうちいずれか１つから成る、実施形態１６記載のガラスウェハ。
実施形態１８
前記パッシベーション被膜が、１００～１０，０００オングストロームの厚さを有する、実施形態１７記載のガラスウェハ。
実施形態１９
上面（１０２）と、前記上面と反対にある下面（１０４）と、前記上面と前記下面との間の縁端面（１０６）と、を備えるガラス基板と、
前記ガラス基板の上に配置される１つ以上の層を有する被膜（１１０）であって、シリコン含有被膜を含む被膜と、
を含む半導体デバイス用のガラスウェハ（１００）であって、
４００ｎｍ～１０００ｎｍの波長域全域における平均透過率（Ｔ）が５０％未満であるガラスウェハ。
実施形態２０
前記被膜が、前記ガラス基板の前記上面全体を被覆する、実施形態１９記載のガラスウェハ。
実施形態２１
前記被膜が、前記ガラス基板の前記上面のうち、前記縁端面から該上面の中心に向かって半径方向距離２ｍｍまでの部分を被覆する、実施形態１９記載のガラスウェハ。
実施形態２２
前記波長域の各波長における透過率が５０％未満である、実施形態１９記載のガラスウェハ。
実施形態２３
４００ｎｍ～２５００ｎｍの波長域全域における前記ガラス基板の平均透過率（Ｔ）が５０％未満である、実施形態１９記載のガラスウェハ。
実施形態２４
前記波長域の各波長における透過率が５０％未満である、実施形態２３記載のガラスウェハ。
実施形態２５
４００ｎｍ～２５００ｎｍの波長域全域における平均透過率（Ｔ）が３０％未満である、実施形態１９記載のガラスウェハ。
実施形態２６
前記波長域の各波長における透過率が３０％未満である、実施形態２５記載のガラスウェハ。
実施形態２７
４００ｎｍ～１０００ｎｍの波長域全域における平均透過率（Ｔ）が３０％未満である、実施形態１９記載のガラスウェハ。
実施形態２８
前記波長域の各波長における透過率が３０％未満である、実施形態２７記載のガラスウェハ。
実施形態２９
前記被膜の厚さが１マイクロメートル未満である、実施形態１９記載のガラスウェハ。
実施形態３０
前記被膜が、非ドープアモルファスシリコン層を含む、実施形態１９記載のガラスウェハ。
実施形態３１
前記被膜が、窒化ケイ素層、非ドープアモルファスシリコン層、および二酸化ケイ素層を含み、
前記窒化ケイ素層が、前記非ドープアモルファスシリコン層の上に配置され、
前記非ドープアモルファスシリコン層が、前記二酸化ケイ素層の上に配置される、
実施形態１９記載のガラスウェハ。
実施形態３２
前記ガラス基板の前記上面、前記下面、および前記縁端面の上にパッシベーション被膜（１１２）をさらに含む、実施形態１９記載のガラスウェハ。
実施形態３３
前記パッシベーション被膜が、ＳｉＮ、ＳｉＯ２、ＳｉＯＮのうちいずれか１つから成る、実施形態３２記載のガラスウェハ。
実施形態３４
前記パッシベーション被膜が、１００～１０，０００オングストロームの厚さを有する、実施形態３２記載のガラスウェハ。
実施形態３５
電子デバイスを製造する方法において、
光源と、前記光源からの光線を検出するように構成された光センサと、を備える基板位置合わせチャンバ内の基板支持体にガラスウェハを載置するステップであって、前記ガラスウェハが、
上面（１０２）と、前記上面と反対にある下面（１０４）と、前記上面と前記下面との間の縁端面（１０６）と、を備えるガラス基板と、
前記ガラス基板の上に配置される、１００～１，０００，０００オーム／スクエアのシート抵抗を有するドープ結晶シリコン被膜である第１の被膜（１０８）と、
前記ガラス基板の上に配置される１つ以上の層を有する第２の被膜（１１０）であって、シリコン含有被膜を含む第２の被膜と、を含み、
４００ｎｍ～１０００ｎｍの波長域全域における平均透過率（Ｔ）が５０％未満であるガラスウェハである、載置するステップと、
前記基板支持体を回転させて、前記ガラスウェハを前記基板位置合わせチャンバ内の所定位置に配置するステップであって、前記所定位置が、前記ガラスウェハが到達すると前記光センサが前記光源からの前記光線を検出する位置である、配置するステップと、
さらなる加工を行うため、前記ガラスウェハを半導体加工チャンバに搬送するステップと、
を含む方法。
実施形態３６
上面（１０２）と、前記上面と反対にある下面（１０４）と、前記上面と前記下面との間の縁端面（１０６）と、を備えるガラス基板と、
前記ガラス基板の上に配置され、少なくとも２つのシリコン含有層を含み、隣接層間の屈折率値の差が０．５より大きいシリコン含有被膜と、
を含む半導体デバイス用のガラスウェハ。
実施形態３７
前記被膜が、窒化ケイ素層と、非ドープアモルファスシリコン層と、および二酸化ケイ素層と、リンドープ結晶シリコン層とを含み、
前記窒化ケイ素層が、前記非ドープアモルファスシリコン層の上に配置され、
前記非ドープアモルファスシリコン層が、前記二酸化ケイ素層の上に配置され、
前記二酸化ケイ素層が、前記リンドープ結晶シリコン層の上に配置される、
実施形態３６記載のガラスウェハ。
１００、４００ ガラスウェハ
１０２ 上面
１０４ 下面
１０６ 縁端面
１０８ 第１の被膜
１１０ 第２の被膜
１１０ａ、１１０ｂ 被膜の層
１１２ パッシベーション被膜、パッシベーション層
１１４、４０２ 切り欠き
１１８ ガラス基板
４０４ 光源
４０６ 光センサ
４０８ 基板位置合わせチャンバ
４１０ 製造ツール

Claims (15)

  1. 上面（１０２）と、前記上面と反対にある下面（１０４）と、前記上面と前記下面との間の縁端面（１０６）と、を備えるガラス基板と、
    前記ガラス基板の上に配置される、１００～１，０００，０００オーム／スクエアのシート抵抗を有するドープ結晶シリコン被膜である第１の被膜（１０８）と、
    前記ガラス基板の上に配置される１つ以上の層を有する第２の被膜（１１０）であって、シリコン含有被膜を含む第２の被膜と、
    を含む半導体デバイス用のガラスウェハ（１００）であって、
    ４００ｎｍ～１０００ｎｍの波長域全域における平均透過率（Ｔ）が５０％未満であるガラスウェハ。
  2. ４００ｎｍ～２５００ｎｍの波長域全域における平均透過率（Ｔ）が５０％未満である、請求項１記載のガラスウェハ。
  3. 前記波長域の各波長における透過率が５０％未満である、請求項２記載のガラスウェハ。
  4. （ａ）前記第１の被膜が、前記ガラス基板の前記上面の上に直接配置され、前記第２の被膜が、前記第１の被膜の上に直接配置される、
    （ｂ）前記第２の被膜が少なくとも２つの層を含み、前記第１の被膜が前記第２の被膜の前記少なくとも２つの層の間に配置される、
    のうちのいずれかである、請求項１記載のガラスウェハ。
  5. 前記第２の被膜が、非ドープアモルファスシリコン層を含む、請求項１記載のガラスウェハ。
  6. 前記第２の被膜が、窒化ケイ素層、非ドープアモルファスシリコン層、および二酸化ケイ素層を含み、
    前記窒化ケイ素層が、前記非ドープアモルファスシリコン層の上に配置され、
    前記非ドープアモルファスシリコン層が、前記二酸化ケイ素層の上に配置され、
    前記二酸化ケイ素層が、前記ドープ結晶シリコン被膜の上に配置される、
    請求項１記載のガラスウェハ。
  7. 前記ガラス基板の前記上面、前記下面、および前記縁端面の上にパッシベーション被膜（１１２）をさらに含み、
    前記パッシベーション被膜が、ＳｉＮ、ＳｉＯ２、ＳｉＯＮのうちいずれか１つから成る、
    請求項１記載のガラスウェハ。
  8. 上面（１０２）と、前記上面と反対にある下面（１０４）と、前記上面と前記下面との間の縁端面（１０６）と、を備えるガラス基板と、
    前記ガラス基板の上に配置される１つ以上の層を有する被膜（１１０）であって、シリコン含有被膜を含む被膜と、
    を含む半導体デバイス用のガラスウェハ（１００）であって、
    ４００ｎｍ～１０００ｎｍの波長域全域における平均透過率（Ｔ）が５０％未満であるガラスウェハ。
  9. （ａ）前記被膜が、前記ガラス基板の前記上面全体を被覆する、
    （ｂ）前記被膜が、前記ガラス基板の前記上面のうち、前記縁端面から該上面の中心に向かって半径方向距離２ｍｍまでの部分を被覆する、
    のうちのいずれかである、請求項８記載のガラスウェハ。
  10. 前記波長域の各波長における透過率が５０％未満である、請求項８記載のガラスウェハ。
  11. ４００ｎｍ～２５００ｎｍの波長域全域における前記ガラス基板の平均透過率（Ｔ）が５０％未満である、請求項８記載のガラスウェハ。
  12. 前記波長域の各波長における透過率が５０％未満である、請求項１１記載のガラスウェハ。
  13. 前記被膜が、窒化ケイ素層、非ドープアモルファスシリコン層、および二酸化ケイ素層を含み、
    前記窒化ケイ素層が、前記非ドープアモルファスシリコン層の上に配置され、
    前記非ドープアモルファスシリコン層が、前記二酸化ケイ素層の上に配置される、
    請求項８記載のガラスウェハ。
  14. 電子デバイスを製造する方法において、
    光源と、前記光源からの光線を検出するように構成された光センサと、を備える基板位置合わせチャンバ内の基板支持体にガラスウェハを載置するステップであって、前記ガラスウェハが、
    上面（１０２）と、前記上面と反対にある下面（１０４）と、前記上面と前記下面との間の縁端面（１０６）と、を備えるガラス基板と、
    前記ガラス基板の上に配置される、１００～１，０００，０００オーム／スクエアのシート抵抗を有するドープ結晶シリコン被膜である第１の被膜（１０８）と、
    前記ガラス基板の上に配置される１つ以上の層を有する第２の被膜（１１０）であって、シリコン含有被膜を含む第２の被膜と、を含み、
    ４００ｎｍ～１０００ｎｍの波長域全域における平均透過率（Ｔ）が５０％未満であるガラスウェハである、載置するステップと、
    前記基板支持体を回転させて、前記ガラスウェハを前記基板位置合わせチャンバ内の所定位置に配置するステップであって、前記所定位置が、前記ガラスウェハが到達すると前記光センサが前記光源からの前記光線を検出する位置である、配置するステップと、
    さらなる加工を行うため、前記ガラスウェハを半導体加工チャンバに搬送するステップと、
    を含む方法。
  15. 上面（１０２）と、前記上面と反対にある下面（１０４）と、前記上面と前記下面との間の縁端面（１０６）と、を備えるガラス基板と、
    前記ガラス基板の上に配置され、少なくとも２つのシリコン含有層を含み、隣接層間の屈折率値の差が０．５より大きいシリコン含有被膜と、
    を含む半導体デバイス用のガラスウェハであって、
    前記被膜が、窒化ケイ素層と、非ドープアモルファスシリコン層と、および二酸化ケイ素層と、リンドープ結晶シリコン層とを含み、
    前記窒化ケイ素層が、前記非ドープアモルファスシリコン層の上に配置され、
    前記非ドープアモルファスシリコン層が、前記二酸化ケイ素層の上に配置され、
    前記二酸化ケイ素層が、前記リンドープ結晶シリコン層の上に配置される、
    半導体デバイス用のガラスウェハ。
JP2022529539A 2019-11-27 2020-11-24 半導体デバイス製造用のガラスウェハ Pending JP2023503576A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962940996P 2019-11-27 2019-11-27
US62/940,996 2019-11-27
PCT/US2020/061990 WO2021108393A1 (en) 2019-11-27 2020-11-24 Glass wafers for semiconductor device fabrication

Publications (1)

Publication Number Publication Date
JP2023503576A true JP2023503576A (ja) 2023-01-31

Family

ID=75974244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022529539A Pending JP2023503576A (ja) 2019-11-27 2020-11-24 半導体デバイス製造用のガラスウェハ

Country Status (7)

Country Link
US (1) US11948792B2 (ja)
EP (1) EP4066276A4 (ja)
JP (1) JP2023503576A (ja)
KR (1) KR20220106156A (ja)
CN (1) CN114746981A (ja)
TW (1) TW202135134A (ja)
WO (1) WO2021108393A1 (ja)

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3338696A (en) 1964-05-06 1967-08-29 Corning Glass Works Sheet forming apparatus
BE757057A (fr) 1969-10-06 1971-04-05 Corning Glass Works Procede et appareil de controle d'epaisseur d'une feuille de verre nouvellement etiree
JP4086925B2 (ja) * 1996-12-27 2008-05-14 株式会社半導体エネルギー研究所 アクティブマトリクスディスプレイ
JPH10268280A (ja) * 1997-03-24 1998-10-09 Semiconductor Energy Lab Co Ltd 半導体装置用の基板およびその作製方法
US6291837B1 (en) * 1997-03-18 2001-09-18 Semiconductor Energy Laboratory Co., Ltd. Substrate of semiconductor device and fabrication method thereof as well as semiconductor device and fabrication method thereof
US6229611B1 (en) 1999-09-20 2001-05-08 United Microelectronics Corp. Method of detecting a transparent quartz wafer in a semiconductor equipment
JP4247739B2 (ja) * 2003-07-09 2009-04-02 Ｔｏｔｏ株式会社 静電チャックによるガラス基板の吸着方法および静電チャック
TWI274396B (en) 2006-01-11 2007-02-21 Ind Tech Res Inst Transparent wafer with optical alignment function and fabricating method and alignment method thereof
US8658887B2 (en) * 2006-11-20 2014-02-25 Kaneka Corporation Substrate provided with transparent conductive film for photoelectric conversion device, method for manufacturing the substrate, and photoelectric conversion device using the substrate
US8133599B2 (en) * 2008-11-19 2012-03-13 Ppg Industries Ohio, Inc Undercoating layers providing improved photoactive topcoat functionality
CN102265380A (zh) * 2009-03-09 2011-11-30 夏普株式会社 半导体装置及其制造方法
WO2011066485A2 (en) * 2009-11-25 2011-06-03 Gigasi Solar, Inc. Systems, methods and products including features of laser irradiation and/or cleaving of silicon with other substrates or layers
US8405169B2 (en) 2010-10-15 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Handling layer for transparent substrate
US8859103B2 (en) * 2010-11-05 2014-10-14 Joseph Eugene Canale Glass wafers for semiconductor fabrication processes and methods of making same
CN102543675B (zh) * 2010-12-31 2014-11-05 中芯国际集成电路制造(上海)有限公司 玻璃衬底的处理方法
US9058973B2 (en) 2011-04-13 2015-06-16 International Business Machines Corporation Passive devices fabricated on glass substrates, methods of manufacture and design structures
US20130105806A1 (en) * 2011-11-01 2013-05-02 Guojun Liu Structures incorporating silicon nanoparticle inks, densified silicon materials from nanoparticle silicon deposits and corresponding methods
WO2016025773A1 (en) * 2014-08-13 2016-02-18 Solexel, Inc. Rear wide band gap passivated perc solar cells
WO2016103843A1 (ja) * 2014-12-26 2016-06-30 Hoya株式会社 マスクブランク、位相シフトマスク、位相シフトマスクの製造方法および半導体デバイスの製造方法
US10224297B2 (en) * 2016-07-26 2019-03-05 Palo Alto Research Center Incorporated Sensor and heater for stimulus-initiated fracture of a substrate
EP3601182A1 (en) * 2017-03-21 2020-02-05 Corning Incorporated Hardcoated glass-ceramic articles
JP6863169B2 (ja) * 2017-08-15 2021-04-21 Ａｇｃ株式会社 反射型マスクブランク、および反射型マスク

Also Published As

Publication number Publication date
CN114746981A (zh) 2022-07-12
EP4066276A4 (en) 2024-03-27
TW202135134A (zh) 2021-09-16
KR20220106156A (ko) 2022-07-28
EP4066276A1 (en) 2022-10-05
US20210159076A1 (en) 2021-05-27
WO2021108393A1 (en) 2021-06-03
US11948792B2 (en) 2024-04-02

Similar Documents

Publication Publication Date Title
US9159587B2 (en) Glass wafers for semiconductors fabrication processes and methods of making same
US8192901B2 (en) Glass substrate-holding tool
JP6515235B2 (ja) マスクブランク用基板、多層反射膜付き基板、反射型マスクブランク、反射型マスク及び半導体装置の製造方法
US20200227294A1 (en) Optical stack deposition and on-board metrology
TWI823862B (zh) 反射型遮罩基底及反射型遮罩
WO2007111067A1 (en) Method for smoothing a surface of a glass substrate, and substrate for a reflective mask blank used in euv lithography, obtainable by that method
US9383637B2 (en) Substrate with multilayer reflective film, reflective mask blank for EUV lithography, method of manufacturing reflective mask for EUV lithography and method of manufacturing semiconductor device
US6368942B1 (en) Method for fabricating an ultra-low expansion mask blank having a crystalline silicon layer
WO2018156894A1 (en) High aspect ratio glass wafer
JP2023503576A (ja) 半導体デバイス製造用のガラスウェハ
KR20200130058A (ko) 로보트용 핸드, 웨이퍼 이송용 로보트 및 웨이퍼 이송 장치
Zhang et al. Enabling glass wafers in a Si fab
CN110777366B (zh) 一种纳米晶氧化硅薄膜及其制备的类光刻胶氧化硅材料
US11036125B2 (en) Substrate positioning apparatus and methods
JP2008159605A (ja) Ｅｕｖリソグラフィ用反射型マスクブランク、および該マスクブランク用の検査膜付基板、ならびに検査方法
Thöny et al. Innovative sputter system for high volume production of demanding optical interference coatings
KR20030085536A (ko) 막두께 측정용 모니터 웨이퍼
US6221790B1 (en) Stable thin film oxide standard
Zhang et al. Enabling the Use of High Precision Glass Wafers in a Conventional Si Fab
Tamura et al. Enabling 18nm-particle detection on Si surfaces by conventional laser scattering
NI et al. SUBSTRATE ROUGHNESS and DENSITY OF STATES OF POLY-Si FILMS DEPOSITED ON GLASS-CERAMICS
TW202309645A (zh) 多層極紫外反射器材料
JP2000031246A (ja) 基板処理装置
EP3909070A1 (en) Transparent substrate with light blocking edge exclusion zone

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231120