TW202135134A - 用於半導體元件製造的玻璃晶圓 - Google Patents

用於半導體元件製造的玻璃晶圓 Download PDF

Info

Publication number
TW202135134A
TW202135134A TW109141539A TW109141539A TW202135134A TW 202135134 A TW202135134 A TW 202135134A TW 109141539 A TW109141539 A TW 109141539A TW 109141539 A TW109141539 A TW 109141539A TW 202135134 A TW202135134 A TW 202135134A
Authority
TW
Taiwan
Prior art keywords
coating
layer
silicon
glass
glass wafer
Prior art date
Application number
TW109141539A
Other languages
English (en)
Inventor
張雅慧
卡爾威廉 科赫三世
林仁傑
建之 張
Original Assignee
美商康寧公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商康寧公司 filed Critical 美商康寧公司
Publication of TW202135134A publication Critical patent/TW202135134A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/34—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions
    • C03C17/3411—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions with at least two coatings of inorganic materials
    • C03C17/3429—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions with at least two coatings of inorganic materials at least one of the coatings being a non-oxide coating
    • C03C17/3482—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions with at least two coatings of inorganic materials at least one of the coatings being a non-oxide coating comprising silicon, hydrogenated silicon or a silicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1604—Amorphous materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Organic Chemistry (AREA)
  • Surface Treatment Of Glass (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本文描述了用於半導體製造處理的玻璃晶圓的實施例。在一些實施例中，玻璃晶圓包括：玻璃基板，其包括：頂表面，與頂表面相對的底表面，以及在頂表面和底表面之間的邊緣表面；以及第一塗層，其設置在玻璃基板的上方，其中第一塗層是摻雜晶體矽塗層，其具有每平方100至1000000歐姆的薄層電阻；以及具有在玻璃基板上設置的一層或多層的第二塗層，其中所述第二塗層包括含矽塗層，其中所述玻璃晶圓在400nm至1000nm的整個波長範圍內的平均透射率（T）小於50％。

Description

用於半導體元件製造的玻璃晶圓
本申請主張於2019年11月27日提交的美國臨時申請序列號62/940,996的基於專利法的優先權的權益，其內容依賴於此並透過引用整體併入本文。
本公開發明的實施例總體上涉及半導體製造處理，並且更具體地涉及用於半導體元件製造的玻璃晶圓。
數十年來，各種形式的矽晶圓已經用於製造積體電路。因此，建立了現代半導體製造設備以檢測和處理矽晶圓。
例如，在製造積體電路和其他設備的過程中使用的製造工具包括自動裝載和卸載設備（例如，裝載和卸載到微影設備、蝕刻設備等中的晶圓盒自動裝載器等）。這些晶圓盒自動裝載器依靠各種感測器來確定晶圓進出工具時的放置、位置和位置確認。這是透過使用位於晶圓邊緣的晶圓平面、凹口或其他類似機構完成的，該機構必須在工具內正確定向。
矽是當今使用的主要半導體材料。為了將玻璃用於被設計用於檢測和處理矽晶圓的製造設備中，需要對半導體製造設備進行設備調整以適合玻璃。例如，一個問題是許多感測器被設計為感測矽晶圓。現有的感測器本質上是機械的、光學的和/或電感的/電容的。雖然機械類型的感測器可以與其他材料一起使用，但電性或光學感測器並不總是與其他材料一起使用。儘管可以改變工具上的每個感測器以能夠感測由其他（即非矽）材料製成的晶圓，但這在製造環境中是不合需要的。另一個問題是，通常在半導體製造設備中使用的靜電吸盤會利用靜電場將晶圓固定在適當的位置，但是為矽晶圓配置的靜電吸盤不適用於不易受靜電場（例如電介質）影響的晶圓材料如玻璃材料。
因此，發明人開發了用於半導體元件製造處理的改進的玻璃基板。
本文描述了用於半導體元件的玻璃晶圓的實施例。在一些實施例中，用於半導體元件的玻璃晶圓包括：玻璃基板，其包括：頂表面（102），與頂表面相對的底表面（104）以及在頂表面和底表面之間的邊緣表面（106）;第一塗層（108），其設置在玻璃基板的上方，其中第一塗層是具有每平方100至1000000歐姆的薄層電阻的摻雜晶體的矽塗層；一第二塗層（110），該第二塗層具有設置在玻璃基板上的一層或多層，其中第二塗層包括含矽塗層，其中玻璃晶圓在400nm至1000nm的整個波長範圍內的平均透射率（T）小於50％。
在一些實施例中，用於半導體元件的玻璃晶圓包括：玻璃基板，其包括：頂表面（102），與頂表面相對的底表面（104）以及在頂表面和底表面之間的邊緣表面（106）；塗層（110），該塗層（110）具有設置在玻璃晶圓上的一層或多層，其中該塗層包括含矽塗層，並且其中玻璃晶圓在400nm到1000nm的整個波長範圍內的平均透射率（T）小於50％。
在一些實施例中，一種製造電子元件的方法包括：將玻璃晶圓裝載到基板對準器腔室內的基板支撐件上，其中，基板對準器包括光源；以及光學感測器，該光學感測器被配置為檢測來自光源的光束，其中玻璃晶圓包括：玻璃基板，其包括：頂表面，與頂表面相對的底表面，以及在頂表面和底表面之間的邊緣表面；第一塗層，其設置在玻璃基板的上方，其中，第一塗層是具有每平方100至1000000歐姆的薄層電阻的摻雜晶體的矽塗層；第二塗層，其具有設置在玻璃基板上方的一層或多層，其中第二塗層包括含矽塗層，其中玻璃晶圓在400nm至1000nm的整個波長範圍內的平均透射率（T）小於50％；旋轉基板支撐件以將玻璃晶圓定位在基板對準器腔室中的預定位置，其中當光學感測器檢測到來自光源的光束時到達預定位置；並將玻璃晶圓轉移至半導體處理腔室以進行進一步處理。
在一些實施例中，用於半導體元件的玻璃晶圓包括：玻璃基板，其包括：頂表面（102），與頂表面相對的底表面（104）以及在頂表面和底表面之間的邊緣表面（106）；以及設置在玻璃基板上的含矽塗層，其中所述含矽塗層包括至少兩個含矽層，並且其中相鄰層的折射率值之差大於0.5。
下文描述本公開發明的其他和進一步的實施例。
在以下詳細描述中，出於解釋而非限制的目的，闡述了公開具體細節的示例實施例以提供對本公開發明的各種原理的透徹理解。然而，對於本領域的普通技術人員將顯而易見的是，本公開發明可以在不同於本文公開的具體細節的其他實施例中實踐。此外，可以省略對眾所周知的裝置、方法和材料的描述，以免模糊本公開發明的各種原理的描述。最後，在適用的地方，相同的元件符號表示相同的元件。
除非另有明確說明，否則決不意圖將本文闡述的任何方法解釋為要求其步驟以特定順序執行。因此，在方法請求項沒有實際敘述其步驟要遵循的順序的情況下，或者在申請專利範圍或說明書中沒有以其他方式具體說明步驟應限於特定的順序的情況下，絕不意味著在任何方面都可以推斷出順序。這適用於任何可能的非表達的解釋基礎，包括：有關步驟安排或操作流程的邏輯問題；源自語法組織或標點的簡單含義；說明書中描述的實施例的數量或類型。
如本文所用，術語「和/或」當用於兩個或多個項目的列表中時，是指所列項目中的任何一個可單獨使用，或所列的兩個或多個中的任何組合可以使用的項目。例如，如果組合物被描述為包含部件A，B和/或C，則該組合物可以單獨包含A；單獨包含B，或單獨包含C；A和B組合； A和C結合；B和C結合；或A、B和C組合。
半導體元件透過一系列製造步驟來製造，例如薄膜沉積、氧化或硝化、蝕刻、拋光以及熱和微影處理。儘管可以在單個處理裝置中執行多個製造步驟，但是對於至少一些製造步驟，必須在不同的處理工具之間運送晶圓。
半導體製造步驟是使用自動機械進行的。晶圓儲存在輸送機中，以在處理工具和其他位置之間轉移。在運輸到處理工具之前，必須將輸送晶圓正確對齊以使處理工具完成必要的製造步驟。
常用的定向方法涉及使用光學感測器，該等光學感測器具有通常為可見光源的光源以及用於產生和檢測光束的檢測器。沿其邊緣具有凹口的矽晶圓位於旋轉的支撐表面上。矽晶圓的表面是不透明的，會阻擋光束通過光源和檢測器之間。然而，當旋轉矽晶圓使得凹口位於光束的位置時，檢測器感測光束並停止支撐表面的旋轉。然後，經停止的支撐表面維持矽晶圓且接著位於適當的位置，以轉移到例如用於對晶圓進行處理以形成電路的微影設備。
由於玻璃晶圓是透明的，因此來自光源的光束將穿過玻璃晶圓以及凹口。即，感測器無法區分玻璃晶圓和切口。因此，玻璃晶圓將不會停止旋轉，並且不會發生向製造工具的轉移。
本公開發明描述了用於半導體元件製造的玻璃晶圓，其克服了與不與玻璃晶圓一起工作的感測器相關的問題。如本文所用，術語「晶圓」是指適於在其上形成電子元件的支撐表面。此外，玻璃具有某些獨特的特性，使其成為某些應用的理想選擇。例如，對於射頻（RF）部件，與一般的矽相比，玻璃具有較低的RF損耗和較低的非線性。諸如射頻開關和天線調諧器之類的產品可以受益於下一代網路和行動電話中的玻璃。本文所述的玻璃晶圓的實施例具有在其上形成的各種塗層。為了方便起見，術語「塗層」意欲包括設置在表面上的膜、塗層或層。
佈置在玻璃晶圓上的塗層透過本領域中任何已知的方法形成，包括離散沉積或連續沉積處理。在一些實施方案中，如本領域通常使用的，透過電漿增強化學氣相沉積（PECVD）沉積塗層。在一些實施例中，如本領域中通常使用的，透過物理氣相沉積（PVD）來沉積塗層。如本文所使用的（例如，關於玻璃晶圓100），術語「佈置」包括使用本領域中任何已知的方法在表面上塗覆、沉積和/或形成材料。所佈置的材料可以構成本文定義的塗層。短語「置於...上」包括在表面上形成材料以使材料與表面直接接觸的實例，還包括在表面上形成材料的實例，其中一種或多種中間材料在經設置的材料和表面之間。如本文所定義，中間材料可以構成塗層。
本文所述的玻璃晶圓的實施例包括玻璃基板118，該玻璃基板118包括頂表面102，與頂表面102相對的底表面104，以及在頂表面102和底表面104之間的邊緣表面106，第一塗層和第二塗層。圖1A描繪了玻璃基板118，其包括：頂表面102，與頂表面102相對的底表面104，以及在頂表面102和底表面104之間的邊緣表面106。頂表面102是玻璃基板118的表面，該玻璃基板118具有佈置在其上的各種塗層，如本文所述。在一些實施例中，玻璃基板118可以是適合與現有的半導體製造設備一起使用的任何尺寸。例如，在一些實施例中，玻璃基板118可以具有300mm的直徑。在一些實施例中，玻璃基板118可以具有200mm的直徑。在一些實施例中，玻璃基板118具有300mm的直徑和0.3mm至1mm的厚度、較佳地0.5mm至0.8mm的厚度，更較佳地0.75mm至0.8mm的厚度。在一些實施例中，玻璃基板118具有300mm的直徑和0.775mm的厚度。在一些實施例中，玻璃基板118具有200mm的直徑和0.725mm的厚度。
在一些實施例中，玻璃基板118可以是高純度熔融二氧化矽（HPFS）玻璃，或無鹼矽酸鹽玻璃，或硼矽酸鹽玻璃，或鹼金屬鋁矽酸鹽玻璃，或鹼金屬鋁硼矽酸鹽玻璃，或鹼土硼鋁矽酸鹽玻璃等。高純度熔融石英（例如康寧公司的HPFS®型高純度熔融石英7980玻璃）由於其製造處理而具有極高的純度，並且與生產線前端（FEOL）環境100％兼容。生產線前端（FEOL）是指積體電路製造的第一部分，其中在半導體中對各個元件（例如電晶體，電容，電阻等）進行圖案化。因此，生產線前端（FEOL）處理對污染物（即積體電路製造中通常不存在的材料）的引入很敏感。此外，在許多FEOL處理中，不允許使用非矽基金屬。因此，下文討論的塗層是含矽材料，例如非晶矽、多晶矽、氮化矽、二氧化矽或氮氧化矽。在一些實施例中，下文討論的塗層可以是非晶鍺（a-Ge）。如下所述，儘管基於干涉的塗層可以提供寬帶低透射率，但是某些光學感測器可能需要極低的透射率，只有反射或吸收性濾光片才能實現。儘管許多金屬是良好的反射材料，但它們對FEOL不友善，因此在典型的半導體製造中不被接受。另一方面，鍺被廣泛接受為半導體製造處理中的合適材料。非晶鍺是具有吸收和透射特性的示例性材料，其可用於在可見光譜窗口中傳遞低透射率的塗層，而在近紅外（NIR）窗口中直至1000nm的透射率均低於40％。圖9A顯示了在775 µm厚的熔融石英基板上300nm厚的a-Ge層的透射率。圖9B顯示了在775µm厚的熔融石英基板上結合了300nm厚的a-Ge層和50nm摻雜的奈米晶矽層的透射率。後一種組合將提供典型半導體工廠所需的光學和電性能，其中半導體工廠被配置為用於處理矽晶圓。300nm厚的a-Ge層在650nm處的透射率小於0.01％，這是與LED光源一起使用的典型感測器波長。
在一些實施例中，玻璃基板118是熔融成型的玻璃。熔融拉伸處理可能會產生嶄新的拋光玻璃表面，從而減少高分辨率TFT背板和彩色濾光片的表面調解變形。本文可使用下拉薄片拉伸處理，及特別是美國專利 美國專利號3,338,696和3,682,609（均屬於Dockerty）中所述的熔融處理，該等專利案以引用方式併入本案。不受任何特定的操作理論的束縛，據信熔融處理可以生產不需要拋光的玻璃基板。透過熔融處理生產的玻璃基板具有的平均表面粗糙度，透過原子力顯微鏡法測得小於0.2nm（Ra）。這種低粗糙度有助於在需要黏合到另一個平坦表面的關鍵應用。
在一些實施例中，如圖2所示，玻璃基板118可以具有鈍化塗層112。對於不是純二氧化矽（即100重量％二氧化矽）的玻璃基板118，鈍化塗層112防止非矽玻璃成分遷移出並污染半導體製造設備。在一些實施例中，鈍化塗層112設置在玻璃基板118的頂表面102、底表面104和邊緣表面106上。在一些實施例中，鈍化塗層112是氮化矽、二氧化矽或氮氧化矽中的一種。鈍化塗層112的厚度可以基於鈍化塗層的密度和孔隙率以及基於半導體製造處理中塗層的溫度和溫度暴露時間來調節。在一些實施例中，鈍化塗層112具有100埃至10000埃，較佳地500埃至1000埃的厚度。
圖3A和3B描繪了具有玻璃基板118的玻璃晶圓 100，玻璃基板118帶有（可選的）鈍化塗層112和第一塗層108和第二塗層110。
第一塗層108是摻雜晶體矽塗層，其矽晶體尺寸在奈米至微米範圍（奈米晶體至微晶體範圍）內。可以使用的示例性摻雜劑包括磷、硼或砷。半導體製造設備中的典型靜電吸盤被設計為吸附晶圓，因此，如果沒有明顯更高的工作電壓，將不能吸附玻璃晶圓。因此，設置在玻璃基板118的一側上的第一塗層108為典型的靜電吸盤提供了足夠的導電性（即，在適合於吸附矽晶圓的工作電壓下）以將玻璃基板吸附至靜電吸盤。為了使玻璃晶圓100能夠吸附到靜電吸盤，摻雜晶體矽塗層的薄層電阻為每平方100歐姆至每平方1000000歐姆，較佳為每平方100歐姆至每平方250000歐姆，並且更較佳為每平方100歐姆到每平方50000歐姆。如本文所用，術語「薄層電阻」表示相對於其厚度的層的等向性電阻率。薄層電阻可以使用四點探針法測量。四點探針法是用於測量任何半導體材料的電阻率的常用測試方法。四點探針設置由四個有限半徑的等間距鎢金屬尖端組成。每個尖端的另一端均由彈簧支撐，以最大程度減少探測過程中樣品的損壞。四個金屬尖端是自動機械平台的一部分，該平台在測量過程中會上下移動。高阻抗電流源用於透過外部的兩個探針提供電流；電壓表測量內部兩個探針的電壓以確定樣品的電阻率。典型的探針間距約為1毫米。
在一些實施例中，摻雜晶體矽塗層108的厚度為至少100埃，並且較佳地為至少500埃。在一些實施例中，摻雜晶體矽塗層108是磷摻雜的奈米晶體矽，其具有500埃的厚度和2000歐姆/平方的薄層電阻。
在一些實施例中，第二塗層110是由一層或多層組成的含矽塗層。在一些實施例中，第二塗層110包括未摻雜非晶矽層。在一些實施例中，第二塗層110包括未摻雜非晶鍺層。在一些實施例中，第二塗層110包括氮化矽層、未摻雜非晶矽層，和二氧化矽層，其中氮化矽層設置在未摻雜非晶矽層的上方、未摻雜非晶矽層設置在二氧化矽層的上方，且二氧化矽層在摻雜晶體矽塗層的上方。上述塗層及其順序是示例性的，並且可以由本領域普通技術人員進行修改以實現具有下述透射率（T）範圍的玻璃基板。
在一些實施例中，第二塗層110和第一塗層108的總厚度小於5微米。在一些實施例中，第二塗層110和第一塗層108的總厚度小於4微米。在一些實施例中，第二塗層110和第一塗層108的總厚度小於3微米。在一些實施例中，第二塗層110和第一塗層108的總厚度小於2微米。在一些實施例中，第二塗層110和第一塗層108的總厚度小於1微米。在一些實施例中，第二塗層110和第一塗層108的總厚度大於0.1微米至小於5微米。在一些實施例中，第二塗層110和第一塗層108的總厚度大於0.1微米至小於1微米。
在一些實施例中，摻雜晶體矽塗層108設置在玻璃基板118的頂表面102上。在一些實施例中，如圖3A-3B所示，將摻雜晶體矽設置在玻璃基板118的整個頂表面102上。在一些實施例中，摻雜晶體矽塗層108直接設置在玻璃基板118的頂表面102上（即，在玻璃基板118和摻雜晶體矽塗層108之間沒有中間塗層）。在一些實施例中，如圖3A所示，將摻雜晶體矽塗層108直接設置在鈍化塗層112上。在一些實施例中，如圖3B所示，摻雜晶體矽塗層108可以是由第二塗層所形成的多層堆疊的一部分（如下所述），其中第二塗層包括至少兩層並且第一塗層108位於第二塗層110a，11b的至少兩層之間。
在一些實施例中，如圖3A所示，第二塗層110直接設置在摻雜晶體矽塗層108上。在一些實施例中，第二塗層110直接設置在玻璃基板100上（即，沒有鈍化塗層並且沒有第一塗層）。在一些實施例中，第二塗層110直接設置在鈍化塗層112上（即沒有第一塗層）。在一些實施例中，第二塗層110覆蓋正下方的層的整個頂表面（例如，玻璃基板118的整個表面）。在一些實施例中，第二塗層110覆蓋正下方的表面的一部分，該部分從邊緣到朝向正下方的表面的中心達2mm徑向距離。
下文的表1描繪了根據本公開發明的一些實施例的玻璃晶圓的實例，其中玻璃基板118是高純度熔融石英玻璃，其具有設置在高純度熔融石英玻璃基板上方的磷摻雜奈米晶矽層、設置在磷摻雜奈米晶體矽層上方的二氧化矽（SiO2 ）層，設置在二氧化矽層上方的非晶矽層，設置在非晶矽層上方的氮化矽層。表1還示出了設置在玻璃基板上方上的含矽塗層的每一層的折射率。表1中所示的塗層具有四個含矽層，其中相鄰層之間的折射率值差大於0.5。在一些實施例中，相鄰層之間的折射率值之差大於1。在一些實施例中，相鄰層之間的折射率值之差大於2。在表1所示的實施例中，最外層（即距基板最遠的位置的層)是氮化矽。在一些實施例中，最外層可以是二氧化矽或氮氧化矽。在一些實施例中，氮化矽或氮氧化矽的最外層為玻璃晶圓提供機械耐磨性。 表1
層 材料 510nm的折射率 實體厚度（nm）
1 氮化矽 1.84 75
2 非晶矽 4.52 52
3 二氧化矽 (SiO2 ) 1.48 116
4 磷摻雜奈米晶矽 4.11 45
基板 高純度熔融二氧化矽（HPFS） 1.46  
圖7A描繪了透射率與波長的關係圖，其中表1中的塗層的每一層的厚度係透過隨機數而被隨機地調整（例如，增加或減少），該隨機數對應於其平均值為層設計厚度且其方差為層設計厚度的10％的高斯分佈。計算出在400nm至1000nm的波長範圍內隨機調整的塗層的透射率。此處理執行100次，並產生圖7A中所示的曲線。如圖7A所示，對於10％的隨機厚度變化，表1中塗層的透射率在400nm至1000nm的波長範圍內小於40％。
圖7B描繪了透射率與波長的關係圖，其中表1中塗層的每一層的厚度透過隨機數而被隨機地調整（例如，增加或減少），該隨機數對應於其平均值為層設計厚度且其方差為層設計厚度的10％的高斯分佈，並且每層的折射率透過隨機數而被隨機調整（例如，增加或減少），該隨機數對應於其平均值為層折射率且其方差為層折射率的5％的高斯分佈。計算出在400nm至1000nm的波長範圍內隨機調整的塗層的透射率。此處理執行100次，並產生圖7B中所示的曲線。如圖7B所示，對於10％的隨機厚度變化率和5％的隨機折射率變化率，表1中的塗層的透射率在400nm至1000nm的波長範圍內小於50％。
下文的表2描繪了根據本公開發明的一些實施例的玻璃晶圓的實例，其中玻璃基板118是高純度熔融石英玻璃，其具有設置在高純度熔融石英玻璃基板之上的奈米晶矽層、設置在奈米晶體矽上方的二氧化矽（SiO2 ）層、設置在二氧化矽層上方的非晶矽層，以及設置在非晶矽層上方的二氧化矽層。表1還示出了設置在玻璃基板上方上的含矽塗層的每一層的折射率。 表2
層 材料 950nm的折射率 實體厚度
1 二氧化矽 1.45 50 nm
2 非晶矽 3.60 38 nm
3 二氧化矽（SiO2 ） 1.45 99 nm
4 奈米晶矽 4.11 75 nm
基板 高純度熔融二氧化矽（HPFS） 1.46 0.7mm
圖8A描繪了透射率與波長的關係圖，其中，表2中塗層的每一層的厚度透過隨機數而被隨機地調整（例如，增加或減少），該隨機數對應於其平均值為層設計厚度且其方差為層設計厚度的10％的高斯分佈。計算出在400nm至1000nm的波長範圍內隨機調整的塗層的透射率。此處理執行100次，並產生圖8A中所示的曲線。如圖8A所示，對於10％的隨機厚度變化，表2中塗層的透射率在400nm至1000nm的波長範圍內小於40％。
圖8B描繪了透射率與波長的關係圖，其中表2中塗層的每一層的厚度透過隨機數而被隨機地調整（例如，增加或減少），該隨機數對應於其平均值為層設計厚度且其方差為層設計厚度的10％的高斯分佈，並且每層的折射率透過隨機數而被隨機調整（例如，增加或減少），該隨機數對應於其平均值為層折射率且其方差為層折射率的5％的高斯分佈。計算出在400nm至1000nm的波長範圍內隨機調整的塗層的透射率。此處理執行100次，並產生圖8B中所示的曲線。如圖8B所示，對於10％的隨機厚度變化率和5％的隨機折射率變化率，表2中塗層的透射率在400nm至1000nm的波長範圍內小於60％。
玻璃晶圓100在400nm至1000nm的整個波長範圍內具有小於50％，較佳小於40％，更較佳小於30％的平均透射率（T）值。如本文中所使用的，「平均透射率值」是指在限定的波長範圍內的每個波長處的透射率值的總和除以限定的波長範圍內的波長的數量。在一些實施例中，玻璃晶圓100在400nm至2500nm的整個波長範圍內具有小於50％，較佳小於40％，更較佳小於30％的平均透射率（T）值。在一些實施例中，玻璃晶圓100在限定的波長範圍（例如400nm至1000nm或400nm至2500nm）中的每個波長處的透射率值小於50％，較佳地小於40％，並且更較佳地小於30％。如本文所使用的，術語「透射率」定義為在給定的波長範圍內透射透過玻璃晶圓100的入射光功率的百分比。通常，透射率是使用特定的線寬測量的。
圖4描繪了根據本公開發明的一些實施例的示例性晶圓，該示例性晶圓位於根據本公開發明的一些示例性半導體製造系統內。為了在形成處理的每個步驟中將玻璃晶圓正確定位或定向，玻璃晶圓可沿著邊緣的一部分具有一個凹口，該凹口用於在基板對準器腔室408中進行定向。圖1B描繪了沿其邊緣具有凹口114的玻璃晶圓100。凹口在SEMI™半導體晶圓標準中指定。
在一些實施例中，一種製造電子元件的方法包括將如以上實施例中所述的玻璃晶圓400裝載到基板對準器腔室408內的基板支撐件（未示出）上。基板對準器腔室408包括光源404和被配置為檢測來自光源404的光束的光學感測器406。玻璃晶圓404包括頂表面，與頂側相對的底表面，在頂表面和底表面之間的邊緣表面，如以上實施方式中所述的第一塗層和如以上實施方式中所述的第二塗層。在一些實施例中，玻璃晶圓404還可包括鈍化塗層。基板支撐件將玻璃晶圓400旋轉到基板對準器腔室中的預定位置。當光學感測器檢測到來自光源的光束時，會到達預定位置。當玻璃晶圓400在圖4所示的基板對準器腔室408中旋轉時，由於設置在玻璃晶圓400上的第二塗層110，光學感測器406無法讀取來自光源404的光。當凹口402到達光束時，由光學感測器406讀取該凹口，並且玻璃晶圓400因此處於適當的位置，以轉移至製造工具410以進行進一步處理。
在一些實施例中，玻璃晶圓可以經歷半導體製造處理，其中在該處理中玻璃晶圓被加熱然後被冷卻至室溫。在攝氏350度下進行2小時的熱處理後，以每分鐘攝氏10度的冷卻速度冷卻至室溫（例如攝氏25度）後，本文所述的玻璃晶圓的實施例將平均透射率和在該波長範圍內的每個波長下的透射率維持在小於50％，較佳小於30％。
圖5A和5B示出了示例性玻璃晶圓的透射率與波長的關係圖，該玻璃晶圓具有直接設置在玻璃晶圓100的頂表面102上的摻雜的奈米晶體矽塗層、氮化矽層、未摻雜非晶矽層和二氧化矽層。氮化矽層設置在未摻雜非晶矽層的上方。未摻雜非晶矽層設置在二氧化矽層的上方。二氧化矽層在摻雜的奈米晶體矽塗層的上方。
圖5A中描繪的曲線圖500示出了示例性玻璃晶圓在經過攝氏350度的熱處理2小時並且以每分鐘（「熱處理」）攝氏10度的冷卻速率冷卻至室溫（例如攝氏25度）之後的透射率曲線504以及和玻璃晶圓經過熱處理之前的透射率曲線502。對於曲線圖500，從沿未塗覆側的玻璃晶圓邊緣的兩個點收集透射率資料。圖5B中描繪的曲線圖506示出了示例性玻璃晶圓在經過攝氏350度的熱處理2小時並且以每分鐘攝氏10度的冷卻速率冷卻至室溫（例如攝氏25度）之後的透射率曲線508，以及玻璃晶圓在經受熱處理之前的透射率曲線510。對於曲線圖506，沿玻璃晶圓在塗覆側的邊緣從兩個點收集透射率資料。基於曲線圖5A和5B，即使在上述加熱處理之後，示例性玻璃晶圓將平均透射率，以及從400nm至1100nm的波長的波長範圍內的每個波長下的透射率維持小於50％。
圖6A-6D示出了以上關於圖5A-5B所述的示例性玻璃輸送晶圓的反射率與波長的關係圖。圖6A是反射率與波長的關係曲線圖600，其示出了玻璃晶圓在經過攝氏350度的熱處理2小時並且以每分鐘攝氏10度的冷卻速率冷卻至室溫（例如攝氏25度）之後的反射率曲線602，且示出了對於在進行熱處理之前的玻璃晶圓的反射率曲線604，其中反射率是從玻璃晶片的未塗覆面以5度入射角所測量的。
圖6B是反射率與波長的關係曲線圖606，示出了玻璃晶圓在經過攝氏350度的熱處理2小時並以每分鐘攝氏10度的冷卻速率冷卻至室溫（例如攝氏25度）後的反射率曲線608，以及玻璃晶圓進行熱處理之前的反射率曲線610，其中反射率是從玻璃晶圓的未塗覆面以45度的入射角所測量的。
圖6C是反射率與波長的關係曲線圖612，其示出了在經過攝氏350度的熱處理2小時並以每分鐘攝氏10度的冷卻速率冷卻至室溫（例如攝氏25度）後玻璃晶圓的反射率曲線614，以及玻璃晶圓在進行熱處理之前的反射率曲線616，其中反射率係從玻璃晶圓的塗覆面以5度的入射角所測量的。如圖6C所示，玻璃晶圓經過熱處理之後，在400nm至1100nm的波長範圍內的反射率值基本上類似於熱處理之前的反射率值。
圖6D是反射率與波長的關係曲線圖618，示出了玻璃晶圓在經過攝氏350度的熱處理2小時並以每分鐘攝氏10度的冷卻速率冷卻至室溫（例如攝氏25度）後的反射率曲線620，以及玻璃晶圓在經歷熱處理之前的反射率曲線622，其中反射率係從玻璃晶圓的塗覆面以45度的入射角所測量的。
在一些實施例中，在半導體處理設備中使用的晶圓具有最小反射率值，以使設備能夠感測晶圓的存在。圖6D示出了在400nm至1100nm的波長範圍內矽（一種常用的晶圓材料）的反射率值。如圖6D所示，具有所述示例性塗層的玻璃晶圓在約510nm至1100nm的波長範圍內具有達到或超過矽的平均反射率值。在一些實施例中，在大約510nm至1100nm的波長範圍內的每個波長處的反射率值達到或超過矽的反射率值。如本文所使用的，「平均反射率值」是指在限定的波長範圍（例如510nm至1100nm）中的每個波長處的反射率值的總和除以限定的波長範圍內的波長的數量。
儘管前述內容針對本公開發明的實施例，但是在不脫離本公開發明的基本範圍的情況下，可以設計本公開發明的其他和進一步的實施例。
102:頂表面 104:底表面 106:邊緣表面 108:第一塗層 110:第二塗層 100:玻璃晶圓 118:玻璃基板 112:鈍化塗層 108:摻雜晶體矽塗層 100:玻璃基板 408:對準器腔室 114:凹口 400:玻璃晶圓 404:光源 406:光學感測器 402:凹口 410:製造工具 500:曲線圖 504:透射率曲線 502:透射率曲線 506:曲線圖 602:反射率曲線 600:曲線圖 604:反射率曲線 606:曲線圖 608:反射率曲線 610:反射率曲線 612:曲線圖 614:反射率曲線 616:反射率曲線 618:曲線圖 620:反射率曲線 622:反射率曲線
透過參考在附圖中描繪的本公開發明的說明性實施例，可以在上文簡要概述並且在下文更詳細地討論本公開發明的實施例。然而，應當注意，附圖僅示出了本公開發明的典型實施例，因此不應被認為是對其範圍的限制。
圖1A-1B描繪了根據本公開發明的一些實施例的示例性玻璃基板。
圖2描繪了根據本公開發明的一些實施例的具有鈍化塗層的示例性玻璃基板。
圖3A-3B描繪了根據本公開發明的一些實施例的示例性玻璃晶圓。
圖4描繪了位於根據本公開發明的一些實施例的示例性半導體製造系統內的根據本公開發明的一些實施例的示例性玻璃晶圓。
圖5A和5B示出了根據本公開發明的一些實施例的示例性玻璃晶圓的透射率與波長的關係圖。
圖6A-6D示出了根據本公開發明的一些實施例的示例性玻璃晶圓的反射率與波長的關係曲線圖。
圖7A描繪了表1中示例性塗層的透射率與波長的關係曲線圖，其每一層的厚度變化率為10％。
圖7B描繪了表1中的示例性塗層的透射率與波長的關係曲線圖，其每一層具有10％的厚度變化率和5％的折射率變化率。
圖8A描繪了表2中示例性塗層的透射率與波長的關係曲線圖，每一層的厚度變化率為10％。
圖8B描繪了表2中的示例性塗層的透射率與波長的關係曲線圖，每一層的厚度變化率為10％，折射率變化率為5％。
圖9A描繪了在熔融二氧化矽基板上的300nm厚的a-Ge層的透射。
圖9B示出了在熔融二氧化矽基板上組合的300nm厚的a-Ge層與50nm摻雜的奈米晶矽層的透射。
為了便於理解，在可能的情況下使用了相同的元件符號來表示圖中共有的相同元件。附圖未按比例繪製，並且為清楚起見可以簡化。可以預期的是，一個實施例的元件和特徵可以有益地併入其他實施例中，而無需進一步敘述。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
102:頂表面
104:底表面
106:邊緣表面
118:玻璃基板

Claims (13)

  1. 一種用於半導體元件的玻璃晶圓，包括： 一玻璃基板，其包括：一頂表面；與該頂表面相對的一底表面；以及在該頂表面和該底表面之間的一邊緣表面；以及 一第一塗層，其設置在該玻璃基板的上方，其中該第一塗層是一摻雜晶體矽塗層，其具有每平方100至1000000歐姆的一薄層電阻；和 一第二塗層，該第二塗層具有設置在該玻璃基板上方的一層或多層，其中該第二塗層包括一含矽塗層， 其中，該玻璃晶圓在400nm至1000nm的一整個波長範圍內的一平均透射率（T）小於50％。
  2. 根據請求項1所述的玻璃晶圓，其中，在該波長範圍內的每個波長下的一透射率小於50％。
  3. 根據請求項1所述的玻璃晶圓，其中：（i）將該第一塗層直接設置在該玻璃基板的該頂表面上，將該第二塗層直接設置在該第一塗層的上方，或者（ii）該第二塗層包括至少兩層，並且其中該第一塗層位於該第二塗層的該至少兩層之間。
  4. 根據請求項1所述的玻璃晶圓，其中，該摻雜晶體矽塗層是一磷摻雜晶體矽、一硼摻雜晶體矽或一砷摻雜晶體矽中的一者。
  5. 根據請求項1所述的玻璃晶圓，其中，該第二塗層包括：一未摻雜非晶矽層。
  6. 根據請求項1所述的玻璃晶圓，其中，該第二塗層包括：一氮化矽層、一非摻雜非晶矽層和一二氧化矽層， 其中該氮化矽層設置在該未摻雜非晶矽層的上方， 其中該未摻雜非晶矽層設置在該二氧化矽層的上方，和 其中該二氧化矽層在該摻雜晶體矽塗層的上方。
  7. 根據請求項1-6中任一項所述的玻璃晶圓，還包括一鈍化塗層，其在該玻璃基板的該頂表面、該底表面和該邊緣表面上，其中該鈍化塗層是氮化矽、二氧化矽或氮氧化矽中的一種。
  8. 一種用於半導體元件的玻璃晶圓，包括： 一玻璃基板，其包括：一頂表面；與該頂表面相對的一底表面；以及在該頂表面和該底表面之間的一邊緣表面；以及 一塗層，其具有設置在該玻璃晶圓上的一層或多層，其中該塗層包括一含矽塗層，並且其中該玻璃晶圓在400 nm至1000 nm的整個波長範圍內的一平均透射率（T）小於50％ 。
  9. 根據請求項8所述的玻璃晶圓，其中：（i）該塗層覆蓋該玻璃基板的一整個頂表面，或（ii）該塗層覆蓋該玻璃基板的該頂表面的一部分，該部分從該邊緣表面到該頂表面的一中心的一徑向距離為2mm。
  10. 根據請求項8所述的玻璃晶圓，其中，在該波長範圍內的每個波長下的一透射率小於50％。
  11. 根據請求項8所述的玻璃晶圓，其中，該塗層包括：（i）一未摻雜非晶矽層，或（ii）一氮化矽層、一非摻雜非晶矽層和一二氧化矽層， 其中該氮化矽層設置在該未摻雜非晶矽層的上方， 其中該未摻雜非晶矽層設置在該二氧化矽層的上方。
  12. 一種用於半導體元件的玻璃晶圓，包括： 一玻璃基板，其包括：一頂表面；與該頂表面相對的一底表面；以及在該頂表面和該底表面之間的一邊緣表面；以及 在該玻璃基板上設置有一含矽塗層，其中該含矽塗層包括至少兩個含矽層，並且其中相鄰層的折射率值之差大於0.5。
  13. 根據請求項12所述的玻璃晶圓，其中，該塗層包括：一氮化矽層、一未摻雜非晶矽層，一二氧化矽層和一磷摻雜結晶矽層，其中，該氮化矽層設置在該未摻雜非晶矽層上方，其中該未摻雜非晶矽層設置在該二氧化矽層上方，其中該二氧化矽層設置在該磷摻雜晶體矽層上方。
TW109141539A 2019-11-27 2020-11-26 用於半導體元件製造的玻璃晶圓 TW202135134A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201962940996P 2019-11-27 2019-11-27
US62/940,996 2019-11-27

Publications (1)

Publication Number Publication Date
TW202135134A true TW202135134A (zh) 2021-09-16

Family

ID=75974244

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109141539A TW202135134A (zh) 2019-11-27 2020-11-26 用於半導體元件製造的玻璃晶圓

Country Status (7)

Country Link
US (1) US11948792B2 (zh)
EP (1) EP4066276A4 (zh)
JP (1) JP2023503576A (zh)
KR (1) KR20220106156A (zh)
CN (1) CN114746981A (zh)
TW (1) TW202135134A (zh)
WO (1) WO2021108393A1 (zh)

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3338696A (en) 1964-05-06 1967-08-29 Corning Glass Works Sheet forming apparatus
BE757057A (fr) 1969-10-06 1971-04-05 Corning Glass Works Procede et appareil de controle d'epaisseur d'une feuille de verre nouvellement etiree
JP4086925B2 (ja) * 1996-12-27 2008-05-14 株式会社半導体エネルギー研究所 アクティブマトリクスディスプレイ
JPH10268280A (ja) * 1997-03-24 1998-10-09 Semiconductor Energy Lab Co Ltd 半導体装置用の基板およびその作製方法
US6291837B1 (en) * 1997-03-18 2001-09-18 Semiconductor Energy Laboratory Co., Ltd. Substrate of semiconductor device and fabrication method thereof as well as semiconductor device and fabrication method thereof
US6229611B1 (en) 1999-09-20 2001-05-08 United Microelectronics Corp. Method of detecting a transparent quartz wafer in a semiconductor equipment
JP4247739B2 (ja) * 2003-07-09 2009-04-02 Ｔｏｔｏ株式会社 静電チャックによるガラス基板の吸着方法および静電チャック
TWI274396B (en) 2006-01-11 2007-02-21 Ind Tech Res Inst Transparent wafer with optical alignment function and fabricating method and alignment method thereof
US8658887B2 (en) * 2006-11-20 2014-02-25 Kaneka Corporation Substrate provided with transparent conductive film for photoelectric conversion device, method for manufacturing the substrate, and photoelectric conversion device using the substrate
US8133599B2 (en) * 2008-11-19 2012-03-13 Ppg Industries Ohio, Inc Undercoating layers providing improved photoactive topcoat functionality
CN102265380A (zh) * 2009-03-09 2011-11-30 夏普株式会社 半导体装置及其制造方法
WO2011066485A2 (en) * 2009-11-25 2011-06-03 Gigasi Solar, Inc. Systems, methods and products including features of laser irradiation and/or cleaving of silicon with other substrates or layers
US8405169B2 (en) 2010-10-15 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Handling layer for transparent substrate
US8859103B2 (en) * 2010-11-05 2014-10-14 Joseph Eugene Canale Glass wafers for semiconductor fabrication processes and methods of making same
CN102543675B (zh) * 2010-12-31 2014-11-05 中芯国际集成电路制造(上海)有限公司 玻璃衬底的处理方法
US9058973B2 (en) 2011-04-13 2015-06-16 International Business Machines Corporation Passive devices fabricated on glass substrates, methods of manufacture and design structures
US20130105806A1 (en) * 2011-11-01 2013-05-02 Guojun Liu Structures incorporating silicon nanoparticle inks, densified silicon materials from nanoparticle silicon deposits and corresponding methods
WO2016025773A1 (en) * 2014-08-13 2016-02-18 Solexel, Inc. Rear wide band gap passivated perc solar cells
WO2016103843A1 (ja) * 2014-12-26 2016-06-30 Hoya株式会社 マスクブランク、位相シフトマスク、位相シフトマスクの製造方法および半導体デバイスの製造方法
US10224297B2 (en) * 2016-07-26 2019-03-05 Palo Alto Research Center Incorporated Sensor and heater for stimulus-initiated fracture of a substrate
EP3601182A1 (en) * 2017-03-21 2020-02-05 Corning Incorporated Hardcoated glass-ceramic articles
JP6863169B2 (ja) * 2017-08-15 2021-04-21 Ａｇｃ株式会社 反射型マスクブランク、および反射型マスク

Also Published As

Publication number Publication date
CN114746981A (zh) 2022-07-12
EP4066276A4 (en) 2024-03-27
KR20220106156A (ko) 2022-07-28
JP2023503576A (ja) 2023-01-31
EP4066276A1 (en) 2022-10-05
US20210159076A1 (en) 2021-05-27
WO2021108393A1 (en) 2021-06-03
US11948792B2 (en) 2024-04-02

Similar Documents

Publication Publication Date Title
US9159587B2 (en) Glass wafers for semiconductors fabrication processes and methods of making same
JP6515235B2 (ja) マスクブランク用基板、多層反射膜付き基板、反射型マスクブランク、反射型マスク及び半導体装置の製造方法
TWI823862B (zh) 反射型遮罩基底及反射型遮罩
US20170225433A1 (en) Polymer film coated with a layer of silane coupling agent
KR20140099226A (ko) Euv 리소그래피용 반사형 마스크 블랭크 및 그 제조 방법
US9726969B2 (en) Reflective mask blank, method of manufacturing same, reflective mask and method of manufacturing semiconductor device
CN102959436A (zh) 波长板的制造方法
WO2007111067A1 (en) Method for smoothing a surface of a glass substrate, and substrate for a reflective mask blank used in euv lithography, obtainable by that method
US20200227294A1 (en) Optical stack deposition and on-board metrology
US9383637B2 (en) Substrate with multilayer reflective film, reflective mask blank for EUV lithography, method of manufacturing reflective mask for EUV lithography and method of manufacturing semiconductor device
US10077188B2 (en) Manufacturing method of MEMS chip
TW202135134A (zh) 用於半導體元件製造的玻璃晶圓
US8076220B2 (en) Fabrication method for device structure having transparent dielectric substrate
WO2015012658A1 (ko) 디스플레이 패널용 초 박판 유리 핸들링 방법
US8741747B2 (en) Method for processing a glass substrate
Zhang et al. Enabling glass wafers in a Si fab
JP2008159605A (ja) Ｅｕｖリソグラフィ用反射型マスクブランク、および該マスクブランク用の検査膜付基板、ならびに検査方法
Zhang et al. Enabling the Use of High Precision Glass Wafers in a Conventional Si Fab
KR20030085536A (ko) 막두께 측정용 모니터 웨이퍼
TWI832258B (zh) 附導電膜之基板及反射型光罩基底
US11262250B2 (en) Method for measuring a temperature
JP7424785B2 (ja) 温度センサフィルム、導電フィルムおよびその製造方法
TWI600070B (zh) 晶圓控片及其製造方法
JPH08133771A (ja) 液晶表示素子用ガラス基板及びその製造方法
JP2000031246A (ja) 基板処理装置