TW201334197A - 併入矽奈米粒子墨水之結構、得自奈米粒子矽沉積物之緻密矽材料及對應方法 - Google Patents

併入矽奈米粒子墨水之結構、得自奈米粒子矽沉積物之緻密矽材料及對應方法 Download PDF

Info

Publication number
TW201334197A
TW201334197A TW101140598A TW101140598A TW201334197A TW 201334197 A TW201334197 A TW 201334197A TW 101140598 A TW101140598 A TW 101140598A TW 101140598 A TW101140598 A TW 101140598A TW 201334197 A TW201334197 A TW 201334197A
Authority
TW
Taiwan
Prior art keywords
substrate
coating
germanium
layer
dopant
Prior art date
Application number
TW101140598A
Other languages
English (en)
Inventor
guo-jun Liu
Shivkumar Chiruvolu
Wei-Don Li
Uma Srinivasan
Original Assignee
Nanogram Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanogram Corp filed Critical Nanogram Corp
Publication of TW201334197A publication Critical patent/TW201334197A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0216Coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02601Nanoparticles
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02623Liquid deposition
    • H01L21/02628Liquid deposition using solutions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2225Diffusion sources
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251Diffusion into or out of group IV semiconductors
    • H01L21/2254Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67115Apparatus for thermal treatment mainly by radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264Inorganic materials
    • H01L31/028Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035209Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures
    • H01L31/035218Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures the quantum structure being quantum dots
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Photovoltaic Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Silicon Compounds (AREA)
  • Chemical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)

Abstract

矽奈米粒子墨水為形成所需材料提供基礎。特定言之,在包含埋置於非晶矽基質中之矽奈米粒子的薄層中已經形成了複合物,而該複合物可在相對較低溫度下形成。該複合材料可經加熱以形成具有非棒狀晶體之奈米晶材料。該奈米晶材料可具有所需導電性質,且該等材料可於高摻雜劑含量下形成。又,可由自墨水沉積之矽奈米粒子形成奈米晶矽集結粒,其中該等集結粒可相對緻密,唯不如塊體矽緻密。該等集結粒可藉由對矽奈米粒子層施加壓力及熱而形成。

Description

併入矽奈米粒子墨水之結構、得自奈米粒子矽沉積物之緻密矽材料及對應方法
本發明係關於由奈米粒子元素矽墨水,視情況與摻雜元素一起形成之緻密結構。本發明亦關於非晶矽基質內之結晶矽奈米粒子。本發明進一步關於執行緻密化之方法以及該等緻密結構作為器件中之組件的應用。
矽為商業應用中常用之半導體材料,且大部分商業電子器件及太陽能電池係基於矽。大部分消費性電子元件包含矽基電路,且平板顯示器可包含大面積電路來驅動顯示器。可使用若干基於矽之太陽能電池設計,且大部分商業太陽能電池係基於矽。功能器件之形成包括摻雜矽以控制電性質及導電性質。
光電電池為全球使用正在興起之重要替代能源。一般而言,光電電池經由吸收光而在半導體材料中形成電子-電洞對來起作用。光電電池內相反摻雜之區域提供二極體接面,其產生可用於驅動光電流之電壓差。該光電流可用於在外電路中執行有用功。
基於結晶矽之太陽能電池可為具有通常約毫米或大於毫米之大微晶尺寸的單晶或多晶,其提供特定設計考慮因素。對於具有結晶矽層之太陽能電池,局部摻雜接點可用於輔助收集光電流。接著集電體通常與摻雜接點電接觸以提供太陽能電池與外電路之連接。具有相反摻雜劑類型之摻雜接點可置放於太陽能電池之正面及背面上。在替代性 設計中,太陽能電池之所有摻雜矽接點皆置放於電池背面上以形成背接觸太陽能電池。就背接觸太陽能電池而言,接收光之正面表面可不含集電體。薄膜太陽能電池亦可由非晶矽及/或微晶矽形成,其光吸收大於結晶矽。薄膜太陽能電池通常具有含不同摻雜劑之交替矽層。
對於電子應用,需要降低需求應用來使替代方案之加工成本降低。舉例而言,對於大面積顯示器應用,中等解析度可足以用於適當組件,諸如電晶體組件。因此,薄膜電晶體可為習知方式加工單晶矽晶圓上之結構提供替代方案。
在第一態樣中,本發明係關於一種結構,其包含具有一表面之基板及位於該表面之至少一部分上的複合物塗層,該複合物塗層具有不大於約5微米之平均厚度且包含平均一次粒徑不大於約100 nm之結晶矽奈米粒子及包圍該等結晶矽粒子之非晶矽基質。
在另一態樣中,本發明係關於一種結構,其包含具有一表面之基板及空隙體積不大於約5%且平均厚度不大於約10微米之元素矽奈米晶塗層。如由TEM分析所測定,平均微晶直徑可不大於約100 nm。又,至少90%微晶之沿主軸之最長長度除以沿主軸之最短長度的比率可不大於因子3。
在其他實施例中,本發明係關於一種結構,其包含具有一表面之基板及覆蓋不大於約75%之該表面且平均厚度不 大於約10微米之圖案化奈米晶摻雜元素矽塗層及有效覆蓋該表面之其餘部分的純質元素矽塗層,其中摻雜奈米晶元素矽塗層之塗層平均摻雜劑濃度為至少約1×1019個原子/立方公分。
在其他實施例中,本發明係關於一種矽結構,其包含結晶元素矽基板及位於該基板表面之至少一部分上之塗層,其中該塗層包含平均厚度不大於約10微米且平均摻雜劑濃度為至少約5×1019個原子/立方公分的摻雜奈米晶矽,其中摻雜劑分佈自塗層沿垂直於塗層表面之法線以至少約1×1019個原子/立方公分之摻雜劑濃度延伸至矽基板內至少約0.5微米深度。
在一些實施例中,本發明係關於一種矽結構,其包含密度為約1 g/cm3至約2.1 g/cm3且基於XRD之微晶尺寸為約20 nm至約200 nm之元素矽。
此外,本發明係關於一種將矽塗層施加至基板上之方法,其中該方法包含使非晶矽基質沉積於平均一次粒徑不大於約200 nm之結晶矽奈米粒子之微粒塗層上及塗層內以形成結晶矽奈米粒子埋置非晶基質中之複合物。一般而言,微粒塗層之平均厚度不大於約5微米。
此外,本發明係關於一種使基板表面之至少一部分上之矽奈米粒子墨水沉積物緻密的方法,其中該方法包含對沉積之矽奈米粒子施加機械壓力且在施加壓力的同時及/或之後,加熱沉積之矽奈米粒子至不大於約1200℃之溫度以將粒子燒結成緻密層。
高品質矽奈米粒子墨水,尤其是高度摻雜墨水,為經由沉積及固結所沉積之粒子形成適用的矽結構提供機會。詳言之,在一些實施例中,非晶矽基質在由墨水形成之矽奈米粒子沉積物存在下沉積而形成相對緻密之複合材料,其可用作複合物或進一步加工。詳言之,可使用化學氣相沉積法(CVD)來使非晶元素矽以包圍矽奈米粒子之基質形式沉積以形成複合材料。在一些實施例中,當沉積時,所得複合物可用作例如薄膜太陽能電池之一層。又,可熱處理複合物以形成奈米晶層。複合材料若經摻雜則可用於將摻雜劑驅入下伏矽基板中以形成具有所需摻雜劑分佈之接面界面。類似地,可使複合材料退火以形成極少或無摻雜劑驅入基板之奈米晶層,其可為半導體材料或其他材料。在其他實施例中,可在加熱步驟之前及/或在加熱步驟期間物理壓縮墨水粒子的粉末沉積物以促進實質性緻密及燒結而不熔融粒子。所得緻密結構可為密度對應於低孔隙度之奈米晶,但該等密度稍低於充分緻密之元素矽之密度。對於一些應用而言,可使奈米粒子沉積物(矽奈米粒子與非晶矽基質以及矽緻密形式的複合物)圖案化。經固結之矽結構可適用於例如在單晶矽基板上形成太陽能電池接面接觸、形成薄膜太陽能電池組件及/或電子組件,諸如薄膜電晶體。
本文中基於沉積高品質矽墨水之能力描述所需複合物及其他矽結構,該墨水可經沉積以形成均一粒子沉積物,其 隨後可加工成所需結構。雖然原則上可使用墨水之奈米粒子直接形成器件組件,但一些應用需要使初始矽奈米粒子緻密以形成展現更大導電性及/或提供所需程度之機械完整性的結構。雖然可熔融奈米粒子以凝固經沉積之奈米粒子,但許多應用需要不加熱結構至高溫來熔融粒子。如本文中所述,可在遠低於矽熔點之溫度下執行緻密化以便降低能量消耗且可對不能耐受更接近矽熔點之溫度之基板進行加工。雖然熔融粒子可產生單晶或至少極大微晶尺寸,但對於許多應用而言,在更低溫度下形成之奈米晶或埋置式奈米晶結構可提供足夠的導電性及其他合適的性質。
奈米粒子墨水為形成完整層或圖案化層/結構提供方便的元素矽傳遞源,其視情況具有摻雜劑,該摻雜劑可以極高濃度存在於奈米粒子中。形成具有高摻雜劑含量之奈米粒子的能力可形成在局部位置具有所需高摻雜劑含量之結構。雖然墨水可用作自粒子轉移之摻雜劑的摻雜劑源,但許多應用可能需要使具有或不具有摻雜劑之奈米粒子緻密至足以使沉積之粒子機械穩定及/或使粒子充分緻密以經由由奈米粒子形成之結構提供適當的導電性。
矽墨水為可用於合適沉積製程中之矽奈米粒子的分散液。一般而言,可使用一定品質矽奈米粒子墨水之任何適合來源。可形成適合於形成高品質墨水之高度均一及高度摻雜矽奈米粒子。舉例而言,摻雜矽奈米粒子可使用雷射熱解或用電漿合成方法形成。使用射頻電漿裝置合成矽奈米粒子係描述於Li等人之名為「Concentric Flow-Through Plasma Reactor and Methods Therefore」的已公開美國專利申請案2009/0014423A中,該案以引用的方式併入本文中。已開發雷射熱解作為用於形成矽墨水之高度摻雜矽粒子之所需來源。可合成具有奈米級平均粒徑之矽粒子,例如小於100奈米平均粒子直徑。
雷射熱解係使用強光束驅動經設計可形成具有所需特徵之高度均一矽粒子的反應。合成粒子之流程始於反應物噴嘴且止於收集系統。摻雜劑含量可使用反應物流中之摻雜劑前驅體來調整。粒徑可藉由相應調整合成條件來調整。為形成高品質墨水,通常需要合成平均一次粒徑不大於約100 nm之奈米粒子。可使用雷射熱解形成極均一的純粒子,其視情況具有所需摻雜劑含量。均一奈米粒子可以相對高的濃度良好分散於墨水中,且可控制墨水性質以適用於所選擇的傳遞方法。
在雷射熱解方法中,為將摻雜劑元素併入產物粒子中,可將摻雜劑元素傳遞至反應物流中與矽前驅體一起作為合適的前驅體組合物。一般而言,反應物流可包含氣相前驅體及/或氣溶膠前驅體,但對於矽材料而言,高純氣體前驅體可為適用的。可使用雷射熱解形成具有多種所選摻雜劑或摻雜劑組合之摻雜矽粒子。具體而言,可獲得若干原子百分數之摻雜劑含量。獲得高摻雜劑含量之能力使得相應墨水尤其適用於摻雜劑轉移至半導體材料中的應用或形成具有此等高摻雜劑含量之器件。可獲得高摻雜劑含量,同時亦控制平均粒徑、低雜質含量並同時獲得具有良好均 一性之可分散粒子。對於半導體基板之摻雜,所需摻雜劑包括例如B、P、Al、Ga、As、Sb及其組合。通常使用雷射熱解形成多種材料係描述於Bi等人之名為「Nanoparticle Production and Corresponding Structures」的公開美國專利7,384,680中,該專利以引用的方式併入本文中。合成高度摻雜矽奈米粒子進一步描述於Chiruvolu等人之名為「Silicon/Germanium Nanoparticle Inks,Laser Pyrolysis Reactors for the Synthesis of Nanoparticles and Associated Methods」的同在申請中之美國專利申請案13/070,286(現為美國公開申請案2011/0318905)中,該案以引用的方式併入本文中。
通常可使用覆蓋基板表面的塗佈方法或可使墨水沿表面圖案化之印刷方法來沉積矽奈米粒子墨水。適合之塗佈技術包括例如旋塗、噴塗、刀緣塗佈、擠壓或其類似技術。印刷技術可尤其適用於有效圖案化墨水及所得摻雜矽區域(若摻雜奈米粒子)。由於控制墨水性質之能力提高,因此可以相對較高的解析度快速印刷矽奈米粒子。在一些實施例中,合適的印刷技術包括例如噴墨印刷、網板印刷、凹版印刷或其他合適的印刷方法。可基於溶劑選擇、濃度、添加劑及/或其他組合物或加工參數調配墨水以藉由所選沉積方法進行沉積。使用印刷製程,具有不同摻雜劑之摻雜奈米粒子可選擇性地置放於沿基板表面的不同位置。類似地,沿基板置放摻雜奈米粒子可提供摻雜劑源,其可提供可驅入鄰接基板中之摻雜劑。因此,例如可形成用於太 陽能電池組件之摻雜接點之所需圖案,且可形成用於電晶體之圖案化組件。
圖案化所沉積之矽奈米粒子可用於引入適當的官能基。矽墨水適用於各種印刷方法以形成所需圖案,在一些實施例中其覆蓋不大於約75%之基板表面區域。印刷圖案可包含摻雜矽,且在奈米粒子沉積物中,摻雜劑類型及/或濃度可為或可不為均一的。詳言之,在一些實施例中,n型摻雜劑可沉積於一些位置中,且p型摻雜劑可沉積於其他位置處。使用本文所述之技術,可在所沉積矽奈米粒子之圖案中使圖案化奈米粒子沉積物緻密。緻密之後,可將矽結構作為合適組件併入所得器件中。
奈米粒子的熔融溫度可低於具有相同化學組成之塊體材料。儘管如此,若層厚度超過幾個粒子深度,則所沉積之奈米粒子可在顯著低於塊體熔融溫度之溫度下稍微聚結,但在該等溫度下,所沉積之奈米粒子結構通常在很大程度上不緻密。因此,雖然可觀測到一些緻密域,但在不大於約1200℃之溫度下,所沉積之矽奈米粒子層通常無法緻密成厚度為約至少約25 nm而無顯著孔隙率之結構。沉積且乾燥後之奈米粒子墨水通常不是很緻密,即使該墨水經相對濃縮。如本文中所述,描述兩種使矽奈米粒子沉積物緻密的有效方法。可基於沉積物之性質及所需最終結構選擇使奈米粒子矽沉積物緻密之程序。
已發現,為了使矽奈米粒子沉積物緻密而在執行加熱步驟之前及/或同時施加機械壓力可使向矽奈米粒子施加遠 低於矽熔融溫度之燒結溫度後的緻密性大大增強。雖然矽結構可能未充分緻密,但所得材料之視孔隙度低。通常,可形成密度為約1 g/cm3至約2.1 g/cm3之材料。通常,所得材料為晶體,藉由x射線結晶學測定之微晶尺寸為約20 nm至約200 nm。因此,相對緻密之矽層可由以較寬範圍厚度沉積之矽墨水形成。詳言之,緻密奈米晶材料之厚度可為約100 nm至2毫米。對於基於施加力緻密矽墨水,可選擇基板以便經由施加力使所沉積之矽墨水緻密時,不太可能損壞該基板。因為使用緻密方法可形成較厚層,所以可形成相對廣泛範圍之結構。舉例而言,矽箔可由粉末形成,諸如使矽奈米粒子之沉積物通過施加壓力及熱之移動結構(諸如加熱輥或類似物)上,隨後可形成所選厚度之箔。一般而言,施加壓力期間或之後固結矽結構通常在不大於約1200℃之溫度下進行。相比之下,本文所述之基於沉積非晶矽以填充所沉積之奈米粒子矽孔的方法適用於在更廣泛範圍之基板上形成之塗層,因為不向基板施加力。
在替代性實施例或其他實施例中,已發現可使用化學氣相沉積,諸如低壓化學氣相沉積(LPCVD)使非晶元素矽沉積於所沉積之墨水薄層上及薄層內以形成奈米晶矽粒子埋置非晶矽基質中之複合物。非晶矽可沉積於整個基板表面上,不論矽奈米粒子是否經圖案化。若矽奈米粒子經圖案化,則在圖案化複合物之間具有非晶矽層之複合結構可經受進一步加工以形成最終圖案化加工材料,其在圖案內之不同位置處具有不同性質。藉由氣相沉積所沉積之非晶矽 材料可經摻雜或可不經摻雜,且矽奈米粒子沉積物可經摻雜或可不經摻雜。又,在沉積製程完成時,非晶矽層亦可位於複合物之頂端。若所沉積矽奈米粒子所在的層足夠薄,則所得複合物可具有相對較低的孔隙率。可在掃描電子顯微圖中,經檢查材料之橫截面來表徵複合材料以評估孔隙率。通常,奈米粒子層之厚度不大於約5微米。所得複合物可適用於如所形成之某些應用。詳言之,非晶矽及奈米粒子矽之複合物可具有適用於薄膜太陽能電池之組件的所需光學吸收性質。
雖然矽奈米粒子埋置非晶矽基質中之複合組合物可為所形成之適用材料,但可加熱材料使材料退火以形成奈米晶材料,可形成微晶相對均一分佈於材料內的奈米晶材料。在適當加熱條件下,已發現所得材料為具有不大於低視孔隙度之基本上均一的奈米晶。據觀測,奈米晶材料之平均微晶尺寸由透射電子顯微法測定為不大於約200 nm。又,埋置該結構內之微晶據觀測具有相對呈各向同性之非細長形狀。換言之,相較於藉由化學氣相沉積法直接生長且具有與基板表面正交定向之針狀形狀的微晶矽,該等晶體經粒子中心之直徑彼此差異不超過3倍。因此,所得奈米晶材料似乎具有獨特材料結構。材料可高度經摻雜以產生合乎需要的電性質。在一些實施例中,固結材料之摻雜劑濃度可為至少約1×1019個原子/立方公分。
雖然原則上可使用所沉積之晶體矽奈米粒子與非晶矽基質之複合物,但可使該複合物退火以形成奈米晶材料。若 在陶瓷基板上執行退火製程,則摻雜劑(若存在)通常不顯著遷移至基板中。在一些實施例中,用半導體基板,諸如晶體矽或鍺執行退火製程。可執行退火步驟以實現摻雜劑驅入基板中以形成可稍微延伸至基板中之所需摻雜劑分佈。或者,可執行退火步驟之條件以限制任何摻雜劑遷移至基板中但仍自複合材料形成奈米晶材料。
一般而言,應調整化學氣相沉積條件以填充由矽墨水所獲得之沉積矽奈米粒子之孔。舉例而言,若沉積速率太大,則觀測到非晶矽材料沉積而不會完全穿透至奈米粒子矽層中。雖然不希望受理論限制,但較高速率沉積製程可使矽沿奈米粒子沉積物表面附近之孔快速沉積,隨後填充較深孔,以致較深孔在沉積期間未得到填充。藉由多孔基板材料,諸如沉積墨水所得之奈米粒子層,當適當選擇沉積參數時,CVD反應物可穿透孔在多孔結構內反應以填充多孔結構。可針對所需沉積結果適當調整溫度、氣相壓力及其他沉積參數。類似地,奈米粒子塗層之性質,諸如平均一次粒徑及平均層厚度,影響對應的合適沉積條件。詳言之,熱驅動LPCVD可為合乎需要的沉積方法,但藉由適當調節沉積參數,其他CVD沉積方法提供合乎需要的沉積結果。所得複合材料包含晶體矽奈米粒子包圍於非晶元素矽基質中的網狀物。
一般而言,形成矽複合物時,可選擇任何合適的基板。在一些實施例中,需要基板為晶體矽晶圓以便該基板為最終器件(諸如太陽能電池)之完整部分且塗層可用作摻雜劑 元素之來源。然而,在其他實施例中,其他基板材料對於形成薄膜太陽能電池或顯示器之組件可為合乎需要的,諸如無機玻璃基板。通常可在環境溫度下進行墨水之沉積,但可使用與矽墨水所用之溶劑一致的其他溫度。可在相對較低溫度(諸如對於LPCVD為約450℃至700℃)下執行CVD沉積,但其他CVD方法可在更低溫度下進行。若不執行進一步熱處理,則可基於在此等溫度下之穩定性選擇基板。
若加熱經壓縮之矽沉積物以將經壓縮之矽奈米粒子燒結成緻密材料或若使矽奈米粒子於非晶矽基質中之複合物退火,則溫度通常低於1200℃,且可適當地選擇基板。複合物可在合適的烘箱或類似物中執行熱加工。在其他實施例或替代性實施例中,可使用熱燈或類似物快速熱加工來使複合材料退火。
總之,本文中描述形成相對緻密之矽結構的方法,其中矽墨水為該緻密結構之至少一種組分。該緻密結構可經摻雜,諸如用n型摻雜劑或p型摻雜劑摻雜。在其他實施例中,該緻密矽結構可不摻雜。一些實施例需要摻雜劑濃度低於較高p摻雜及/或n摻雜域。所用之純質矽係指未摻雜或所添加摻雜劑濃度低(例如1×1014至約1×1018個原子/立方公分)之矽。當然,未摻雜矽具有背景含量之污染物,其可工程化至低含量。
可基於目標產物以及製程條件在合適的基板上執行如本文中所述之沉積矽墨水及隨後緻密。一般而言,可使用相對較寬範圍之基板,諸如半導體基板、金屬基板或陶瓷基 板。舉例而言,基板可為矽基板(對於太陽能應用)或無機玻璃基板(對於顯示器應用或薄膜太陽能應用)。
在一些實施例中,可需要在晶體矽晶圓上形成本文所述之矽塗層。矽晶圓一詞在本文中用於廣義的薄矽結構而不意指任何特定形狀或特定厚度。晶體矽基板可為例如平均微晶尺寸為至少1毫米之單晶或高度結晶。雖然結晶矽基板可用於一系列半導體應用,但尤其適用於形成基於結晶矽之太陽能電池。純質基質光敏性矽層中可能需要輕微摻雜以降低電阻。
此外,所沉積之矽層經高度摻雜可充當摻雜劑源以便可將摻雜劑驅入下伏結晶矽基板中。已發現使用具有非晶矽基質之摻雜奈米粒子層可產生矽晶圓內所需摻雜劑分佈。併入合適的摻雜劑可增加半導體矽材料中之電荷載流子且可相應降低材料電阻。如本文中所述,可使用摻雜矽墨水及相應緻密結構形成基於結晶矽晶圓之太陽能電池的摻雜接點。太陽能電池之兩極之摻雜接點可沿太陽能電池(背面接觸電池)之背面,或相反極性之接點沿太陽能電池之相反表面。又,可使用摻雜矽墨水及相應緻密結構形成薄膜太陽能電池及薄膜電晶體之組件。
一般而言,可使用任何來源之矽基板。為降低資源之成本及使用,在一些實施例中,可選擇相對薄的矽基板,例如平均厚度不大於約250微米,但本文所述之摻雜劑驅入方法亦可有效地用於較厚矽基板。適合之基板包括例如自單晶矽鑄錠切割之晶圓。多晶矽可形成為自矽熔體拉成之 矽帶。一般而言,該等帶由自矽熔體拉成之結構生長。在其他實施例中,矽箔可經由反應性沉積於脫模層上來形成,以便接著可釋放該等矽箔以用於進一步加工。此外,如本文中所述,多晶箔可由緻密且加熱矽奈米粉末形成。
非晶矽吸收可見光顯著更大於結晶矽。微晶矽及奈米晶矽亦強烈吸收可見光,但吸收不如非晶矽之吸收大,且微晶矽及奈米晶矽之吸收光譜稍微偏離非晶矽之吸收光譜。由於更大吸收可見光,因此由非晶矽及/或奈米晶矽形成之太陽能電池可具有極薄的結構且可稱為薄膜太陽能電池。薄膜太陽能電池通常可以具有p摻雜層與n摻雜層之堆疊層的二極體結構形成,摻雜層之間宜具有純質層以形成p-i-n結構。p-i-n結構可在整體結構中重複。本文所述之奈米晶矽粉末埋置非晶矽基質中之複合物可非常適用於形成p-i-n薄膜太陽能電池中之層。可視需要將摻雜劑引入奈米晶粉末及/或非晶矽基質中。奈米晶矽與非晶矽之組合可理想地吸收所需光譜範圍之太陽輻射。
本文所述之矽結構亦可有效用於形成電子組件,諸如薄膜電晶體或類似物。視所需效能性質而定,本文所述之各種結構可用於電器件之組件。舉例而言,奈米粒子-非晶矽複合物可直接用於該結構中,其可形成於溫度相對較低之基板上,尤其當層較薄時。或者或另外,可形成複合物,且隨後加熱以形成均一奈米晶材料。此外,以物理方式壓實的矽奈米粒子沉積物可經燒結而形成緻密材料。舉例而言,若沉積物直接或間接形成於無機玻璃片,諸如二 氧化矽玻璃顯示器材料或其他陶瓷材料上,則該薄片可良好耐受使矽奈米粒子沉積物壓實的合理壓力,隨後可在中等溫度下加熱以將矽固結成緻密集結粒。
較高品質矽奈米粒子墨水能夠合乎需要地將元素矽沉積於所需基板上以進一步加工。本文所述之方法為將所沉積之奈米粒子沉積物固結成緻密結構提供顯著改良之靈活性。詳言之,可在遠低於矽之熔點下形成緻密矽結構且通常可提供適於一系列應用的所需性質。詳言之,此等緻密矽結構可有效用於太陽能電池應用(基於結晶矽晶圓之太陽能電池及薄膜矽太陽能電池)以及印刷電子應用。
矽墨水
在一些實施例中,可沉積矽奈米粒子之墨水以將元素矽傳遞至基板上,作為多孔沉積物。在一些實施例中,矽奈米粒子可包含可有效提供摻雜劑源之摻雜劑,諸如用於形成太陽能電池之摻雜接點、薄膜太陽能電池之摻雜層及其他摻雜半導體結構。矽墨水之調配物可經選擇以提供墨水之適當沉積(例如印刷),以及所沉積矽奈米粒子之所需加工以由以墨水形成之沉積物形成所需結構。本文備受關注之矽墨水由包含分散液體及與視情況存在之添加劑一起分散於該液體中之矽奈米粒子的分散液形成。通常,矽奈米粒子(例如摻雜矽奈米粒子)通常以粉末形式收集,接著作為形成墨水中之步驟進行分散。關於避免在合理時間段,通常至少一小時或更長時間段沉降,無需進一步混合即可穩定分散液。接著分散液之性質可經調整以形成適合之墨 水,亦即分散液適合於印刷。更詳言之,墨水之性質可經調整用於特定印刷方法。舉例而言,墨水之黏度可經調整用於特定用途,諸如噴墨印刷或網版印刷,且粒子濃度及添加劑提供用於調整黏度及其他性質之一些其他參數。
至於矽墨水,矽奈米粒子可經表面改質或可不經表面改質用於形成墨水。表面改質係指組合物與粒子表面之化學鍵結。雖然矽粒子之表面改質可有助於在一些溶劑中之分散,但不用有機組合物表面改質粒子來加工矽奈米粒子之能力簡化了加工且可減少由矽墨水形成之最終裝置的污染。已由未經表面改質之矽奈米粒子形成高濃度及良好品質墨水。粒子可在溶劑之間轉移且/或與溶劑摻合物調配用於製造所需墨水調配物。
矽奈米粒子可例如使用雷射熱解來合成,但若獲得令人滿意的粒子性質,則可使用其他合成方法。可能需要矽粒子關於粒徑及其他性質相對均一。具體而言,可能需要粒子具有均一一次粒徑,且加工可顯著視平均一次粒徑而定。在一些實施例中,可能需要初始粒子適當地未熔融。實體粒子係指可存在之說明任何難熔融的粒子。對粒子之加工可視一次粒徑與實體粒徑而定。因此,可接受初始粒子一定程度的熔融以獲得較小平均一次粒徑。通常,若熔融程度可控制在可接受參數內且若具有所需較小平均直徑之初始粒子恰當均一,則通常可分散該等粒子以在分散液中得到較小且相對均一之二次粒徑。
一次粒徑可藉由檢查所合成之矽奈米粒子粉末的透射電 子顯微圖(「TEM」)來測定。對於本文所關注之矽墨水,可期望由矽奈米粒子之集合形成之墨水的平均初始粒子直徑不大於約100 nm,在其他實施例中不大於約75 nm,在其他實施例中約1 nm至約50 nm,且在其他實施例中約2 nm至約35 nm。一般技術者應認識到,涵蓋在上述明確範圍內之其他範圍的平均初始粒子直徑且其在本發明內。相對於具有窄的粒徑分佈峰及缺乏粒徑分佈中之拖尾,初始粒子可具有極高均一性。通常,亦可使用較高解析度之TEM顯微圖以評估實體粒徑。二次粒徑係指分散液中之粒徑量測值且下文在分散液之情形下論述。
在一些實施例中,一或多種摻雜劑可以相對於矽原子約1.0×10-7至約15原子%,在其他實施例中約1.0×10-5至約5.0原子%且在其他實施例中相對於矽原子約1×10-4至約1.0原子%之濃度引入元素矽粒子中。低摻雜劑含量與高摻雜劑含量均在適當情形下受到關注。對於特別有用之低摻雜劑含量,粒子應為純的。對於小粒子,低摻雜劑含量基本上可相當於平均每個粒子小於一個摻雜劑原子。與對於粒子所獲得之高純度相組合,約1.0×10-7至約5.0×10-3之低摻雜劑含量相當於難以獲得潛在有用之材料。在一些實施例中,較高摻雜劑含量備受關注,且高度摻雜粒子之摻雜劑濃度可為約0.25原子%至約15原子%,在其他實施例中約0.5原子%至約12原子%,且在其他實施例中約1原子%至約10原子%。一般技術者應認識到,涵蓋在明確摻雜劑含量範圍內之其他範圍且其他範圍在本發明內。
通常,期望自乾燥的所合成之粉末形成粒子之良好的分散液,隨後使用後續加工步驟以獲得合乎需要的墨水性質。良好分散更穩定且/或具有更小的二次粒徑,表明聚集較少。若粒子隨後轉移至另一液體中,在該液體中粒子形成良好分散液,則粒子在最初不需要穩定分散。基於粒子之表面化學性質及粒子間相互作用,良好分散液通常可包含與粒子更相容的溶劑。因此,在一些實施例中,可需要調節粒子之表面化學性質以形成良好分散液。此外,如下文中進一步描述,可使用界面活性劑形成良好分散液。然而,雖然表面改質粒子及使用界面活性劑可產生良好分散液,但所需墨水可不經表面改質且無界面活性劑而以高粒子濃度及良好傳遞能力來形成。此外,在不經表面改質的情況下形成所需墨水之能力可用於形成具有較低污染程度之所需器件。不管組合物之初始分散,剪切、攪拌、音波處理或其他適當的混合條件可應用於促進形成分散液。
如本文所用,在無其他混合一小時後,亦即停止任何初始混合隨後計時一小時或其他所選擇的時段,穩定分散液不沉降。關於穩定性,在一些實施例中,在無其他混合一天之後,且在其他實施例中在一週之後,且在其他實施例中在一個月之後,該等分散液展示不沉降粒子。通常,粒子良好分散之分散液可以至少多達30重量%之無機粒子的濃度形成。通常,對於一些實施例,期望分散液之粒子濃度為至少約0.05重量%,在其他實施例中至少約0.25重量%,在其他實施例中約0.5重量%至約27.5重量%且在其他 實施例中約1重量%至約25重量%。一般技術者應認識到,涵蓋上述明確範圍內之其他範圍的穩定時間及濃度且其在本發明內。
關於二次粒徑,尺寸係指分散液中之粒徑量測值。通常,二次粒徑可以累積量平均值或如藉由動態光散射(DLS)量測之Z平均粒徑表示。Z平均粒徑係基於與粒徑成函數關係之散射強度加權分佈。此分佈之評估在ISO國際標準13321,測定粒徑分佈之方法第8部分:光子相關光譜學,1996中予以規定,該文獻以引用的方式併入本文中。
在一些實施例中,Z平均粒徑不大於約1微米,在其他實施例中不大於約250 nm,在其他實施例中不大於約100 nm,在其他實施例中不大於約75 nm且在一些實施例中為約5 nm至約50 nm。關於粒徑分佈,在一些實施例中,基本上所有二次粒子之尺寸皆不大於Z平均二次粒徑之5倍,在其他實施例中不大於Z平均粒徑之約4倍且在其他實施例中不大於Z平均粒徑之約3倍。此外,在一些實施例中,DLS粒徑分佈可具有不大於Z平均粒徑之約50%的半高全寬(full width at half-height)。又,二次粒子可具有使得至少約95%粒子之直徑大於Z平均粒徑之約40%且小於Z平均粒徑之約250%的尺寸分佈。在其他實施例中,二次粒子可具有使得至少約95%粒子之粒徑大於Z平均粒徑之約60%且小於Z平均粒徑之約200%的粒徑分佈。一般技術者應認識到,涵蓋上述明確範圍內之其他範圍的粒徑及分佈且其在本發明內。
此外,具有小二次粒徑之良好分散液的形成可經由將粒子之表面化學性質與分散液體之性質匹配來促進。結晶矽奈米粒子藉由其性質之表面代表粒子之底層固態結構的未端且可包含截斷矽晶格。特定粒子之末端影響粒子之表面化學性質。詳言之,若分散液體及粒子表面在化學上相容(例如若粒子在粒子表面上具有極性基團,則有助於用極性溶劑形成分散液),則更容易分散粒子以形成較小二次粒徑,但諸如密度、粒子表面電荷、溶劑分子結構及其類似物之其他參數亦直接影響可分散性。在一些實施例中,液體可經選擇以適於分散液之特定用途,諸如用於印刷製程。粒子之表面性質可相應地為分散液作出調整。
粒子之表面化學性質可在粒子合成及/或以下粒子收集期間受影響。舉例而言,使用矽烷合成之矽通常經部分氫化,亦即矽材料中包括少量氫。通常不清楚此氫或氫之一部分是否以Si-H鍵形式位於表面上。關於合成期間之表面改質,反應物性質、反應條件及副產物可影響在流動反應期間以粉末形式收集之粒子的表面化學性質。在一些實施例中,矽粒子可變得經表面氧化,例如經由曝露於空氣。對於此等實施例,若氫在氧化過程期間為可用的,則表面可具有Si-O-Si結構或Si-O-H基團中之橋接氧原子。
關於粒子收集後之表面改質,所需性質可經由使用化學鍵結於粒子表面之表面改質劑來獲得。粒子之表面化學性質影響所需表面改質劑之選擇。舉例而言,烷氧基矽烷可在矽粒子表面上與氧化矽鍵結形成Si-O-Si鍵以形成可改良 表面改質粒子之可分散性及其他表面性質的穩定表面塗層。此外,亦可能需要在使用表面改質劑之前使粒子表面官能化以改良或有助於粒子與表面改質劑之間的鍵結。適合之表面改質劑及其用途係描述於Hieslmair等人之名為「Silicon/Germanium Particle Inks,Doped Particles,Printing,and Processes for Semiconductor Applications」的公開美國專利申請案2008/0160265中,該案以引用的方式併入本文中。雖然表面改質粒子可經設計成與特定溶劑一起使用,但所需墨水可不經表面改質而以高粒子濃度及良好傳遞能力來形成。不經表面改質形成所需墨水之能力可適用於形成具有較低污染程度之所需器件。
基於特定沉積方法及矽墨水之用途,可能存在墨水以及對應的用於調配墨水之液體之相當特殊的目標性質。定製用於特定應用或加工步驟之分散性質可包含改變溶劑、使用溶劑摻合物及/或蒸發溶劑。關於改變溶劑,可在有助於加工之第一溶劑中加工粒子且隨後轉移至具有更多所需墨水性質之第二溶劑中。關於溶劑摻合物,低沸點溫度溶劑組分可在印刷後快速蒸發以在進一步加工及固化之前使所印刷之墨水穩定。較高溫度溶劑組分可用於調整黏度以限制印刷後之展佈。關於溶劑蒸發,分散液之粒子濃度可藉由蒸發溶劑而不使分散液不穩定來增加。改變溶劑、使用溶劑摻合物及蒸發溶劑之方法論述於Chiruvolu等人之名為「Silicon/Germanium Nanoparticle Inks,Laser Pyrolysis Reactors for the Synthesis of Nanoparticles and Associated Methods」的美國專利申請案13/070,286,目前美國公開申請案2011/0318905中,該案以引用之方式併入本文中。
此外,分散液可包含除矽粒子及分散液體或液體混合物之外的其他成分以調節分散液之性質以有助於特定應用。舉例而言,可將性質調節劑添加至分散液中以有助於沉積製程。界面活性劑可有效地添加至分散液中以影響分散液之性質。
通常,陽離子性、陰離子性、兩性離子性及非離子性界面活性劑可有助於特定應用。在一些應用中,界面活性劑進一步使粒子分散液穩定。對於此等應用,界面活性劑之選擇可受特定分散液體以及粒子表面性質影響。此外,界面活性劑可經選擇以影響分散液沉積後分散液/墨水於基板表面上之潤濕或形成珠粒。在一些應用中,可能需要分散液潤濕表面,而在其他應用中,可能需要分散液於表面上形成珠粒。特定表面上之表面張力受界面活性劑影響。又,界面活性劑之摻合物可有助於組合不同界面活性劑之所需特點,諸如在沉積後改良分散穩定性及獲得所需潤濕性質。在一些實施例中,分散液之界面活性劑濃度可為約0.01重量%至約5重量%,且在其他實施例中為約0.02重量%至約3重量%。
可添加黏度調節劑以改變分散液之黏度。適合之黏度調節劑包括例如可溶性聚合物,諸如聚丙烯酸、聚乙烯吡咯啶酮及聚乙烯醇。其他可能添加劑包括例如pH值調節劑、抗氧化劑、UV吸收劑、防腐劑及其類似物。此等其他添 加劑通常以不大於約5重量%之量存在。一般技術者應認識到,涵蓋在本文明確範圍內之其他範圍的界面活性劑及添加劑濃度且其在本發明內。
在加工之適當時間可能需要移除分散液之組分。舉例而言,可能需要在特定加工步驟之前或期間自墨水移除有機組分以使得產物材料有效地不含碳。通常,可蒸發有機液體以將其自所沉積之材料移除。然而,界面活性劑、表面改質劑及其他性質調節劑無法經由蒸發移除,但其可經由在中等溫度下在氧氣氛圍中加熱以燃燒有機材料來移除。
分散液/墨水可使用應用適當混合條件來形成。舉例而言,可使用應用剪切力之混合器/摻合器及/或可使用音波處理混合分散液。此外,可能需要相對於所用之初始濃度增加分散液/墨水之粒子濃度以形成良好分散液,諸如經由蒸發溶劑。類似地,可形成溶劑摻合物。較低沸點溶劑組分可優先經由蒸發移除。溶劑摻合物可適用於形成某些墨水成分,此係因為該等摻合物可具有複數種液體,各為墨水貢獻所需性質。低沸點溫度溶劑組分可在印刷後相對快速地蒸發以在進一步加工及固化之前使所印刷之墨水穩定。較高溫度溶劑組分可用於調整黏度以限制印刷後之展佈。
關於用於噴墨印刷之墨水,黏度尤其有關,儘管其他印刷及塗佈方法可具有所需黏度範圍。分散液/墨水之黏度視矽粒子濃度以及其他添加劑(諸如黏度調節劑)而定。因此,存在提供黏度調整之若干參數。對於一些實施例,黏 度可為0.1 mPa.s至約100 mPa.s且在其他實施例中為約0.5 mPa.s至約25 mPa.s。對於一些實施例,分散液/墨水之表面張力可為約2.0 N/m2至約6.0 N/m2且在其他實施例中為約2.2 N/m2至約5.0 N/m2且在其他實施例中為約2.5 N/m2約4.5 N/m2。一般技術者應認識到,涵蓋在上述明確範圍內之其他範圍的黏度及表面張力且其在本發明內。
關於網版印刷所需之墨水,將調配物製備成可經由網版傳遞之糊劑。該等網版通常可重複使用。用於糊劑之溶劑系統應經選擇以提供所需印刷性質並與網版相容以使得網版不被糊劑損壞。使用溶劑摻合物使得低沸點溫度溶劑快速蒸發,而使用較高沸騰溶劑來控制黏度。高沸點溶劑通常可較緩慢地移除而不會過度模糊印刷影像。移除較高沸點溫度溶劑後,可使所印刷之矽粒子固化,或將其進一步加工成所需器件。適合之較低沸點溶劑包括例如異丙醇、丙二醇或其組合。合適的較高沸點溶劑包括例如N-甲基吡咯啶酮、二甲基甲醯胺、萜品醇(諸如α-萜品醇)、卡必醇、丁基賽珞蘇(butyl Cellosolve)或其組合。網版印刷糊劑可另外包括界面活性劑及/或黏度調節劑。
通常,可網版印刷墨水或糊劑極黏稠且其黏度可能需要為約10 Pa.s至約300 Pa.s,且在其他實施例中為約50 Pa.s至約250 Pa.s。可網版印刷墨水之矽粒子濃度可為約5重量%至約25重量%矽粒子。又,可網版印刷墨水可具有0重量%至約10重量%較低沸點溶劑,在其他實施例中為約0.5重量%至約8重量%且在其他實施例中為約1重量%至約7重量 %較低沸點溶劑。用於形成電子組件之可網版印刷糊劑的描述進一步描述於Huang等人之名為「Low Temperature Curable Dielectric Paste」的美國專利5,801,108中,該專利以引用的方式併入本文中,儘管介電糊劑包含不適合本文所述之半導體糊劑/墨水的添加劑。
形成用於各種沉積方法,包括噴墨印刷、旋塗及網板印刷糊劑之摻雜矽墨水進一步描述於Chiruvolu等人之名為「Silicon/Germanium Nanoparticle Inks,Laser Pyrolysis for the Synthesis of Nanoparticles and Associated Methods」的同在申請中美國專利申請案13/070,286,目前美國公開申請案2011/0318905中,該案以引用之方式併入本文中。
沉積矽墨水及所得矽沉積物之結構
矽奈米粒子分散液/墨水通常可使用所選擇的方法,諸如塗佈製程或印刷製程來沉積。沉積方法可經選擇以實現摻雜墨水於基板上之所需沉積物。詳言之,可需要塗佈技術用於用分散液/墨水塗佈基板,且可能尤其需要印刷技術以將分散液/墨水沉積於基板上作為塗層或呈圖案形式。沉積之後,墨水通常經乾燥以形成多孔元素矽沉積物,且沉積之材料可經進一步加工。對於一些應用,在進一步加工,諸如加工以使矽奈米粒子墨水緻密之後,需要使矽墨水沉積物圖案化以在併入該墨水之器件中形成對應圖案。形成墨水圖案之合適的印刷方法包括例如網板印刷或噴墨印刷。
矽奈米粒子沉積物可經摻雜或可不經摻雜。若用於形成 沉積物之矽奈米粒子經摻雜,則對應矽沉積物經摻雜。若矽沉積物經圖案化,則圖案中之不同位置可經相同摻雜或不同摻雜。舉例而言,一些位置可經摻雜而其他位置不經摻雜,亦即為純質的。在一些實施例中,可能需要使p摻雜矽奈米粒子在圖案之一些所選擇的位置處且n摻雜矽奈米粒子在其他位置處圖案化。在進一步加工後在圖案之所選擇的部分處之不同摻雜劑可引入所需官能基。
通常,矽墨水可沉積於任何合適的基板上,且基板可經選擇以適用於吾人所需之應用。合適的基板表面可包含例如元素金屬或金屬合金、半導體材料、介電陶瓷材料、聚合物或類似物。在一些實施例中,基板可經選擇用於整合作為功能組件,用墨水沉積元素矽以形成最終器件,而在其他實施例中基板可形成被動支撐件,其仍可整合至最終器件中作為被動結構元素。作為最終器件之功能元件的基板之整合可包括例如基板作為諸如具有結晶矽太陽能電池之器件的電子組件或作為透明表面,諸如顯示器內之玻璃基板。
適合於塗覆摻雜奈米粒子墨水之塗佈方法包括例如旋塗、浸塗、噴塗、刀緣塗佈、擠壓或其類似方法。詳言之,旋塗已發展成用於形成較薄塗層之半導體應用中之市售可靠程序且合適的加工設備市售可得。通常,可塗覆任何合適的塗層厚度,但在備受關注之實施例中,平均塗層厚度可在約10 nm至約10微米範圍內變化,在其他實施例中為約50 nm至約7.5微米且在其他實施例中為約100 nm至 約微米。一般技術者應認識到,涵蓋在上述特定範圍內之其他範圍的厚度且其在本發明內。如下文所述,為自緻密矽墨水形成矽集結粒及矽結構元件,厚度實質上可大於在此段落中之明確值。
類似地,各種印刷技術可用於將摻雜奈米粒子墨水在基板上印刷成圖案。適合之印刷技術包括例如網版印刷、噴墨印刷、微影印刷、凹板印刷及其類似技術。圖案化通常包含將墨水沉積於基板表面上之特定位置處。可關於特定應用選擇圖案。對於一些應用,圖案可包含墨水於基板表面上之單一連續區域,而對於其他應用,圖案可包含墨水於基板表面上之複數個分離區域以使得各墨水區域不接觸任何其他墨水區域。對於一些應用,可能需要形成複數個圖案,各圖案包含不同墨水成分,其可包含不同摻雜劑、不同摻雜劑濃度及/或其他不同的矽奈米粒子性質。
又,摻雜矽墨水可充當摻雜劑源用於將摻雜劑驅入至底層矽基板中。在一些實施例中,包含摻雜奈米粒子之墨水可首先經圖案化於基板表面上,儘管在整個表面上之塗層亦可使用且為某些應用所需。隨後,一些摻雜劑可例如經熱加工自粒子擴散至基板表面中,從而產生延伸至基板中之摻雜劑分佈,若摻雜墨水沉積為圖案,則該摻雜劑分佈可具有實質上與沉積墨水相同的圖案。可藉由在選擇圖案之後重複此程序創建複數個摻雜區域。在一些實施例中,在各反覆下,包含不同摻雜劑之摻雜墨水可圖案化於基板表面上且加熱以使摻雜劑驅入至基板中,隨後形成另一摻 雜劑圖案。另外或或者,可藉由首先在基板表面上形成複數個圖案,各圖案由包含不同摻雜劑或摻雜劑濃度之摻雜矽墨水形成來創建複數個摻雜區域。隨後,摻雜劑可同時自各摻雜墨水位置擴散至基板中。
此外,對用於其他目的之基板,可在其他類型上執行矽墨水之圖案化。舉例而言,用於加工成顯示器電路之組件的矽墨水可在玻璃片(諸如二氧化矽玻璃)、其他透明材料、其他陶瓷材料或類似材料上印刷成所需圖案。用不同矽墨水之圖案化可使不同組件圖案化,其可具有所選擇的結構及/或彼此之間的功能關係。因此,對於形成薄膜電晶體,可能需要依次使n摻雜矽墨水、p摻雜矽墨水及純質矽墨水按適當的順序圖案化。可在圖案化步驟之間或在圖案化製程結束時,經本文所述之一種方法執行用於固結之熱處理。
雖然各種塗佈及印刷方法為適合的,但噴墨印刷向一些應用提供關於速度、解析度及多用性,關於即時選擇沉積圖案化同時維持速度及解析度之所需特點。用無機粒子使用噴墨印刷之實際沉積需要分散性質,其包括形成高品質矽奈米粒子之技術以及自此等粒子形成高品質分散液之改良能力。因此,使用雷射熱解以及分散技術製造之粒子用於形成可經受噴墨沉積之墨水。
類似地,網版印刷可向一些應用提供用於印刷矽及/或二氧化矽墨水之所需特點。詳言之,網版印刷已成為特定用途之工具。因此,在生產線中用摻雜奈米粒子墨水取代 其他材料可降低資本費用。又,相對於適合於其他沉積方法之濃度,用於網版印刷之糊劑可具有較大摻雜奈米粒子濃度。詳言之,本文所述之矽粒子及製程適合於形成用於網版印刷之良好品質糊劑。摻雜矽墨水之成功旋塗、噴墨印刷及網板印刷描述於Chiruvolu等人之名為「Silicon/Germanium Nanoparticle Inks,Laser Pyrolysis for the Synthesis of Nanoparticles and Associated Methods」的同在申請中美國專利申請案13/070,286,目前美國公開申請案2011/0318905中,該案以引用之方式併入本文中。
通常,沉積之後,蒸發液體以使墨水之摻雜奈米粒子及任何其他非揮發性組分保留作為奈米粒子塗層或層。加熱至低溫可用於加速乾燥製程,且通風或應用減壓亦可有助於乾燥。移除溶劑及視情況存在之添加劑後,所得矽奈米粒子之沉積物可隨後經如本文中所述之進一步加工以使沉積物緻密。奈米粒子矽沉積物形成多孔結構。在乾燥經沉積之矽墨水之後,多孔矽奈米粒子結構保留相對於塊體矽密度通常顯著較低的密度。在一些實施例中,多孔沉積物之密度可能不大於約0.75 g/cm3,且密度可視平均奈米粒徑、沉積技術及其他製程參數而定。
Si奈米粒子塗層亦可藉由空隙體積來表徵,空隙體積可基於觀測塗層橫截面之顯微照片中之孔自橫截面中之孔的面積部分估計。舉例而言,空隙體積可為約25%至約90%且在其他實施例中為約30%至約85%。一般技術者將認識到,涵蓋在上述明確範圍內之其他範圍的厚度及空隙體積 且其在本發明內。
如上所述,可在沉積期間使矽墨水圖案化以形成矽奈米粒子之對應圖案化的多孔沉積物。通常可基於特定產品所需組件形式選擇圖案。對於所選擇的應用之一些特定圖案進一步描述於下文中。在一些實施例中,為引入特定官能基之圖案,通常需要形成覆蓋不大於約80%之基板表面的圖案,在其他實施例中不大於約75%且在其他實施例中為約10%至約70%之基板表面。類似地,矽奈米粒子沉積物之厚度可經選擇用於特定應用。對於許多應用,需要具有相對較薄矽結構的官能基。對於此等實施例,多孔矽奈米粒子沉積物之平均厚度通常不大於約10微米,在其他實施例中為約50 nm至約8微米,在其他實施例中為約75 nm至約7.5微米且在其他實施例中為約100 nm至約6微米。一般技術者將認識到,涵蓋在上述明確範圍內之其他範圍的圖案覆蓋率及平均厚度且其在本發明內。
如本文中所述,可經施加壓力及熱將厚圖案或塗層加工成相對緻密的結構或集結粒。形成矽膜、箔、條帶或類似物可需要緻密的矽集結粒。雖然矽集結粒可經加工成如上所述之薄結構,但在一些實施例中較厚結構可具有約毫米或毫米以上數量級之厚度。對於形成矽箔或帶,可能需要形成平均厚度為約10微米至約500微米之沉積物,在其他實施例中為約20微米至約400微米且在其他實施例中為約25微米至約250微米。一般技術者將認識到,涵蓋在上述明確範圍內之其他範圍的集結粒厚度且其在本發明內。為 更薄結構,圖案化矽集結粒可具有如上所述之表面覆蓋率。
將非晶矽沉積於奈米晶矽墨水沉積物上以形成緻密複合物
已發現非晶矽可沉積於薄矽奈米粒子塗層上及塗層內以顯著填充自經乾燥之奈米粒子矽墨水所沉積之奈米粒子塗層結構內之孔。特定言之,非晶矽材料可直接沉積以實質上填充結晶矽奈米粒子塗層之孔來形成奈米晶嵌於非晶矽基質內之複合材料。舉例而言,化學氣相沉積可用於將元素非晶矽沉積至奈米粒子塗層之孔內。所得複合材料可為相對緻密複合物,其可具有一些在適當顯微照片中可見之孔。通常,非晶矽可經摻雜或可不經摻雜,且奈米晶矽獨立地可經摻雜或可不經摻雜且視情況具有圖案化結構。在一些實施例中,奈米粒子塗層包含高度摻雜結晶矽奈米粒子,且沉積之非晶矽材料包含純質矽。因此,在一些實施例中,所得複合物包含摻雜及未摻雜之元素矽的混合物。若多孔結晶奈米粒子沉積物經圖案化,則非晶矽通常在初始多孔奈米晶矽結構之對應位置處形成之複合物結構的位置之間形成非晶矽層。如下文所描述,塗佈材料可經熱加工以形成奈米晶矽材料,其可選擇性經摻雜。
複合物材料當沉積時可為有用的。舉例而言,對於薄膜太陽能電池,奈米晶矽與非晶矽之組合可呈現對於可見光之所需吸收性質。因此,對於薄膜太陽能電池應用,可適用於形成複合物之實質上完整的層用於併入至最終太陽能電池器件中,視情況不使材料退火。在薄膜太陽能電池 中,構築體經設計成具有不同摻雜劑濃度之堆疊以形成二極體接面。又,若複合物可提供特定應用之足夠導電性,則可藉由用於沉積非晶矽之相對較低溫度加工將複合物併入至特定電子應用中。
如下文中進一步描述,複合物亦可經熱處理以將複合物轉化成經緻密材料具有相對均一微晶分佈之奈米晶材料。在此經退火之材料中,已發現奈米晶通常為非棒狀。因此,具有非棒狀微晶之奈米晶矽材料據觀測不同於藉由傳統非晶矽沉積技術沉積,據觀測大約正交對準表面沉積棒狀微晶之材料。
在一些實施例中,期望形成複合物之圖案化層。若結晶奈米粒子在表面上經圖案化,則在沉積非晶矽之後,塗層包含具有奈米晶矽於受非晶矽區域包圍之非晶矽基質中之複合物的域。雖然可所需一系列格式之此類結構,但當結晶矽之摻雜不同於非晶矽之摻雜時,此圖案化結構可尤其適用。舉例而言,結晶矽可經摻雜而非晶矽為純質的以便印刷區域最終經純質矽環繞之摻雜區域摻雜。摻雜及未摻雜矽之圖案化可將所需官能基有效引入所得結構。
因為非晶矽填充初始多孔結構之孔,所以除了在沉積物頂端上視情況存在之其他非晶矽層,複合物之厚度與結晶奈米粒子沉積物大致相同。多孔矽奈米粒子塗層之厚度範圍在上文中給出。非晶矽覆蓋層可具有任何合理的厚度。但對於大部分應用,需要非晶矽覆蓋層相對較薄,諸如約為複合物之厚度或更小,且通常非晶矽覆蓋層之厚度不大 於約5微米。通常,具有任何其他非晶矽覆蓋層之複合物的平均總厚度可為不大於約15微米,在其他實施例中為約50 nm至約10微米,在其他實施例中為約75 nm至約5微米且在其他實施例中為約100 nm至約3微米。通常熟習此項技術者將認識到,涵蓋在上述明確範圍內之其他範圍的厚度且其涵蓋在本發明中。
在沉積非晶矽材料之後,所得複合材料可包含來自埋置非晶矽基質內之墨水塗層的矽奈米微晶。沉積條件可通常經調整以產生相對較低孔隙體積。詳言之,空隙體積可不大於約20%,在其他實施例中,不大於約12%且在其他實施例中不大於約8%。一般技術者將認識到,涵蓋在上述明確範圍內之其他範圍的空隙體積且其在本發明內。可使用材料橫截面之掃描電子顯微法評估空隙體積且檢查孔以分析材料中之空隙且假設孔為球形。橫截面(其為孔)之百分比為空隙體積之量度。複合物具有其他性質,其合併兩種材料之特點以及材料之相互作用。由純質非晶矽基質形成之複合物經量測已發現無導電性。
元素矽於矽奈米粒子層上之適當的氣相沉積可產生相對緻密的複合物膜,其中氣相沉積材料可填充矽奈米粒子層之孔的至少顯著的一部分。據發現,氣相沉積條件顯著影響沉積技術填充矽奈米粒子層之孔的有效性。詳言之,化學氣相沉積(CVD)可有效沉積非晶矽。沉積速率及其他CVD參數可經調整以形成具有所需性質之複合物,且合適的沉積條件可視多孔奈米粒子塗層之參數而定,諸如厚度 及孔隙率。通常,CVD沉積速率不應太大,但已實現具有所需複合物性質之合理的速率,如以下實例中所述。適當的CVD沉積方法可經調適用於複合物形成,諸如低壓-CVD(LPCVD)、電漿增強CVD(PECVD)及其類似方法。
詳言之,LPCVD較佳適用於複合物形成。LPCVD通常熱驅動,其中熱及氣態矽烷經供應至沉積腔室以驅動反應。雖然不希望受理論限制,但有可能矽烷氣體吸附在微粒膜中之矽奈米粒子之表面上。吸附的矽烷分子可隨後經受脫氫反應以在矽奈米粒子表面上形成矽。隨著反應進行,微粒膜中之奈米粒子之間的間隙經元素矽填充。若奈米粒子層足夠薄,則LPCVD沉積已發現在合理的沉積條件下實質上填充矽奈米粒子層之孔。影響矽沉積之因素主要為矽奈米粒子之表面及溫度。矽烷壓力對矽沉積及填充的作用較小。沉積條件可經調整以為特定厚度之矽奈米粒子層提供所需程度之孔填充。通常LPCVD可用於熱驅動沉積以在中等溫度下沉積非晶矽,通常約450℃至約700℃且在其他實施例中約500℃至約650℃。通常矽烷(SiH4)為用於CVD矽沉積之前驅體。在用於非晶矽沉積成多孔矽材料之LPCVD製程期間之壓力通常不大於約3托,在其他實施例中為約0.05托至約2.5托且在其他實施例中為約0.1托至約2托。一般技術者將認識到,涵蓋在上述明確範圍內之其他範圍的沉積溫度及壓力且其在本發明內。此外,在一些實施例中,在CVD製程期間經摻雜劑源氣體(諸如PH3或B2H6)引入氛圍中,摻雜劑可引入非晶矽中。如上所述, 在CVD製程之後,一些其他所沉積之非晶矽亦可位於矽奈米粒子層上方。
在其他實施例中,鍺烷及其類似物以及具有矽烷或其他前驅體氣體之摻合物可引入至沉積腔室中以沉積鍺、摻雜鍺或鍺合金於矽奈米粒子表面上。鍺及/或鍺合金在矽奈米粒子表面上之沉積形成塊體異質接面。咸信異質接面對在薄膜光電中增強電荷分離及電荷輸送通常尤其重要。又,合金可尤其適用於應用至帶隙工程及應力管理。在其他實施例中,氧可引入至具有矽烷之混合物中以在矽晶圓表面上形成用於調節導電性之半絕緣薄膜且形成表面鈍化。明確描述之氣體前驅體組合並不意欲為詳盡的。其他氣體前驅體組合在本申請案中所揭示之範疇內。
退火及摻雜劑驅入緻密複合物
結晶矽奈米粒子與非晶矽之複合物可以相對緻密結構形成。所沉積而不經進一步加工之複合物不導電且不耐受一些常見濕洗製程。在一些實施例中,期望藉由熱處理使複合物退火以使材料更充分緻密且形成具有均勻晶體結構之更耐用之層或膜。在退火製程之後,所得材料可為緻密奈米晶矽材料。奈米晶據觀測為非棒狀,因此粒子沿粒子之主軸具有相對類似長度。若複合物沉積於矽晶圓或類似物上,則已發現來自複合物之摻雜劑可有效驅動至底層矽基板中。經退火之複合物可具有對合適的電子組件合適的電性質。因此,摻雜劑驅入可有效形成結晶矽太陽能電池之摻雜接點。若複合物於矽晶圓上經圖案化,則摻雜接點可 類似地沿太陽能電池表面經圖案化。具有或不具有摻雜劑之經退火之奈米晶矽材料可適用於其他應用,諸如用於形成電子組件。
結晶奈米粒子與非晶矽之複合物的形成及性質詳細描述於上文中。在退火製程中,雖然可發生較小變化,但材料之實體尺寸關於平均厚度通常不可顯著改變,因為複合物最初相對緻密且具有較低孔隙率;且關於圖案化通常不可顯著改變,因為材料通常不加熱至流動溫度。在一些實施例中,經退火之材料之空隙體積不大於約5%,在其他實施例中不大於2.5%且在其他實施例中不大於約1%。一般技術者將認識到,涵蓋在上述明確範圍內之其他範圍的空隙體積且其在本發明內。複合物之上述實體尺寸可有效同等適用於經退火之材料。然而,藉由適當的退火,材料據觀測經矽結構之層轉換成奈米晶材料。若在複合物於高度結晶矽晶圓上之情況下執行退火製程,則鄰近高度結晶矽之至少一部分經退火之材料可在結晶矽上附生結晶以形成轉變成奈米晶層之不規則磊晶層。磊晶矽之量可視精確加工條件而定。
藉由熱處理使複合物材料退火可導致材料有效轉化為充分奈米晶材料。所得奈米晶矽材料具有與由CVD沉積方法形成之奈米晶材料的晶體結構顯著不同的性質,其在於矽微晶可具有不為棒狀之平均形狀。參見例如Edelman等人,「Cross-section of Si:H solar cells prepared by PECVD at the edge of crystallization,」J.of Non-Crystalline Solids 299-302 (2002)第1167-1172頁;及Micard等人,「Electrical and structural properties of p-type nanocrystalline silicon grown by LEPECVD for photovoltaic applications,」Physica status solidi C7(2010)3-4,第712-715頁。又,摻雜複合物之退火可用於同時驅動摻雜劑至底層結晶矽基板中。摻雜劑驅入可導致矽基板上之高度摻雜表面區域。高度結晶矽基板表面中之摻雜劑分佈可具有所需分佈。
可使用材料橫截面之高解析度透射電子顯微圖(TEM)來檢查經退火之材料的結晶度。高解析度TEM可解析矽之結晶結構。如在TEM顯微圖中所觀測,經退火之奈米晶矽據觀測具有非棒狀晶體。特定言之,晶體通常具有沿主軸之尺寸,對於至少90%之粒子,晶體較長尺寸除較短尺寸之長度比率不大於因子3;且在其他實施例中對於95%之粒子,沿主軸之尺寸的比率不大於因子3。通常,微晶之平均直徑可不大於約200 nm且在其他實施例中為約5 nm至約150 nm,且在其他實施例中為約10 nm至約100 nm。平均直徑藉由使沿粒子主軸之長度平均而獲得。一般技術者應認識到,涵蓋在上述明確範圍內之其他範圍的平均直徑及尺寸比率且其在本發明內。
覆蓋層先前已描述以覆蓋摻雜矽奈米粒子墨水而促進摻雜劑驅入。參見Liu等人(「'287申請案」)之名為「Silicon Substrates With Doped Surface Contacts Formed From Doped Silicon Inks and Corresponding Processes」的同在申請中之美國專利申請案13/113,287(現為美國公開申請案 2012/0193769),該案以引用之方式併入本文中。如'287申請案中所述之覆蓋層為實質上不穿透矽奈米粒子層之介電材料。舉例而言,覆蓋層可由旋塗式玻璃形成。因此,'287申請案之覆蓋層實質上不同於本文所述之非晶矽沉積物以與矽奈米粒子形成複合物,非晶矽實質上填充矽奈米粒子層之孔。出人意料的是,非晶矽基質及薄非晶矽覆蓋層有效支撐摻雜劑驅動。
在退火製程之後,經退火之矽層假設具有相對恆定的摻雜劑濃度。自矽奈米粒子攜帶之摻雜劑在經退火之矽層中均質化以達到約摻雜劑濃度之平均值。對於具有矽基板之實施例,摻雜劑濃度經奈米晶Si層之整個厚度保持相對恆定,且隨後提高之濃度延伸至矽基板中。摻雜劑分佈表明轉變成摻雜劑分佈之奈米晶表面層中之摻雜劑濃度延伸至矽基板中。相比於其他驅入方法,使摻雜矽奈米粒子與非晶矽之複合物退火可形成不同類型之摻雜劑分佈。在一些實施例中,摻雜劑濃度隨著深度低於基板表面逐漸降低。摻雜劑分佈可具有接近高斯函數之形狀表明摻雜劑濃度延伸至矽晶圓表面中降低直至達到本底濃度。在其他實施例中,可選擇加工條件以降低摻雜劑驅入,在低於基板表面之深度處,在奈米晶層與基板之間的界面處,摻雜劑濃度自較高含量急劇下降至本底濃度。摻雜劑分佈隨後具有形成突變接面之約矩形形狀。假設基板具有設定較低摻雜劑濃度,突變接面可為p/n接面或高/低摻雜劑濃度接面視引入相反類型或相似類型之摻雜劑至基板及奈米晶層中而 定。突變接面之電場相比於具有高斯類型分佈之擴散-衍生接面強度相對更大。本文所述且在實例中所實現之摻雜劑分佈的特徵適合於形成有效太陽能電池。
摻雜劑分佈之特徵通常視所沉積之矽奈米粒子層及非晶矽覆蓋層之特徵以及加工條件而定。可使用次級離子質譜法(SIMS)以及對距表面不同深度處之樣品的濺鍍或其他蝕刻量測摻雜劑分佈以評估元素組成。在熱摻雜劑驅入期間形成摻雜奈米晶層。由於形成表面結構之方法,自起始a-Si沉積可存在表面作用。若在表面處需要良好歐姆接觸,諸如具有金屬集電體,則可能需要表面摻雜相對較大,諸如約5×1019至約5×1021且在一些實施例中為7×1019至約2×1021以提供良好歐姆接觸,同時維持低表面複合。摻雜劑分佈中之平線區域通常可觀測到log濃度與低於表面之深度的函數之相對平坦之斜率,且通常不大於約0.5[log(原子/立方公分)/微米]之log(濃度)/深度,且在一些實施例中不大於約0.5[log(原子/立方公分)/微米],且平線區之深度為約0.1微米至約0.8微米,且在其他實施例中為約0.15微米至約0.6微米。一般技術者應認識到,涵蓋在以上明確範圍內之其他範圍的表面摻雜劑特徵且其在本發明內。此等表面摻雜劑參數通常適用於存在或不存在良好摻雜劑驅入矽基板中。
在用於將摻雜劑驅動至矽基板表面中之摻雜劑驅入後,為表微矽基板中之整體摻雜劑分佈,吾人使用其他參數,摻雜劑濃度為1×1019個摻雜劑原子/立方公分(原子/立方公 分)之深度。關於深度,摻雜劑分佈在1×1019之摻雜劑濃度下的深度可為約0.5微米至約2.5微米,在其他實施例中為約0.6微米至約2微米且在其他實施例中為約0.7微米至約1.8微米。對於具有有限摻雜劑驅入之實施例,表面平線區域之邊緣至1×1018個原子/立方公分之摻雜劑濃度處的深度可不大於約0.3微米。一般技術者應認識到,涵蓋在上述明確範圍內之其他範圍的摻雜劑分佈參數且其在本發明內。
在摻雜劑驅入後,所得矽薄片可由薄片電阻表徵。薄片電阻可用4點探針量測。接著可根據幾何參數按比例繪製用4點探針獲得之量測值以獲得薄片電阻。基於使用如本文所述之摻雜矽奈米粒子及摻雜劑驅入製程進行摻雜,可獲得不大於約120 Ω/□,在其他實施例中為約100 Ω/□至約1 Ω/□,在其他實施例中為約60 Ω/□至約1.5 Ω/□,且在其他實施例中為約50 Ω/□至約2 Ω/□之薄片電阻。一般技術者應認識到,涵蓋在上述明確範圍內之其他範圍的薄片電阻且其在本發明內。
用於在矽晶圓上加工矽複合物之退火步驟示意性地顯示於圖1中。原始材料100包含基板104上之複合物102。複合物102包含源自矽奈米粒子墨水之矽奈米粒子106、環繞矽奈米粒子之非晶矽基質108及延伸自非晶矽基質以覆蓋該結構之非晶矽層110。如圖1中之箭頭120所指示,施加熱以進行退火步驟。所得經退火之材料130示意性地顯示於圖1之右側視圖中。假設基板為矽晶圓,矽基板132包含延 伸超出基板起始表面之不規則磊晶附加物134,藉由圖中之假想線所指示。奈米晶材料136延伸自磊晶材料134。
摻雜劑驅入可在烘箱或其類似物中進行以加熱具有摻雜劑來源材料沉積物之基板以將摻雜劑元素驅入基板表面中。進行驅入製程之烘箱的示意圖顯示於圖2中。烘箱150將具有複合層154之基板152固持在基板152之表面上。烘箱150可包含入口156及出口158或其類似物以用於控制烘箱中之氛圍、壓力及/或維持連續流經過至少一部分製程。舉例而言,對於元素矽基板之實施例,在退火及摻雜劑驅入步驟期間可使用實質上無氧氛圍,諸如氮氣氛圍或其他惰性氛圍。可在環境壓力下或在減壓下執行加熱,結果良好。通常,惰性氣體可在熱加工期間流動經過腔室。
摻雜劑驅入通常可在約700℃至約1400℃,在其他實施例中為約725℃至約1200℃,且在其他實施例中為約750℃至約1100℃之溫度下進行。摻雜劑驅入可進行約5分鐘至約6小時,在其他實施例中為約10分鐘至約3小時且在其他實施例中為約15分鐘至約2小時。一般技術者應認識到,涵蓋在上述明確範圍內之其他範圍的摻雜劑加工溫度及時間且其在本發明內。若需要,低溫下之起始加熱步驟可用於在執行退火步驟之前穩定複合物。基板表面中之摻雜劑分佈可在某種程度上視摻雜劑驅入參數而定且加工參數之選擇可受摻雜劑驅入後之目標摻雜劑分佈影響。
在其他實施例或替代實施例中,可用快速熱製程使非晶矽基質圍繞矽奈米粒子之矽複合物有效且快速地退火。舉 例而言,可藉由熱燈,諸如氙熱燈來實現矽複合物之退火。可使來自熱燈之輻射照射在基板表面上方,在其他實施例中相對快速掃描整個基板表面以使矽退火。強度及照射時間可經選擇以使矽沉積物退火且在適當的實施例中以驅動摻雜劑至矽基板中,而不在其他方面顯著影響矽基板。用於快速熱加熱之加工裝置的示意圖顯示於圖3中,但若需要亦可使用其他設計。加工裝置170包含熱燈172,其經設計以照射經塗佈之晶圓174或其類似物。在其他實施例中,可移動輸送機或其類似物以掃描熱燈及/或基板以獲得其相對運動。
在退火及/或摻雜劑驅入之後可能需要進行氧化矽蝕刻以移除在加工期間及在進一步加工之前沿材料表面可能已形成之任何氧化矽來形成產物。若經整個製程積極保持氧遠離材料,則可不用氧化矽蝕刻。氧化矽蝕刻可用緩衝氟化氫溶液或其他適當溶液進行。類似地,可類似地使用電漿蝕刻或其他乾式蝕刻製程。緩衝氧化物蝕刻可進行數分鐘至數小時,但一般技術者應瞭解,涵蓋在此時間範圍內之所有子範圍。
在執行摻雜劑驅入及任何緻密及/或蝕刻步驟之後,可將具有經退火之矽塗層的基板組裝至所需器件中,諸如太陽能電池、薄膜電晶體或其他器件。代表性應用器件進一步描述於下文中。
緻密且燒結以形成矽集結粒
為了自由墨水形成之奈米粒子矽沉積物形成緻密矽材 料,使用機械壓力及熱以形成緻密矽集結粒可提供替代方案,其可為在某些情況下合乎需要的製程方法。可在施加熱以固結或使材料進一步緻密之前及/或與此同時施加實體壓力以使矽奈米粒子沉積物機械緻密。通常,集結粒形成於所選擇的表面上。若需要,墨水可沿表面圖案化或塗佈於整個表面上。用於形成集結粒之此方法通常可適用於廣泛範圍之矽集結粒厚度。在加工之後,所得矽材料通常為密度中度較高但稍微小於塊體矽之密度的奈米晶。矽集結粒可經摻雜或可不經摻雜。通常,對初始多孔奈米粒子沉積物所施加之壓力可使用任何合理的方式來施加。
經施加壓力及熱形成矽集結粒用於形成較薄或較厚之矽結構,其可視特定應用需要形成整層或各種圖案。如本文中所述之矽集結粒之形成受基板約束。詳言之,易碎基板可經施加過量壓力而損壞。因此,在一些實施例中,合乎需要的基板可包括例如可撓性基板,其可恰當地支撐;及耐用剛性基板,諸如具有足夠厚度之陶瓷基板,例如透明玻璃、厚矽晶圓及/或介電薄片。在結晶矽晶圓上形成矽集結粒而不損害晶圓可視矽晶圓之厚度、矽墨水沉積物之厚度及用於形成集結粒之加工方法而定。
在使經沉積之奈米粒子矽墨水緻密之後,所得矽集結粒可具有對應於緻密,相對於多孔奈米粒子沉積物降低之厚度。如上所述,矽集結粒可具有廣泛範圍之厚度。詳言之,緻密後矽集結粒之厚度可為約250 nm至約2毫米,在其他實施例中為約500 nm至約1毫米,且在其他實施例中 為約1微米至約500微米。集結粒基本上可無可見孔,但可呈現一些殘存孔。所得集結粒通常具有中等密度,其稍微低於充分緻密矽但比最初沉積之矽奈米粒子顯著更緻密。因此,矽集結粒之密度可為約1 g/cm3至約2.1 g/cm3,在其他實施例中為約1.2 g/cm3至約2.0 g/cm3且在其他實施例中為約1.4 g/cm3至約1.9 g/cm3。一般技術者應認識到,涵蓋在上述明確範圍內之其他範圍的厚度及密度且其在本發明內。
為形成矽集結粒,通常可使用任何合理的方法施加壓力。奈米粒子矽塗層已用在印刷基板上具有晶圓或石英板之覆蓋結構熱處理。參見Liu等人之名為「Silicon Substrates With Doped Surface Contacts Formed From Doped Silicon Inks and Corresponding Processes」的同在申請中美國專利申請案13/113,287,目前美國公開申請案2012/0193769,該案以引用之方式併入本文中。藉由覆蓋晶圓,矽墨水在加熱至本文所述之程度期間不緻密,且此顯然為壓力量不足之結果。藉由如'287申請案中所述之系統,由於矽沉積物較薄且晶圓較薄,故底層結晶矽晶圓隨著添加顯著更大的壓力可能已破裂。適當調整系統提供施加合適量的壓力以實現矽奈米粒子沉積物所需之緻密程度。
適當量之壓力通常視奈米粒子矽沉積物之性質而定,且此壓力可基於本文中之教示憑經驗測定。操作實施例描述於以下實例中。通常可使用輥對、機械壓力機或用於施加 機械壓力之任何其他便利方法來施加壓力。在一些實施例中,可加熱輥、壓力機或其類似物以與壓力同時施加熱。類似地,可在烘箱或其他加熱外殼內施加壓力以同時施加熱及壓力。或者或另外,可首先施加壓力以在施加熱之前獲得一些初始部分緻密之奈米粒子矽沉積物,但亦可在施加熱之後繼續施加壓力。如實例中所示,初始施加壓力有助於在遠低於矽熔點之溫度下施加熱後緻密。通常,在約650℃至約1200℃之溫度下,在其他實施例中為約700℃至約1150℃且在其他實施例中為約750℃至約1100℃下施加熱。通常,可施加熱1分鐘至約5小時,在其他實施例中為約5分鐘至約3小時且在其他實施例中為約10分鐘至約2小時。可預期,若在加熱時間期間施加壓力,則較短加熱時間可為合適的,且適當的加熱時間可受對奈米粒子矽沉積物所施加之壓力程度影響。一般技術者應認識到,涵蓋在上述明確範圍內之其他範圍的溫度及時間且其在本發明內。在替代性實施例或其他實施例中,可在圖3及替代性掃描實施例之情況下,藉由如上所述之熱燈或其類似物執行快速熱退火。
基於矽晶圓之太陽能電池應用
在一些實施例中,太陽能電池包含結晶矽光吸收層。摻雜接點沿矽基板表面延伸以提供光電流之集合。摻雜接點可沿太陽能電池之正表面與背表面或僅沿太陽能電池之背表面。使用本文所述之摻雜矽墨水及摻雜劑驅入方法形成之摻雜接點可經調適用於摻雜接點之所需置放。無機介電 材料通常沿矽基板表面置放作為鈍化層以降低可引起太陽能電池操作效率降低之複合事件。導電集電體經適當置放以使得太陽能電池在摻雜接點處連接至外電路。集電體之部分通常穿過各別介電層以電連接至摻雜矽接點。透明正面保護層通常用於保護正面光接收表面。太陽能電池之其餘部分可囊封於聚合物或其類似物中以保護太陽能電池免於環境傷害,其中適當地經由導電導線連接至各別相反極性集電體而使電池連接至外電路。為將電池組裝成模組,通常需要串聯連接複數個電池以增加電壓輸出,儘管另外或作為替代方案亦可包括並聯連接來增加電流。
矽結晶光吸收層可由任何合理的來源形成。為幫助降低成本,可能需要使用較薄矽基板來形成吸收層以減少使用材料。適合之結晶矽基板可包含例如自單晶矽鑄錠、矽帶或矽箔切割之矽晶圓。摻雜及非摻雜結晶矽晶圓可市購,直徑通常為約50 mm至約300 mm。舉例而言,市購晶圓可獲自例如Silicon Valley Microelectronics Incorporated(CA,U.S.A.)。晶圓可經蝕刻以使其厚度減小至所需值,但蝕刻製程不會導致材料節省,因為在蝕刻製程中矽之損失主要浪費結晶矽。
類似地,結晶矽帶可藉由提拉一對細絲穿過含有視情況包含摻雜劑之熔融矽的坩堝來形成。當細絲穿過熔體時,在細絲之間形成矽薄膜且當冷卻時該矽薄膜快速凝固。已藉由對加工參數之適當選擇來製造包含高達25 mm×25 mm之微晶尺寸的多晶矽帶。關於尺寸,矽帶之厚度可為約60 μm至約1 mm且寬度為約1 cm至約30 cm。寬度高達50 mm且厚度為約120 μm至約1 mm之矽帶的形成描述於Gabor(「'787專利」)之名為「Wafer/Ribbon Crystal Method and Apparatus」的公開美國專利申請案2009/0025787中,該案以引用之方式併入本文中。
結晶矽箔可藉由涉及脫離層之反應性沉積製程來形成。脫離層為具有低機械完整性之層或易選擇性移除之層。因此,上覆層可經由脫離層之破裂或移除而與底層基板分離。詳言之,脫離層可有效地使用光反應性沉積來形成。光反應性沉積涉及具有適合之前驅體反應物之流中的化學反應,其中該反應由強光束驅動。矽箔層可經由在脫離層上使用化學氣相沉積(CVD)或光反應性沉積進行矽沉積來形成。可例如使用區熔再結晶使所沉積之矽層再結晶以增加所得矽箔中之晶體尺寸。分離矽上覆層與脫離層產生矽箔,其可能或可能不始終支撐於一個表面或另一個表面上。可使矽箔較大,且獲得適當微晶尺寸。使用光反應性沉積形成矽箔之方法係論述於Hieslmair等人之名為「Thin Silicon or Germanium Sheets and Photovoltaics Formed From Thin Sheets」的公開美國專利申請案2007/0212510A1中,該案以引用的方式併入本文中。在脫離層上使用CVD形成矽箔係描述於Hieslmair等人之名為「Reactive Flow Deposition and Synthesis of Inorganic Foils」的公開美國專利申請案2009/0017292A1中,該案以引用的方式併入本文中。
具有正面及後面接觸之光電電池的實施例示意性顯示於圖4及圖5中。參考圖4及圖5,光電電池200包含矽基板202、正面圖案化摻雜接點204、正面鈍化層206、正面集電體208、正面保護層210、背面摻雜接點212、背面鈍化層214、背面集電體216及聚合物囊封劑218。在一些實施例中,矽基板包含相對較低摻雜劑含量之摻雜劑元素(諸如n型摻雜劑)以增加矽基板之導電性,亦即核心矽光吸收層。通常,矽基板之平均摻雜劑濃度可為約1.0×1014至約1.0×1016個原子/立方公分(cc)之硼、磷或其他類似摻雜劑。一般技術者應認識到,涵蓋在上述明確範圍內之其他範圍的少量摻雜劑含量且其在本發明內。
正面摻雜接點204及背面摻雜接點212通常為穿透矽基板中之高度摻雜區域且可能或可能不包含自該基板延伸之摻雜矽。正面摻雜接點204及背面摻雜接點212各可包含所選擇之摻雜劑。正面摻雜接點204及背面摻雜接點212可沿矽基板之各別表面獨立地包含複數個不連接位置。在一些實施例中,正面摻雜接點204或背面摻雜接點212可基本上在矽基板整個表面上延伸。在一些實施例中,需要正面摻雜接點包含n型摻雜劑且背面摻雜接點包含p型摻雜劑,以使得藉由光吸收所形成之少數載流子或電子遷移至正表面,而帶相反電荷之載流子或電洞遷移至背表面。電子及電洞之遷移導致收集可導向外部電路之有用電流。合適的n型摻雜劑包括例如P、Sb及/或As,且合適的p型摻雜劑包括例如B、Al、Ga及/或In。通常,摻雜接點內之平均摻雜劑 含量可為約1.0×1018至約5×1020,在其他實施例中為2.5×1018至約1.0×1020且在其他實施例中為5.0×1018至約5.0×1019個原子/立方公分(cc)。一般技術者應認識到,涵蓋在此等明確範圍內之其他範圍的平均摻雜劑含量且其在本發明內。此外,摻雜接點中之摻雜劑濃度關於深度分佈,該深度更特定言之表徵經摻雜接觸。摻雜劑分佈通常可與用於將摻雜劑自墨水驅入基板中之方法有關。可使用如本文中所述之摻雜劑墨水實現摻雜劑傳遞及摻雜劑驅入,且可獲得對應摻雜劑分佈。
正面鈍化層206可包含無機介電材料。適合形成鈍化層之無機材料包括例如化學計量及非化學計量之氧化矽、氮化矽及氮氧化矽、碳化矽、碳氮化矽、介電金屬氧化物(諸如氧化鋁)、介電金屬氮化物(諸如氮化鋁)、金屬氮氧化物、其組合或其混合物,含或不含氫添加劑或其他透明介電材料。在一些實施例中,鈍化層可包含例如SiNxOy(x4/3且y2)、氧化矽(SiO2)、氮化矽(Si3N4)、富矽氧化物(SiOx,x<2)或富矽氮化物(SiNx,x<4/3)。穿過正面鈍化層206之電洞230提供正面集電體208與正面摻雜接點204之間的電接觸。
鈍化層之厚度通常可為約10奈米(nm)至800 nm且在其他實施例中為30 nm至600 nm且在其他實施例中為50 nm至500 nm。一般技術者應認識到,涵蓋上述明確範圍內之其他範圍的厚度且其涵蓋在本發明內。鈍化層,其通常為化學惰性,可保護半導體材料免於環境降解,降低電洞及電 子之表面複合,且/或提供結構設計特點,以及為正表面提供抗反射性質。表面可具有一定非平面性以幫助散射光穿過矽以實現對光之較大吸收。
正面集電體208可包含圖案化導電體柵格,其提供光經由導電材料中之間隙透射穿過集電體。正面集電體208包含延伸232,其延伸穿過電洞230以在正面集電體208與正面摻雜接點204之間建立導電性。正面集電體208可連接複數個正面摻雜接點204之分離位置。又,正面集電體208通常可包含一或多個導電突出部234,其經設計以提供與集電體208之電連接。若囊封劑218覆蓋個別電池,則突出部234通常經組態以延伸穿過囊封劑218,且若囊封劑218用於封閉模組內之複數個電池,則突出部234可用於例如串聯或並聯連接來連接鄰近電池或用於連接至外電路。圖4中描繪集電體208之柵格組態,但若需要可使用其他柵格圖案。正面集電體包含導電材料柵格,諸如元素金屬或金屬合金。通常,導電柵格之尺寸經平衡以提供與正面摻雜層之所需程度的接觸,同時避免不需要量之光阻擋。
正面透明層210可包含透明聚合物薄片、玻璃薄片、其組合或其類似物。適合之聚合物包括例如聚碳酸酯。聚合物層可層合於基礎電池結構。若正面透明層亦包含玻璃,則可使用諸如聚矽氧黏著劑或EVA黏著劑(乙烯乙酸乙烯酯聚合物/共聚物)之黏著劑將該玻璃固定於透明聚合物薄片或直接固定於集電體表面。
背面鈍化層214可基本上反映正面鈍化層206,但穿過背 面鈍化層214之電洞240與穿過正面鈍化層206之電洞230可具有或可不具有相同組態及尺寸,但對於電洞240及電洞230,合適的電洞參數範圍可為等效的。背面鈍化層214可包含與正面鈍化層206之等效成分。類似地,背面鈍化層214可具有超過與正面鈍化層206之等效範圍的厚度。背面集電體216通常可經選擇以反射可見光背面穿過矽基板202,其中光可經半導體吸收用於產生附加光電流。背面集電體216可包含導電金屬,諸如鋁,但可使用任何適合之導電材料。背面集電體216可包含導電突出部244或其類似物,其延伸以提供與集電體之電連接。若囊封劑218覆蓋個別電池,則突出部242通常經組態以延伸穿過囊封劑218,且若囊封劑218用於密封模組中之複數個電池,則突出部244可用於連接相鄰電池或連接至外電路。
背面接觸光電電池之代表性實施例顯示於圖6及圖7中。參考圖6及圖7,背面接觸光電電池260包含矽基板262、正面鈍化層264、正面透明保護層266、背面p摻雜接觸268、背面n摻雜接觸270、背面鈍化層272、第一背面集電體274、第二背面集電體276及囊封劑278。矽基板262通常可具有上文所論述之矽基板202之等效特徵。太陽能電池之正表面亦可具有含n型摻雜劑之高度摻雜層以提供可改良電池效率之正表面區域。正面鈍化層264可包含上文在介電層206及214之情況下所論述之合適的無機介電材料及尺寸。然而,在背面接觸實施例中,正面鈍化層264通常不具有電洞不能為底層半導體材料提供入口。又,透明正面 保護層可類似地包含聚合物、玻璃、其組合或其類似物。如上文對於囊封劑218所論述,囊封劑278可封閉個別電池或模組中之適當電互連的複數個電池。
光電電池260之背面具有圖案化結構以提供用於電池之相反極的分離位置。此項技術中已知用於形成背面接觸之各種圖案及結構,且通常可使用任何合理的背面接觸結構。下文在矽墨水之情形下論述用於使背面接觸圖案化之製程。
參考圖6及圖7,摻雜接點268、270以提供連接至適當集電體之圖案排列。對於背面接觸,需要具有穿過半導體表面之各摻雜劑類型之域的分佈以使得可有效地收集光電流。然而,各摻雜劑類型之域應經圖案化以使得置放與各別摻雜劑類型建立適當界面連接之集電體。背面鈍化層272通常包含電洞280以提供各別集電體與對應摻雜接點之間的接觸。摻雜接點268、270通常延伸至矽基板262之背面中且可能均延伸至矽基板262中且向外延伸至矽基板262之背面。背面接觸太陽能電池之摻雜接點可由如本文中所述之矽奈米粒子墨水及摻雜劑驅入來形成。
集電體274、276對應地經圖案化以提供電池相反極性之電極。因此,第一集電體274經通過電洞280之延伸282與p摻雜接觸268接觸。類似地,第二集電體276經對應電洞280與n摻雜接觸270接觸。集電體274、276可由合適的導電材料,諸如元素金屬或合金形成。金屬集電體亦可充當反射器以使穿過半導體材料之光反射以撞擊集電體。
背面接觸太陽能電池之形成進一步描述於Hieslmair等人之名為「Solar Cell Structures,Photovoltaic Panels and Corresponding Processes」的公開美國專利申請案2008/103293及Srinivasan等人之名為「Back Contact Solar Cells With Effective and Efficient Designs and Corresponding Patterning Processes」的公開美國專利申請案2010/0294349中,兩者均以引用之方式併入本文中。太陽能電池之具有矽墨水之摻雜接點的形成進一步描述於Liu等人之名為「Silicon Substrates With Doped Surface Contacts Formed From Doped Silicon Inks and Corresponding Processes」的同在申請中美國專利申請案13/113,287,目前美國專利申請案2012/0193769中,該案以引用之方式併入本文中。
薄膜太陽能電池
在薄膜太陽能電池中,經半導體吸收光導致電子自價能帶轉移至導電帶,且二極體接面在吸收光之後產生淨電流之結構中產生電場。詳言之,形成二極體p-n接面之相反極性的摻雜層可用於捕獲光電流。為實現改良捕獲光電流且對應提高光電轉換效率,以鄰近電極作為集電體,摻雜層延伸穿過光吸收結構。光接收面上之電極通常為透明導電物質,諸如導電金屬氧化物,因此光可達到半導體材料。接觸電池背面上之半導體材料的電極亦可為具有鄰近反射性導體之透明電極,但在背面上視情況存在之反射性導電電極可在不含透明導電氧化物之半導體材料上直接使用。
純質層,亦即非摻雜或極低摻雜矽可置放於p摻雜及n摻雜層之間。純質層通常以更大平均厚度形成以提供光之吸收所需量。電池之設計參數通常平衡光之吸收以提高電流及關於捕獲電流之效率。p-n接面產生驅動電流捕獲之電場。非晶矽相對於微晶具有太陽輻射之高光學吸收係數,且微晶矽具有比結晶矽對應更高的光學吸收係數。奈米晶矽預期光吸收介於微晶矽與非晶矽之間。若使用純質層,則整體結構隨後可稱為p-i-n接面,其中該等字母分別係指p摻雜、純質及n摻雜層。通常,在p-n接面內,p摻雜層朝光接收表面置放,n摻雜層另外遠離光接收表面。
非晶矽具有1.7 eV之相對較大的能帶隙,因此非晶矽通常不能有效地吸收波長為700 nm或更長的光。因此,非晶矽可能無法有效吸收一部分可見光譜及太陽輻射光譜之對應顯著部分。在替代性實施例或其他實施例中,薄膜太陽能電池之一或多個層可包含奈米晶矽以便獲得所需吸收性質。如本文中所述,薄膜太陽能電池之層可包含非晶矽與奈米晶矽之複合物。可恰當地選擇複合層之摻雜。
已發展堆疊電池,其中使用p-n接面中之吸收半導體之分離堆疊以更充分地利用入射光。在堆疊內之各p-n接面可具有純質矽吸收層以形成p-i-n接面。堆疊內之p-n接面通常串聯連接。通常,p-i-n接面內之一或多個層可由非晶矽與奈米晶矽之複合物形成。因此,堆疊內之一層或堆疊組可由複合物形成,或堆疊內之具有不同摻雜劑的各層可由矽複合物形成,或層之任何所需組合。為在串聯連接的 堆疊中獲得較佳效率,各p-n接面可經設計以產生大約彼此相同的光電流。由各p-n接面產生之電壓為相加性的。視情況存在之介電緩衝層可鄰近摻雜層置放以降低電子及電洞之表面複合。
如上所述,薄膜太陽能電池可包含一個或複數個p-i-n接面。參考圖8,堆疊基於矽之太陽能電池300的實例包含兩個p-i-n光電元件。在其他實施例中,太陽能電池可包含單個p-i-n接面,或三個p-i-n接面或大於三個p-i-n接面,結構之對應變化在圖中。尤其對於具有兩個接面結構之實施例,太陽能電池300包含正面透明層302、正面電極304、第一光電元件306、緩衝層308、第二光電元件310、背面透明電極312及反射層/集電體314。可形成不具有緩衝層308之太陽能電池300。又,可形成不具有背面透明電極312之太陽能電池300,在此情況下集電體314充當反射性背面電極。
通常,各種結構可用於光電元件306、310。複數個光電元件之使用可用於提供吸收更大量之入射光。元件306及310可能或可能不具有等效結構。舉例而言,光電元件310可包含特定結構之光電元件,諸如圖8中所示。
參考圖8,光電元件306及310包含三個多晶矽層。詳言之,在圖8之特定實施例中,光電元件306包含p摻雜矽層320、純質矽層322、n摻雜矽層324。光電元件310包含p摻雜矽層326、純質矽層328及n摻雜矽層330。矽層320、322、324、326、328、330中之一或多者可包含如本文中 所述之結晶矽奈米粒子埋置非晶矽基質中之複合物。另外或或者,矽層320、322、324、326、328、330中之一或多者可包含諸如由矽集結粒形成之奈米晶矽或經退火之矽奈米粒子埋置非晶矽基質中之複合物。
可能需要形成堆疊太陽能電池之光電元件以便在所需界限內,穿過各光電元件之電流實質上相同。由複數個串聯連接之光電元件形成之堆疊太陽能電池的電壓實質上為穿過各光電元件之電壓總和。穿過由複數個串聯連接之光電元件形成之堆疊太陽能電池的電流通常為實質上產生最小電流之光電元件的電流值。形成各光電元件之薄膜厚度可基於匹配穿過各各別光電元件之電流的目的而調整。
電子應用
衍生自本文所述之矽奈米粒子墨水之矽材料亦可用於形成針對某些應用之積體電路。舉例而言,薄膜電晶體(TFT)可用於作為新穎顯示結構之閘極,該等結構包括例如主動式矩陣液晶顯示器、電泳顯示器及有機發光二極體顯示器(OLED)。電晶體之適當元件可使用習知光微影方法或對於中等解析度而言使用噴墨印刷或其他適合之印刷技術用矽墨水印刷。可選擇與墨水之加工溫度相容之基板。適當的組件可例如自結晶矽奈米粒子埋置非晶矽基質中之複合物、奈米晶矽(諸如由使矽複合物退火形成)及/或奈米晶矽集結粒形成。
TFT通常包含摻雜半導體元件及對應界面。用作多種主動式矩陣顯示器之電子閘的薄膜電晶體進一步描述於 Amundson等人之名為「Backplanes for Display Applications,and Components for use Therein」的公開美國專利申請案2003/0222315A中,該案以引用的方式併入本文中。具有有機LED元件之陽極常見結構之n型摻雜矽TFT主動元件進一步描述於Tsjimura等人之名為「Organic LED Device」的美國專利6,727,645中,該專利以引用之方式併入本文中。OLED顯示器結構進一步描述於例如Cok等人之名為「Method of Manufacturing a Top-Emitting OLED Display Device With Desiccant Structures」的公開美國專利申請案2003/0190763中,該案以引用之方式併入本文中。用於形成TFT之習知光微影技術進一步描述於Powell之名為「Method of Manufacturing a Transistor」的美國專利6,759,711中,該專利以引用之方式併入本文中。此等習知光微影方法可用本文所述之印刷方法替換。美國專利6,759,711進一步描述TFT與主動式矩陣液晶顯示器之整合。本文中之矽奈米粒子墨水及對應矽材料可有效用於經所選擇的摻雜劑印刷TFT之元件。
發展中之生物晶片用於診斷醫學目的。參見例如Blackburn等人之名為「Printed Circuit Boards With Monolayers and Capture Ligands」的美國專利6,761,816,該專利以引用之方式併入本文中。生物晶片陣列可具有與生物組件整合之電路,因此可執行自動評估。本文所述之可圖案化矽材料可用於形成用於此等器件之電子組件,而生物液體可經印刷或沉積用於其他組件。
射頻識別(RFID)標籤愈來愈廣泛用於防止損失。為了較不引人注意及低成本,此等裝置需要較小。本文所述之矽墨水及對應矽材料可用於有效印刷RFID或其組件。以卷軸式組態印刷RFID之系統進一步描述於Taki等人之名為「RFID-Tag Fabricating Apparatus and Cartridge」的公開美國專利申請案2006/0267776A中,該案以引用的方式併入本文中。
實例
以下實例表明具有在矽晶圓上加工之矽層的矽基板之形成及效能,其中矽層由結晶矽奈米粒子於非晶矽基質內之複合物形成;以及矽奈米粒子集結粒之形成及效能。在以下實施例中之各樣品自墨水沉積結晶矽奈米粒子來製備。使用雷射熱解形成具有或不具有高含量摻雜之結晶矽粒子,該雷射熱解如實例2之Chiruvolu等人之名為「Silicon/Germanium Nanoparticle Inks,Laser Pyrolysis Reactors for the Synthesis of Nanoparticles and Associated Methods」的同在申請中美國專利申請案13/070,286,目前美國公開申請案2011/0318905中所述,該案以引用之方式併入本文中。詳言之,所形成之摻雜粒子具有2-4原子%磷或硼(分別n++摻雜及p++摻雜)或0.2-0.5原子%磷或硼(分別n+摻雜及p+摻雜)。亦形成非摻雜(「純質的」)矽粒子。或者形成平均一次粒徑為約7 nm或約20 nm之奈米粒子,且關於奈米粒子平均直徑參考對應墨水。
以下實例1-3係關於由經墨水塗佈之基板形成的結構。 實例1-3中之基板包含n型或p型結晶矽晶圓,其獲自市售來源。n型及p型矽晶圓分別包含3×1015個原子/立方公分之磷及4.6×1015個原子/立方公分之硼作為摻雜劑。
實例1:表徵非晶矽基質及多晶層
此實例說明非晶矽基質沉積於經多孔矽奈米粒子塗佈之基板上及基板內。該實例亦說明在摻雜劑驅入至底層矽基板中期間使所得複合物矽層退火。
為說明沉積,製備4個樣品。各樣品係藉由將非晶矽沉積於經多孔矽奈米粒子塗佈之矽基板上而形成。經多孔矽奈米粒子塗佈之基板係藉由將包含摻雜或純質矽粒子之墨水旋塗矽晶圓基板上來製備。如上所述合成,旋塗墨水由結晶矽粒子之分散液形成。詳言之,結晶矽粒子與適量低分子量醇,諸如異丙醇摻合以形成分散液。接著將所得混合物音波處理並離心,形成穩定分散液,將其用作用於旋塗之墨水。由此形成之旋塗墨水之矽粒子濃度為約3-7重量%(「wt%」)。
在旋塗之前,在Piranha溶液(其含有以40:1之體積比的濃H2SO4及30% H2O2)中,在120℃下清洗晶圓基板15分鐘以移除有機污染物,隨後用去離子水沖洗。隨後在20% KOH/水中,在85℃下,蝕刻經清洗之基板15分鐘以移除晶圓表面上之可見損壞且用去離子水澈底沖洗。基板之表面藉由將其置放於緩衝氧化蝕刻(「BOE」)溶液中清洗約0.5分鐘至約1分鐘且用去離子水沖洗。BOE溶液包含34.86%氟化銨及6.6%氫氟酸之水溶液。隨後在實質上無污 染源之手套箱環境中,藉由旋塗將墨水沉積於經清洗之基板上。以1000 rpm-1500 rpm將墨水旋塗於晶圓基板上約10秒至約15秒。經墨水塗佈之基板隨後藉由在約85℃下,在加熱板上對其加熱約5分鐘使其乾燥以移除來自墨水之溶劑以形成多孔矽奈米粒子塗層。
經乾燥之墨水層之平均厚度為約0.2 μm至約2.1 μm。使用表面輪廓儀(α-StepTM 300,KLA Tencore)量測乾燥之墨水層之厚度。為獲得厚度量測,使用給定旋轉配方以在拋光晶圓基板上形成乾燥的墨水層。接著在乾燥的墨水層上在約0.5 mm至約1 mm之距離內水平掃描與乾燥的墨水層接觸的描畫針且記錄該描畫針之垂直位移。進行抄寫以建立步驟。
經墨水塗佈之基板在LPCVD之前經預退火。預退火包含將經墨水塗佈之基板置放於石英管形爐中。用N2淨化三輪循環之後,將爐設定在10標準公升每分鐘(SLM)N2連續流及60托真空壓力下,使其以10℃/分鐘加熱至600℃且在600℃下浸泡30分鐘。在墨水沉積及預退火步驟(若使用)之後,使用低壓化學氣相沉積(「LPCVD」)以將圍繞粒子之非晶矽基質沉積在經墨水塗佈之基板的墨水層中。LPCVD製程係由供應商執行且包含在以150標準立方公分/分鐘(sccm)流動速率之矽烷氛圍及200毫托壓力下,在溫度為525℃之水平石英管形爐中,使非晶矽沉積於經墨水塗佈之基板表面上持續90分鐘。基於橫截面SEM,非晶矽在此等條件中之生長速率為約1 nm/min,對應於拋光晶圓上90 nm之非晶矽及旋塗墨水層頂端之80-100 nm。
各樣品之參數顯示於下表1中。圖9為樣品1-4之橫截面的SEM影像之複合,該等樣品獲自沉積非晶矽基質之後且摻雜劑驅入之前。圖9顯示包含由非晶矽基質包圍之矽粒子的墨水層且非晶矽層在墨水層頂端上。複合層結構具有銀灰色外觀。其不耐濕洗且不導電。
為說明自複合物形成經退火之奈米晶矽層,使包含結晶矽奈米粒子埋置非晶矽基質中之塗層的複合塗佈之晶圓經受熱摻雜劑驅入(「摻雜劑驅入」)。詳言之,另外形成4個樣品。三個樣品由複合塗佈之晶圓形成,且第四個樣品為既無任何其他a-Si沉積又無驅入之p型矽晶圓基板,其用作拉曼波譜之參考。各複合塗佈之基板藉由將包含n++摻雜矽粒子旋塗於p型矽晶圓基板上而形成。在525℃下進行LPCVD 90分鐘。對樣品5-7之全部進行摻雜劑驅入且包含在950℃或1050℃下在爐中對樣品加熱1小時。各樣品之樣品參數顯示於下表2中。在表2中,「ν」為拉曼光譜峰之頻率且「FWHH」為拉曼光譜峰在半高度處之全寬。
經塗佈之樣品在退火後包含奈米晶層。藉由對經墨水塗佈之樣品進行振動拉曼光譜來確認結晶層之存在。圖10為含有樣品5-7及裸晶圓之振動拉曼光譜(亦即強度與位移)之圖。半高全寬(「FWHH」)處之拉曼峰頻率(「ν」以cm-1為單位)及峰寬列於表2中。為說明結晶,比較樣品6在摻雜劑驅入之前及之後的拉曼光譜。參考表2及圖10,在驅入之前,樣品6分別在約480 cm-1及513.4 cm-1處有峰,對應於非晶矽(「a-Si」)及矽奈米粒子(「Si NPs」),表明複合物包含矽奈米粒子埋置非晶矽基質中。驅入之後,a-Si及Si NP峰均消失且在約519 cm-1處出現結晶矽(「c-Si」)峰,表明矽奈米粒子實質上經再結晶。與樣品5-7之奈米晶矽層有關的c-Si峰相對於裸單晶矽晶圓之c-Si峰具有較低的頻率及較寬的寬度,表明樣品5-7之晶體品質較低。
詳言之,樣品包含奈米晶層於不規則磊晶層之頂端上, 磊晶層自沉積之矽沿晶圓之結晶矽表面而形成。圖11及12為在不同放大倍數下獲得,樣品5之橫截面的高解析度透射電子顯微法(「TEM」)影像。圖11及12說明形成之後,樣品包含與基板鄰近之粗糙磊晶層及安置於磊晶層頂端上之奈米晶矽層。圖13為樣品5之奈米晶層(左側面板)及磊晶層(右側面板)之橫截面的TEM影像之複合。詳言之,圖13之左側面板為由圖12中所顯示之邊界框表示的樣品5之橫截面區域的TEM影像。圖13顯示樣品5包含實質上結晶磊晶層及包含隨機定向晶粒之奈米晶層。暗場TEM顯示樣品5之微晶尺寸為約60 nm。
藉由圖14A及圖14B之繞射圖確認此等結果。圖14A為由對樣品5之奈米晶層(上面板)、磊晶層(中間面板)及晶圓基板(下面板)之TEM分析獲得的選區電子繞射(「SAED」)圖案之複合。圖14A之上面板顯示確認奈米晶層之隨機定向結晶結構的亮點環。圖14A之中間面板及下面板確認具有與基板對準之長程有序磊晶層的高度結晶結構,儘管該磊晶層含有顯微孿晶缺陷。圖14B為對奈米晶層之掠入射X射線繞射(「GI XRD」)分析之繞射圖,如上所述,該奈米晶層藉由75 nm LPCVD a-Si將0.25 μm旋塗之20 nm n++ Si墨水沉積於n型矽晶圓上,隨後在950℃下經受摻雜劑驅入一小時所形成。圖14B中之暗跡為所量測的繞射圖,其為繞射強度隨角度2θ而變的曲線。繞射圖由三個晶體峰組成,亦即<111>、<220>及<311>,角度2θ遞增。重疊跡線為曲線擬合分析以產生用於估計結晶度及微晶尺寸之峰面 積及峰寬。結晶度為約80%且微晶尺寸為平均30 nm。
實例2:摻雜劑驅入
此實例說明藉由自由高度摻雜結晶矽奈米粒子埋置不摻雜非晶矽基質中形成之矽複合物熱摻雜劑擴散之摻雜劑驅入。
為說明摻雜劑驅入,製備11個樣品,且實例1之一些樣品進一步包括在用於分析摻雜劑驅入之樣品群組內。所有樣品包含複合塗佈之晶圓,且包含埋置有結晶矽奈米粒子之非晶矽基質,如實例1中所述形成。對於各樣品,用於進一步加工之經墨水塗佈之基板藉由將包含n++摻雜矽粒子之墨水旋塗在p型矽晶圓基板上所形成,除了樣品12旋塗在n型矽基板上。經乾燥的墨水層之平均目標厚度為0.25 μm或0.5 μm或1 μm。對於樣品5、8至10、12及13,在525℃下進行LPCVD 90分鐘,且對於樣品11,在540℃下進行30分鐘。對於包含經退火之奈米晶層之各樣品,使具有非晶矽基質之經墨水塗佈之基板經受摻雜劑驅入,其包含在950℃下或在1050℃下對其在爐中加熱1小時。形成之後,將一些樣品置放在包含氫氟酸、硝酸及乙酸(「HNA」)之商購溶液中使其染色蝕刻。染色蝕刻選擇性移除高度摻雜區域,其中a-Si具有最高蝕刻速率,其次為重摻雜矽,且接著為基板矽,且染色蝕刻提供樣品結晶部分區域之間的視覺邊界。除結構之染色視覺變化之外,蝕刻均一性亦用作奈米晶矽層之晶體品質之視覺評估。
樣品及各樣品之製程參數顯示於表3及表4中。圖15為樣 品12之橫截面的掃描電子顯微法影像(「SEM」),其顯示摻雜劑驅入期間形成之多晶層。
在摻雜劑驅入之後,藉由次級離子質譜分析(「SIMS」)量測摻雜劑分佈,其中使用蝕刻以進入樣品內不同深度。在BOE處理之後獲得樣品之摻雜劑分佈。表3及表4列出奈米晶複合層中之平均磷濃度(「[P]」)。樣品17為在摻雜劑驅入之前的樣品16且為了清除起見已以分離樣品之形式列舉。驅入後,[P]自2.0×1021略微降低至9.0×1020個原子/立 方公分,表明磷自複合層擴散出來進入矽晶圓基板中。
驅入後摻雜劑分佈(亦即摻雜劑濃度隨距樣品表面之距離而變)之所選擇的實例呈現於圖16A及圖16B中。圖16A為含有樣品11及樣品12之摻雜劑分佈之圖且圖16B為含有樣品5及樣品8之摻雜劑分佈之圖。圖16A顯示兩種類型分佈。樣品11之摻雜劑分佈代表矩形分佈。[P]穿過多晶層約0.3 μm厚度在1.5×1020個原子/立方公分下保持恆定,隨後急劇降低至基板含量。樣品12之摻雜劑分佈呈現複合分佈。其顯示在約0.1 μm處之較小距離下的初始表面耗盡層,其中[P]為1×10+20個原子/立方公分;隨後隨著材料中之深度向平線區域快速升高,其中[P]為3×10+20個原子/立方公分;接著單調降低至晶圓基板中。在約0.3 μm之深度處,SIMS跡線之突變指示奈米晶矽層與晶圓表面之間的邊界。通常,由磷原子自奈米晶矽層外擴散且內擴散至晶圓基板來確認邊界位置。在晶圓表面,磷濃度為6×10+19個原子/立方公分。在深度約0.7 μm處,[P]為1×10+19個原子/立方公分。超過1.3 μm,[P]幾乎下降至基板含量。
圖16B含有兩種如上文所提及之複合分佈。此組樣品表明在平線區域[P]變化較小。不同於圖16A中所描述之複合分佈,樣品5及樣品8之摻雜劑分佈顯示平線區域含有[P]降低之初始步驟,接著奈米晶矽層中之相對恆定[P]之延長區域,隨後單調降低至基板含量[P]。
為進一步量化摻雜劑驅入,藉由對超出由晶圓表面至磷濃度達到基板含量處之間的距離限定的區域所對應摻雜劑 分佈(亦即磷摻雜劑原子)進行積分來計算擴散層之薄層電阻(「Rs_diff」)。在計算中使用單晶矽之電導率。表3及表4列舉樣品之Rs_diff值。表3及表4中所顯示之Rs_diff值之範圍介於7歐姆/平方至740歐姆/平方。影響Rs_diff之主要因素為摻雜劑驅入溫度及時間。經受較高驅入溫度及較長驅入時間之樣品相對於經受較低驅入溫度及較短驅入時間之類似樣品具有更低的Rs_diff。影響Rs_diff之次級因素包括矽墨水之類型及墨水層厚度。比較表3及表4中所顯示之Rs_diff值,由7 nm Si墨水形成之奈米晶層中之磷濃度比由20 nm墨水形成之類似奈米晶層平均高約5倍。因此,在相同驅入及製程條件下,7 nm Si墨水之Rs_diff比20 nm Si墨水之Rs_diff低數倍。通常,Rs_diff隨墨水層厚度增加而降低,尤其對於20 nm Si墨水,如藉由比較樣品5及樣品9(0.5 μm墨水層厚度)與樣品12及樣品13(0.25 μm墨水厚度)所證明。對於7 nm Si墨水,另一方面,Rs_diff對厚度之依賴性可能由於7 nm Si墨水中之更大的磷濃度而較不明顯。樣品8例外。其具有最厚旋塗(>1 μm)及最高Rs_diff。如圖24中所示,此樣品之奈米晶層為多孔的。摻雜劑擴散穿過該多孔結構受限制,導致高Rs_diff。又,可在估計其Rs_diff中引入相對較大誤差,因為樣品8之摻雜劑分佈不顯示晶圓表面在奈米晶矽層與基板之間的邊界處之突變指示。
藉由染色蝕刻確認基板中存在摻雜劑。圖17A及17B為在不同放大倍數下獲得,樣品5之橫截面的SEM影像。圖 18A及18B分別類似於圖17A及17B,且顯示染色蝕刻後之樣品5的橫截面。參考圖17A及17B,樣品5之基板經均一摻雜,即使沿基板表面之彎曲。此外,如圖18A及18B所示,染色蝕刻顯示自基板表面摻雜至少約212 nm之均一基板。圖19A及19B為在不同放大倍數下獲得,樣品9之橫截面的SEM影像。圖20A及20B分別類似於圖19A及19B,且顯示染色蝕刻後樣品9之橫截面。圖20A及20B顯示相對均一基板摻雜。
基於SIMS分佈及接面染色SEM,樣品16用於進一步說明驅入後之摻雜劑擴散。圖21A為含有樣品16及樣品17之摻雜劑分佈之圖。樣品17及樣品16之摻雜劑分佈分別反映在摻雜劑驅入之前及之後的摻雜劑分佈。驅入前,在圖中由虛跡線表示,所有磷原子皆包含在墨水層內。在深度多達0.1 μm之a-Si的表層頂部,不存在可偵測到的磷。超過0.3 μm深度,磷可能為殘餘墨水,亦即不均勻基板表面之拖尾作用的結果。驅入後,在圖中由實跡線表示,摻雜劑再分佈明顯,平線區[P]自驅入前之2.0×10+21個原子/立方公分降低至驅入後之9.0×10+20個原子/立方公分,此係由磷擴散至a-Si之表層頂部中及晶圓基板中2 μm深所致。圖21B為染色蝕刻後,樣品16之橫截面的SEM影像。圖15為染色蝕刻之前獲得,樣品16之橫截面的SEM影像。比較圖15及圖21B顯示在兩層矽基板中之磷摻雜,各厚度為約0.8 μm,與其在圖21A中由實跡線表示之SIMS分佈相對一致。
實例3:薄層電阻
此實例說明在p型晶圓基板上包含多晶層之樣品的薄層電阻。
為說明薄層電阻,製備8個樣品,其包括在先前兩個實例中針對其他性質所論述之樣品。以與實例2類似方式製備所有樣品。p型矽基板上之平均目標厚度為0.25 μm或0.5 μm或1 μm的乾燥墨水層在600℃下預退火30分鐘。在525℃下進行LPCVD 90分鐘。在1050℃或950℃下進行驅入一小時。在摻雜劑驅入之後,在BOE處理之前或之後,使用4點探針(「4PP」)量測各樣品之薄層電阻。BOE不改變4PP值且BOE之前之薄層電阻以及各樣品之參數列於以下表5及表6中。
使用4PP所量測的薄層電阻(「Rs_M」)反映包含奈米晶矽層、擴散層及基板之結構的導電性。因為矽基板摻雜劑含量相對較低(對於此組樣品中所用之p型基板,3.5×1015個原子/立方公分),所以基板對Rs_M之貢獻較小且可忽略。矽層及擴散層經模型化為兩個平行電阻器,亦即具有薄層電阻Rs_poly之奈米晶矽層及具有薄層電阻Rs_diff之擴散層。使用此模型,根據Rs_poly=(Rs_MxRs_diff)/(Rs_diff-Rs_M)計算Rs_poly,其中Rs_diff由表3及表4得到。在表5及表6中,Rs_poly位列「高」或「低」。樣品12及25具有低Rs_poly且樣品5、8及13具有高Rs_poly。在所關注之厚度範圍內,奈米晶矽層之晶體品質或孔隙率控制Rs_poly。圖22及23為在不同放大倍數下獲得之樣品12之橫截面的SEM影像,且說明樣品12具有含極小孔隙率之實質上緻密奈米晶矽層。圖15為樣品25之橫截面的SEM影像 且說明樣品25具有完全緻密及高度結晶矽之層。由於其高晶體品質及低孔隙率,樣品12及25具有相對較低Rs_poly。另一方面,圖24為在不同放大倍數下獲得之樣品8之SEM影像的複合,且顯示樣品8之經退火之奈米晶層不充分緻密,導致高孔隙率及不良晶體品質。圖17B為樣品5之橫截面的SEM影像且說明樣品5之經退火之奈米晶層實質上緻密,具有中等孔隙率。由於其較高孔隙率及中等晶體品質,樣品5及8具有高Rs_poly。樣品23例外。圖25為樣品23之橫截面的SEM影像。樣品23具有較低Rs_poly且如圖25所示亦具有不良晶體品質,表明可能存在其他未考慮之因素。
驅入後之奈米晶矽層的晶體品質或孔隙率在摻雜劑擴散及因此薄層電阻中起重要作用。重要控制LPCVD非晶矽在矽奈米粒子上之生長速率以獲得高品質結晶層。當前配方可能不適用於所需層品質程度之較厚膜。舉例而言,樣品8具有高孔隙率且超過1 μm之厚度。可降低LPCVD之生長速率至小於1 nm/min以為較厚膜降低孔隙率且改良晶體品質。在降低之厚度約0.5 μm處,當前配方產生中等孔隙率之奈米晶層。進一步降低厚度至0.3 μm或更薄進一步改良晶體品質且消除孔隙率。由於降低的層厚度及降低的摻雜劑來源,此可能不益於薄層電阻,且尤其不益於自20 nm矽奈米粒子製備之樣品。
驅入後奈米晶矽層中之孔隙率與旋塗厚度相關。在相同製程條件下,通常,較厚旋塗墨水層在驅入之後產生更加 多孔的奈米晶層。關於自20 nm及7 nm矽奈米粒子製備之複合物進一步討論此結果。參考表3,樣品12及5,均自20 nm矽奈米粒子製備,分別具有0.25 μm及0.5 μm墨水層。圖17A及17B為在BOE處理之前且在不同放大倍數下獲得,顯示樣品5之橫截面的SEM影像。圖22及23顯示樣品12之類似SEM影像,亦在BOE處理之前且在不同放大倍數下獲得。圖17A及17B與圖22及23之比較顯示由0.5 μm墨水層(樣品5)形成之多晶層通常比由0.25 μm墨水層(樣品12)形成之多晶層更加多孔。參考表5中所列之樣品8,其具有自20 nm矽奈米粒子旋塗約1.2 μm之厚度(目標1 μm)。在類似條件下,在摻雜劑驅入之後其具有實質上多孔之矽層。此顯示在圖24中,其為在BOE處理之後且在不同放大倍數下獲得,樣品8之橫截面的SEM影像之複合。類似地,對於自7 nm矽奈米粒子旋塗樣品,表6中之樣品25及23分別具有0.25 μm及0.5 μm之旋塗厚度。圖15及圖25分別顯示樣品25及23之橫截面的SEM影像。圖15(樣品25)與圖25(樣品23)之比較確認樣品23具有更加多孔(亦即較不緻密)的奈米晶層。
實例4:網版印刷墨水層
此實例說明藉由將非晶矽層沉積於經多孔矽奈米粒子塗佈之基板上及基板內以在矽晶圓上形成圖案化奈米晶矽結構。相比於實例1,此實例之多孔矽奈米粒子塗層藉由網板印刷沉積以形成圖案。
藉由網版印刷使矽奈米粒子墨水在結晶矽晶圓上圖案 化。網板印刷墨水製備自矽奈米粒子之濃分散液。詳言之,如上所述合成包含平均一次粒子直徑為約20 nm之經磷摻雜之矽奈米粒子的粉末。適量粉末與包含異丙醇(「IPA」)之溶劑摻合且音波處理。所得分散液包含約6.3重量%(「wt%」)矽粒子。隨後添加相等體積之丙二醇至分散液中且混合物再次音波處理。音波處理後,分散液轉移至旋轉蒸發儀以藉由實質上移除溶劑之IPA組分來濃縮分散液。所得網版印刷墨水包含12.8重量%矽粒子於丙二醇中。
糊劑隨後經網版印刷於p型結晶矽晶圓上以形成圖26A中所顯示之柵格圖案。該等圖案包含兩個寬度為2 mm之匯流排及多個寬度為180 μm之指且兩個鄰近指之間相隔2 mm。在200℃下在加熱板上烘烤印刷晶圓基板10分鐘。
在600℃之石英管形爐中,在10 SLM N2流及60托壓力下,印刷晶圓基板隨後預退火30分鐘且藉由LPCVD,非晶矽基質沉積於整個基板上。在525℃下進行LPCVD 1.5小時。對具有非晶矽基質之經墨水塗佈之基板進行摻雜劑驅入且包含在爐中,在N2氛圍下,在1050℃下,對其加熱1小時。藉由使探針沿匯流排對準,使用4PP來量測所形成之樣品的電阻。樣品之平均4PP電阻為約9 Ω。
圖26B為圖26A中所顯示之一個所選指之橫截面的SEM影像,且顯示均一覆蓋不均勻晶圓表面之輪廓,但在一些匯流排區域中觀測到可觀的層厚度變化。圖27為在較高放大倍數下獲得,圖26B中所描繪之一部分橫截面的SEM影 像。其顯示相當數量之空隙。空隙體積與實例3中所描述,旋塗厚度超過1 μm之墨水層所獲得的彼等空隙體積一致。圖28A及28B為染色蝕刻後之SEM影像。圖28A顯示在印刷指下之擴散均一層。另一方面,圖28B顯示在印刷指之楔形邊緣下,磷擴散深度逐漸降低,顯示不可觀測到側向擴散。關於摻雜劑擴散深度,圖28B確認擴散深度隨墨水層厚度增加而增加,與旋塗樣品結果一致。
實例5:奈米晶矽集結粒
該實例說明在執行熱處理之前由施加壓力形成之奈米粒子集結粒的形成及效能。
為說明形成及效能,如上所述,自包含n++或純質(「i」)矽奈米粒子之粉末製備各樣品,矽奈米粒子之平均一次粒子直徑為約7 nm或約20 nm。對於各樣品,自石英常規製備實質上圓筒形模且其開口之直徑為7.2 mm且高度為2 mm。在製備表8及表9所列之樣品中,模經矽奈米粒子粉末填充且隨後擠壓15秒或使用手動壓力機(來自International Crystal Laboratory之KBr快速壓力機)藉由手動擠壓以使奈米粒子沉積物緻密。上述順序隨後重複三次(總共4次沉積及擠壓)以達到最終厚度。各壓縮矽結構之直徑為約7.2 mm且厚度在1 mm與2 mm之間。藉由在爐中,在約1050℃下加熱經壓縮的矽結構約60分鐘形成集結粒。重複樣品31A、B及C且樣品32不經爐處理。樣品及所有樣品之製程參數顯示在以下表8及表9中。圖29為在與模有關之爐處理之後,代表性集結粒之照片影像。
集結粒之結構特徵
經爐處理之集結粒尺寸減小,且由純質矽粒子形成之集結粒相對於由n++矽粒子形成之集結粒的尺寸減小更小。尺寸減小假設與自熱處理之矽之緻密一致。參考表8及表9,自純質矽粒子(29)製備之樣品的直徑為約7.23 mm,而自n++摻雜矽粒子(樣品27、28及31A至31C)製備之樣品的直徑在約5.15 mm與5.76 mm之間。
在熱處理之後,該等樣品包含相對緻密之奈米晶矽材料。圖30為樣品31B之橫截面的TEM影像且顯示集結粒包含奈米晶矽。圖31為藉由對樣品13B之TEM分析獲得之SAED繞射圖。由亮點組成之環形圖案確認圖30中所顯示之奈米晶結構。
由純質矽粒子形成之樣品相對於由n++矽粒子形成之樣品具有更小的平均微晶尺寸。圖32為藉由對樣品13B(n++ 矽粒子)進行動態幀合成(「DFI」)分析獲得之影像的複合。圖33顯示由DFI分析獲得之微晶位點分佈。詳言之,圖33顯示樣品13B包含平均微晶尺寸為約67 nm之微晶,最大及最小觀測到的微晶尺寸分別為約364 nm及約16 nm。藉由XRD量測確認DFI分析結果。樣品29-32之XRD分析結果顯示在表10中。表10顯示樣品13B之平均微晶尺寸為約54.4 nm,與藉由DFI分析所量測的微晶尺寸類似,儘管實質上不相同。表10進一步顯示樣品29之平均微晶尺寸為約31 nm,而樣品31A-C(自n++矽粒子製備)之平均微晶尺寸在約54 nm與約60 nm之間。樣品32(不經爐處理)之最小平均微晶尺寸為約15 nm,反映用墨水沉積之奈米粒子中之微晶尺寸。
基板對集結粒結晶之作用
為說明基板對集結粒結晶之作用,集結粒圍繞一部分矽晶圓形成。除了插入矽晶圓片段之外,參考樣品28如上所述實質上形成集結粒。詳言之,矽粒子粉末之第一部分首先轉移至模中。p型結晶矽晶圓之片段隨後置放於模中之矽粒子粉末的第一部分上。隨後,矽粒子粉末之第二部分 沉積於模中且如此實例中以上所述擠壓模之內容物。擠壓之後,如上所述集結粒經爐處理。
基板片段之存在抑制集結粒結晶。圖34及35為在不同放大倍數下獲得,包含晶圓片段之樣品的橫截面之SEM影像。圖36-38為在不同放大倍數下獲得之樣品28的橫截面之SEM影像。圖34及35與圖36-38之比較顯示雖然樣品包含結晶結構,但包含晶圓片段之集結粒之結構實質上為微粒,包含熔融粒子。
4PP電阻
為說明電阻,使用4點探針來量測樣品27及28之電阻且結果顯示在表8中。表8顯示雖然兩種樣品均具有極低的4PP電阻,但樣品28(平均一次粒子直徑為約20 nm)具有相對於樣品27(平均一次粒子直徑為約7 nm)更低的4PP電阻。表8中所顯示之薄片電阻的量值與最後列中所列之密度值及多晶集結粒之孔隙率相關,類似於實例3中所見。圖39-42為在不同放大倍數下獲得之樣品27的橫截面之SEM影像。圖39-42與圖36-38之比較顯示樣品27具有比樣品28更加多孔(亦即較不緻密)的結構。
實例6:經退火之墨水層之結晶度
此實例描述進一步分析在摻雜劑驅入期間形成之經退火之奈米晶墨水層的結晶度。
為分析結晶度,自包含埋置有結晶矽奈米粒子之非晶矽基質的複合塗佈之晶圓製備2個樣品(樣品34及35),如實例2中所述形成。詳言之,對於各樣品,用於進一步加工之 經墨水塗佈之基板藉由將包含20 nm n++摻雜矽粒子之墨水旋塗於結晶矽晶圓基板上所形成。乾燥墨水層之平均目標厚度為0.25 μm。在950℃下進行LPCVD 60分鐘以在經墨水塗佈之基板上沉積非晶矽之75 nm厚塗層。對於各樣品,在950℃下使具有非晶矽基質之經墨水塗佈之基板經受摻雜劑驅入60分鐘以形成經退火之奈米晶層。
圖43及表11顯示關於兩個樣品之經退火之奈米晶層的GI XRD分析結果。圖43為含有樣品33及34之GI XRD繞射圖曲線之圖。兩個繞射圖均由三個晶體峰,亦即<111>、<220>及<311>組成,角度2θ遞增且說明在摻雜劑驅入之後,具有非晶矽基質之墨水層轉化成奈米晶層。如自GI XRD繞射圖中之峰加寬所估計,基於謝樂(Scherrer)方程式之評估,兩個樣品之經退火之奈米晶層均包含平均尺寸為約30 nm之微晶。
圖44及45為顯示樣品34之不同部分橫截面之高解析度TEM影像且確認樣品34之經退火之奈米晶層中之平均微晶尺寸為約30 nm。表11顯示經退火之層厚度標準化峰強度且顯示雖然兩個樣品均包含經退火之奈米晶層,但樣品33之經退火之層比樣品34之經退火之層更結晶。圖46及47為樣品34之經退火之奈米晶層部分(圖46)及基板部分(圖47)之橫截面的高解析度TEM影像。圖46及47說明經退火之奈米晶層由隨機定向微晶構成。自XRD粒徑分析,可見微晶與平均粒徑一致。
以上特定實施例意欲為說明性的而非限制性的。其他實施例在本文所述之廣泛概念內。此外,儘管已參考特定實施例描述了本發明,但熟習此項技術者應認識到可在不背離本發明之精神及範疇之情況下在形式及細節方面作出改變。上述文獻以引用方式進行的任何併入均受到限制,使得不會併入與本文之明確揭示內容相反之主題。
100‧‧‧原始材料
102‧‧‧複合物
104‧‧‧基板
106‧‧‧矽奈米粒子
108‧‧‧非晶矽基質
110‧‧‧非晶矽層
120‧‧‧箭頭
130‧‧‧經退火之材料
132‧‧‧矽基板
134‧‧‧磊晶材料
136‧‧‧奈米晶材料
150‧‧‧烘箱
152‧‧‧基板
154‧‧‧複合層
156‧‧‧入口
158‧‧‧出口
170‧‧‧加工裝置
172‧‧‧熱燈
174‧‧‧經塗佈之晶圓
200‧‧‧光電電池
202‧‧‧矽基板
204‧‧‧正面圖案化摻雜接點
206‧‧‧正面鈍化層
208‧‧‧正面集電體
210‧‧‧正面保護層
212‧‧‧背面摻雜接點
214‧‧‧背面鈍化層
216‧‧‧背面集電體
218‧‧‧聚合物囊封劑
230‧‧‧穿過正面鈍化層206之電洞
232‧‧‧延伸
234‧‧‧導電突出部
240‧‧‧穿過背面鈍化層214之電洞
242‧‧‧突出部
244‧‧‧導電突出部
260‧‧‧背面接觸光電電池
262‧‧‧矽基板
264‧‧‧正面鈍化層
266‧‧‧正面透明保護層
268‧‧‧背面p摻雜接點
270‧‧‧背面n摻雜接點
272‧‧‧背面鈍化層
274‧‧‧第一背面集電體
276‧‧‧第二背面集電體
278‧‧‧囊封劑
280‧‧‧電洞
282‧‧‧延伸
300‧‧‧太陽能電池300
302‧‧‧正面透明層
304‧‧‧正面電極
306‧‧‧第一光電元件
308‧‧‧緩衝層
310‧‧‧第二光電元件
312‧‧‧背面透明電極
314‧‧‧反射層/集電體
320‧‧‧p摻雜矽層
322‧‧‧純質矽層
324‧‧‧n摻雜矽層
326‧‧‧p摻雜矽層
328‧‧‧純質矽層
330‧‧‧n摻雜矽層
圖1為描繪一種用於結晶矽奈米粒子埋置非晶矽基質中之複合物之退火製程的示意圖,該複合物經退火以形成奈米晶材料,其中複合物顯示於左圖中且奈米晶材料顯示於右圖中。
圖2為用於對矽複合物塗佈之基板執行退火步驟之烘箱的示意圖。
圖3為描繪所塗晶圓快速熱退火的示意圖。
圖4為具有摻雜接點之光電電池沿正表面與後表面的正視圖,其中顯示沿柵格之集電體。
圖5為沿圖4光電電池之線5-5所取之截面側視圖。
圖6為具有相反極性之背面接點而無任何阻擋觀察電池 之背面密封材料之光電電池的背視圖。
圖7為沿圖6光電電池之線7-7所取之截面側視圖。
圖8為包含兩個光電元件之薄膜太陽能電池之實施例的示意性截面圖。
圖9為矽複合物塗佈晶圓之橫截面的SEM影像複合圖,矽複合物包含埋置非晶矽基質中之結晶矽奈米粒子。複合物層包含埋置未摻雜非晶矽基質中之純質(左上圖)、n++摻雜(右上圖)、p+摻雜(左下圖)或n+摻雜(右下圖)矽粒子。
圖10為包含埋置非晶矽基質中之結晶矽奈米粒子之複合物層及藉由使複合物層退火所形成之奈米晶矽層的含振動拉曼光譜圖。
圖11為在結晶矽晶圓上包含奈米晶矽層及磊晶層的結構之橫截面的高解析度TEM影像。奈米晶矽層及磊晶層係藉由使包含結晶矽奈米粒子埋置非晶矽基質中之矽複合物退火而形成。
圖12為圖11中所顯示之結構的橫截面之高解析度TEM影像,其在較高放大倍數下獲得。
圖13為圖12中所顯示之結構之奈米晶矽層(左圖)及磊晶層(右圖)的高解析度TEM影像複合圖。
圖14A為自圖12中所顯示之結構的奈米晶矽層(上圖)、磊晶層(中間圖)及晶圓基板(下圖)獲得的SAED圖案複合圖。
圖14B為顯示由奈米晶層獲得之GI XRD繞射圖資料的曲 線圖,且與GI XRD繞射圖資料擬合。
圖15為在結晶矽晶圓基板上包含奈米晶層之結構的橫截面之SEM影像,該奈米晶層由包含平均初始粒子直徑為20 nm之n++摻雜矽粒子埋置非晶矽基質中之矽複合物形成。該複合物係由厚度為0.25 μm之旋塗墨水層形成。
圖16A為包含奈米晶層於基板上之結構的摻雜劑分佈圖,該奈米晶層藉由在950℃下(實線)或在1050℃下(虛線)將摻雜劑驅入包含複合物層於基板上之對應結構中而形成。複合物層包含平均初始粒子直徑為20 nm之n++摻雜矽粒子。
圖16B為包含奈米晶層於基板上之結構的摻雜劑分佈圖,奈米晶層藉由將摻雜劑驅入包含複合物層於基板上之對應結構中而形成。複合物層由厚度為0.5 μm(實線)或1.0 μm(虛線)之旋塗墨水層形成。
圖17A為圖11中所顯示之結構的橫截面之SEM影像。
圖17B為在圖17A中所顯示之結構的橫截面之SEM影像,其在較高放大倍數下獲得。
圖18A為圖17A中所顯示之結構的橫截面之SEM影像,其在相同放大倍數下但在染色蝕刻之後獲得。
圖18B為圖17B中所顯示之結構的橫截面之SEM影像,其在相同放大倍數下但在染色蝕刻之後獲得。
圖19A為在結晶矽晶圓基板上包含奈米晶矽層之結構的橫截面之SEM影像,該奈米晶層藉由在1050℃下將摻雜劑驅入對應結構中而形成,該對應結構包含埋置非晶矽基質 中且平均一次粒徑為20 nm之n++摻雜結晶矽粒子。
圖19B為圖19A中所顯示之結構的橫截面,其在較高放大倍數下獲得。
圖20A為圖19A中所顯示之結構的橫截面之SEM影像,其在較低放大倍數下且在染色蝕刻之後獲得。
圖20B為圖19B中所顯示之結構的SEM影像,其在相同放大倍數下但在染色蝕刻之後獲得。
圖21A為在摻雜劑驅入之前(虛線)及之後(實線),包含矽複合物之結構的摻雜劑分佈圖,該矽複合物包含埋置非晶矽基質中且平均初始粒子直徑為7 nm之矽奈米粒子。
圖21B為顯示對應於在圖21A中所顯示之驅入後形成之奈米晶層之結構的橫截面之SEM影像。
圖22為在基板上包含奈米晶層之結構的橫截面之SEM影像,該奈米晶層由目標平均厚度為0.25 μm之多孔奈米粒子層形成。
圖23為圖22中所顯示之結構的橫截面之SEM影像,其在較高放大倍數下獲得。
圖24為在結晶矽晶圓上包含奈米晶矽層之結構的橫截面之SEM影像複合圖,該等影像在不同放大倍數下獲得。該奈米晶層係由摻雜劑驅入包含平均初始粒子直徑為20 nm之矽奈米粒子且平均厚度為1 μm的對應複合物層上而形成。
圖25為在結晶矽晶圓上包含奈米晶矽層之結構的橫截面之SEM影像。該奈米晶層係由摻雜劑驅入包含平均初始粒子直徑為7 nm之矽奈米粒子且厚度為0.5 μm之對應複合物 上而形成。
圖26A為在矽晶圓基板上包含具有兩個匯流排及多指之印刷圖案的結構之照片影像,圖案化篩係用包含矽奈米粒子之糊劑印刷而成。
圖26B為圖27A中所顯示之結構的橫截面之SEM影像。
圖27為圖27B中所顯示之橫截面之一部分的SEM影像,其在較高放大倍數下獲得。
圖28A為圖27中所顯示之結構的橫截面之SEM影像,其在染色蝕刻之後獲得。
圖28B為圖28A中所顯示之結構的橫截面之SEM影像,其在較低放大倍數下獲得。
圖29為在爐處理之後獲得,模中之代表性奈米晶矽集結粒之照片影像。該集結粒係藉由在模中擠壓結晶矽奈米粒子粉末且熱處理所擠壓之結構而形成。
圖30為奈米晶矽集結粒之橫截面的高解析度TEM影像,該集結粒由包含平均初始粒子直徑為20 nm之n++摻雜結晶矽粒子之粉末在模中經擠壓且經熱處理而形成。
圖31為自圖30中所顯示之奈米晶矽集結粒獲得之ED圖案。
圖32為自奈米晶矽集結粒獲得之DFI影像複合圖,該集結粒由包含平均初始粒子直徑為20 nm之n++摻雜結晶矽粒子之粉末在模中經擠壓且經熱處理而形成。
圖33為DFI分析奈米晶矽集結粒所獲得之微晶尺寸分佈圖,該集結粒由包含平均初始粒子直徑為20 nm之n++摻雜矽粒子之粉末在模中經擠壓且經熱處理而形成。
圖34為包含結晶矽晶圓片段之奈米晶矽集結粒的橫截面之SEM影像。奈米晶矽集結粒係藉由在模中擠壓埋置粉末中之矽晶圓片段且熱處理所擠壓之結構而形成,該粉末包含平均初始粒子直徑為20 nm之n++摻雜矽粒子。
圖35為圖34中所顯示之奈米晶矽集結粒的橫截面之SEM影像,其在較高放大倍數下獲得。
圖36為奈米晶矽集結粒之橫截面的SEM影像,該集結粒由包含平均一次粒徑為20 nm之n++摻雜矽粒子之粉末在模中經擠壓且經熱處理而形成。
圖37為圖36中所顯示之奈米晶矽集結粒的橫截面之SEM影像,其在較高放大倍數下獲得。
圖38為圖37中所顯示之奈米晶矽集結粒的橫截面之SEM影像,其在較高放大倍數下獲得。
圖39為由粉末形成之奈米晶矽集結粒的橫截面之SEM影像,該集結粒由包含平均初始粒子直徑為7 nm之n++摻雜矽粒子的粉末在模中經擠壓且經熱處理而形成。
圖40為圖39中所顯示之奈米晶矽集結粒的橫截面之SEM影像,其在較高放大倍數下獲得。
圖41為圖40中所顯示之奈米晶矽集結粒的橫截面之SEM影像,其在較高放大倍數下獲得。
圖42為圖41中所顯示之奈米晶矽集結粒的橫截面之SEM影像,其在較高放大倍數下獲得。
圖43為顯示GI XRD分析兩個結構所獲得之繞射圖曲線之圖,各結構在結晶矽基板上包含退火奈米晶層,其中退 火奈米晶層由摻雜劑驅入複合物層上而形成,複合物層包含埋置非晶矽基質中的7 nm n++矽奈米粒子。
圖44為對應於圖43中所顯示之繞射圖之一之結構的橫截面之高解析度TEM影像。
圖45為圖44中所顯示之結構的橫截面之不同部分的高解析度TEM影像。
圖46為圖44中所顯示之結構的退火奈米晶層部分之高解析度TEM影像。
圖47為圖44中所顯示之結構的基板部分之高解析度TEM影像。

Claims (34)

  1. 一種結構,其包含具有一表面之基板及位於該表面之至少一部分上的複合物塗層,該複合物塗層具有不大於約5微米之平均厚度且包含平均一次粒徑不大於約100 nm之結晶矽奈米粒子及包圍該等結晶矽粒子之非晶矽基質。
  2. 如請求項1之結構,其中該塗層之空隙體積不大於約20%。
  3. 如請求項1之結構,其中該複合物塗層之厚度不大於約3微米。
  4. 如請求項1之結構,其進一步包含位於該複合物塗層上之非晶矽面塗層,該面塗層之平均厚度不大於約5微米。
  5. 如請求項1之結構,其中該等結晶矽奈米粒子之平均粒徑不大於約75 nm。
  6. 如請求項1之結構,其中該等結晶矽奈米粒子包含濃度為至少約1×1020個原子/立方公分之摻雜劑。
  7. 如請求項6之結構,其中該非晶矽為純質的。
  8. 如請求項1之結構,其中該複合物塗層經圖案化而覆蓋不大於約75%之該基板表面。
  9. 如請求項1之結構,其中該基板包含沿該表面之高度結晶元素矽。
  10. 一種結構,其包含具有一表面之基板及空隙體積不大於約5%且平均厚度不大於約10微米之元素矽奈米晶塗層, 其中如藉由TEM分析所測定,平均微晶直徑不大於約100 nm,且其中至少90%之該等微晶之沿主軸之最長長度除以沿主軸之最短長度的比率不大於因子三。
  11. 如請求項10之結構,其中該空隙體積不大於約2%且該平均厚度為約100 nm至約3微米。
  12. 如請求項10之結構,其中該基板包含沿該表面之結晶矽及沿該塗層與該表面之界面延伸之磊晶矽。
  13. 如請求項10之結構,其中該塗層之薄層電阻不大於約20歐姆/平方。
  14. 如請求項10之結構,其中該塗層之平均摻雜劑濃度為至少約1×1020個原子/立方公分。
  15. 一種結構,其包含具有一表面之基板及覆蓋不大於約75%之該表面且平均厚度不大於約10微米的圖案化奈米晶摻雜元素矽塗層及有效覆蓋該表面之其餘部分的純質元素矽塗層,其中該摻雜奈米晶元素矽塗層之塗層平均摻雜劑濃度為至少約1×1019個原子/立方公分。
  16. 如請求項15之結構,其中該奈米晶塗層之平均厚度為約100 nm至約3微米。
  17. 如請求項15之結構,其中該基板包含沿該表面之高度結晶元素矽。
  18. 如請求項15之結構,其中該摻雜元素矽塗層圖案包含n摻雜區域及p摻雜區域之分離域。
  19. 如請求項18之結構,其中n摻雜區域及p摻雜區域之該等分離圖案沿該表面獨立地形成可連接的非重疊組 態。
  20. 如請求項15之結構,其中該摻雜元素矽塗層圖案包含沿該表面之皆具有相同類型摻雜劑元素之分離域。
  21. 一種矽結構,其包含結晶元素矽基板及位於該基板表面之至少一部分上之塗層,其中該塗層包含平均厚度不大於約5微米且平均摻雜劑濃度為至少約5×1019個原子/立方公分的摻雜奈米晶矽,其中摻雜劑分佈自該塗層沿與該塗層表面垂直之法線以至少約1×1019個原子/立方公分之摻雜劑濃度延伸至該矽基板中至少約0.5微米深度。
  22. 如請求項21之矽結構,其中該摻雜奈米晶矽塗層形成覆蓋不大於約75%之該基板表面的圖案。
  23. 如請求項21之矽結構,其中該塗層包含平均厚度不大於約3微米且摻雜劑濃度至少約7.5×1019個原子/立方公分之摻雜奈米晶矽。
  24. 一種矽結構,其包含密度為約1 g/cm3至約2.1 g/cm3且基於XRD之微晶尺寸為約20 nm至約200 nm之元素矽。
  25. 如請求項24之矽結構,其中該結構為具有約200 nm至約1 mm之平均厚度的塗層。
  26. 如請求項25之矽結構,其進一步包含無機玻璃基板。
  27. 一種將矽塗層施加於基板上之方法,該方法包含:將非晶矽基質沉積於平均一次粒徑不大於約200 nm之結晶矽奈米粒子之微粒塗層上及塗層內以形成結晶矽奈米粒子埋置非晶基質中之複合物,其中該微粒塗層之平均厚度不大於約5微米。
  28. 如請求項27之方法,其中該非晶矽之該施加係使用LP-CVD進行。
  29. 如請求項27之方法,其中該等結晶矽奈米粒子係使用墨水沉積。
  30. 如請求項27之方法,其中該所得塗層之空隙體積不大於約20%。
  31. 一種使基板表面之至少一部分上之矽奈米粒子墨水沉積物緻密的方法,該方法包含:對該等所沉積之矽奈米粒子施加機械壓力;且同時及/或在施加壓力之後,將該等所沉積之矽奈米粒子加熱至不大於約1200℃之溫度以將該等粒子燒結成緻密層。
  32. 如請求項31之方法,其中該矽奈米粒子沉積物覆蓋不大於約75%之該基板表面以形成所需圖案。
  33. 如請求項31之方法,其中該等矽奈米粒子包含濃度為至少約1×1019個原子/立方公分之摻雜劑。
  34. 如請求項31之方法,其中該緻密層之密度為約1 g/cc至約2.1 g/cc。
TW101140598A 2011-11-01 2012-11-01 併入矽奈米粒子墨水之結構、得自奈米粒子矽沉積物之緻密矽材料及對應方法 TW201334197A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/286,888 US20130105806A1 (en) 2011-11-01 2011-11-01 Structures incorporating silicon nanoparticle inks, densified silicon materials from nanoparticle silicon deposits and corresponding methods

Publications (1)

Publication Number Publication Date
TW201334197A true TW201334197A (zh) 2013-08-16

Family

ID=48171465

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101140598A TW201334197A (zh) 2011-11-01 2012-11-01 併入矽奈米粒子墨水之結構、得自奈米粒子矽沉積物之緻密矽材料及對應方法

Country Status (6)

Country Link
US (2) US20130105806A1 (zh)
EP (1) EP2774174A4 (zh)
JP (1) JP2015505791A (zh)
KR (1) KR20150000466A (zh)
TW (1) TW201334197A (zh)
WO (1) WO2013066669A2 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI442587B (zh) * 2011-11-11 2014-06-21 Hon Hai Prec Ind Co Ltd 外殼面板及使用該外殼面板的電子設備
US8822262B2 (en) * 2011-12-22 2014-09-02 Sunpower Corporation Fabricating solar cells with silicon nanoparticles
CN103247519B (zh) * 2013-04-26 2016-01-20 京东方科技集团股份有限公司 低温多晶硅薄膜、薄膜晶体管、其制备方法及显示面板
KR101958056B1 (ko) * 2013-05-24 2019-03-13 데이진 가부시키가이샤 고점도 알콜 용매 및 실리콘/게르마늄계 나노입자를 포함하는 인쇄용 잉크
US20150050816A1 (en) * 2013-08-19 2015-02-19 Korea Atomic Energy Research Institute Method of electrochemically preparing silicon film
US9536632B2 (en) 2013-09-27 2017-01-03 Sunpower Corporation Mechanically deformed metal particles
US8999742B1 (en) * 2013-12-10 2015-04-07 Nthdegree Technologies Worldwide Inc. Silicon microsphere fabrication
US10164255B2 (en) * 2014-05-29 2018-12-25 Kabushiki Kaisha Toyota Jidoshokki Silicon material and negative electrode of secondary battery
RU2650976C1 (ru) * 2014-05-29 2018-04-18 Кабусики Кайся Тойота Дзидосокки Кремниевый материал и отрицательный электрод аккумуляторной батареи
US9633843B2 (en) * 2014-06-25 2017-04-25 Global Wafers Co., Ltd Silicon substrates with compressive stress and methods for production of the same
WO2016047615A1 (ja) * 2014-09-24 2016-03-31 京セラ株式会社 光電変換装置および光電変換モジュール
KR20170033951A (ko) * 2015-09-17 2017-03-28 한국생산기술연구원 나노결정 박막이 형성된 태양전지 및 그 제조방법
CN105806859B (zh) * 2015-12-18 2020-11-03 中南大学 一种在非晶固体材料中表征有序度的方法
US10593818B2 (en) * 2016-12-09 2020-03-17 The Boeing Company Multijunction solar cell having patterned emitter and method of making the solar cell
CN109037250B (zh) * 2017-06-12 2021-11-05 上海耕岩智能科技有限公司 一种影像侦测显示装置、器件及其制备方法
JP7272653B2 (ja) 2017-07-26 2023-05-12 国立研究開発法人産業技術総合研究所 構造体、積層構造体、積層構造体の製造方法及び積層構造体の製造装置
JP7170509B2 (ja) * 2018-11-12 2022-11-14 キヤノン株式会社 半導体装置及びその製造方法、表示装置、光電変換装置、電子機器、照明装置並びに移動体
US11404270B2 (en) 2018-11-30 2022-08-02 Texas Instruments Incorporated Microelectronic device substrate formed by additive process
US10910465B2 (en) 2018-12-28 2021-02-02 Texas Instruments Incorporated 3D printed semiconductor package
US10861715B2 (en) 2018-12-28 2020-12-08 Texas Instruments Incorporated 3D printed semiconductor package
WO2020142282A2 (en) * 2018-12-31 2020-07-09 Dow Silicones Corporation Composition for personal care, method of preparing the composition, and treatment method involving the composition
WO2021108393A1 (en) 2019-11-27 2021-06-03 Corning Incorporated Glass wafers for semiconductor device fabrication

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4486943A (en) * 1981-12-16 1984-12-11 Inmos Corporation Zero drain overlap and self aligned contact method for MOS devices
US4503601A (en) * 1983-04-18 1985-03-12 Ncr Corporation Oxide trench structure for polysilicon gates and interconnects
JPH0282575A (ja) * 1988-09-19 1990-03-23 Toshiba Corp 半導体装置およびその製造方法
JPH10247737A (ja) * 1997-03-05 1998-09-14 Sanyo Electric Co Ltd 機能性薄膜及び光起電力素子
US7341907B2 (en) * 2005-04-05 2008-03-11 Applied Materials, Inc. Single wafer thermal CVD processes for hemispherical grained silicon and nano-crystalline grain-sized polysilicon
US20080230782A1 (en) * 2006-10-09 2008-09-25 Homer Antoniadis Photoconductive devices with enhanced efficiency from group iv nanoparticle materials and methods thereof
EP2087529A2 (en) * 2006-11-15 2009-08-12 Innovalight, Inc. A method of fabricating a densified nanoparticle thin film with a set of occluded pores
KR20090029494A (ko) * 2007-09-18 2009-03-23 엘지전자 주식회사 비정질 실리콘 및 나노 결정질 실리콘의 복합 박막을이용한 태양전지 및 그 제조방법
US20090229664A1 (en) * 2008-03-17 2009-09-17 Nanopv Technologies Inc. Method of manufacturing nanocrystalline photovoltaic devices
US7923368B2 (en) * 2008-04-25 2011-04-12 Innovalight, Inc. Junction formation on wafer substrates using group IV nanoparticles
US20100047476A1 (en) * 2008-08-21 2010-02-25 Maa Jer-Shen Silicon Nanoparticle Precursor
JP2010067802A (ja) * 2008-09-11 2010-03-25 Seiko Epson Corp 光電変換装置、電子機器、光電変換装置の製造方法および電子機器の製造方法
US20100154861A1 (en) * 2008-12-23 2010-06-24 Formfactor, Inc. Printed solar panel
US8138070B2 (en) * 2009-07-02 2012-03-20 Innovalight, Inc. Methods of using a set of silicon nanoparticle fluids to control in situ a set of dopant diffusion profiles
KR20110057844A (ko) * 2009-11-25 2011-06-01 주식회사 티지솔라 미세 입자가 형성된 적층형 태양전지
US8912083B2 (en) * 2011-01-31 2014-12-16 Nanogram Corporation Silicon substrates with doped surface contacts formed from doped silicon inks and corresponding processes

Also Published As

Publication number Publication date
EP2774174A2 (en) 2014-09-10
US20140151706A1 (en) 2014-06-05
EP2774174A4 (en) 2015-07-29
WO2013066669A2 (en) 2013-05-10
KR20150000466A (ko) 2015-01-02
JP2015505791A (ja) 2015-02-26
WO2013066669A3 (en) 2013-08-01
US20130105806A1 (en) 2013-05-02

Similar Documents

Publication Publication Date Title
TW201334197A (zh) 併入矽奈米粒子墨水之結構、得自奈米粒子矽沉積物之緻密矽材料及對應方法
US9378957B2 (en) Silicon substrates with doped surface contacts formed from doped silicon based inks and corresponding processes
US7704866B2 (en) Methods for forming composite nanoparticle-metal metallization contacts on a substrate
JP5715141B2 (ja) 薄膜太陽電池形成のためのシリコンインク、対応の方法及び太陽電池構造
TWI559372B (zh) 磊晶結構、其形成方法及含此結構之元件
KR101958056B1 (ko) 고점도 알콜 용매 및 실리콘/게르마늄계 나노입자를 포함하는 인쇄용 잉크
KR20100075467A (ko) Ⅳ족 나노입자 접합 및 이로부터 형성된 장치
AU2011302584B2 (en) Fabrication of solar cells with silicon nano-particles
KR20110089291A (ko) 기판에 다중 도핑된 접합을 형성하는 방법
CN102782810A (zh) 形成低电阻硅金属触点的方法
Ali et al. Characterization of phosphoric acid doped N-type silicon thin films printed on ITO coated PET substrate
Park et al. Surface plasmon effect of Ag nanodots embedded in amorphous Si window layers deposited on Si solar cells