JPH0491453A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0491453A JPH0491453A JP20625590A JP20625590A JPH0491453A JP H0491453 A JPH0491453 A JP H0491453A JP 20625590 A JP20625590 A JP 20625590A JP 20625590 A JP20625590 A JP 20625590A JP H0491453 A JPH0491453 A JP H0491453A
- Authority
- JP
- Japan
- Prior art keywords
- film
- groove
- substrate
- melting point
- point metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000002844 melting Methods 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 12
- 230000008018 melting Effects 0.000 claims abstract description 11
- 239000012535 impurity Substances 0.000 claims abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 3
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 3
- 239000010703 silicon Substances 0.000 claims abstract description 3
- 238000002955 isolation Methods 0.000 claims description 10
- 238000009792 diffusion process Methods 0.000 claims description 7
- 238000009413 insulation Methods 0.000 abstract description 3
- 238000000926 separation method Methods 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 238000010292 electrical insulation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は半導体装置に係わり、特に半導体装置におけ
る微細な各素子間を分離を行う絶縁分離構造に関するも
のである。
る微細な各素子間を分離を行う絶縁分離構造に関するも
のである。
［従来の技術］
第２図（ａ）〜（ｅ）は、従来の半導体装置の素子間分
離構造に一般的に用いられている分離酸化膜の形成方法
を示す工程の断面図である。同図において、まず、Ｓｉ
基板１上に絶縁酸化膜２および窒化膜８をデボする（同
図（ａ））。次にレジスト３を窒化膜８上に塗布し、分
離パターンを写真製版により形成する（同図（ｂ））。
離構造に一般的に用いられている分離酸化膜の形成方法
を示す工程の断面図である。同図において、まず、Ｓｉ
基板１上に絶縁酸化膜２および窒化膜８をデボする（同
図（ａ））。次にレジスト３を窒化膜８上に塗布し、分
離パターンを写真製版により形成する（同図（ｂ））。
次にドライエツチングにより窒化膜８と絶縁酸化膜２と
をエツチングする。そしてＳｉ基板１と同一型の不純物
拡散層５をイオン注入により形成する（同図（Ｃ））。
をエツチングする。そしてＳｉ基板１と同一型の不純物
拡散層５をイオン注入により形成する（同図（Ｃ））。
次に絶縁酸化膜２の厚膜を熱酸化により形成し、不純物
拡散層５をドライブする（同図（ｄ））。次に窒化膜８
をエツチングして分離酸化膜２′を形成していたく同図
（ｅ））。
拡散層５をドライブする（同図（ｄ））。次に窒化膜８
をエツチングして分離酸化膜２′を形成していたく同図
（ｅ））。
［発明が解決しよとする課題］
しかしながら、従来の分離酸化膜２′は、熱酸化時のバ
ーズビークなどにより、分離幅が設計値より余分に広が
るため、狭くできず、十分な電気的絶縁効果が得られな
いという問題があった。
ーズビークなどにより、分離幅が設計値より余分に広が
るため、狭くできず、十分な電気的絶縁効果が得られな
いという問題があった。
この発明は、前述した従来の問題を解決するためになさ
れたものであり、その目的は、分離幅を狭くでき、また
、電気的絶縁効果を高められる半導体装置を提供するこ
とにある。
れたものであり、その目的は、分離幅を狭くでき、また
、電気的絶縁効果を高められる半導体装置を提供するこ
とにある。
［課題を解決するための手段］
このような課題を解決するためにこの発明は、Ｓｉ基板
内に溝を設け、この溝内に高融点金属を電極とするＭＯ
３構造を形成し、この電極に正または負の電位を印加す
ることで絶縁分離を行うものである。
内に溝を設け、この溝内に高融点金属を電極とするＭＯ
３構造を形成し、この電極に正または負の電位を印加す
ることで絶縁分離を行うものである。
［作用１
この発明においては、高融点金属を電極とするＭＯ３構
造をＳｉ基板の溝内に形成し、かつＳｉ基板の溝の表面
はＳｉ基板と反対の導電型の不純物拡散層を形成してお
り、電極に正または負の電位を印加することでＰＮ接合
部の空乏層を形成して絶縁分離を行う。
造をＳｉ基板の溝内に形成し、かつＳｉ基板の溝の表面
はＳｉ基板と反対の導電型の不純物拡散層を形成してお
り、電極に正または負の電位を印加することでＰＮ接合
部の空乏層を形成して絶縁分離を行う。
［実施例］
以下、この発明の実施例を図を用いて説明する。
第１図（ａ）〜（ｈ）は、この発明による半導体装置の
一実施例による構成をその製造方法を用いて説明する工
程の断面図である。同図において、まず、Ｓｉ基板１上
に絶縁酸化膜２を形成した後（同図（ａ））、この絶縁
酸化膜２上にレジスト３を塗布し、分離パターンを写真
製版により形成する（同図（ｂ））。次にこの絶縁酸化
膜２とＳｉ基板１とをドライエツチングにより異方性エ
ツチングし、溝４を形成する（同図（Ｃ））。
一実施例による構成をその製造方法を用いて説明する工
程の断面図である。同図において、まず、Ｓｉ基板１上
に絶縁酸化膜２を形成した後（同図（ａ））、この絶縁
酸化膜２上にレジスト３を塗布し、分離パターンを写真
製版により形成する（同図（ｂ））。次にこの絶縁酸化
膜２とＳｉ基板１とをドライエツチングにより異方性エ
ツチングし、溝４を形成する（同図（Ｃ））。
レジスト３と絶縁酸化膜２とを除去した後、溝４内に回
転注入によりＳｉ基板１と反対の導電型の不純物拡散層
５を形成する（同図（ｄ））。次に溝４を含むＳｉ基板
１上に絶縁酸化膜２を熱酸化で形成した後、絶縁酸化膜
２上に高融点金属膜６をＣＶＤにて形成する（同図（ｅ
））。次に（同図（ｅ））の状態で高融点金属膜６をエ
ッチバックし、絶縁酸化膜２をドライエツチングにて異
方性エツチングする（同図（ｆ））。次に表面に再度絶
縁酸化膜２をＣＶＤなどにより形成しく同図（ｇ））、
最後に絶縁酸化膜２にコンタクト穴を形成して高融点金
属膜６とアルミニウムなどの配線７との電気的コンタク
トをとり、外部から電位を印加する絶縁分離構造が形成
される（同図（ｈ））。
転注入によりＳｉ基板１と反対の導電型の不純物拡散層
５を形成する（同図（ｄ））。次に溝４を含むＳｉ基板
１上に絶縁酸化膜２を熱酸化で形成した後、絶縁酸化膜
２上に高融点金属膜６をＣＶＤにて形成する（同図（ｅ
））。次に（同図（ｅ））の状態で高融点金属膜６をエ
ッチバックし、絶縁酸化膜２をドライエツチングにて異
方性エツチングする（同図（ｆ））。次に表面に再度絶
縁酸化膜２をＣＶＤなどにより形成しく同図（ｇ））、
最後に絶縁酸化膜２にコンタクト穴を形成して高融点金
属膜６とアルミニウムなどの配線７との電気的コンタク
トをとり、外部から電位を印加する絶縁分離構造が形成
される（同図（ｈ））。
［発明の効果コ
以上、説明したようにこの発明によれば、シリコン基板
内の溝に高融点金属による電極を形成し、この電極に外
部から電位を印加するようにしたので、ＰＮ接合の空乏
層で絶縁分離が行われ、分離幅を狭くでき、電気的絶縁
効果が高められるという極めて優れた効果が得られる。
内の溝に高融点金属による電極を形成し、この電極に外
部から電位を印加するようにしたので、ＰＮ接合の空乏
層で絶縁分離が行われ、分離幅を狭くでき、電気的絶縁
効果が高められるという極めて優れた効果が得られる。
第１図（ａ）〜（ｈ）はこの発明の一実施例による半導
体装置の構成をその製造方法を用いて説明する工程の断
面図、第２図（ａ）〜（ｅ）は従来の半導体装置の製造
方法を説明する工程の断面図である。 １・・・・Ｓｉ基板、２・・・・絶縁酸化膜、３・・・
・レジスト、４・・・・溝、５・・・・不純物拡散層、
６・・・・高融点金属膜、７・・・・配線。
体装置の構成をその製造方法を用いて説明する工程の断
面図、第２図（ａ）〜（ｅ）は従来の半導体装置の製造
方法を説明する工程の断面図である。 １・・・・Ｓｉ基板、２・・・・絶縁酸化膜、３・・・
・レジスト、４・・・・溝、５・・・・不純物拡散層、
６・・・・高融点金属膜、７・・・・配線。
Claims (1)
- シリコン基板の表面に形成された溝と、前記溝の内壁
部に埋め込まれた不純物拡散層と、前記不純物拡散層の
表面に形成された絶縁酸化膜と、前記絶縁酸化膜の表面
に形成された高融点金属電極と、前記高融点金属電極に
接続されかつ外部から電位を印加する配線とを有する絶
縁分離構造を備えたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20625590A JPH0491453A (ja) | 1990-08-01 | 1990-08-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20625590A JPH0491453A (ja) | 1990-08-01 | 1990-08-01 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0491453A true JPH0491453A (ja) | 1992-03-24 |
Family
ID=16520306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20625590A Pending JPH0491453A (ja) | 1990-08-01 | 1990-08-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0491453A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008016863A (ja) * | 2007-08-31 | 2008-01-24 | Denso Corp | 縦型ホール素子 |
-
1990
- 1990-08-01 JP JP20625590A patent/JPH0491453A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008016863A (ja) * | 2007-08-31 | 2008-01-24 | Denso Corp | 縦型ホール素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58202545A (ja) | 半導体装置の製造方法 | |
| US5843835A (en) | Damage free gate dielectric process during gate electrode plasma etching | |
| JPH0697297A (ja) | コンタクトを有する半導体素子及びその製造方法 | |
| JP2762473B2 (ja) | 半導体装置の製造方法 | |
| JPS59232437A (ja) | 半導体装置の製造方法 | |
| JPH0491453A (ja) | 半導体装置 | |
| JPH03263330A (ja) | 半導体装置 | |
| JPH0313745B2 (ja) | ||
| KR100335130B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| JP2006100694A (ja) | メサ型半導体装置およびその製造方法 | |
| JPH01140667A (ja) | 半導体装置 | |
| JPH0462178B2 (ja) | ||
| JPS63257244A (ja) | 半導体装置およびその製造方法 | |
| JPH01241163A (ja) | 半導体装置とその製造方法 | |
| JPH0414497B2 (ja) | ||
| JPS61124149A (ja) | 半導体装置およびその製造方法 | |
| JPS6113383B2 (ja) | ||
| JPS63196058A (ja) | 半導体装置の製造方法 | |
| JPH02119239A (ja) | 半導体装置の製造方法 | |
| JPS62181451A (ja) | フイ−ルド絶縁膜の形成方法 | |
| JPH03175652A (ja) | 半導体装置の製造方法 | |
| JPS6271267A (ja) | 半導体装置の製造方法 | |
| JPS59124143A (ja) | 半導体集積回路の製造方法 | |
| JPH04348516A (ja) | コンタクトホールの形成方法 | |
| JPH09266202A (ja) | 半導体装置及びその製造方法 |