JPH09266202A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH09266202A JPH09266202A JP7267096A JP7267096A JPH09266202A JP H09266202 A JPH09266202 A JP H09266202A JP 7267096 A JP7267096 A JP 7267096A JP 7267096 A JP7267096 A JP 7267096A JP H09266202 A JPH09266202 A JP H09266202A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- element isolation
- isolation region
- oxide film
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 放熱性の良い半導体装置及びその製造方法を
提供する。 【解決手段】 ＳＯＩ基板１上にシリコン酸化膜及び窒
化シリコン膜を形成した後、窒化シリコン膜の所望の位
置に開口部を形成する。次に、窒化シリコン膜をマスク
としてＬＯＣＯＳ酸化を行うことによりシリコン酸化膜
を形成し、窒化シリコン膜上に形成されたシリコン酸化
膜及び窒化シリコン膜をエッチングにより除去すること
により、素子分離領域３を形成する。続いて、シリコン
酸化膜に開口部を形成して、不純物をイオン注入及び拡
散して不純物拡散層５を形成し、シリコン酸化膜を除去
する。そして、再びシリコン酸化膜２を形成後、電極を
とるための開口部４を形成する際に、同時に素子分離領
域３上にフォトリソグラフィ工程及びエッチング工程を
用いて複数の溝部７を形成し、配線電極６により配線を
行う際に、同時に溝部７が形成された素子分離領域３上
に配線を行う。
提供する。 【解決手段】 ＳＯＩ基板１上にシリコン酸化膜及び窒
化シリコン膜を形成した後、窒化シリコン膜の所望の位
置に開口部を形成する。次に、窒化シリコン膜をマスク
としてＬＯＣＯＳ酸化を行うことによりシリコン酸化膜
を形成し、窒化シリコン膜上に形成されたシリコン酸化
膜及び窒化シリコン膜をエッチングにより除去すること
により、素子分離領域３を形成する。続いて、シリコン
酸化膜に開口部を形成して、不純物をイオン注入及び拡
散して不純物拡散層５を形成し、シリコン酸化膜を除去
する。そして、再びシリコン酸化膜２を形成後、電極を
とるための開口部４を形成する際に、同時に素子分離領
域３上にフォトリソグラフィ工程及びエッチング工程を
用いて複数の溝部７を形成し、配線電極６により配線を
行う際に、同時に溝部７が形成された素子分離領域３上
に配線を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、ＳＯＩ基板に作製
された半導体素子及び素子分離領域の放熱性を高めた半
導体装置及びその製造方法に関するものである。
された半導体素子及び素子分離領域の放熱性を高めた半
導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】図３は、従来例に係るＳＯＩ基板１の素
子分離状態を示す略断面図である。ＳＯＩ（Silicon o
n Insulator）基板１は、支持体シリコン基板１ａと、
支持体シリコン基板１ａ上に形成されたシリコン酸化膜
等の絶縁膜１ｂと、絶縁膜１ｂ上に形成された半導体素
子領域となる活性シリコン層１ｃとが一体的に構成され
ている。
子分離状態を示す略断面図である。ＳＯＩ（Silicon o
n Insulator）基板１は、支持体シリコン基板１ａと、
支持体シリコン基板１ａ上に形成されたシリコン酸化膜
等の絶縁膜１ｂと、絶縁膜１ｂ上に形成された半導体素
子領域となる活性シリコン層１ｃとが一体的に構成され
ている。
【０００３】なお、ＳＯＩ基板１の形成方法としては、
絶縁層上に気相，液相，固相の各相で単結晶シリコンを
成長させるＳＯＩ成長法や、基板を張り合わせる張り合
わせＳＯＩ法や、単結晶シリコン基板中に酸素をイオン
注入して内部に絶縁層を形成するＳＩＭＯＸ（Silicon
Implanted Oxidation）法や、陽極酸化によってシリ
コンを部分的に多孔質化して酸化することにより形成す
る方法等がある。
絶縁層上に気相，液相，固相の各相で単結晶シリコンを
成長させるＳＯＩ成長法や、基板を張り合わせる張り合
わせＳＯＩ法や、単結晶シリコン基板中に酸素をイオン
注入して内部に絶縁層を形成するＳＩＭＯＸ（Silicon
Implanted Oxidation）法や、陽極酸化によってシリ
コンを部分的に多孔質化して酸化することにより形成す
る方法等がある。
【０００４】先ず、ＳＯＩ基板１上に熱酸化により緩衝
用のシリコン酸化膜を形成した後、原料ガスとしてモノ
シラン（ＳｉＨ4）及びアンモニア（ＮＨ3）を用いた減
圧ＣＶＤ法等により窒化シリコン膜（図示せず）を形成
し、所望の位置に開口部（図示せず）を形成して、ＬＯ
ＣＯＳ（Local Oxidation of Silicon）酸化を行う
ことによりシリコン酸化膜を形成する。
用のシリコン酸化膜を形成した後、原料ガスとしてモノ
シラン（ＳｉＨ4）及びアンモニア（ＮＨ3）を用いた減
圧ＣＶＤ法等により窒化シリコン膜（図示せず）を形成
し、所望の位置に開口部（図示せず）を形成して、ＬＯ
ＣＯＳ（Local Oxidation of Silicon）酸化を行う
ことによりシリコン酸化膜を形成する。
【０００５】続いて、窒化シリコン膜上に形成されたシ
リコン酸化膜を、フッ酸（ＨＦ）等のエッチャントを用
いてウェットエッチングにより除去し、次に、窒化シリ
コン膜を熱リン酸等のエッチャントを用いてエッチング
を行うことにより除去して、シリコン酸化膜から成る素
子分離領域３を形成する。
リコン酸化膜を、フッ酸（ＨＦ）等のエッチャントを用
いてウェットエッチングにより除去し、次に、窒化シリ
コン膜を熱リン酸等のエッチャントを用いてエッチング
を行うことにより除去して、シリコン酸化膜から成る素
子分離領域３を形成する。
【０００６】次に、緩衝用のシリコン酸化膜上にフォト
レジストを塗布後、露光，現像を行うことにより所定形
状にパターニングし、フォトレジストをマスクとして緩
衝用のシリコン酸化膜のエッチングを行うことにより所
望の位置に開口部を形成し、フォトレジストをプラズマ
アッシング等により除去する。そして、開口部から活性
シリコン層１ｃに、ボロン（Ｂ）やリン（Ｐ）等の不純
物をイオン注入及び拡散を行うことにより不純物拡散層
５を形成して半導体素子を構成する。
レジストを塗布後、露光，現像を行うことにより所定形
状にパターニングし、フォトレジストをマスクとして緩
衝用のシリコン酸化膜のエッチングを行うことにより所
望の位置に開口部を形成し、フォトレジストをプラズマ
アッシング等により除去する。そして、開口部から活性
シリコン層１ｃに、ボロン（Ｂ）やリン（Ｐ）等の不純
物をイオン注入及び拡散を行うことにより不純物拡散層
５を形成して半導体素子を構成する。
【０００７】最後に、緩衝用のシリコン酸化膜を、フッ
酸（ＨＦ）等のエッチャントを用いてウェットエッチン
グにより除去し、熱酸化等により再びシリコン酸化膜２
を形成した後、シリコン酸化膜２に電極をとるための開
口部４を形成し、半導体素子間は開口部４を介して配線
電極６により配線され、配線電極６は素子分離領域３上
を覆うように配線される。
酸（ＨＦ）等のエッチャントを用いてウェットエッチン
グにより除去し、熱酸化等により再びシリコン酸化膜２
を形成した後、シリコン酸化膜２に電極をとるための開
口部４を形成し、半導体素子間は開口部４を介して配線
電極６により配線され、配線電極６は素子分離領域３上
を覆うように配線される。
【０００８】
【発明が解決しようとする課題】ところが、ＳＯＩ基板
１を用いた半導体素子では、半導体素子の底面側はシリ
コン酸化膜等の絶縁膜１ｂで囲まれ、周囲はシリコン酸
化膜から成る素子分離領域３で囲まれており、熱抵抗が
大きくなって温度上昇が大きくなり、半導体素子動作面
で問題を引き起こす恐れがある。
１を用いた半導体素子では、半導体素子の底面側はシリ
コン酸化膜等の絶縁膜１ｂで囲まれ、周囲はシリコン酸
化膜から成る素子分離領域３で囲まれており、熱抵抗が
大きくなって温度上昇が大きくなり、半導体素子動作面
で問題を引き起こす恐れがある。
【０００９】本発明は、上記の点に鑑みて成されたもの
であり、その目的とするところは、放熱性の良い半導体
装置及びその製造方法を提供することにある。
であり、その目的とするところは、放熱性の良い半導体
装置及びその製造方法を提供することにある。
【００１０】
【課題を解決するための手段】請求項１記載の発明は、
支持体シリコン基板と該支持体シリコン基板上に形成さ
れた絶縁膜と該絶縁膜上に形成された活性シリコン層と
が一体的に構成されたＳＯＩ基板と、前記活性シリコン
層に前記絶縁膜に到達するように形成された素子分離領
域と、前記素子分離領域上に溝部を形成し、該溝部が形
成された素子分離領域上に配置された金属または高熱電
導率を持つ材料とを有して成ることを特徴とするもので
ある。
支持体シリコン基板と該支持体シリコン基板上に形成さ
れた絶縁膜と該絶縁膜上に形成された活性シリコン層と
が一体的に構成されたＳＯＩ基板と、前記活性シリコン
層に前記絶縁膜に到達するように形成された素子分離領
域と、前記素子分離領域上に溝部を形成し、該溝部が形
成された素子分離領域上に配置された金属または高熱電
導率を持つ材料とを有して成ることを特徴とするもので
ある。
【００１１】請求項２記載の発明は、支持体シリコン基
板と該支持体シリコン基板上に形成された絶縁膜と該絶
縁膜上に形成された活性シリコン層とが一体的に構成さ
れたＳＯＩ基板上に緩衝用のシリコン酸化膜を形成し、
該シリコン酸化膜上に窒化シリコン膜を形成して所望の
位置に開口部を形成した後、前記窒化シリコン膜をマス
クとして選択的に酸化を行うことにより素子分離領域を
形成し、該素子分離領域上に溝部を形成し、該溝部が形
成された素子分離領域上に金属または高熱電導率を持つ
材料を形成したことを特徴とするものである。
板と該支持体シリコン基板上に形成された絶縁膜と該絶
縁膜上に形成された活性シリコン層とが一体的に構成さ
れたＳＯＩ基板上に緩衝用のシリコン酸化膜を形成し、
該シリコン酸化膜上に窒化シリコン膜を形成して所望の
位置に開口部を形成した後、前記窒化シリコン膜をマス
クとして選択的に酸化を行うことにより素子分離領域を
形成し、該素子分離領域上に溝部を形成し、該溝部が形
成された素子分離領域上に金属または高熱電導率を持つ
材料を形成したことを特徴とするものである。
【００１２】
【発明の実施の形態】以下、本発明の一実施形態につい
て図面に基づき説明する。なお、ＳＯＩ基板１の素子分
離領域３を形成して、不純物拡散層５を形成するまでの
工程は、従来例に示した工程と同じであるので、ここで
は説明を省略する。図１は、本発明の一実施形態に係る
ＳＯＩ基板１の放熱性を高めるための製造工程を示す略
断面工程図である。本実施形態においては、電極をとる
ための開口部４を形成する際に、同時に素子分離領域３
上にフォトリソグラフィ工程及びエッチング工程を用い
て複数の溝部７を形成する（図１（ｂ））。
て図面に基づき説明する。なお、ＳＯＩ基板１の素子分
離領域３を形成して、不純物拡散層５を形成するまでの
工程は、従来例に示した工程と同じであるので、ここで
は説明を省略する。図１は、本発明の一実施形態に係る
ＳＯＩ基板１の放熱性を高めるための製造工程を示す略
断面工程図である。本実施形態においては、電極をとる
ための開口部４を形成する際に、同時に素子分離領域３
上にフォトリソグラフィ工程及びエッチング工程を用い
て複数の溝部７を形成する（図１（ｂ））。
【００１３】続いて、半導体素子間を開口部４を介して
配線電極６により配線する。この配線電極６の配線を行
う際に、溝部７が形成された素子分離領域３上にも同時
に配線電極６の配線を行う。なお、配線電極６の形成方
法の一例としては、ターゲットにアルミニウムを用いて
スパッタリングを行うことによりアルミニウム層を形成
し、フォトリソグラフィ工程及びエッチング工程を用い
て所定形状にパターニングすることにより形成される
（図１（ｃ））。ここで、配線電極６の材料としては、
金属や高熱電導率を持つ材料が用いられる。
配線電極６により配線する。この配線電極６の配線を行
う際に、溝部７が形成された素子分離領域３上にも同時
に配線電極６の配線を行う。なお、配線電極６の形成方
法の一例としては、ターゲットにアルミニウムを用いて
スパッタリングを行うことによりアルミニウム層を形成
し、フォトリソグラフィ工程及びエッチング工程を用い
て所定形状にパターニングすることにより形成される
（図１（ｃ））。ここで、配線電極６の材料としては、
金属や高熱電導率を持つ材料が用いられる。
【００１４】従って、本実施形態においては、溝部７が
形成された素子分離領域３上が、金属や高熱電導率を持
つ材料で覆われているため、放熱性が良好になり、ま
た、半導体素子発熱時のヒートシンクの効果を奏する。
また、電極をとるための開口部４を形成する際に、同時
に素子分離領域３上に溝部７が形成されるようにしたの
で、工程の増加無しに放熱性の優れた半導体装置を製造
することができる。
形成された素子分離領域３上が、金属や高熱電導率を持
つ材料で覆われているため、放熱性が良好になり、ま
た、半導体素子発熱時のヒートシンクの効果を奏する。
また、電極をとるための開口部４を形成する際に、同時
に素子分離領域３上に溝部７が形成されるようにしたの
で、工程の増加無しに放熱性の優れた半導体装置を製造
することができる。
【００１５】なお、本実施形態においては、半導体素子
間の配線を行う配線電極６が、溝部７が形成された素子
分離領域３上を通る場合について説明したが、これに限
定される必要はなく、図２に示すように、溝部７が形成
された素子分離領域３上に金属や高熱電導率を持つ材料
が形成されていればよい。
間の配線を行う配線電極６が、溝部７が形成された素子
分離領域３上を通る場合について説明したが、これに限
定される必要はなく、図２に示すように、溝部７が形成
された素子分離領域３上に金属や高熱電導率を持つ材料
が形成されていればよい。
【００１６】また、本実施形態においては、ＳＯＩ基板
１の活性シリコン層１ｃの膜厚が薄い場合について説明
したが、これに限定される必要はなく、例えば、活性シ
リコン層１ｃの膜厚が厚い場合に、活性シリコン層１ｃ
にＶ溝形状の素子分離領域３を形成し、素子分離領域３
に溝部７を形成して溝部７が形成された素子分離領域３
上を金属や高熱伝導率を持つ材料で覆うことにより同様
の効果が得られる。
１の活性シリコン層１ｃの膜厚が薄い場合について説明
したが、これに限定される必要はなく、例えば、活性シ
リコン層１ｃの膜厚が厚い場合に、活性シリコン層１ｃ
にＶ溝形状の素子分離領域３を形成し、素子分離領域３
に溝部７を形成して溝部７が形成された素子分離領域３
上を金属や高熱伝導率を持つ材料で覆うことにより同様
の効果が得られる。
【００１７】
【発明の効果】請求項１または請求項２記載の発明は、
支持体シリコン基板と支持体シリコン基板上に形成され
た絶縁膜と絶縁膜上に形成された活性シリコン層とが一
体的に構成されたＳＯＩ基板と、活性シリコン層に絶縁
膜に到達するように形成された素子分離領域と、素子分
離領域上に溝部を形成し、溝部が形成された素子分離領
域上に配置された金属または高熱電導率を持つ材料とを
有して成るので、放熱性の良い半導体装置及びその製造
方法を提供することができた。
支持体シリコン基板と支持体シリコン基板上に形成され
た絶縁膜と絶縁膜上に形成された活性シリコン層とが一
体的に構成されたＳＯＩ基板と、活性シリコン層に絶縁
膜に到達するように形成された素子分離領域と、素子分
離領域上に溝部を形成し、溝部が形成された素子分離領
域上に配置された金属または高熱電導率を持つ材料とを
有して成るので、放熱性の良い半導体装置及びその製造
方法を提供することができた。
【図１】本発明の一実施形態に係るＳＯＩ基板の放熱性
を高めるための製造工程を示す略断面工程図である。
を高めるための製造工程を示す略断面工程図である。
【図２】本発明の他の実施形態に係るＳＯＩ基板の放熱
性を高めた状態を示す略断面図である。
性を高めた状態を示す略断面図である。
【図３】従来例に係るＳＯＩ基板１の素子分離状態を示
す略断面図である。
す略断面図である。
１ ＳＯＩ基板 １ａ 支持体シリコン基板 １ｂ 絶縁膜 １ｃ 活性シリコン基板 ２ シリコン酸化膜 ３ 素子分離領域 ４ 開口部 ５ 不純物拡散層 ６ 配線電極 ７ 溝部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 前田 光英 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 鈴木 裕二 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 白井 良史 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 岸田 貴司 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 高野 仁路 大阪府門真市大字門真1048番地松下電工株 式会社内
Claims (2)
- 【請求項１】 支持体シリコン基板と該支持体シリコン
基板上に形成された絶縁膜と該絶縁膜上に形成された活
性シリコン層とが一体的に構成されたＳＯＩ基板と、前
記活性シリコン層に前記絶縁膜に到達するように形成さ
れた素子分離領域と、前記素子分離領域上に溝部を形成
し、該溝部が形成された素子分離領域上に配置された金
属または高熱電導率を持つ材料とを有して成ることを特
徴とする半導体装置。 - 【請求項２】 支持体シリコン基板と該支持体シリコン
基板上に形成された絶縁膜と該絶縁膜上に形成された活
性シリコン層とが一体的に構成されたＳＯＩ基板上に緩
衝用のシリコン酸化膜を形成し、該シリコン酸化膜上に
窒化シリコン膜を形成して所望の位置に開口部を形成し
た後、前記窒化シリコン膜をマスクとして選択的に酸化
を行うことにより素子分離領域を形成し、該素子分離領
域上に溝部を形成し、該溝部が形成された素子分離領域
上に金属または高熱電導率を持つ材料を形成したことを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7267096A JPH09266202A (ja) | 1996-03-27 | 1996-03-27 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7267096A JPH09266202A (ja) | 1996-03-27 | 1996-03-27 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09266202A true JPH09266202A (ja) | 1997-10-07 |
Family
ID=13496036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7267096A Pending JPH09266202A (ja) | 1996-03-27 | 1996-03-27 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09266202A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6548879B2 (en) | 1999-11-01 | 2003-04-15 | Hiroyoshi Komobuchi | Semiconductor device having heat detecting element and insulating cavity and method of manufacturing the same |
-
1996
- 1996-03-27 JP JP7267096A patent/JPH09266202A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6548879B2 (en) | 1999-11-01 | 2003-04-15 | Hiroyoshi Komobuchi | Semiconductor device having heat detecting element and insulating cavity and method of manufacturing the same |
| US6617659B2 (en) | 1999-11-01 | 2003-09-09 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having heat detecting element and insulating cavity and method of manufacturing thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0864674A (ja) | 半導体素子の絶縁方法 | |
| JPH09266202A (ja) | 半導体装置及びその製造方法 | |
| JPH09266317A (ja) | 半導体装置 | |
| JPH0122731B2 (ja) | ||
| JPH0846044A (ja) | 半導体装置の製造方法 | |
| JPH1032264A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH08236475A (ja) | コンタクト窓の形成方法 | |
| JPH0462178B2 (ja) | ||
| JP2003046085A (ja) | 半導体装置及びその製造方法 | |
| JP2874070B2 (ja) | 半導体装置の製造方法 | |
| JPS5951745B2 (ja) | 半導体装置の製造方法 | |
| JPH0491453A (ja) | 半導体装置 | |
| JPS62142335A (ja) | 半導体装置の製造方法 | |
| JPH01238058A (ja) | 高速バイポーラトランジスタの製造方法 | |
| JPH05175220A (ja) | 半導体装置，およびその製造方法 | |
| JPH0748494B2 (ja) | 半導体装置の製造方法 | |
| JPS5885529A (ja) | 半導体装置の製造方法 | |
| JPH0337740B2 (ja) | ||
| JPH09213909A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH0494567A (ja) | 半導体装置の製造方法 | |
| JPS61268027A (ja) | 半導体装置の製造方法 | |
| JP2004146647A (ja) | 半導体装置及びその製造方法 | |
| JPH0358414A (ja) | 半導体装置の製造方法 | |
| JPH10107010A (ja) | 半導体装置のドライエッチング装置及びそのドライエッチング方法 | |
| JPH1197356A (ja) | 半導体装置の製造方法 |