JPH1197356A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH1197356A JPH1197356A JP25740297A JP25740297A JPH1197356A JP H1197356 A JPH1197356 A JP H1197356A JP 25740297 A JP25740297 A JP 25740297A JP 25740297 A JP25740297 A JP 25740297A JP H1197356 A JPH1197356 A JP H1197356A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity type
- substrate
- epitaxial
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 オートドーピングによる反転層の形成を抑制
することのできる半導体装置の製造方法を提供する。 【解決手段】 誘導加熱型のエピタキシャル成長装置の
サセプタＳ上に、ｐ＋型埋込犠牲層を有するシリコン基
板１と、ｎ型不純物を高濃度に含んだシリコン基板２と
を配置し、回転軸３を軸としてサセプタＳを回転させな
がら、シリコン基板１上にエピタキシャル層を形成す
る。
することのできる半導体装置の製造方法を提供する。 【解決手段】 誘導加熱型のエピタキシャル成長装置の
サセプタＳ上に、ｐ＋型埋込犠牲層を有するシリコン基
板１と、ｎ型不純物を高濃度に含んだシリコン基板２と
を配置し、回転軸３を軸としてサセプタＳを回転させな
がら、シリコン基板１上にエピタキシャル層を形成す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、高濃度埋込犠牲層
を有する半導体装置の製造方法に関するものである。
を有する半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】図３は、従来例に係るｐ＋型埋込犠牲層
５を有する半導体装置の製造工程を示す略断面図であ
る。先ず、ｎ型のシリコン基板１上に熱酸化等によりフ
ィールド酸化膜４を形成し、所定形状にパターニングさ
れたフォトレジスト（図示せず）をマスクとしてフィー
ルド酸化膜４のエッチングを行うことにより開口部４ａ
を形成し、プラズマアッシング等によりフォトレジスト
を除去する（図３（ａ））。
５を有する半導体装置の製造工程を示す略断面図であ
る。先ず、ｎ型のシリコン基板１上に熱酸化等によりフ
ィールド酸化膜４を形成し、所定形状にパターニングさ
れたフォトレジスト（図示せず）をマスクとしてフィー
ルド酸化膜４のエッチングを行うことにより開口部４ａ
を形成し、プラズマアッシング等によりフォトレジスト
を除去する（図３（ａ））。
【０００３】続いて、開口部４ａが形成されたフィール
ド酸化膜２をマスクとして、ボロン（Ｂ）等のｐ型不純
物をデポジション及び熱拡散を行うことによりｐ＋型埋
込犠牲層５を形成し、フィールド酸化膜４をエッチング
により完全に除去する（図３（ｂ））。
ド酸化膜２をマスクとして、ボロン（Ｂ）等のｐ型不純
物をデポジション及び熱拡散を行うことによりｐ＋型埋
込犠牲層５を形成し、フィールド酸化膜４をエッチング
により完全に除去する（図３（ｂ））。
【０００４】最後に、シリコン基板１のｐ＋型埋込犠牲
層５形成面側にエピタキシャル層６を形成する（図３
（ｃ））。
層５形成面側にエピタキシャル層６を形成する（図３
（ｃ））。
【０００５】ここで、誘導加熱型のエピタキシャル成長
装置の場合には、図４に示すように、ｐ＋型埋込犠牲層
５を有する半導体基板１をエピタキシャル成長装置のサ
セプタＳ上に配置し、サセプタＳを回転軸３を軸として
回転させながらエピタキシャル層６を成長させるのが一
般的である。
装置の場合には、図４に示すように、ｐ＋型埋込犠牲層
５を有する半導体基板１をエピタキシャル成長装置のサ
セプタＳ上に配置し、サセプタＳを回転軸３を軸として
回転させながらエピタキシャル層６を成長させるのが一
般的である。
【０００６】
【発明が解決しようとする課題】ところが、上述のよう
な半導体装置の製造方法においては、ｐ＋型埋込犠牲層
５の不純物濃度が非常に高く（1019〜1020ｃｍ-3オーダ
ー）、また、エピタキシャル成長開始当初はｐ＋型埋込
犠牲層５の表面は完全に露出しているので、ｐ＋型埋込
犠牲層５中の不純物がエピタキシャル層６を形成する雰
囲気中に逃げ出して、エピタキシャル層６形成時に同時
に取り込まれる。この現象は一般にオードドーピングと
呼ばれているが、これによって図３（ｃ）に示すよう
に、シリコン基板１との界面付近に、極薄い範囲ではあ
るが本来ｐ型不純物領域が形成されるべき領域以外にも
ｐ型不純物領域である反転層８が形成されてしまい、素
子の特性等に悪影響を与えるという問題があった。
な半導体装置の製造方法においては、ｐ＋型埋込犠牲層
５の不純物濃度が非常に高く（1019〜1020ｃｍ-3オーダ
ー）、また、エピタキシャル成長開始当初はｐ＋型埋込
犠牲層５の表面は完全に露出しているので、ｐ＋型埋込
犠牲層５中の不純物がエピタキシャル層６を形成する雰
囲気中に逃げ出して、エピタキシャル層６形成時に同時
に取り込まれる。この現象は一般にオードドーピングと
呼ばれているが、これによって図３（ｃ）に示すよう
に、シリコン基板１との界面付近に、極薄い範囲ではあ
るが本来ｐ型不純物領域が形成されるべき領域以外にも
ｐ型不純物領域である反転層８が形成されてしまい、素
子の特性等に悪影響を与えるという問題があった。
【０００７】本発明は、上記の点に鑑みて成されたもの
であり、その目的とするところは、オートドーピングに
よる反転層の形成を抑制することのできる半導体装置の
製造方法を提供することにある。
であり、その目的とするところは、オートドーピングに
よる反転層の形成を抑制することのできる半導体装置の
製造方法を提供することにある。
【０００８】
【課題を解決するための手段】請求項１記載の発明は、
第一導電型半導体基板の一主表面に高濃度第二導電型埋
込犠牲層を選択的に形成し、前記第一導電型半導体基板
の一主表面上に第一導電型のエピタキシャル層を形成す
る半導体装置の製造方法において、前記第一導電型半導
体基板上に前記エピタキシャル層を形成する際に、該エ
ピタキシャル層を形成するためのエピタキシャル成長装
置のサセプタ上に、一主表面に前記高濃度第二導電型埋
込犠牲層を有する半導体基板と、第一導電型不純物を高
濃度に含んだ半導体基板とを配置して、エピタキシャル
成長を行うようにしたことを特徴とするものである。
第一導電型半導体基板の一主表面に高濃度第二導電型埋
込犠牲層を選択的に形成し、前記第一導電型半導体基板
の一主表面上に第一導電型のエピタキシャル層を形成す
る半導体装置の製造方法において、前記第一導電型半導
体基板上に前記エピタキシャル層を形成する際に、該エ
ピタキシャル層を形成するためのエピタキシャル成長装
置のサセプタ上に、一主表面に前記高濃度第二導電型埋
込犠牲層を有する半導体基板と、第一導電型不純物を高
濃度に含んだ半導体基板とを配置して、エピタキシャル
成長を行うようにしたことを特徴とするものである。
【０００９】
【発明の実施の形態】以下、本発明の一実施形態につい
て図面に基づき説明する。図１は、本発明の一実施形態
に係る誘導加熱型のエピタキシャル成長装置を用いた半
導体装置の製造方法を示す略平面図であり、図２は、本
実施形態に係るｐ＋型埋込犠牲層５を有する半導体装置
の製造工程を示す略断面図である。先ず、半導体基板と
してのｎ型のシリコン基板１上に熱酸化等によりフィー
ルド酸化膜４を形成し、所定形状にパターニングされた
フォトレジスト（図示せず）をマスクとしてフィールド
酸化膜２のエッチングを行うことにより開口部４ａを形
成し、プラズマアッシング等によりフォトレジストを除
去する（図２（ａ））。
て図面に基づき説明する。図１は、本発明の一実施形態
に係る誘導加熱型のエピタキシャル成長装置を用いた半
導体装置の製造方法を示す略平面図であり、図２は、本
実施形態に係るｐ＋型埋込犠牲層５を有する半導体装置
の製造工程を示す略断面図である。先ず、半導体基板と
してのｎ型のシリコン基板１上に熱酸化等によりフィー
ルド酸化膜４を形成し、所定形状にパターニングされた
フォトレジスト（図示せず）をマスクとしてフィールド
酸化膜２のエッチングを行うことにより開口部４ａを形
成し、プラズマアッシング等によりフォトレジストを除
去する（図２（ａ））。
【００１０】続いて、開口部４ａが形成されたフィール
ド酸化膜４をマスクとして、ボロン（Ｂ）等のｐ型不純
物をデポジション及び熱拡散を行うことによりｐ＋型埋
込犠牲層５を形成し、フィールド酸化膜４をエッチング
により完全に除去する（図２（ｂ））。
ド酸化膜４をマスクとして、ボロン（Ｂ）等のｐ型不純
物をデポジション及び熱拡散を行うことによりｐ＋型埋
込犠牲層５を形成し、フィールド酸化膜４をエッチング
により完全に除去する（図２（ｂ））。
【００１１】最後に、シリコン基板１のｐ＋型埋込犠牲
層５形成面側にエピタキシャル層６を形成する（図３
（ｃ））。この時、エピタキシャル層６側には、シリコ
ン基板１との界面を通して不純物が拡散し、ｐ＋型埋込
犠牲層７が形成される。
層５形成面側にエピタキシャル層６を形成する（図３
（ｃ））。この時、エピタキシャル層６側には、シリコ
ン基板１との界面を通して不純物が拡散し、ｐ＋型埋込
犠牲層７が形成される。
【００１２】ここで、本実施形態においては、エピタキ
シャル層６形成の際に、図１に示すように、誘導加熱型
のエピタキシャル成長装置のサセプタＳ上に、ｐ＋型埋
込犠牲層５を有するシリコン基板１の他に、リン（Ｐ）
等のｎ型不純物を高濃度に含んだシリコン基板２を配置
し、サセプタＳを回転軸３を軸として回転させながらシ
リコン基板１上にエピタキシャル層６を形成する。
シャル層６形成の際に、図１に示すように、誘導加熱型
のエピタキシャル成長装置のサセプタＳ上に、ｐ＋型埋
込犠牲層５を有するシリコン基板１の他に、リン（Ｐ）
等のｎ型不純物を高濃度に含んだシリコン基板２を配置
し、サセプタＳを回転軸３を軸として回転させながらシ
リコン基板１上にエピタキシャル層６を形成する。
【００１３】従って、本実施形態においては、エピタキ
シャル成長を行う際に、シリコン基板１からはｐ型不純
物が雰囲気中に逃げ出し、シリコン基板２からはｎ型不
純物が雰囲気中に逃げ出すので、シリコン基板１，２の
枚数やドープされている不純物濃度を調整することによ
り、雰囲気中に逃げ出した不純物がエピタキシャル層４
に取り込まれた場合でも、双方の導電型で相殺しあうこ
とになり、反転層の形成を抑制することができる。
シャル成長を行う際に、シリコン基板１からはｐ型不純
物が雰囲気中に逃げ出し、シリコン基板２からはｎ型不
純物が雰囲気中に逃げ出すので、シリコン基板１，２の
枚数やドープされている不純物濃度を調整することによ
り、雰囲気中に逃げ出した不純物がエピタキシャル層４
に取り込まれた場合でも、双方の導電型で相殺しあうこ
とになり、反転層の形成を抑制することができる。
【００１４】なお、配置するシリコン基板２について
は、ｐ＋型埋込犠牲層５を有するシリコン基板１のｐ＋
型埋込犠牲層５の露出している面積や、シリコン基板１
表面におけるｐ＋型埋込犠牲層５の不純物濃度や、シリ
コン基板２の表面濃度によって設定する。
は、ｐ＋型埋込犠牲層５を有するシリコン基板１のｐ＋
型埋込犠牲層５の露出している面積や、シリコン基板１
表面におけるｐ＋型埋込犠牲層５の不純物濃度や、シリ
コン基板２の表面濃度によって設定する。
【００１５】また、本実施形態においては、シリコン基
板１の導電型としてｎ型、ｐ＋型埋込犠牲層５の導電型
としてｐ型、シリコン基板２の導電型としてｎ型の場合
について説明したが、逆の導電型の場合にも適用でき
る。
板１の導電型としてｎ型、ｐ＋型埋込犠牲層５の導電型
としてｐ型、シリコン基板２の導電型としてｎ型の場合
について説明したが、逆の導電型の場合にも適用でき
る。
【００１６】
【発明の効果】請求項１記載の発明は、第一導電型半導
体基板の一主表面に高濃度第二導電型埋込犠牲層を選択
的に形成し、第一導電型半導体基板の一主表面上に第一
導電型のエピタキシャル層を形成する半導体装置の製造
方法において、第一導電型半導体基板上にエピタキシャ
ル層を形成する際に、エピタキシャル層を形成するため
のエピタキシャル成長装置のサセプタ上に、一主表面に
高濃度第二導電型埋込犠牲層を有する半導体基板と、第
一導電型不純物を高濃度に含んだ半導体基板とを配置し
て、エピタキシャル成長を行うようにしたので、エピタ
キシャル成長を行う際に、高濃度第二導電型埋込犠牲層
を有する半導体基板からは第二導電型不純物が雰囲気中
に逃げ出し、第一導電型不純物を高濃度に含んだ半導体
基板からは第一導電型不純物が雰囲気中に逃げ出すこと
になり、雰囲気中に逃げ出した不純物がエピタキシャル
層に取り込まれた場合でも、双方の導電型で相殺しあう
ことになり、反転層の形成を抑制することができ、オー
トドーピングによる反転層の形成を抑制することのでき
る半導体装置の製造方法を提供することができた。
体基板の一主表面に高濃度第二導電型埋込犠牲層を選択
的に形成し、第一導電型半導体基板の一主表面上に第一
導電型のエピタキシャル層を形成する半導体装置の製造
方法において、第一導電型半導体基板上にエピタキシャ
ル層を形成する際に、エピタキシャル層を形成するため
のエピタキシャル成長装置のサセプタ上に、一主表面に
高濃度第二導電型埋込犠牲層を有する半導体基板と、第
一導電型不純物を高濃度に含んだ半導体基板とを配置し
て、エピタキシャル成長を行うようにしたので、エピタ
キシャル成長を行う際に、高濃度第二導電型埋込犠牲層
を有する半導体基板からは第二導電型不純物が雰囲気中
に逃げ出し、第一導電型不純物を高濃度に含んだ半導体
基板からは第一導電型不純物が雰囲気中に逃げ出すこと
になり、雰囲気中に逃げ出した不純物がエピタキシャル
層に取り込まれた場合でも、双方の導電型で相殺しあう
ことになり、反転層の形成を抑制することができ、オー
トドーピングによる反転層の形成を抑制することのでき
る半導体装置の製造方法を提供することができた。
【図１】本発明の一実施形態に係る誘導加熱型のエピタ
キシャル成長装置を用いた半導体装置の製造方法を示す
略平面図である。
キシャル成長装置を用いた半導体装置の製造方法を示す
略平面図である。
【図２】本実施形態に係るｐ＋型埋込犠牲層を有する半
導体装置の製造工程を示す略断面図である。
導体装置の製造工程を示す略断面図である。
【図３】従来例に係るｐ＋型埋込犠牲層を有する半導体
装置の製造工程を示す略断面図である。
装置の製造工程を示す略断面図である。
【図４】従来例に係る誘導加熱型のエピタキシャル成長
装置を用いた半導体装置の製造方法を示す略平面図であ
る。
装置を用いた半導体装置の製造方法を示す略平面図であ
る。
Ｓ サセプタ １，２ シリコン基板 ３ 回転軸 ４ フィールド酸化膜 ４ａ 開口部 ５ ｐ＋型埋込犠牲層 ６ エピタキシャル層 ７ ｐ＋型埋込犠牲層 ８ 反転層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 奥戸 崇史 大阪府門真市大字門真1048番地松下電工株 式会社内
Claims (1)
- 【請求項１】 第一導電型半導体基板の一主表面に高濃
度第二導電型埋込犠牲層を選択的に形成し、前記第一導
電型半導体基板の一主表面上に第一導電型のエピタキシ
ャル層を形成する半導体装置の製造方法において、前記
第一導電型半導体基板上に前記エピタキシャル層を形成
する際に、該エピタキシャル層を形成するためのエピタ
キシャル成長装置のサセプタ上に、一主表面に前記高濃
度第二導電型埋込犠牲層を有する半導体基板と、第一導
電型不純物を高濃度に含んだ半導体基板とを配置して、
エピタキシャル成長を行うようにしたことを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25740297A JPH1197356A (ja) | 1997-09-24 | 1997-09-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25740297A JPH1197356A (ja) | 1997-09-24 | 1997-09-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1197356A true JPH1197356A (ja) | 1999-04-09 |
Family
ID=17305886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25740297A Pending JPH1197356A (ja) | 1997-09-24 | 1997-09-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1197356A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102412271A (zh) * | 2011-09-15 | 2012-04-11 | 上海晶盟硅材料有限公司 | 外延片衬底、外延片及半导体器件 |
-
1997
- 1997-09-24 JP JP25740297A patent/JPH1197356A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102412271A (zh) * | 2011-09-15 | 2012-04-11 | 上海晶盟硅材料有限公司 | 外延片衬底、外延片及半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06168952A (ja) | 半導体装置およびその製造方法 | |
| JPH08274108A (ja) | 半導体装置及びその製造方法 | |
| JPH06232247A (ja) | 絶縁層上に隔離された半導体層を製造する方法 | |
| JP3923620B2 (ja) | 半導体基板の製造方法 | |
| JPH05226586A (ja) | 相補型ドーピング領域パターンを有する半導体装置及びその製法 | |
| JPH1197356A (ja) | 半導体装置の製造方法 | |
| KR100272144B1 (ko) | 반도체장치의 제조방법 | |
| JP2630204B2 (ja) | 半導体装置の製造方法 | |
| JPH049371B2 (ja) | ||
| JPH0778833A (ja) | バイポーラトランジスタとその製造方法 | |
| JP2594697B2 (ja) | 半導体装置の製造方法 | |
| JP3561624B2 (ja) | 半導体装置の製造方法 | |
| JPS596574A (ja) | 半導体装置の製造方法 | |
| JPS639150A (ja) | 半導体装置の製造方法 | |
| JPH04152530A (ja) | 半導体装置の製造方法 | |
| JPH0462178B2 (ja) | ||
| JPH0745629A (ja) | 半導体装置 | |
| JPH0494567A (ja) | 半導体装置の製造方法 | |
| JPS61268027A (ja) | 半導体装置の製造方法 | |
| JPS6315752B2 (ja) | ||
| JPH0897143A (ja) | Ｓｏｉ型半導体装置の製造方法 | |
| JPS59975B2 (ja) | 半導体装置の製造方法 | |
| JPH04297036A (ja) | 半導体装置の製造方法 | |
| JPH10270457A (ja) | バイポーラトランジスタの製造方法 | |
| JPH06216058A (ja) | 半導体装置の製造方法 |