JPH04297036A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04297036A JPH04297036A JP138891A JP138891A JPH04297036A JP H04297036 A JPH04297036 A JP H04297036A JP 138891 A JP138891 A JP 138891A JP 138891 A JP138891 A JP 138891A JP H04297036 A JPH04297036 A JP H04297036A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- opening
- resist
- emitter
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 36
- 229920005591 polysilicon Polymers 0.000 claims abstract description 36
- 239000012535 impurity Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 abstract description 2
- 239000002184 metal Substances 0.000 abstract description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 238000009832 plasma treatment Methods 0.000 description 5
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910017604 nitric acid Inorganic materials 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にバイポーラタンジスタの埋込ポリシリコンに
よるエミッタ拡散層形成に関するものである。
関し、特にバイポーラタンジスタの埋込ポリシリコンに
よるエミッタ拡散層形成に関するものである。
【０００２】
【従来の技術】半導体装置の電極のコンタクト抵抗を低
減するために、あるいは不純物の拡散源として半導体基
板上の絶縁膜に設けられたコンタクト開口にドープトポ
リシリコン層が形成されている。
減するために、あるいは不純物の拡散源として半導体基
板上の絶縁膜に設けられたコンタクト開口にドープトポ
リシリコン層が形成されている。
【０００３】パターン微細化に伴なって目合わせ余裕を
大きくするため、コンタクト開口にポリシリコンが埋め
込まれるようになってきた。
大きくするため、コンタクト開口にポリシリコンが埋め
込まれるようになってきた。
【０００４】バイポーラトランジスタについて図３（ａ
）〜（ｅ）を参照して説明する。
）〜（ｅ）を参照して説明する。
【０００５】はじめに図３（ａ）に示すように、ベース
２が形成されたシリコン基板１に第１の絶縁膜３および
第２の絶縁膜４を形成したのち、レジスト（図示せず）
をマスクとしてＲＩＥ法で選択エッチングすることによ
り、２つの開口を形成する。
２が形成されたシリコン基板１に第１の絶縁膜３および
第２の絶縁膜４を形成したのち、レジスト（図示せず）
をマスクとしてＲＩＥ法で選択エッチングすることによ
り、２つの開口を形成する。
【０００６】つぎにＣＶＤ法によりエミッタ拡散源とし
て燐（Ｐ）または砒素（Ａｓ）をドープしたポリシリコ
ン５を全面に成長させる。その上にレジスト８を回転塗
布して平坦化する。
て燐（Ｐ）または砒素（Ａｓ）をドープしたポリシリコ
ン５を全面に成長させる。その上にレジスト８を回転塗
布して平坦化する。
【０００７】つぎに図３（ｂ）に示すように、ＲＩＥ法
によりレジスト８およびポリシリコン５をエッチバック
して、開口にエミッタの下層電極となるポリシリコン５
を残す。
によりレジスト８およびポリシリコン５をエッチバック
して、開口にエミッタの下層電極となるポリシリコン５
を残す。
【０００８】つぎにエミッタ予定領域のポリシリコン５
をレジスト６で覆って、弗酸・硝酸系溶液でエッチング
してベース電極予定領域のポリシリコン５を除去する。
をレジスト６で覆って、弗酸・硝酸系溶液でエッチング
してベース電極予定領域のポリシリコン５を除去する。
【０００９】つぎに図３（ｃ）に示すように、酸素プラ
ズマ処理によりレジスト６を除去してから熱処理して、
ポリシリコン５にドープされていた不純物を拡散してエ
ミッタ７を形成する。
ズマ処理によりレジスト６を除去してから熱処理して、
ポリシリコン５にドープされていた不純物を拡散してエ
ミッタ７を形成する。
【００１０】最後に図３（ｅ）に示すように、全面にア
ルミを堆積したのち選択エッチングしてベース電極１０
および上層電極であるエミッタ電極９を形成して、バイ
ポーラトランジスタの素子部が完成する。
ルミを堆積したのち選択エッチングしてベース電極１０
および上層電極であるエミッタ電極９を形成して、バイ
ポーラトランジスタの素子部が完成する。
【００１１】
【発明が解決しようとする課題】従来技術による半導体
装置の製造方法において、エミッタの開口に埋め込まれ
たポリシリコンに含まれている不純物を拡散源としてエ
ミッタ層を形成している。そのため不純物の絶対量が不
足して所望のエミッタ層を形成できないことがある。
装置の製造方法において、エミッタの開口に埋め込まれ
たポリシリコンに含まれている不純物を拡散源としてエ
ミッタ層を形成している。そのため不純物の絶対量が不
足して所望のエミッタ層を形成できないことがある。
【００１２】製造工程チェックのため図３（ｄ）に示す
ような特性チェックパターンを用いて、エミッタポリシ
リコン５ａおよびベースコンタクト１０ａに探針を立て
て、ｈＦＥをモニターしながら熱処理時間をコントロー
ルしている。ところが図３（ｄ）のチェックパターンで
ｈＦＥを７０〜１００に調整しても、図３（ｃ），（ｅ
）の素子ではｈＦＥが１０〜３０に止まって良好な特性
が得られないという欠点があった。
ような特性チェックパターンを用いて、エミッタポリシ
リコン５ａおよびベースコンタクト１０ａに探針を立て
て、ｈＦＥをモニターしながら熱処理時間をコントロー
ルしている。ところが図３（ｄ）のチェックパターンで
ｈＦＥを７０〜１００に調整しても、図３（ｃ），（ｅ
）の素子ではｈＦＥが１０〜３０に止まって良好な特性
が得られないという欠点があった。
【００１３】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板の一主面に複数の開口部を有する
絶縁膜を形成する工程と、１つ以上の前記開口部を囲ん
で不純物がドープされたポリシリコンを形成する工程と
、熱処理により前記ポリシリコンから前記開口部の前記
半導体基板表面に前記不純物を拡散する工程と、全面に
平坦にレジストを形成する工程と、該レジストおよび前
記ポリシリコンをエッチバックして前記開口部の内側の
みに前記ポリシリコンを残す工程とを含むものである。
造方法は、半導体基板の一主面に複数の開口部を有する
絶縁膜を形成する工程と、１つ以上の前記開口部を囲ん
で不純物がドープされたポリシリコンを形成する工程と
、熱処理により前記ポリシリコンから前記開口部の前記
半導体基板表面に前記不純物を拡散する工程と、全面に
平坦にレジストを形成する工程と、該レジストおよび前
記ポリシリコンをエッチバックして前記開口部の内側の
みに前記ポリシリコンを残す工程とを含むものである。
【００１４】
【実施例】本発明の第１の実施例について、図１（ａ）
〜（ｅ）を参照して説明する。
〜（ｅ）を参照して説明する。
【００１５】はじめに図１（ａ）に示すように、ベース
２が形成されたシリコン基板１上に第１の絶縁膜３およ
び第２の絶縁膜４を形成したのち、ＲＩＥ法によりレジ
スト（図示せず）をマスクとして第１および第２の絶縁
膜３，４を選択エッチングして２個の開口を形成し、酸
素プラズマ処理によりレジストを除去する。
２が形成されたシリコン基板１上に第１の絶縁膜３およ
び第２の絶縁膜４を形成したのち、ＲＩＥ法によりレジ
スト（図示せず）をマスクとして第１および第２の絶縁
膜３，４を選択エッチングして２個の開口を形成し、酸
素プラズマ処理によりレジストを除去する。
【００１６】つぎにＣＶＤ法によりエミッタ拡散源とし
て燐（Ｐ）または砒素（Ａｓ）をドープしたポリシリコ
ン５を全面に成長させる。つぎにエミッタ予定領域を覆
うレジスト６を形成する。
て燐（Ｐ）または砒素（Ａｓ）をドープしたポリシリコ
ン５を全面に成長させる。つぎにエミッタ予定領域を覆
うレジスト６を形成する。
【００１７】つぎに図１（ｂ）に示すように、ＲＩＥ法
のドライエッチングまたは弗酸・硝酸系のウェットエッ
チングによりレジスト６をマスクとしてポリシリコン５
を選択エッチングする。
のドライエッチングまたは弗酸・硝酸系のウェットエッ
チングによりレジスト６をマスクとしてポリシリコン５
を選択エッチングする。
【００１８】つぎに図１（ｃ）に示すように、レジスト
６を除去してから熱処理することによりエミッタ７を形
成する。つぎに全面にレジスト８を回転塗布して平坦化
する。
６を除去してから熱処理することによりエミッタ７を形
成する。つぎに全面にレジスト８を回転塗布して平坦化
する。
【００１９】つぎに図１（ｄ）に示すように、Ｃｌ２
／Ｏ２ 系ガスを用いたＲＩＥ法により、レジスト８お
よびポリシリコン５をエッチバックして開口の内側にポ
リシリコン５を残す。
／Ｏ２ 系ガスを用いたＲＩＥ法により、レジスト８お
よびポリシリコン５をエッチバックして開口の内側にポ
リシリコン５を残す。
【００２０】つぎにレジスト（図示せず）をマスクとし
て、ベースコンタクト予定領域のポリシリコン５を選択
エッチングして、エミッタ７領域の下部電極となるポリ
シリコン５のみを残す。
て、ベースコンタクト予定領域のポリシリコン５を選択
エッチングして、エミッタ７領域の下部電極となるポリ
シリコン５のみを残す。
【００２１】最後に図１（ｅ）に示すように、全面にア
ルミを堆積したのち選択エッチングしてベース電極１０
および上層電極であるエミッタ電極９を形成して、バイ
ポーラトランジスタの素子部が完成する。
ルミを堆積したのち選択エッチングしてベース電極１０
および上層電極であるエミッタ電極９を形成して、バイ
ポーラトランジスタの素子部が完成する。
【００２２】つぎに本発明の第２の実施例について、図
２（ａ）〜（ｅ）を参照して説明する。
２（ａ）〜（ｅ）を参照して説明する。
【００２３】はじめに図２（ａ）に示すように、ベース
２が形成されたシリコン基板１上に第１の絶縁膜３およ
び第２の絶縁膜４を形成したのち、ＲＩＥ法によりレジ
スト（図示せず）をマスクとして第２の絶縁膜４を選択
エッチングして２つの開口を形成し、酸素プラズマ処理
によりレジストを除去する。
２が形成されたシリコン基板１上に第１の絶縁膜３およ
び第２の絶縁膜４を形成したのち、ＲＩＥ法によりレジ
スト（図示せず）をマスクとして第２の絶縁膜４を選択
エッチングして２つの開口を形成し、酸素プラズマ処理
によりレジストを除去する。
【００２４】つぎにベースコンタクト領域をレジスト（
図示せず）で覆って、ＲＩＥ法のドライエッチングまた
は弗酸・硝酸系のウェットエッチングによりエミッタ予
定領域の第１の絶縁膜３を選択エッチングしてから、酸
素プラズマ処理によりレジストを除去する。
図示せず）で覆って、ＲＩＥ法のドライエッチングまた
は弗酸・硝酸系のウェットエッチングによりエミッタ予
定領域の第１の絶縁膜３を選択エッチングしてから、酸
素プラズマ処理によりレジストを除去する。
【００２５】つぎに図２（ｂ）に示すように、ＣＶＤ法
によりエミッタ拡散源として燐（Ｐ）または砒素（Ａｓ
）をドープしたポリシリコン５を全面に成長させる。 つぎに全面にレジスト８を回転塗布して平坦化する。
によりエミッタ拡散源として燐（Ｐ）または砒素（Ａｓ
）をドープしたポリシリコン５を全面に成長させる。 つぎに全面にレジスト８を回転塗布して平坦化する。
【００２６】つぎに図２（ｃ）に示すように、Ｃｌ２
／Ｏ２ 系のガスを用いたＲＩＥ法により、レジスト８
およびポリシリコン５をエッチバックして開口部のみに
ポリシリコン５を残す。
／Ｏ２ 系のガスを用いたＲＩＥ法により、レジスト８
およびポリシリコン５をエッチバックして開口部のみに
ポリシリコン５を残す。
【００２７】つぎに図２（ｄ）に示すように、エミッタ
７領域をレジスト８で覆ってベースコンタクト予定領域
のポリシリコン５を弗酸／硝酸系エッチング液を用いて
除去する。さらにその直下の第１の絶縁膜３を弗酸系エ
ッチング液で除去する。
７領域をレジスト８で覆ってベースコンタクト予定領域
のポリシリコン５を弗酸／硝酸系エッチング液を用いて
除去する。さらにその直下の第１の絶縁膜３を弗酸系エ
ッチング液で除去する。
【００２８】つぎに図２（ｅ）に示すように、酸素プラ
ズマ処理によりレジスト６を除去する。最後に全面にア
ルミを堆積したのち選択エッチングしてベース電極１０
および上層電極であるエミッタ電極９を形成して、バイ
ポーラトランジスタの素子部が完成する。
ズマ処理によりレジスト６を除去する。最後に全面にア
ルミを堆積したのち選択エッチングしてベース電極１０
および上層電極であるエミッタ電極９を形成して、バイ
ポーラトランジスタの素子部が完成する。
【００２９】
【発明の効果】半導体層上の絶縁膜に形成されたエミッ
タ開口部からその周辺の絶縁膜までを覆うドープトポリ
シリコンから不純物を拡散している。その結果安定した
良好な素子特性を得ることができた。
タ開口部からその周辺の絶縁膜までを覆うドープトポリ
シリコンから不純物を拡散している。その結果安定した
良好な素子特性を得ることができた。
【００３０】さらに電極金属の形成工程において、目合
わせマージンを大きくすることができ、半導体装置の微
細化が容易になった。
わせマージンを大きくすることができ、半導体装置の微
細化が容易になった。
【図１】本発明の第１の実施例を工程順に示す断面図で
ある。
ある。
【図２】本発明の第２の実施例を工程順に示す断面図で
ある。
ある。
【図３】従来技術によるバイポーラトランジスタの製造
方法を示す断面図である。
方法を示す断面図である。
１ シリコン基板
２ ベース
３ 第１の絶縁膜
４ 第２の絶縁膜
５ ドープトポリシリコン
５ａ エミッタポリシリコン
６ レジスト
７ エミッタ
８ 平坦化したレジスト
９ エミッタ電極（上層電極）
１０ ベース電極
１０ａ ベースコンタクト
Claims (1)
- 【請求項１】 半導体基板の一主面に複数の開口部を
有する絶縁膜を形成する工程と、１つ以上の前記開口部
を囲んで不純物がドープされたポリシリコンを形成する
工程と、熱処理により前記ポリシリコンから前記開口部
の前記半導体基板表面に前記不純物を拡散する工程と、
全面に平坦にレジストを形成する工程と、該レジストお
よび前記ポリシリコンをエッチバックして前記開口部の
内側のみに前記ポリシリコンを残す工程とを含む半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP138891A JPH04297036A (ja) | 1991-01-10 | 1991-01-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP138891A JPH04297036A (ja) | 1991-01-10 | 1991-01-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04297036A true JPH04297036A (ja) | 1992-10-21 |
Family
ID=11500106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP138891A Pending JPH04297036A (ja) | 1991-01-10 | 1991-01-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04297036A (ja) |
-
1991
- 1991-01-10 JP JP138891A patent/JPH04297036A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4551906A (en) | Method for making self-aligned lateral bipolar transistors | |
| JPH04297036A (ja) | 半導体装置の製造方法 | |
| JP2594697B2 (ja) | 半導体装置の製造方法 | |
| JPS6220711B2 (ja) | ||
| JPH04142777A (ja) | ゲート電極又は配線の形成方法 | |
| JPH1032264A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0245930A (ja) | 半導体装置の製造方法 | |
| JPS61198673A (ja) | 半導体装置の製造方法 | |
| JPS5980968A (ja) | 半導体集積回路装置の製造方法 | |
| JPH02148847A (ja) | 半導体装置の製造方法 | |
| JPS6161546B2 (ja) | ||
| JPH1197356A (ja) | 半導体装置の製造方法 | |
| JPH0334322A (ja) | 半導体装置の製造方法 | |
| JPS6112031A (ja) | 半導体装置の製造方法 | |
| JPS639150A (ja) | 半導体装置の製造方法 | |
| JPH03253033A (ja) | 半導体装置の製造方法 | |
| JPS61147575A (ja) | 半導体装置の製造方法 | |
| JPS6314475A (ja) | 半導体装置の製造方法 | |
| JPH061803B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0883804A (ja) | 半導体装置の製造方法 | |
| JPH1126474A (ja) | バイポーラトランジスタの製造方法 | |
| JPH08250445A (ja) | 半導体装置の製造方法 | |
| JPH01187976A (ja) | 半導体装置の製造方法 | |
| JPH0364022A (ja) | 半導体装置の製造方法 | |
| JPH0265135A (ja) | 半導体装置の製造方法 |