JPH01187976A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01187976A JPH01187976A JP1301788A JP1301788A JPH01187976A JP H01187976 A JPH01187976 A JP H01187976A JP 1301788 A JP1301788 A JP 1301788A JP 1301788 A JP1301788 A JP 1301788A JP H01187976 A JPH01187976 A JP H01187976A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate electrode
- oxide film
- diffusion layer
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000009792 diffusion process Methods 0.000 claims abstract description 28
- 238000005468 ion implantation Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000012535 impurity Substances 0.000 claims abstract description 6
- 239000000126 substance Substances 0.000 claims abstract 2
- 238000000034 method Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 5
- 239000012212 insulator Substances 0.000 abstract description 7
- 150000002500 ions Chemical class 0.000 abstract description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にL D D
(1,ightly Doped Drain)構造
の半導体トランジスタの製造方法に関する。
(1,ightly Doped Drain)構造
の半導体トランジスタの製造方法に関する。
従来、この種の半導体装置の製造方法は、第3図(a)
〜(d)に示すごとく、半導体基板11の表面に素子間
分離のためのフィールド酸化膜12とゲート酸化膜13
とを形成した後、不純物としてリンを多社に含んだ多結
晶シリコン膜16を堆積する(第3図(a))。次に、
フォトレジストを使って多結晶シリコン膜16をパター
ニングして、ゲート電極17を形成し、このケート電極
17をマスクとして低い加速電圧でイオン注入Bを行い
、浅い拡散層31を形成する(第3図(b))。次に、
これらの上にシリコン酸化膜などを形成した後エッチバ
ックを行ってゲート電極の側面に側壁32を残し、これ
らをマスクとして高い加速電圧でイオン注入Cを行い、
深い拡散層33を形成する(第3図(c))、その後、
熱処理を行って拡散層31.33を活性化してそれぞれ
活性化された拡散層34.35を形成していた。
〜(d)に示すごとく、半導体基板11の表面に素子間
分離のためのフィールド酸化膜12とゲート酸化膜13
とを形成した後、不純物としてリンを多社に含んだ多結
晶シリコン膜16を堆積する(第3図(a))。次に、
フォトレジストを使って多結晶シリコン膜16をパター
ニングして、ゲート電極17を形成し、このケート電極
17をマスクとして低い加速電圧でイオン注入Bを行い
、浅い拡散層31を形成する(第3図(b))。次に、
これらの上にシリコン酸化膜などを形成した後エッチバ
ックを行ってゲート電極の側面に側壁32を残し、これ
らをマスクとして高い加速電圧でイオン注入Cを行い、
深い拡散層33を形成する(第3図(c))、その後、
熱処理を行って拡散層31.33を活性化してそれぞれ
活性化された拡散層34.35を形成していた。
上述した従来の半導体装置の製造方法は、グー1〜電極
17の側面に側臂32を残すようにエンチバック技術を
使っているため、基板へのダメージがあり、技術的に製
造が難かしく、またゲート電極17の形成後、側壁32
の形成後との2回に分けてイオン注入しているため、工
程が長くかがるという欠点がある。
17の側面に側臂32を残すようにエンチバック技術を
使っているため、基板へのダメージがあり、技術的に製
造が難かしく、またゲート電極17の形成後、側壁32
の形成後との2回に分けてイオン注入しているため、工
程が長くかがるという欠点がある。
本発明の目的は、このような欠点を除き、グーl−酸化
膜とゲート電極の間に絶縁物をグーl−電極側面から飛
び出させて挟さみ、この絶縁膜の上から拡散層形成のイ
オン注入を行うことにより、1回のイオン注入で容易に
製造することのできる半導体装置の製造方法を提供する
ことにある。
膜とゲート電極の間に絶縁物をグーl−電極側面から飛
び出させて挟さみ、この絶縁膜の上から拡散層形成のイ
オン注入を行うことにより、1回のイオン注入で容易に
製造することのできる半導体装置の製造方法を提供する
ことにある。
本発明の半導体装置の製造方法の構成は、半導体基板表
面にフィールド酸化絶縁膜およびグー1〜酸化膜を形成
する第1の工程と、前記フィールド酸化絶縁膜および前
記ゲート酸化膜上に絶縁性の高い′pA質の被膜を形成
し、この高絶縁性被膜を選択的にエツチングし所定のパ
ターンの被膜を形成する第2の工程と、前記所定パター
ンの被膜を含むゲート酸化膜上に不純物を拡散した半導
体膜を形成し、この半導体膜を選択的にエツチングして
、前記所定パターンの被膜が前記ゲート酸化膜と萌記ゲ
ー1〜電極との間に挟まれると共に、その被膜が側面か
ら突出するようにゲート電極を形成する第3の工程と、
前記ゲート電極をマスクとしてイオン注入を行って前記
基板上に拡散層を形成する第4の工程とを有することを
特徴とする。
面にフィールド酸化絶縁膜およびグー1〜酸化膜を形成
する第1の工程と、前記フィールド酸化絶縁膜および前
記ゲート酸化膜上に絶縁性の高い′pA質の被膜を形成
し、この高絶縁性被膜を選択的にエツチングし所定のパ
ターンの被膜を形成する第2の工程と、前記所定パター
ンの被膜を含むゲート酸化膜上に不純物を拡散した半導
体膜を形成し、この半導体膜を選択的にエツチングして
、前記所定パターンの被膜が前記ゲート酸化膜と萌記ゲ
ー1〜電極との間に挟まれると共に、その被膜が側面か
ら突出するようにゲート電極を形成する第3の工程と、
前記ゲート電極をマスクとしてイオン注入を行って前記
基板上に拡散層を形成する第4の工程とを有することを
特徴とする。
次に、本発明について図面を参照して説明する。
第1図(a)〜(d)は本発明の一実施例を工程順に説
明した縦断面図である。図において、半導体基板11表
面にフィールド酸化膜12とゲート酸化膜13とを形成
した後、1000人程度0シリコン窒化llR14を形
成するく第1図〈a))。
明した縦断面図である。図において、半導体基板11表
面にフィールド酸化膜12とゲート酸化膜13とを形成
した後、1000人程度0シリコン窒化llR14を形
成するく第1図〈a))。
次に、フォトレジストを使ってシリコン窒化膜14をパ
ターニングし、@0,4μm程度のシリコン窒化膜15
を形成した後、4000人程度0リンを多址に含んだ多
結晶シリコン膜16を形成する(第1図(b))。次に
、フォトレジストを使って多結晶シリコン膜16をパタ
ーニングし、シリコン窒化膜15がゲート電極側面がら
0.2μm程度飛び出ずようにゲート電極17を形成し
た後、これらゲート電極17とシリコン窒化膜15のゲ
ート電極17が飛び出した部分分マスクにしてイオン注
入Aを行って拡散層18を形成する(第1図(C))。
ターニングし、@0,4μm程度のシリコン窒化膜15
を形成した後、4000人程度0リンを多址に含んだ多
結晶シリコン膜16を形成する(第1図(b))。次に
、フォトレジストを使って多結晶シリコン膜16をパタ
ーニングし、シリコン窒化膜15がゲート電極側面がら
0.2μm程度飛び出ずようにゲート電極17を形成し
た後、これらゲート電極17とシリコン窒化膜15のゲ
ート電極17が飛び出した部分分マスクにしてイオン注
入Aを行って拡散層18を形成する(第1図(C))。
次に、熱処理を行って拡散層18を活性化させ、活性化
した拡散層1つを形成する(第1図(d))。
した拡散層1つを形成する(第1図(d))。
このゲート電極17から飛び出して設けたシリコン窒化
膜15の中に、イオン注入される不純物イオンがある程
度遮断されてとり込まれるため、その部分の拡散層が他
の部分の拡散層に比べて浅く、また濃度も薄く形成され
る。これによって、L D D tM造の拡散層を1回
のイオン注入で形成することが出来る。
膜15の中に、イオン注入される不純物イオンがある程
度遮断されてとり込まれるため、その部分の拡散層が他
の部分の拡散層に比べて浅く、また濃度も薄く形成され
る。これによって、L D D tM造の拡散層を1回
のイオン注入で形成することが出来る。
第2図(a)〜(d)は本発明の第2の実施例を説明す
る縦断面図である。図において、半導体基板11表面に
フィールド酸化膜12とゲート酸化膜13とを形成した
後、シリコン窒化膜14を形成するく第2図(a))。
る縦断面図である。図において、半導体基板11表面に
フィールド酸化膜12とゲート酸化膜13とを形成した
後、シリコン窒化膜14を形成するく第2図(a))。
次に、フォトレジストを使ってシリコン窒化膜14をバ
ターニングし、最終的にトランジスタのドレイン側にな
るようにシリコン窒化膜]5を形成した後、多結晶シリ
コンIi!16を形成する(第2図(b))。次にフォ
トレジストを使って多結晶シリコン膜16をバターニン
グし、シリコン窒化膜15をゲート酸化膜13との間に
はさみ、側面が飛び出すようにゲート電極17を形成し
た後、それらゲート電極17とゲート電極17から飛び
出したシリコン窒化膜15をマスクにイオン注入Aを行
い拡散層18を形成する(第2図(C))。次に、熱処
理を行って拡散層18を活性化させ、活性化された拡散
JvJ(ドレイン側)20および拡散層(ソース側)2
1を形成する(第2図(d))。
ターニングし、最終的にトランジスタのドレイン側にな
るようにシリコン窒化膜]5を形成した後、多結晶シリ
コンIi!16を形成する(第2図(b))。次にフォ
トレジストを使って多結晶シリコン膜16をバターニン
グし、シリコン窒化膜15をゲート酸化膜13との間に
はさみ、側面が飛び出すようにゲート電極17を形成し
た後、それらゲート電極17とゲート電極17から飛び
出したシリコン窒化膜15をマスクにイオン注入Aを行
い拡散層18を形成する(第2図(C))。次に、熱処
理を行って拡散層18を活性化させ、活性化された拡散
JvJ(ドレイン側)20および拡散層(ソース側)2
1を形成する(第2図(d))。
このように、片側だけシリコン窒化膜15を残すことに
よって出来上がりのトランジスタのドレイン側だけがL
DD構造になるため、ソース側からのキャリアの注入量
を減少せずに耐ホツトキャリア性にも優れた構造のトラ
ンジスタを得ることができる。
よって出来上がりのトランジスタのドレイン側だけがL
DD構造になるため、ソース側からのキャリアの注入量
を減少せずに耐ホツトキャリア性にも優れた構造のトラ
ンジスタを得ることができる。
以上説明したように本発明は、ゲート酸化膜とゲート電
極との間の絶縁物をゲート電極側面から飛び出させて挟
さみ、これらゲート電極とゲート電極から飛び出してい
る絶縁物とをマスクにして拡散層形成のためのイオン注
入を行うことにより、飛び出した絶縁物中にイオン注入
の不純物イオンがとり込まれてその部分の拡散層が他の
部分よりも浅く濃度が薄くなり、エッチバック技術を使
わずに1回のイオン注入でLDD構造のトランジスタを
形成できるという効果がある。
極との間の絶縁物をゲート電極側面から飛び出させて挟
さみ、これらゲート電極とゲート電極から飛び出してい
る絶縁物とをマスクにして拡散層形成のためのイオン注
入を行うことにより、飛び出した絶縁物中にイオン注入
の不純物イオンがとり込まれてその部分の拡散層が他の
部分よりも浅く濃度が薄くなり、エッチバック技術を使
わずに1回のイオン注入でLDD構造のトランジスタを
形成できるという効果がある。
また、将来l・ランジスタのドレイン側となるところに
だけ絶縁物を残すことによって、ソース(ullからの
キャリアの注入量を減少させることなく、耐ホツトキャ
リア性にも優れた半導体トランジスタを得るとかできる
。
だけ絶縁物を残すことによって、ソース(ullからの
キャリアの注入量を減少させることなく、耐ホツトキャ
リア性にも優れた半導体トランジスタを得るとかできる
。
第1図(a)〜(d)は本発明の第1の実施例を工程順
に示した縦断面図、第2図(a)〜((」)は本発明の
第2の実施例を工程順に示した縦断面図、第3図(a)
〜(d)は従来の半導体トランジスタの製造方法を工程
順に示した断面図である。 11・・・半導体基板、12・・・フィールド酸化11
り、13・・・ゲート酸化膜、14・・・シリコン窒化
膜、15・・・パターニングされたシリコン窒化膜、1
6・・・多結晶シリコン膜、17・・・ゲート電極、1
8・・・拡散層、19・・・活性化された拡散層、20
・・・活性化された拡散層(ドレイン側)、21・・・
活性化された拡FI1.R(ソース側)、31・・・浅
い拡散層、32・・・側壁、33・・・深い拡散層、3
4・・・活性化された浅い拡散層、35・・・活性化さ
れた深い拡散層、A・・・イオン注入、B・・・低加速
電圧のイオン注入、C・・・高加速電圧のイオン注入。
に示した縦断面図、第2図(a)〜((」)は本発明の
第2の実施例を工程順に示した縦断面図、第3図(a)
〜(d)は従来の半導体トランジスタの製造方法を工程
順に示した断面図である。 11・・・半導体基板、12・・・フィールド酸化11
り、13・・・ゲート酸化膜、14・・・シリコン窒化
膜、15・・・パターニングされたシリコン窒化膜、1
6・・・多結晶シリコン膜、17・・・ゲート電極、1
8・・・拡散層、19・・・活性化された拡散層、20
・・・活性化された拡散層(ドレイン側)、21・・・
活性化された拡FI1.R(ソース側)、31・・・浅
い拡散層、32・・・側壁、33・・・深い拡散層、3
4・・・活性化された浅い拡散層、35・・・活性化さ
れた深い拡散層、A・・・イオン注入、B・・・低加速
電圧のイオン注入、C・・・高加速電圧のイオン注入。
Claims (1)
- 半導体基板表面にフィールド酸化絶縁膜およびゲート
酸化膜を形成する第1の工程と、前記フィールド酸化絶
縁膜および前記ゲート酸化膜上に絶縁性の高い物質の被
膜を形成し、この高絶縁性被膜を選択的にエッチングし
所定のパターンの被膜を形成する第2の工程と、前記所
定パターンの被膜を含むゲート酸化膜上に不純物を拡散
した半導体膜を形成し、この半導体膜を選択的にエッチ
ングして、前記所定パターンの被膜が前記ゲート酸化膜
と前記ゲート電極との間に挟まれると共に、その被膜が
側面から突出するようにゲート電極を形成する第3の工
程と、前記ゲート電極をマスクとしてイオン注入を行っ
て前記基板上に拡散層を形成する第4の工程とを有する
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1301788A JPH01187976A (ja) | 1988-01-22 | 1988-01-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1301788A JPH01187976A (ja) | 1988-01-22 | 1988-01-22 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01187976A true JPH01187976A (ja) | 1989-07-27 |
Family
ID=11821384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1301788A Pending JPH01187976A (ja) | 1988-01-22 | 1988-01-22 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01187976A (ja) |
-
1988
- 1988-01-22 JP JP1301788A patent/JPH01187976A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02100326A (ja) | 高耐圧mos型半導体装置の製造方法 | |
JPH0324727A (ja) | 半導体装置の製造方法 | |
JPS5989457A (ja) | 半導体装置の製造方法 | |
JPS61182267A (ja) | 半導体装置の製造方法 | |
JPH01187976A (ja) | 半導体装置の製造方法 | |
JPH02305464A (ja) | 半導体集積回路の製造方法 | |
JPH0864810A (ja) | 縦型mos fetの製造方法 | |
JP2727576B2 (ja) | 半導体装置の製造方法 | |
JPS6316672A (ja) | 半導体素子の製造方法 | |
JPS61166154A (ja) | Mis型半導体装置の製造方法 | |
JPH04133423A (ja) | 半導体装置の製造方法 | |
JPH01223741A (ja) | 半導体装置及びその製造方法 | |
JPS59964A (ja) | 半導体装置の製造方法 | |
JPH06104276A (ja) | 半導体装置およびその製造方法 | |
JPS63240068A (ja) | 半導体装置の製造方法 | |
JPS62131538A (ja) | 半導体装置の製造方法 | |
JPS61198673A (ja) | 半導体装置の製造方法 | |
JPS60111471A (ja) | 半導体装置 | |
JPH0274042A (ja) | Mis型トランジスタの製造方法 | |
JPH04309226A (ja) | 半導体装置の製造方法 | |
JPH02278737A (ja) | 半導体装置の製造方法 | |
JPS61147575A (ja) | 半導体装置の製造方法 | |
JPS61280670A (ja) | 半導体装置の製造方法 | |
JPH08288526A (ja) | 半導体装置 | |
JPS60116161A (ja) | 半導体装置の製造方法 |