JP3561624B2 - 半導体装置の製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特に、半導体基板とエピタキシャル層との間に埋込型の半導体領域を有する半導体装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
半導体装置に塔載されるｎｐｎ型バイポーラトランジスタは、高速高性能化を目的として、半導体基体の主面からその深さ方向に向ってｎ型エミッタ領域、ｐ型ベース領域、ｎ型コレクタ領域の夫々を順次配列した縦型構造（バーチカル構造）で構成されている。このｎｐｎ型バイポーラトランジスタのｎ型コレクタ領域は、真性コレクタ領域、高濃度コレクタ領域及びコレクタコンタクト用のｎ＋型半導体領域で構成されている。真性コレクタ領域はｎ−型エピタキシャル層で構成され、高濃度コレクタ領域はｐ−型半導体基板とｎ−型エピタキシャル層との間に形成された埋込型のｎ＋型半導体領域で構成されている。この種のｎｐｎ型バイポーラトランジスタは、一般的に以下の製造プロセスで形成される。
【０００３】
まず、熱酸化処理を施して単結晶珪素からなるｐ−型半導体基板の主面上に酸化膜を形成し、その後、前記ｐ−型半導体基板の主面の不純物拡散領域上に開口を有し、他の領域上を覆うレジストマスクを前記酸化膜上に形成する。
【０００４】
次に、前記レジストマスクをエッチングマスクとして使用し、前記酸化膜にパターンニングを施して前記ｐ−型半導体基板の主面の不純物拡散領域を露出する。酸化膜のパターンニングはフッ酸水溶液を用いたウエットエッチング法で行う。
【０００５】
次に、プラズマアッシング処理を施して前記レジストマスクを除去し、その後、洗浄処理を行う。
【０００６】
次に、１１００〜１２００［℃］の温度雰囲気中において、前記ｐ−型半導体基板の主面の不純物拡散領域に不純物として例えばアンチモン（Ｓｂ）を堆積し、その後、熱処理によって前記不純物を拡散して高濃度コレクタ領域である埋込型のｎ＋型半導体領域を形成する。
【０００７】
次に、残存する酸化膜等を除去して前記ｐ−型半導体基板の主面を露出した後、このｐ−型半導体基板の主面上にエピタキシャル成長法でｎ−型エピタキシャル層を形成する。この工程により、ｐ−型半導体基板の主面上にｎ−型エピタキシャル層が形成された半導体基体が完成する。また、埋込型のｎ＋型半導体領域は、ｐ−型半導体基板とｎ−型エピタキシャル層との間に埋め込まれた状態となる。
【０００８】
次に、前記半導体基体（ｎ−型エピタキシャル層）の主面の素子分離領域にフィールド絶縁膜を形成し、その後、前記半導体基体の主面の素子形成領域にコレクタコンタクト用のｎ＋型半導体領域を形成し、その後、前記半導体基体の主面の素子形成領域にベース領域であるｐ型半導体領域を形成し、その後、前記ｐ型半導体領域の表層部にエミッタ領域であるｎ＋型半導体領域を形成することにより、縦型構造のｎｐｎ型バイポーラトランジスタが完成する。
【０００９】
なお、縦型構造のバイポーラトランジスタについては、例えば、株式会社サイエンスフォーラム、超ＬＳＩデバイスハンドブック、昭和５８年１１月２８日発行、第６１頁乃至第７５頁に記載されている。
【００１０】
【発明が解決しようとする課題】
前記バイポーラトランジスタの製造プロセスにおいて、埋込型のｎ＋型半導体領域は、ｐ−型半導体基板の主面の不純物拡散領域に不純物を堆積し、その後、熱処理を施して前記不純物を拡散させることによって形成される。この不純物の堆積は高温の温度雰囲気中にて行なわれるため、ｐ−型半導体基板の主面の不純物拡散領域が汚染物質によって汚染されていると、堆積中に不純物拡散領域の珪素（Ｓｉ）原子が飛び出してしまい、不純物拡散領域にピット等の結晶欠陥が発生し易くなるので、不純物を堆積する前の段階において不純物拡散領域は清浄化しておく必要がある。
【００１１】
しかしながら、前記バイポーラトランジスタの製造プロセスでは、レジストマスクをエッチングマスクとして使用し、酸化膜にパターンニングを施してｐ−型半導体基板の主面の不純物拡散領域を露出し、その後、レジストマスクを除去しているため、レジストマスクに含まれている汚染物質等によって不純物拡散領域が汚染され易く、不純物の堆積時において不純物拡散領域に結晶欠陥が発生し易い。不純物拡散領域に結晶欠陥が発生した場合、ｐ−型半導体基板の主面上にｎ−型エピタキシャル層を形成する際、不純物拡散領域の結晶欠陥を元に派生する結晶欠陥や歪みがｎ−型エピタキシャル層に発生し、バイポーラトランジスタのコレクタ領域とベース領域との間においてリーク電流が発生する。
【００１２】
本発明の目的は、不純物の堆積時に発生する結晶欠陥を抑制することが可能な技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【００１３】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
半導体基板の主面と前記半導体基板の主面上に形成されるエピタキシャル層との間に埋込型の半導体領域を有する半導体装置の製造方法において、半導体基板の主面上に第１の酸化膜を形成し、その後、前記第１の酸化膜にパターンニングを施して前記半導体基板の主面の不純物拡散領域を露出する工程の後であって、前記半導体基板の主面の不純物拡散領域に不純物を堆積し、その後、熱処理によって前記不純物を拡散して埋込型の半導体領域を形成する工程の前に、熱酸化処理を施して前記半導体基板の主面の不純物拡散領域上に第２の酸化膜を形成し、その後、前記第２の酸化膜を除去して前記半導体基板の主面の不純物拡散領域を露出する工程を備える。
【００１４】
上述した手段によれば、半導体基板の主面の不純物拡散領域に存在する汚染物質は酸化膜中に取り込まれるので、この酸化膜を除去することによって汚染物質も除去される。従って、半導体基板の主面の不純物拡散領域を洗浄化できるので、不純物の堆積時に発生する結晶欠陥を抑制できる。
【００１５】
また、半導体基板の主面の不純物拡散領域に発生する結晶欠陥を抑制できるので、半導体基板の主面の不純物拡散領域に埋込型の半導体領域を形成した後、半導体基板の主面上にエピタキシャル層を形成する際、不純物拡散領域の結晶欠陥を元にしてエピタキシャル層に派生する結晶欠陥や歪みを抑制できる。
【００１６】
【発明の実施の形態】
以下、本発明の構成について、ｎｐｎ型バイポーラトランジスタを有する半導体装置に本発明を適用した実施の形態とともに説明する。なお、実施の形態を説明するための図面において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１７】
図１は、本発明の一実施形態である半導体装置に塔載されたｎｐｎ型バイポーラトランジスタの概略構成を示す断面図である。
【００１８】
図１に示すように、半導体装置は、単結晶珪素からなるｐ−型半導体基板１の主面上にｎ−型エピタキシャル層８を形成した半導体基体９を主体とする構成になっている。半導体基体９の素子形成領域にはｎｐｎ型のバイポーラトランジスタＴｒが構成されている。素子形成領域は素子分離領域で周囲を規定され、他の素子形成領域と電気的に分離されている。素子分離領域は主に、ｐ−型半導体基板１、ｐ＋型半導体領域７及びフィールド絶縁膜１１で構成されている。
【００１９】
前記ｎｐｎ型バイポーラトランジスタＴｒは、半導体基体９の主面（ｎ−型エピタキシャル層８の主面）からその深さ方向に向って、ｎ型エミッタ領域、ｐ型ベース領域、ｎ型コレクタ領域の夫々を順次配列した縦型構造で構成されている。
【００２０】
前記ｎ型コレクタ領域は、真性コレクタ領域、高濃度コレクタ領域及びコレクタコンタクト用のｎ＋型半導体領域１２で構成されている。真性コレクタ領域はｎ−型エピタキシャル層８で構成されている。高濃度コレクタ領域はｐ−型半導体基板１とｎ−型エピタキシャル層８との間に設けられた埋込型のｎ＋型半導体領域５で構成されている。この高濃度コレクタ領域である埋込型のｎ＋型半導体領域５は、半導体基体９の主面からコレクタ電流を引き出すコレクタ電流経路での抵抗値を低減する目的で設けられている。コレクタコンタクト用のｎ＋型半導体領域１２は、真性コレクタ領域と近接する別の領域において、ｎ−型エピタキシャル層８に形成され、高濃度コレクタ領域である埋込型のｎ＋型半導体領域５と接触している。
【００２１】
前記ｐ型ベース領域はｎ−型エピタキシャル層８の主面に形成されたｐ型半導体領域１３で構成され、前記ｎ型エミッタ領域はｐ型半導体領域１３の表層部に形成されたｎ＋型半導体領域１６で構成されている。
【００２２】
前記ｎ型エミッタ領域であるｎ＋型半導体領域１６には絶縁膜１０に形成されたエミッタ開口を通してエミッタ電極１５が電気的に接続されている。このエミッタ電極１５は、抵抗値を低減する不純物が導入された多結晶珪素膜で形成されている。
【００２３】
前記エミッタ電極１５には、絶縁膜１７に形成された接続孔を通して配線１８Ａが電気的に接続されている。また、前記ｐ型ベース領域であるｐ型半導体領域１３には、絶縁膜１７から絶縁膜１０に亘って形成された接続孔を通して配線１８Ｂが電気的に接続されている。また、前記コレクタコンタクト用のｎ＋型半導体領域１２には、絶縁膜１７から絶縁膜１０に亘って形成された接続孔を通して配線１８Ｃが電気的に接続されている。これらの配線１８Ａ、１８Ｂ、１８Ｃの夫々は、例えばアルミニウム膜又はアルミニウム合金膜で形成されている。
【００２４】
次に、前記半導体装置の製造方法について、図２乃至図４（製造方法を説明するための断面図）を用いて説明する。
まず、単結晶珪素からなるｐ−型半導体基板１を用意する。
次に、熱酸化処理を施し、前記ｐ−型半導体基板１の主面上に酸化膜２を形成する。酸化膜２は５００［ｎｍ］程度の厚さで形成する。
【００２５】
次に、前記ｐ−型半導体基板１の主面の不純物拡散領域上に開口を有し、他の領域上を覆うレジストマスク３を前記酸化膜２上に形成し、その後、前記レジストマスク３をエッチングマスクとして使用し、前記酸化膜２にパターンニングを施して前記ｐ−型半導体基板１の主面の不純物拡散領域を露出する。ここまでの工程を図２（ａ）に示す。
【００２６】
次に、プラズマアッシング処理を施して前記レジストマスク３を除去する。この工程において、レジストマスク３に含まれている汚染物質等によってｐ−型半導体基板１の主面の不純物拡散領域が汚染される。
【００２７】
次に、オゾン硫酸液（Ｈ_２ＳＯ_４＋Ｏ_３）を用いて洗浄処理を施す。この工程において、ｐ−型半導体基板１の主面の不純物拡散領域を汚染している汚染物質は洗浄処理によって除去されるが、完全に汚染物質を除去することができず、不純物拡散領域に汚染物質が残存する。
【００２８】
次に、熱酸化処理を施して前記ｐ−型半導体基板１の主面の不純物拡散領域上に酸化膜４を形成する。この工程において、半導体基板１の主面の不純物拡散領域に残存する汚染物質は、酸化膜４中に取り込まれる。熱酸化処理としてはウエット酸化法で行う。ウエット酸化法は、比較的低温で酸化速度が速いので、不純物拡散領域に残存する汚染物質を内部に拡散させることなく酸化膜を形成することができる。本実施形態では、８５０［℃］の温度雰囲気中にてウエット酸化を行い、２０［ｎｍ］程度の厚さで酸化膜４を形成した。ここまでの工程を図２（ｂ）に示す。
【００２９】
次に、前記酸化膜４を除去する。酸化膜４の除去は、フッ酸水溶液を用いたウエットエッチング法で行う。この工程において、酸化膜４の除去と共に汚染物質も除去される。即ち、熱酸化処理を施してｐ−型半導体基板１の主面の不純物拡散領域上に酸化膜４を形成し、その後、酸化膜４を除去することにより、不純物拡散領域に残存する汚染物質を除去することができ、不純物拡散領域を洗浄化することができる。なお、酸化膜４の除去においては、酸化膜４の除去時における不純物拡散領域の汚染を防止するため、循環濾過でフィルタリングされた清浄なフッ酸水溶液を用いて行う。
【００３０】
次に、図２（ｃ）に示すように、前記ｐ−型半導体基板１の主面の不純物拡散領域に不純物としてアンチモン（Ｓｂ）を堆積し、その後、図３（ｄ）に示すように、熱処理によって前記不純物を拡散して埋込型のｎ＋型半導体領域５を形成する。不純物の堆積は約１１７５［℃］の温度雰囲気中にて行い、熱処理は約１２００［℃］の温度雰囲気中にて行う。この工程において、ｐ−型半導体基板１の主面の不純物拡散領域上には酸化膜（ＳｉＯ_２膜）６が生成される。また、この工程において、ｐ−型半導体基板１の主面の不純物拡散領域は前述の熱酸化膜４の形成及び除去によって洗浄化されているので、不純物の堆積時に発生するピット等の結晶欠陥を抑制できる。
【００３１】
次に、前記ｐ−型半導体基板１の主面の素子分離領域上における酸化膜を除去し、その後、熱酸化処理を施して前記ｐ−型半導体基板１の主面の素子分離領域上に９０［ｎｍ］程度の厚さの薄い酸化膜を形成し、その後、前記ｐ−型半導体基板１の主面の素子分離領域に不純物として例えばボロン（Ｂ）をイオン打込み法で選択的に導入してｐ＋型半導体領域７を形成する。ここまでの工程を図３（ｅ）に示す。
【００３２】
次に、前記ｐ−型半導体基板１の主面上に残存する酸化膜等を除去してｐ−型半導体基板１の主面を露出した後、このｐ−型半導体基板１の主面上にエピタキシャル成長法でｎ−型エピタキシャル層８を形成する。この工程により、ｐ−型半導体基板１の主面上にｎ−型エピタキシャル層８が形成された半導体基体９が完成する。また、埋込型のｎ＋型半導体領域５は、ｐ−型半導体基板１とｎ−型エピタキシャル層８との間に埋め込まれた状態となる。ここまでの工程を図３（ｆ）に示す。
【００３３】
次に、熱酸化処理を施して前記半導体基体９（ｎ−型エピタキシャル層８）の主面上の全面に酸化膜からなる絶縁膜１０を形成し、その後、前記半導体基体９の素子分離領域に溝を形成し、その後、熱酸化処理を施して前記溝内にフィールド絶縁膜１１を形成する。ここまでの工程を図４（ｇ）に示す。
【００３４】
次に、前記半導体基体９の素子形成領域において、真性コレクタ領域として使用されるｎ−型エピタキシャル層８と近接する別の領域におけるｎ−型エピタキシャル層８に不純物として例えばアンチモン（Ｓｂ）をイオン打込み法で選択的に導入し、コレクタコンタクト用のｎ＋型半導体領域１２を形成する。
【００３５】
次に、前記半導体基体９の素子形成領域において、真性コレクタ領域として使用されるｎ−型エピタキシャル層８に不純物として例えばボロン（Ｂ）をイオン打込み法で選択的に導入し、ｐ型ベース領域であるｐ型半導体領域１３を形成する。
【００３６】
次に、前記半導体基体９の素子形成領域において、絶縁膜１０にエミッタ開口１４を形成する。この後、前記エミッタ開口１４内のｐ型半導体領域１３上を含む半導体基体９上の全面に多結晶珪素膜をＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法で形成し、その後、前記多結晶珪素膜に不純物として例えば砒素（Ａｓ）をイオン打込み法で導入し、多結晶珪素膜をｎ型にする。
【００３７】
次に、前記多結晶珪素膜にパターンニングを施してエミッタ電極１５を形成する。この後、熱処理を施し、前記エミッタ電極１５に導入された不純物をｐ型半導体領域の表層部に拡散してｎ型エミッタ領域であるｎ＋型半導体領域１６を形成する。この工程により、縦型構造のｎｐｎ型バイポーラトランジスタＴｒが完成する。ここまでの工程を図４（ｈ）に示す。
【００３８】
次に、前記半導体基体９の主面上の全面に酸化膜からなる絶縁膜１７を形成し、その後、前記エミッタ電極１５の表面の一部を露出する接続孔、前記ｐ型半導体領域１３の表面の一部を露出する接続孔、前記ｎ＋型半導体領域１２の表面の一部を露出する接続孔の夫々を形成し、その後、配線１８Ａ、配線１８Ｂ、配線１８Ｃの夫々を形成することにより、図１に示す状態となる。
【００３９】
このように、本実施形態によれば、以下の効果が得られる。
ｐ−型半導体基板１の主面上に酸化膜２を形成し、その後、酸化膜２にパターンニングを施してｐ−型半導体基板１の主面の不純物拡散領域を露出する工程の後であって、ｐ−型半導体基板１の主面の不純物拡散領域に不純物を堆積し、その後、熱処理によって不純物を拡散して埋込型のｎ＋半導体領域５を形成する工程の前に、熱酸化処理を施してｐ−型半導体基板１の主面の不純物拡散領域上に酸化膜４を形成し、その後、酸化膜４を除去してｐ−型半導体基板１の主面の不純物拡散領域を露出する工程を備えることにより、ｐ−型半導体基板１の主面の不純物拡散領域に存在する汚染物質は酸化膜４中に取り込まれるので、この酸化膜４を除去することによって汚染物質も除去される。従って、ｐ−型半導体基板１の主面の不純物拡散領域を洗浄化できるので、不純物の堆積時に発生する結晶欠陥を抑制できる。
【００４０】
また、ｐ−型半導体基板１の主面の不純物拡散領域に発生する結晶欠陥を抑制できるので、ｐ−型半導体基板１の主面の不純物拡散領域に埋込型のｎ＋型半導体領域５を形成した後、ｐ−型半導体基板１の主面上にｎ−型エピタキシャル層８を形成する際、不純物拡散領域の結晶欠陥を元にしてｎ−型エピタキシャル層８に派生する結晶欠陥や歪みを抑制できる。
【００４１】
また、ｎ−型エピタキシャル層８の結晶欠陥や歪みを抑制できるので、ｎｐｎ型バイポーラトランジスタＴｒのｎコレクタ領域とｐ型ベース領域との間に生じるリーク電流を低減できる。
【００４２】
なお、本実施形態では、酸化膜４の形成及び除去を１回行った例について説明したが、不純物拡散領域の汚染状態に応じて、酸化膜４の厚さを厚くしたり、酸化膜４の形成及び除去を複数回繰り返し行ってもよい。
【００４３】
以上、本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【００４４】
例えば、本発明は、半導体基体とエピタキシャル層との間に設けられた埋込型の半導体領域を高濃度コレクタ領域とする縦型構造のｐｎｐ型バイポーラトランジスタを有する半導体装置の製造プロセスに適用することができる。
【００４５】
また、半導体基板とエピタキシャル層との間に設けられた埋込型の半導体領域で素子形成領域間を電気的に分離する半導体装置の製造プロセスに適用することができる。
【００４６】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
不純物の堆積時において半導体基板の主面の不純物拡散領域に発生する結晶欠陥を抑制できる。
また、不純物拡散領域の結晶欠陥を元にしてｎ−型エピタキシャル層８に派生する結晶欠陥や歪みを抑制できる。
また、縦型構造のバイポーラトランジスタにおいて、コレクタ領域とベース領域との間に生じるリーク電流を低減できる。
【図面の簡単な説明】
【図１】本発明の一実施形態である半導体装置に塔載されたバイポーラトランジスタの概略構成を示す断面図である。
【図２】前記半導体装置の製造方法を説明するための断面図である。
【図３】前記半導体装置の製造方法を説明するための断面図である。
【図４】前記半導体装置の製造方法を説明するための断面図である。
【符号の説明】
１…ｐ−型半導体基板、２…酸化膜、３…レジストマスク、４…酸化膜、５…埋込型のｎ＋型半導体領域、７…ｐ＋型半導体領域、８…ｎ−型エピタキシャル層、９…半導体基体、１２…ｎ＋型半導体領域、１３…ｐ型半導体領域、１５…エミッタ電極、１６…ｎ＋型半導体領域、Ｔｒ…ｎｐｎ型バイポーラトランジスタ。

Claims (4)

1. 半導体基板の主面上に第１の酸化膜を形成する工程と、
   前記第１の酸化膜上に形成したレジストマスクをエッチングマスクとして使用して、前記第１の酸化膜にパターンニングを施して前記半導体基板の主面の不純物拡散領域を露出させる工程と、
   前記レジストマスクを除去した後に、前記不純物拡散領域を洗浄する工程と、
   熱酸化処理を施して前記半導体基板の主面の不純物拡散領域上に第２の酸化膜を形成する工程と、
   前記第２の酸化膜と共に汚染物質を除去する工程と、
   前記半導体基板の主面の不純物拡散領域上にアンチモン（Ｓｂ）を堆積し、熱処理によって前記アンチモン（Ｓｂ）を拡散させて半導体領域を形成する工程とを備えたことを特徴とする半導体装置の製造方法。
2. 前記第２の酸化膜はウエット酸化法で形成することを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記第２の酸化膜の形成及び除去は複数回繰り返して行うことを特徴とする請求項１又は請求項２に記載の半導体装置の製造方法。
4. 前記半導体領域は、バイポーラトランジスタの高濃度コレクタ領域であることを特徴とする請求項１乃至請求項３のうちいずれか１項に記載の半導体装置の製造方法。

Images