JP2002083815A

JP2002083815A - 半導体装置及びその製造方法

Info

Publication number: JP2002083815A
Application number: JP2000272049A
Authority: JP
Inventors: Fumihiko Sato; 文彦佐藤
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2000-09-07
Filing date: 2000-09-07
Publication date: 2002-03-22

Abstract

(57)【要約】【課題】エミッタ抵抗が低く、探針用パッドを使用し
てトランジスタ性能を正確に評価することができ、しか
もコストダウンにつながるプレーナ型バイポーラトラン
ジスタ半導体装置とその製造方法を提供する。【解決手段】ベース層上に多結晶シリコンからなるエ
ミッタ電極部を有し、かつ該エミッタ電極部に隣接する
前記ベース層上に多結晶シリコンを含む櫛状の溝からな
る探針用バッドを設けた。又、製造方法は、真性ベース
及びエミッタを形成するための開口を形成する際に、フ
ィールド上にも櫛状に溝を形成し、エミッタ多結晶シリ
コンをエッチバックする際に櫛状の溝中に多結晶シリコ
ンを充填する製造方法とした。この方法を採用すること
により、フォトリソグラフィー工程を省略することがで
きる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関するものであり、特に特性評価用の探針
用パッドを有する、バイポーラトランジスタ半導体装置
に関するものである。

【０００２】

【従来の技術】例えばＳｉＧｅ合金をベースとするヘテ
ロ接合バイポーラトランジスタが、広い周波数応答及び
低雑音という有利な特性を備えたものであることは良く
知られている。バイポーラ・トランジスタでは、浅いベ
ース領域に極めて浅いエミッタ接合を形成する。たとえ
ば、遮断周波数（ｆＴ）が４０ＧＨｚ程度のトランジス
タでは、約１００ｎｍ深さの初期ベース領域に約５０ｎ
ｍ深さのエミッタを熱拡散させて形成するが、この時若
干ベース領域も広がるので、最終的に７０〜８０ｎｍの
深さのベースとなる。通常の気相拡散やイオン注入法で
は極浅エミッタを形成できないので、不純物をドープし
た多結晶シリコンから単結晶シリコンへと不純物原子を
熱拡散させる方法が適している。しかし、このエミッタ
拡散は多結晶シリコン／単結晶シリコン間の界面の状態
に大きく影響される。その原因は多結晶シリコンを化学
気相成長（ Chemical Vapor Deposition；ＣＶＤ）法で
形成する前に、単結晶シリコン表面に形成されてしまう
１ｎｍ程度の薄い膜厚のシリコン酸化膜のためである。
このシリコン酸化膜の厚さのバラツキはエミッタ不純物
の拡散のバラツキを引き起こし、それによってトランジ
スタの電気特性のバラツキを大きくする。結果として、
規格を外れた特性不良なトランジスタを作製してしまう
こととなる。この不良を避けるためには、同一バッチで
多結晶シリコンを堆積したウエハー群のなかから１枚の
ウエハーをパイロットとして熱処理して、予定の特性の
範囲内から外れていないことを確認する作業が必要とな
る。このために、図２９及び図３０に示したように、ベ
ース領域のエミッタに隣接した部分に測定用のプローブ
が接触出来る広さ、例えば１００μｍ×１００μｍ程度
の面積の、探針用パッド３５０が必要となる。

【０００３】図２９は従来のプレーナ型ヘテロ接合バイ
ポーラトランジスタの一例を示す平面図であり、図３０
は図２９に示すバイポーラトランジスタの線Ｅ−Ｅ’に
沿った断面図を、図３１は図２９に示すバイポーラトラ
ンジスタの線Ｆ−Ｆ’に沿った断面図を示したものであ
る。まず、図２９は半導体装置の主要な部分の平面的配
置関係を示している。ベースコンタクト開口部３３１、
エミッタコンタクト開口部３２１、コレクタコンタクト
開口部３４１の位置関係が示されている。さらに、エミ
ッタコンタクト開口部３２１に隣接する部分には、探針
用パッド３５０が設けられている。図３０に示すとお
り、図２９の線Ａ−Ａ’に沿った断面図では、シリコン
基板３０１の表面の一部には、ｎ＋型埋め込み層３０２
−ａがある。更に、ｎ＋型埋め込み層３０２−ａの両側
にはｐ＋型埋め込み層３０２−ｂがある。この領域には
ホウ素がドープされていて、濃度や厚さはｎ＋型埋め込
み層３０２−ａと同程度である。別々の導電型の埋め込
み層３０２−ａと３０２−ｂはお互いに接触せずに、中
間の部分には元々の基板領域が配置される。このｎ＋型
埋め込み層３０２−ａの上には、ｎ−型のエピタキシャ
ルシリコン層３０３がある。このｎ−型のエピタキシャ
ルシリコン層３０３にはリンがドープされている。

【０００４】選択的に一部領域のシリコンだけをシリコ
ン酸化膜へと変える、いわゆる通常のＬＯＣＯＳ法（ L
ocal Oxidation of Silicon ）によって形成した素子分
離用のロコス酸化膜３０４は、ｐ＋型埋め込み層３０２
−ｂの上に形成されている。また、ベース電極用ｐ＋型
の多結晶シリコン３０６の内部の一部領域には、エミッ
タコンタクト用の開口が形成されている。この開口内部
のｎ−型のエピタキシャルシリコン層３０３の表面に
は、ｐ型単結晶シリコンからなる真性ベース領域３１２
及び、ｐ＋型単結晶シリコンからなる外部ベース領域３
１１が存在する。ベース領域の上には側壁３０８として
シリコン酸化膜が形成され、このシリコン酸化膜からな
る側壁３０８によってベース電極用の多結晶シリコン膜
３０６の側面が被覆されている。側壁３０８及びエミッ
タ領域３１３によって形成された溝の内部には、エミッ
タ電極用の多結晶シリコン３０９が埋設されている。こ
れらのロコス酸化膜３０４及びベース電極用ｐ＋型多結
晶シリコン３０６の一部はシリコン窒化膜３０７によっ
て覆われている。一方、図３１に示すとおり、図２９の
線Ｂ−Ｂ’に沿った断面図では、コレクタコンタクト部
３４０が形成される直下の領域に、コレクタ引き出し用
のｎ＋型の単結晶シリコン３０５が存在する。ｎ＋型単
結晶シリコン３０５は、ロコス酸化膜３０４によってｎ
−型のエピタキシャルシリコン層３０３と分離されてい
る。

【０００５】側壁３０８及びエミッタ領域３１３によっ
て形成された溝は、エミッタ電極用の多結晶シリコン３
０９で埋められている。このエミッタ電極用の多結晶シ
リコン３０９は、エミッタコンタクト部３２０に隣接す
る探針用パッド３５０まで続いており、探針用パッド３
５０もエミッタ電極用と同じ多結晶シリコン３０９ａで
形成されている。この探針用パッド３５０の大きさは、
１００μｍ×１００μｍ程度の面積を占めている。この
探針用パッド３５０を形成するには、シリコン基板３０
１の表面にベース電極用ｐ＋型の多結晶シリコン３０６
及びシリコン窒化膜３０７を順次形成した後、シリコン
基板３０１の表面全面にエミッタ電極用と同じ多結晶シ
リコン３０９を載置し、該多結晶シリコン３０９を探針
用パッド部の形状に合わせてフォトリソグラフィー工程
によりエッチングしてパターニングして形成している。

【０００６】

【発明が解決しようとする課題】微細なトランジスタの
問題の一つとして、エミッタ抵抗の増加がある。図２９
ないし図３１に示す従来のバイポーラトランジスタにお
いては、前述の探針用パッド３５０を設けるために、エ
ミッタ電極用の多結晶シリコン３０９を探針用パッド部
まで延伸して、探針パッド用の多結晶シリコン３０９ａ
を形成している。図３０に示すとおり探針パッド用の多
結晶シリコン３０９ａはエミッタ電極用の多結晶シリコ
ン３０９から連続して形成してあるため、エミッタコン
タクト部３２０と探針用パッド３５０との間のベース電
極用のｐ＋型多結晶シリコン３０６ａ及びシリコン窒化
膜３０７ａを乗り越えねばならず、エミッタ直上の実効
的な多結晶シリコン３０９の高さが高くなることにな
り、エミッタ抵抗が増加することになる。また、トラン
ジスタの特性を評価するために使用する探針用パッド３
５０の多結晶シリコン３０９ａと、エミッタの多結晶シ
リコン３０９との距離長くなるので抵抗が増加し、トラ
ンジスタ特性の正確な評価が困難となる欠点がある。

【０００７】また、トランジスタを製造する工程におい
ては、探針用パッド３５０を形成するためにエミッタの
多結晶シリコンンをフォトリソグラフィー工程を用いて
パターニングする必要があり、工程が煩雑でコストダウ
ンを阻害する要因となっている。

【０００８】本発明の目的は、トランジスタの性能を左
右するエミッタ抵抗が低く、探針用パッドを使用してト
ランジスタ性能を正確に評価することができ、しかもコ
ストダウンにつながるプレーナ型バイポーラトランジス
タ半導体装置とその製造方法を提供することである。

【０００９】

【課題を解決するための手段】上記目的を達成するた
め、本発明では、バイポーラトランジスタ半導体装置で
あって、真性ベース領域上のエミッタ領域に接した多結
晶シリコンからなるエミッタ電極部を有し、かつ該エミ
ッタ電極部に隣接するフィールド絶縁膜上にエミッタ電
極と接した該多結晶シリコンが埋設された櫛状の溝を有
し、かつ該櫛状の溝が探針できる程度の大きさの範囲に
存在する構造の半導体装置とした。このような構造のバ
イポーラトランジスタ半導体装置とすることにより、ベ
ース層上に設けた櫛状の溝の中にエミッタ多結晶シリコ
ン及び探針用多結晶シリコンが埋設されるようになり、
エミッタ多結晶シリコンの高さが低くなるのでエミッタ
抵抗を低くすることが可能となる。また、エミッタ部と
探針用バッドとの間の抵抗も低くなるので正確な特性評
価が可能となる。本発明では、前記櫛状の溝の幅がエミ
ッタ多結晶シリコンの厚さの２倍以下とするのか適当で
ある。また、前記櫛状の溝の間隔がエミッタ多結晶シリ
コンの厚さの２倍以下とするのか適当である。さらに、
前記櫛状の溝が１００μｍ四方の範囲に存在することが
好ましい。このような構造の探針用バッドを使用すれ
ば、トランジスタの特性評価を正確に行うことができ
る。

【００１０】また、本発明の半導体装置では、真性ベー
ス領域上のエミッタ領域に接した多結晶シリコンからな
るエミッタ電極部を有し、前記ベース領域の周囲の境界
部の一部又は全部の上に該ベースとは接触しない第２の
多結晶シリコン膜を有し、かつ該エミッタ電極部に隣接
するフィールド絶縁膜上に前記第２の多結晶シリコン膜
上の一部を通り、エミッタ電極と接した該多結晶シリコ
ンが埋設された櫛状の溝を有し、かつ該櫛状の溝が探針
できる程度の大きさの範囲に存在する構造の半導体装置
とした。このような構造とすることにより、ウオールド
・エミッタ構造が解消し、トランジスタの耐圧が正確に
評価できるようになる。また、本発明の半導体装置では
さらにベースコンタクト部のベース層が、コレクタ領域
に接する側から無添加のＳｉＧｅ合金層、ｐ型ＳｉＧｅ
合金層及びｐ型シリコン層の３層構造からなる半導体装
置とした。この構造とすることにより、エミッタ領域の
ベース面が平坦となるので、トランジスタ特性が向上す
る。

【００１１】本発明の半導体装置の製造方法では、ベー
ス領域及びエミッタ領域を形成するための開口を形成す
る際に、同時にフィールド上にも櫛状に溝を形成する方
法を採用した。この半導体装置の製造方法によれば、エ
ミッタ多結晶シリコンをパターニングするためのフォト
リソグラフィー工程を省略することが可能となり、探針
用パッドを形成するための特別な工程を設けなくても、
ベース領域及びエミッタ領域を形成する過程で同時に探
針用パッド部を形成することができるので、探針用バッ
ドを形成する際の大幅なコストダウンが達成される。

【００１２】さらに具体的には、プレーナ型バイポーラ
トランジスタの製造において、埋め込み層と素子間分離
領域を有するシリコン基板上に、ベース領域を形成し、
該ベース領域を含む前記基板全面にシリコン窒化膜とシ
リコン酸化膜を形成した後、該ベース領域内の活性領域
上の該シリコン酸化膜と該シリコン窒化膜をエッチング
により除去して開口部を形成するとともに該開口部に隣
接して櫛状の溝を形成し、次いで、該開口部にシリコン
酸化膜を堆積後、引き続き異方性エッチングにより該シ
リコン酸化膜をエッチバックして前記開口部に側壁を形
成し、次いで該開口部及び櫛状の溝を含む前記シリコン
基板全面にポリシリコン層を形成した後、該ポリシリコ
ン層をエッチバックしてエミッタ電極部と探針用パッド
部を形成する半導体装置の製造方法である。エミッタ電
極部を形成する際に、櫛状の溝を形成した上にポリシリ
コン層を形成した後、該ポリシリコン層をエッチバック
すれば、櫛状の溝内にポリシリコンが充填された状態で
残留し、特別な工程を設けることなく探針用パッドを形
成することができる。

【００１３】また、本発明の半導体装置の製造方法で
は、ベース領域を選択的エピタキシャル成長法によって
形成することもできる。この方法によれば、極薄い清浄
なシリコン表面が得られるので平坦性の高いベースが形
成できる。

【００１４】

【発明の実施の形態】本発明の実施形態に関して、図面
を参照して説明する。ここで示す図では、真性部以外に
比べてトランジスタの真性領域、即ちエミッタやベース
領域の寸法が拡大して図示されている。実際には真性領
域は１μｍ程度の寸法（エミッタコンタクトの開口部の
寸法は、短い方が例えば０．４μｍ程度）である。これ
に対して、ベースコンタクトやコレクタコンタクトの開
口部は８０μｍ〜１２０μｍ程度である。また、ここで
は縦型バイポーラ・トランジスタとしてｎｐｎ型を用い
た実施形態を説明する。逆の導電型、すなわち、ｐｎｐ
型の組み合わせへも本発明は適用可能であることは勿論
である。

【００１５】（第１の実施形態）図１は、本発明の第１
の実施形態となる半導体装置を示す平面図である。図２
及び図３は第１の実施形態となる半導体装置の要部を示
す断面図であり、図２は図１の線Ａ−Ａ’に沿った断面
図、図３は図１の線Ｂ−Ｂ’に沿った断面図である。ま
ず、本発明の半導体装置の主要な部分の平面的配置関係
を図１に示す。フィールドと呼ぶロコス酸化膜４のフィ
ールド端部４ａ、ベース電極用の多結晶シリコン６、エ
ミッタコンタクト部２０、ベースコンタクト部３０、コ
レクタコンタクト部４０及び探針用パッド５０の関係が
示されている。図２は図１の線Ａ−Ａ’部での断面図で
あり、図３は図１の線Ｂ−Ｂ’部（Ａ−Ａ’部とは直角
方向）での断面図である。ｐ型シリコン基板１は、結晶
の面方位が（１００）であり、その抵抗率は１０〜２０
Ω・ｃｍである。このシリコン基板１の表面の一部に
は、ｎ＋型埋め込み層２−ａがある。更に、ｐ＋型埋め
込み層２−ｂがある。この領域にはホウ素がドープされ
ていて、濃度や厚さはｎ＋型埋め込み層２−ａと同程度
である。別々の導電型の埋め込み層同士は、お互いに接
触することなく中間の位置には元々の基板領域がある。

【００１６】この埋め込み層２−ａ，２−ｂの表面及び
埋め込み層が存在していない領域のシリコン基板１の表
面に、ｎ−型のエピタキシャルシリコン層３がある。こ
こにはリンがドープされていて、その濃度は約２×１０
¹⁶ｃｍ^-3以下の領域が約０．７μｍである。先に述べた
ｎ＋型埋め込み層２−ａと、このリン濃度が約２×１０
¹⁶ｃｍ^-3以下である約０．７μｍ厚さの領域との間には
遷移領域がある。この遷移領域でのリン濃度は、表面方
向へ向かって約２×１０¹⁹ｃｍ^-3から約２×１０¹⁶ｃｍ
^-3へと低下する領域が厚さ約０．７μｍにわたって存在
する。

【００１７】選択的に一部領域のシリコンだけをシリコ
ン酸化膜へと変える方法、いわゆる通常のＬＯＣＯＳ法
（ Local Oxidation of Siliconn ）によって形成した
素子分離用のロコス酸化膜４は、その酸化膜の厚さが約
０．８μｍでｐ＋型埋め込み層２−ｂの上に形成されて
いる。コレクタ用金属電極が形成されるコレクタコンタ
クト部４０の直下の領域には、コレクタ引き出し用のｎ
＋型の単結晶シリコン５が存在する。これらの上の一部
領域には、ベース電極用のｐ＋型多結晶シリコン６があ
る。これらのロコス酸化膜４及びベース電極用ｐ＋型多
結晶シリコン６は、シリコン窒化膜７によって覆われて
いる。

【００１８】また、ベース電極用のｐ＋型多結晶シリコ
ン６の内部の一部領域には、エミッタコンタクト開口部
２１が形成されている。このエミッタコンタクト開口部
２１の内部のｎ−型のエピタキシャルシリコン層３の表
面には、ｐ型単結晶シリコンからなる真性ベース領域１
２及びｐ＋型単結晶シリコンからなる外部ベース領域１
１が存在する。外部ベース領域１１及び真性ベース領域
１２の上には側壁８としてシリコン酸化膜が形成され、
このシリコン酸化膜からなる側壁８によってベース電極
用多結晶シリコン膜６の側面が被覆されている。この側
壁８と真性ベース領域１２によって形成された溝の内部
には、エミッタ電極用の多結晶シリコン９が埋設されて
いる。側壁８により区画されたｐ型単結晶シリコン層か
らなる真性ベース領域１２の一部に、エミッタ電極用の
多結晶シリコン９からのｎ型不純物拡散によってエミッ
タ領域１３が形成される。また、ｎ＋型コレクタ引き出
し単結晶リコン層５及びｐ＋型ベース電極用多結晶シリ
コン６の上にも開口が形成される。即ち、ベースコンタ
クト開口部３１及びコレクタコンタクト開口部４１であ
る。

【００１９】エミッタ電極用の多結晶シリコン９は隣接
する探針用パッド５０にある溝１０まで延伸している。
探針用パッド５０には約１００μｍ四方の範囲にわたっ
て櫛状の溝１０が設けられている。櫛状の溝１０はその
幅がエミッタ用の多結晶シリコン９の厚さの２倍以下で
あり、溝１０の間隔もエミッタ多結晶シリコン９の厚さ
の２倍以下である。このように密集して存在する溝１０
の中にエミッタ電極用の多結晶シリコン９と同じ探針パ
ッド用の多結晶シリコン９−ａが充填されている。

【００２０】第１の実施形態で特徴的な点は、（１）エ
ミッタ電極用多結晶シリコンが埋設されている溝は、そ
の幅が多結晶シリコンの厚さの２倍以下であり（２倍よ
りもさらに小さい、例えば、１．５倍以下程度の方がプ
ロセスのマージンがある）、（２）エミッタ電極用の多
結晶シリコンが埋設されている溝は、ロコス酸化膜（フ
ィールド酸化膜）上にも伸びていて、しかもフィールド
上の溝は密集して配置されている。例えば、その密集度
は溝幅と同程度の間隔で１００μｍ四方程度の領域に存
在している。

【００２１】これらの表面はシリコン酸化膜によって被
覆されており、最終的には金属電極が形成される。エミ
ッタ電極用の多結晶シリコン９、ベース電極用の多結晶
シリコン６、コレクタ引き出し用の単結晶シリコン５の
上にはそれぞれコンタクト用の開口が形成され、これら
の開口には後述する図１１及び図１２で示すように、そ
れぞれアルミニウム合金からなるエミッタ電極２２、ア
ルミニウム合金からなるベース電極３２及びアルミニウ
ム合金からなるコレクタ電極４２が形成される。

【００２２】次に、図４から図１２に断面図を用いなが
ら主要な工程における第１の実施形態となる半導体装置
を製作する工程を詳細に説明する。図４は、ロコス酸化
膜４により素子分離された段階の図１に示す半導体装置
の線Ａ−Ａ’に沿った断面図である。また、図５は、同
じく線Ｂ−Ｂ’沿った断面図である。ｐ型シリコン基板
１は（１００）結晶面をもち、抵抗率が約１０から２０
Ω・ｃｍである。もちろん、結晶面方位がこれ以外でも
トランジスターは作製可能であり、抵抗率も使用目的に
よって変更可能である。例えば、このバイポーラトラン
ジスタをＣＭＯＳと同一ウエハーに形成する場合、即ち
ＢｉＣＭＯＳのバイポーラとして使う場合は、（１０
０）面方位に作製する必要がある。しかし、ＣＭＯＳを
作製せずバイポーラだけを作製するのであれば、別の結
晶面、例えば、（１１１）面方位の基板を使用すること
もできる。また、アルファー線がバイポーラトランジス
タ部を通過する際に、電荷の発生に伴い回路の誤動作を
引き起こすことがあるが、この対策の一つとして基板−
コレクタ間の空乏層の幅を狭める手法がある。この様
に、空乏層を狭めるためには、基板の不純物濃度を上げ
る必要があり、この目的のためには数Ω・ｃｍから１Ω
・ｃｍ以下の抵抗率の基板を用いることもある。

【００２３】シリコン基板１上に、通常のＣＶＤ法また
は熱酸化法により、シリコン酸化膜（＝図示せず）を形
成する。約５,０００Å（３,０００Åから７,０００Å
の厚さが適している）のシリコン酸化膜を形成後、通常
のフォトリソグラフィー法（写真食刻法）によって、シ
リコン酸化膜上にフォトレジスト（＝図示せず）をパタ
ーニングする。このフォトレジストをマスク材として、
通常のＨＦ系溶液（ＮＨ₄ Ｆ、ＨＦ、Ｈ₂ Ｏの混合液）
を用いたウエット・エッチング法により、表面のシリコ
ン酸化膜を選択的に除去する。引き続き有機系溶液を用
いてフォトレジストを除去した後、フォトリソグラフィ
ー工程での位置あわせのためにシリコン酸化膜開口内部
のシリコン基板１の表面を２００Å〜５００Å程度酸化
した後、ヒ素のイオン注入によりシリコン酸化膜が薄い
領域のシリコン基板１にヒ素を選択的に注入する。イオ
ン注入の加速エネルギーは、マスク材となるシリコン酸
化膜を突き抜けない程度に低い必要がある。また、イオ
ン注入する不純物の量としては、埋め込み層の不純物濃
度が１×１０¹⁹ｃｍ^-3台となる条件が適当であり、エネ
ルギー：７０ｋｅＶ、ドース量：５×１０¹⁵ｃｍ^-2を用
いると良い。

【００２４】次に、イオン注入された際の損傷回復、ヒ
素の活性化及び押し込みの為に、１，０００℃〜１,１
５０ ℃の温度で熱処理する。この様にして、ヒ素濃度
が、約２〜５×１０¹⁹ｃｍ^-3である領域が深さ方向へ約
２μｍ厚となっている、ｎ＋型埋め込み層２−ａが形成
される。ＨＦ系の溶液を用いて厚さ５, ０００Åのシリ
コン酸化膜を全て除去し、酸化による５００Å〜２, ５
００Åの厚さのシリコン酸化膜の形成、フォトレジスト
のパターニング及びエネルギー：５０ｋｅＶ、ドース
量：１×１０¹⁴ｃｍ^-3でホウ素のイオン注入を行い、チ
ャンネルストッパー用のｐ＋型埋め込み層２−ｂを形成
する。次にシリコン酸化膜を全面除去する。引き続き、
通常の方法によってｎ型シリコンエピタキシャル層３を
形成する。成長温度は９５０℃〜１，０５０℃が適当で
ある。原料ガスは、ＳｉＨ₄ またはＳｉＨ₂Ｃｌ₂を用い
る。ドーピングガスとしてＰＨ₃ を用い、５×１０¹⁵〜
５×１０¹⁶ｃｍ^-3の不純物としてのリンを含有し、厚さ
は０．３μｍ〜１．３μｍが適当である。この様にして
埋め込み層上にｎ型のシリコンエピタキシャル層３を形
成する。

【００２５】次に、素子分離のためにロコス酸化膜４を
形成する。シリコン窒化膜を保護マスク材とした酸化に
よって、選択的に一部の領域のシリコンだけをシリコン
酸化膜へと変える、いわゆる通常のＬＯＣＯＳ法（ Loc
al Oxidation of Silicon ）によって形成した素子分離
用のロコス酸化膜４は、厚さを約０．８μｍにしてｐ＋
型埋め込み層２−ｂの上に形成する。まず、エピタキシ
ャルシリコン層の表面に、２００Å〜５００Åの熱酸化
膜（＝図示せず）を形成し、シリコン窒化膜（＝図示せ
ず）を厚さ７００Å〜１，５００Åに形成する。引き続
きフォトリソグラフィによってフォトレジスト（＝図示
せず）をパターニングして、ドライエッチングによりシ
リコン窒化膜及びシリコン酸化膜を除去する。引き続
き、エピタキシャルシリコン層もエッチングして溝を形
成する。溝の深さ（即ち、エッチングするシリコンの深
さ）は、ロコス法で形成される酸化膜の厚さの半分程度
が適当である。フォトレジストを除去後、素子領域がシ
リコン窒化膜により保護された状態で酸化することによ
り、素子分離のためのシリコン酸化膜、すなわちロコス
酸化膜４が形成される。ロコス酸化膜４は、チャンネル
ストッパー用ｎ＋型埋め込み層２−ｂに達する厚さが適
当であり、例えば３，０００Å〜１０，０００Åであ
る。シリコン窒化膜は、熱したリン酸によって取り除
く。なお、このロコス酸化膜４で素子分離された領域を
フィールドまたはフィールド酸化膜とも呼ぶ。

【００２６】次に、コレクタ抵抗を下げるためにコレク
タ引き出し用のｎ＋型単結晶シリコン５を形成する。通
常のフォトリソグラフィーによってフォトレジストのパ
ターン（図示せず）を形成し、このフォトレジストをマ
スク材として、イオン注入法によってリンをドープす
る。即ち、リンを加速エネルギー：１００ｋｅＶ、ドー
ズ量：５×１０¹⁵ｃｍ^-2の条件でイオン注入する。フォ
トレジスト除去後、注入されたリンの活性化及びイオン
注入損傷回復のための熱処理をする。この時、例えば温
度９００℃で５分間にわたり酸素数％含有の窒素雰囲気
のような酸化性雰囲気中で熱処理するのがが良い。その
理由は、リン濃度の高い単結晶シリコン領域には厚いシ
リコン酸化膜が形成されることを利用するためである。
このようにして得られたシリコン基板１の断面を示した
のが図４及び図５である。

【００２７】次いで、エミッタ用のｎ−型エピタキシャ
ルシリコン層３の上には、３００Åのシリコン酸化膜が
形成され、同時にコレクタ引き出し用のｎ＋型の単結晶
シリコン５上には、約１，０００Å以上のシリコン酸化
膜が形成される。次に、ＨＦ系溶液によって、シリコン
酸化膜が５００Å程度除去される時間エッチングする。
この結果、真性ベース領域１２上のエピタキシャルシリ
コン層３上にあるシリコン酸化膜（前の説明では３００
Åの膜厚）は完全に除去され、一方、コレクタ引き出し
用のｎ＋型単結晶シリコン５上にはシリコン酸化膜が残
っている。次に、この状態で無添加の多結晶シリコン６
を堆積する。多結晶シリコン６の厚さとしては、１，５
００Å〜３，５００Åが適当である。次に、ボロンを多
結晶シリコン６の全面にイオン注入する。注入条件は、
例えば注入エネルギーとして多結晶シリコン６を突き抜
けないように十分に低いエネルギーとし、ホウ素のドー
ズ量は１×１０¹⁵〜２×１０¹⁶ｃｍ^-2が適当である。次
に、フォトレジストをパターニングした後、ドライエッ
チングにより不要な部分の多結晶シリコン６を除去す
る。この結果、厚さが約２，５００Åでホウ素濃度が約
２×１０²⁰ｃｍ^-3のベース電極用のｐ＋型の多結晶シリ
コン６が形成される。これらの全面を約１，５００Åの
膜厚のＬＰＣＶＤ法によるシリコン窒化膜７で被覆す
る。ここまでの工程によって図６及び図７の断面構造が
できあがる。

【００２８】次に、通常のフォトリソグラフィーと異方
性ドライエッチによって、シリコン窒化膜７を除去す
る。この時、ベース電極用の多結晶シリコン６が無い部
分にエミッタコンタクト開口部用のフォトレジストのパ
ターン（図示せず）を形成したロコス酸化膜４−ａの部
分は、ロコス酸化膜４が少し削られる。更に、ベース電
極用のｐ＋型多結晶シリコン６をドライエッチングして
エミッタ開口を形成する。この時、ｐ＋型多結晶シリコ
ン６を少しオーバーエッチングするので、下地のｎ−型
エピタキシャルシリコン層３も少し削られる。この削ら
れる膜厚は、ボロンがイオン注入されたベース電極用の
多結晶シリコン９からのボロンが拡散した部分を除去す
るためでもある。最後に、フォトレジストを除去する。
下地のｎ−型エピタキシャルシリコン領域を保護するた
めに、表面を薄く酸化する。例えば、酸化膜厚は１００
Å程度である。次に、真性ベース領域１２を形成するた
めのイオン注入をする。ここでは、ＢＦ₂ を注入原料と
し、加速エネルギー：１０ｋｅＶ、ドーズ量：３×１０
¹³ｃｍ^-2程度でイオン注入する。これらの結果、外部ベ
ースとなるべき領域１１ａと、真性ベースとなるべき領
域１２ａ、ができあがる。ここまでの工程によって、図
８、図９及び図１０の断面構造ができあがる。なお、図
１０は図１の線Ｃ−Ｃ’に沿った断面である。

【００２９】ＬＰＣＶＤ法でシリコン酸化膜を堆積した
後、引き続き異方性ドライエッチング法によって、直前
に堆積させたシリコン酸化膜の厚さ分だけエッチバック
させる。この時、エミッタコンタクト開口部内のベース
電極用のｐ＋型多結晶シリコン６やシリコン窒化膜７に
接する部分は、エッチングが進まずにシリコン酸化膜が
残り、開口部の内側にシリコン酸化膜からなる側壁８が
形成される。次いで、ＬＰＣＶＤ法により、ヒ素添加多
結晶シリコン９を約２，５００Å堆積させる。もちろ
ん、無添加多結晶シリコンを堆積した後に、ヒ素のイオ
ン注入によって不純物を添加しても良い。このエミッタ
用の多結晶シリコン９を異方性ドライエッチングにより
全面エッチバックする。この時、平坦部上の多結晶シリ
コン９は完全に除去されるが、狭い溝内に堆積した多結
晶シリコン９はエッチングされないで残留する。即ち、
側壁８内には多結晶シリコン９が充填され、探針用パッ
ド部に形成された溝内にも多結晶シリコン９−ａが充填
される。この様にして、ｎ＋型エミッタ電極用多結晶シ
リコン９がプラグ状に形成される。同時に探針用パッド
部に形成された溝１０内にも探針用パッドの多結晶シリ
コン９−ａが櫛状に形成される（図２，図３及び図１
１，図１２参照）。

【００３０】最後に、例えば１，０００℃で２０秒間の
熱処理を行い、エミッタ電極用多結晶シリコン９から、
真性ベース領域１２へヒ素を拡散させて、ｎ＋型シリコ
ン単結晶のエミッタ領域１３が形成される。引き続き、
ウエハー全体を約１０，０００Åの厚さのシリコン酸化
膜で被覆して、ＣＭＰによって平坦化させる。さらに、
フォトリソグラフィーと異方性ドライエッチによってエ
ミッタ電極用多結晶シリコン９、ベース電極用多結晶シ
リコン６、コレクタ引き出し用の単結晶シリコン５に達
する開口を形成する。フォトレジスト除去後、アルミニ
ウム合金のスパッタ、フォトレジストとドライエッチと
によるパターニングをすれば、図１及び図１１，図１２
に示す半導体装置が完成する。

【００３１】このようにして半導体装置を形成すれば、
エミッタ多結晶シリコンが開口内部に埋設されること
で、エミッタ直上の実効的な多結晶シリコンの高さが減
る。結果として、エミッタ多結晶シリコンの抵抗に起因
するエミッタ抵抗を低減することができる。従ってトラ
ンジスタの特性が向上する。また、探針用パッドを使用
して耐圧を正しく測定することができる。また、このよ
うな製造方法によれば、真性ベース領域及びエミッタ領
域を形成するための開口を設ける際に、同時にフィール
ド上の探針用パッド領域にも櫛状に溝を形成する。エミ
ッタ多結晶シリコンをドライエッチ方法で全面エッチバ
ックしても、櫛状の溝内部には多結晶シリコンが残る。
この結果、探針用パッドを形成するにあたってエミッタ
多結晶シリコンをパターニングするためのフォトリソグ
ラフィー工程を省略することができるので、大幅なコス
トダウンとなる。

【００３２】（第２の実施形態）第１の実施形態は、素
子分離端部が形成されてしまうウォールド・エミッタ
（walled-emitter）構造をとっている。素子分離端部の
形成を回避することができるトランジスタ構造として、
第２の実施形態を挙げて説明する。第１の実施形態がウ
ォールド・エミッタ構造となる理由は、素子分離端部に
ベースおよびエミッタが形成されてしまうからである。
そこで第２の実施形態では、素子分離端部をまたいだ多
結晶シリコンのパターン（この多結晶シリコンは、もと
もと容量パターン用と兼用した工程で形成したものであ
る）をカバーとして形成した構造とした。この点が第２
の実施形態となるトランジスタが、その構造において第
１の実施形態と異なる特徴点である。探針用パッドの構
造や製造方法は、第１の実施態様の場合とまったく同様
である。

【００３３】図１３に、ウォールド・エミッタ構造の説
明図として、図１１の楕円Ｍの部分を拡大した図を示し
て説明する。図１３に示すように、ロコス酸化膜４に接
して形成されるエミッタ領域１３は深くなり、結果とし
て真性ベース領域１２が狭くなることが問題である。即
ち、このトランジスタの耐圧は、本来の耐圧と違った値
となってしまう。これに対する解決策として第２の実施
形態の構造を提案する。

【００３４】図１４は、第２の実施形態である半導体装
置の平面図である。図１５は、図１４に示す平面の線Ｄ
−Ｄ’に沿った断面図である。この半導体装置では、ウ
ォールド・エミッタ構造を回避できている。問題を解決
した手段は、回路内部の容量１１５を作るための、多結
晶シリコン／絶縁膜／多結晶シリコン構造があるが、ウ
ォールド・エミッタ構造となってしまう部分をこの多層
構造で保護した構造とした。この構造は回路作製上必要
なので作製工程が増加することは無い。図１６から図２
０までが、第２の実施形態の作製途中の段階を示す部分
製造工程図である。製造工程順に説明して構造を明らか
にする。

【００３５】先ず、図１６において、ベース電極用多結
晶シリコン１０６の形成までは、第１の実施形態の製造
工程と同じである。ベース電極用多結晶シリコン１０６
の上に、シリコン酸化膜１５１をＣＶＤ法で形成する。
膜厚は、例えば１，０００Å程度が適当である。容量１
１５を形成するためのフォトレジストのパターン（図示
せず）を形成し、シリコン酸化膜１５１を除去する。フ
ォトレジストを除去し、容量膜としてシリコン窒化膜１
５３をＬＰＣＶＤ法で約２００Å程度堆積する。さらに
ＬＰＶＣＶＤ法で多結晶シリコン膜１５２を約２，００
０Å程度堆積し、イオン注入によってボロンをドープす
る。さらに、フォトリソグラフィー工程とドライエッチ
ングによって、容量多結晶シリコン１１６となる。さら
に、ＬＰＣＶＤ法によって、シリコン窒化膜１５４を約
２，０００Å堆積する。

【００３６】次いで、図１７に示すように第１の実施形
態と同じように、エミッタ／真性ベース形成用のエミッ
タコンタクト開口部１２１を形成するフォトリソグラフ
ィーを行う。引き続き、探針用パッド１５０の絶縁膜の
ドライエッチングを行う。さらに、図１８に示す工程で
は多結晶シリコン１０６のドライエッチングを行う。こ
の時、少しオーバーエッチングすることで、コレクタ用
の単結晶シリコン（図示せず）や、容量多結晶シリコン
１１６の下のあった容量用シリコン窒化膜１５３が削ら
れる。次いで、第１の実施態様と同じようにして、真性
ベース領域形成用のボロンのイオン注入をする。次い
で、エミッタコンタクト開口部１２１と探針用パッド１
５０を形成する位置にシリコン酸化膜１５６を載置す
る。

【００３７】次いで、図１９に示すように第１の実施形
態と同じように、直前に載置したシリコン酸化膜１５６
をエッチバックして、エミッタコンタクト開口部１２１
内に側壁１０８を形成する。最後にエミッタ用のｎ＋型
多結晶シリコン１０９を形成した後、該多結晶シリコン
１０９の全面エッチバック及びエミッタ形成の熱処理を
おこなえば、図１４、図１５及び図２０に示す半導体装
置となる。

【００３８】このような構造の半導体装置とすれば、素
子分離端部をまたいだ多結晶シリコンのパターンをカバ
ーとして形成した構造としたので、素子分離端部の形成
を回避することができる。また、探針用パッド部に形成
された溝内にも探針パッド用の多結晶シリコン１０９−
ａが充填される。この様にして、ｎ＋型エミッタ電極用
の多結晶シリコン１０９がプラグ状に形成されると同時
に、探針パッド部に形成された溝１１０内にも多結晶シ
リコン１０９ａが櫛状に形成される。

【００３９】（第３の実施形態）つぎに、本発明の第３
の実施形態を示す。本発明ではベース領域の形成にエピ
タキシャル成長法を採用した。エピタキシャル成長で形
成する場合の問題の一つは、ファセットと呼ばれるもの
である。すなわち、結晶成長の端部では、特定の結晶
面、たとえば（３１１）面が表出しやすい。この状態を
図２１に示した。エピタキシャル成長したベース領域の
内、周囲の部分（ｅ）は膜厚が薄くなっている。そこ
で、第３の実施形態では、第２の実施形態と同じくエピ
タキシャル成長法で形成されるベース領域の内、エミッ
タ多結晶シリコンが接する領域には、容量用多結晶シリ
コンを配置してある。

【００４０】図２２は、第３の実施形態である半導体装
置の断面図である。第３の実施形態の平面配置図は、第
２の実施形態の場合とまったく同様である。従って、第
３の実施形態の平面図は図１４と同じである。依って、
図２２は、図１４に示す平面図の線Ｄ−Ｄ’に沿った断
面図である。第３の実施形態では第２の実施形態と異な
るエミッタ部の形成方法と構造とについてのみ説明す
る。探針パッドも第２の実施形態の場合とまったく同様
であるので、説明は省略する。

【００４１】図２３，２４，２５は、第３の実施形態を
説明するための工程断面図であって、第２の実施態様の
図１６、図１７及び図１８と同様の製造工程を示してい
る。ただし、ここではベース電極用多結晶シリコン２０
６がコレクタ用単結晶シリコンと直接には接してはいな
い。図２６は、ＨＦ系の溶液によってロコス酸化膜２０
４の一部をエッチングし、エミッタ用単結晶シリコン２
０５を露出させた状態を示している。即ち、引き続きＨ
Ｆ系溶液によってロコス酸化膜２０４の一部を横方向へ
エッチングして、エミッタ用のｎ−型単結晶シリコン層
２０５及びベース電極用の多結晶シリコン２０６の下面
を露出させた段階の断面図である。この結果、ロコス酸
化膜２０４，単結晶シリコン２０５によって、エミッタ
コンタクト部２２０が形成される。

【００４２】図２７では、ベース領域を選択的エピタキ
シャル成長法によって形成した段階を示している。引き
続き、結晶成長の前処理の工程となる。低温エピタキシ
ャル成長の前処理の一環として、シリコン表面に保護膜
用のシリコン酸化膜を化学的方法により形成する。その
方法は、H. Hirayama et al., “Bipolar transistorfa
brication using selective epitaxial growth of P- a
nd B-doped layers in gas-source Si molecular beam
epitaxy,” IEEE Electron Device Lett., vol.11, no.
1, p.18 (1990) に示されている様に、ＮＨ₃ＯＨ：Ｈ₂
Ｏ₂：Ｈ₂Ｏ＝１：６：２０の混合液によって、露出され
たコレクタ用のエピタキシャルシリコン層２０３の表面
及び露出されたベース電極用多結晶シリコン２０６の表
面に、この化学反応を用いた１ｎｍ程度の膜厚を持つシ
リコン酸化膜を形成する。

【００４３】引き続き、結晶成長装置にウエハーを導入
する。ここでは、超高真空化学気相成長( Ultra high V
acuum Chemical Vapor Deposition： UHV-CVD ) 法を用
いることができる。この超高真空装置内部で８５０℃１
０分の熱処理によって、１ｎｍ厚さのシリコン酸化膜を
蒸発させる。この様にして、清浄なシリコン表面が得ら
れる。その後、選択的結晶成長法によってベース領域を
形成する。成長条件としては、ここではＵＨＶ／ＣＶＤ
法を例として説明する。成長条件の一例を示せば、基板
温度６０５℃、Ｓｉ₂Ｈ₆流量３ｓｃｃｍである。成長膜
にはホウ素をドープする。この成長の際、同時にベース
電極用多結晶シリコン２０６の表面にも、多結晶膜が成
長するが、ここでは図面上この多結晶成長を省略した。

【００４４】次いで、真性ベース領域２１２を形成す
る。真性ベース領域２１２は３層から構成され、下か
ら、（１）層の厚さが３０ｎｍの無添加のＳｉＧｅ合金
層（合金の組成は、深さ方向で一様にＧｅ含有量が１０
モル％、Ｓｉ含有量が９０モル％）、（２）厚さが３０
ｎｍのｐ型ＳｉＧｅ合金層（合金の組成は、Ｇｅ含有量
が深い方向へ向かって直線的に増加しているＳｉＧｅ合
金。その中のホウ素は深さ方向に一様で、５×１０¹⁸ｃ
ｍ^-3）、及びその上に（３）Ｓｉ層が３０ｎｍ（ホウ素
が５×１０¹⁷ｃｍ^-3存在する。）の３層構造である。

【００４５】次に、エミッタ部と探針パッド部全面にシ
リコン酸化膜２５６を堆積させる。先に成長させたベー
ス層の不純物分布がほとんど変化しない程度の低温成長
法（７００℃以下が望ましい）でシリコン酸化膜を堆積
させる。開口部に充分に埋設できるようにするために
は、減圧化学気相成長法（Low pressure chemical vapo
r deposition：ＬＰＣＶＤ )が好ましい。あとは、第１
および第２の実施例と同様である。即ち、図２８に示す
ようにシリコン酸化膜２５６をエッチバックして側壁２
０８を形成した後、第２実施例と同様にしてＬＰＣＶＤ
法により、エミッタ用の多結晶シリコン２０９を約２，
５００Å堆積させる。このエミッタ多結晶シリコン２０
９を異方性ドライエッチングにより全面エッチバックす
れば、図２２に示すように狭い溝内に堆積した多結晶シ
リコン２０９はエッチングされないで残留すし、側壁２
０８内には多結晶シリコン２０９が充填される。同時に
探針用パッド部に形成された溝内にも多結晶シリコン２
０９−ａが充填される。この様にして、ｎ＋型エミッタ
電極用多結晶シリコン２０９がプラグ状に形成される。
同時に探針用パッド部に形成された溝内にも探針用パッ
ド用の多結晶シリコン２０９−ａが櫛状に形成される
（図２２参照）。

【００４６】

【発明の効果】本発明の半導体装置は、エミッタ多結晶
シリコンが開口内部に埋設されることで、エミッタ直上
の実効的な多結晶シリコンの高さが減る。結果としてエ
ミッタ多結晶シリコンの抵抗に起因するエミッタ抵抗を
低減できるので、トランジスタの特性が向上する。ま
た、探針用パッドを使用してトランジスタ特性を評価す
るに際しても、エミッタと探針用パッドとの間の抵抗が
小さいので正確な評価が可能となる。さらに、ウォール
ド・エミッタ構造を回避した場合には、フィールド端部
でのエミッタ不純物の異常拡散を回避できるので、耐圧
を正しく測定できる。また、本発明の半導体装置の製造
方法によれば、探針用パッドを形成するにあたり、エミ
ッタ多結晶シリコンをパターニングするためのフォトリ
ソグラフィー工程を省略できるので、大幅なコストダウ
ンとなる。さらに、ＵＨＶ−ＣＶＤ法により清浄なシリ
コン表面を得た後、選択的結晶成長法によってベース領
域を形成することにより、高特性のエミッタを形成する
ことが可能となる。

【図面の簡単な説明】

【図１】本発明の第１実施形態の半導体装置の平面図
である。

【図２】本発明の第１実施形態の半導体装置の主要部
を示す、

【図３】本発明の第１実施形態の半導体装置の主要部
を示す、

【図４】本発明の第１実施形態の半導体装置の製造工
程を示す線Ａ−Ａ’に沿った工程断面図である。

【図５】本発明の第１実施形態の半導体装置の製造工
程を示す線Ｂ−Ｂ’に沿った工程断面図である。

【図６】図４に続く工程断面図である。

【図７】図５に続く工程断面図である。

【図８】図６に続く工程断面図である。

【図９】図７に続く工程断面図である。

【図１０】図８，図９と同じ工程の、図１の線Ｃ−
Ｃ’に沿った断面図である。

【図１１】図１の線Ａ−Ａ’に沿った断面図である。

【図１２】図１の線Ｂ−Ｂ’に沿った断面図である。

【図１３】図１１の楕円Ｍ内を拡大して示した図であ
る。

【図１４】本発明の第２実施形態の半導体装置の平面
図である。

【図１５】図１４の線Ｄ−Ｄ’に沿った断面図であ
る。

【図１６】本発明の第２実施形態の半導体装置の製造
工程を示す線Ｄ−Ｄ’に沿った工程断面図である。

【図１７】図１６に続く工程断面図である。

【図１８】図１７に続く工程断面図である。

【図１９】図１８に続く工程断面図である。

【図２０】図１９に続く工程断面図である。

【図２１】ファセットを説明する図である。

【図２２】本発明の第３実施形態の半導体装置の線Ｄ
−Ｄ’に沿った断面図である。

【図２３】本発明の第３実施形態の半導体装置の製造
工程を示す線Ｄ−Ｄ’に沿った工程断面図である。

【図２４】図２３に続く工程断面図である。

【図２５】図２４に続く工程断面図である。

【図２６】図２５に続く工程断面図である。

【図２７】図２６に続く工程断面図である。

【図２８】図２７に続く工程断面図である。

【図２９】従来のの半導体装置の一例を示す平面図で
ある。

【図３０】図２９の線Ｅ−Ｅ’に沿った断面図であ
る。

【図３１】図２９の線Ｆ−Ｆ’に沿った断面図であ
る。

【符号の説明】

１，１０１，３０１・・・・・シリコン基板、２-ａ，１０２
-ａ，３０２-ａ・・・・・ｎ＋型埋め込み層、２-ｂ，１０２
-ｂ，３０２-ｂ・・・・・ｐ＋型埋め込み層、３，１０３，
２０３，３０３・・・・・エピタキシャルシリコン層、４，
１０４，２０４，３０４・・・・・ロコス酸化膜、５，２０
５，３０５・・・・・単結晶シリコン、６，１０６，２０
６，３０６・・・・・多結晶シリコン、７，３０７・・・・・シ
リコン窒化膜、８，１０８，２０８，３０８・・・・・側
壁、９，１０９，２０９，３０９・・・・・多結晶シリコ
ン、１０，１１０・・・・・溝、１１，１１１，３１１・・・・・
外部ベース領域、１２，１１２，２１２，３１２・・・・・
真性ベース領域、１３，１１３，３１３・・・・・エミッタ
領域、２０，２２０，３２０・・・・・エミッタコンタクト
部、２１，１２１，３２１・・・・・エミッタコンタクト開
口部、２２・・・・・エミッタ電極、３０・・・・・ベースコンタ
クト部、３１，１３１，３３１・・・・・ベースコンタクト
開口部、３２・・・・・ベース電極、４０，３４０・・・・・コレ
クタコンタクト部、４１，３４１・・・・・コレクタコンタ
クト開口部、４２・・・・・コレクタ電極、５０，１５０，
２５０，３５０・・・・・探針用パッド、５１，１５１，２
５１，１５６，２５６・・・・・シリコン酸化膜、１１５・・・
・・容量、１１６・・・・・容量多結晶シリコン、１５２・・・・・
多結晶シリコン膜、１５３，１５４，２５４・・・・・シリ
コン窒化膜、１５５，２５５・・・・・フォトレジスト

フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 27/04 Ｈ０１Ｌ 29/50 Ｂ 21/822 29/417 Ｆターム(参考） 4M104 AA01 BB01 CC01 DD04 DD78 DD82 DD92 FF11 GG06 4M106 AA01 AA07 AB06 AD08 AD09 AD10 BA01 BA14 CA01 CA09 5F003 AZ09 BA97 BB06 BB07 BB08 BF90 BH02 BH16 BM01 BP06 BP31 BP93 5F033 HH04 HH08 JJ06 JJ08 KK01 KK04 LL04 MM01 MM21 QQ08 QQ31 QQ58 QQ59 QQ65 QQ73 QQ80 TT07 VV12 XX08 XX34 XX37 5F038 BE07 DT04 DT15 EZ02 EZ12 EZ20

Claims

【特許請求の範囲】

【請求項１】バイポーラトランジスタ半導体装置であ
って、真性ベース領域上のエミッタ領域に接した多結晶
シリコンからなるエミッタ電極部を有し、かつ該エミッ
タ電極部に隣接するフィールド絶縁膜上にエミッタ電極
と接した該多結晶シリコンが埋設された櫛状の溝を有
し、かつ該櫛状の溝が探針できる程度の大きさの範囲に
存在することを特徴とする半導体装置。
【請求項２】バイポーラトランジスタ半導体装置であ
って、真性ベース領域上のエミッタ領域に接した多結晶
シリコンからなるエミッタ電極部を有し、前記ベース領
域の周囲の境界部の一部又は全部の上に該ベースとは接
触しない第２の多結晶シリコン膜を有し、かつ該エミッ
タ電極部に隣接するフィールド絶縁膜上に前記第２の多
結晶シリコン膜上の一部を通り、エミッタ電極と接した
該多結晶シリコンが埋設された櫛状の溝を有し、かつ該
櫛状の溝が探針できる程度の大きさの範囲に存在するこ
とを特徴とする半導体装置。
【請求項３】前記櫛状の溝の幅がエミッタ多結晶シリ
コンの厚さの２倍以下であることを特徴とする請求項１
又は請求項２に記載の半導体装置。
【請求項４】前記櫛状の溝の間隔がエミッタ多結晶シ
リコンの厚さの２倍以下であることを特徴とする請求項
１又は請求項２に記載の半導体装置。
【請求項５】前記櫛状の溝が１００μｍ四方の範囲に
存在することを特徴とする請求項１又は請求項２に記載
の半導体装置。
【請求項６】ベースコンタクト部のベース層が、無添
加のＳｉＧｅ合金層、ｐ型ＳｉＧｅ合金層及びｐ型シリ
コン層の３層構造からなることを特徴とする請求項１又
は請求項２に記載の半導体装置。
【請求項７】真性ベース及びエミッタを形成するため
の開口を形成する際に、フィールド上のも櫛状に溝を形
成することを特徴とする半導体装置の製造方法。
【請求項８】プレーナ型バイポーラトランジスタの製
造方法であって、埋め込み層と素子間分離領域を有する
シリコン基板上に、ベース領域を形成し、該ベース領域
を含む前記基板全面にシリコン窒化膜とシリコン酸化膜
を形成した後、該ベース領域内の活性領域上の該シリコ
ン酸化膜と該シリコン窒化膜をエッチングにより除去し
て開口部を形成するとともに該開口部に隣接して櫛状の
溝を形成し、次いで、該開口部にシリコン酸化膜を堆積
後、引き続き異方性エッチングにより該シリコン酸化膜
をエッチバックして前記開口部に側壁を形成し、次いで
該開口部及び櫛状の溝を含む前記シリコン基板全面にポ
リシリコン層を形成した後、該ポリシリコン層をエッチ
バックしてエミッタ電極部と探針用パッド部を形成する
ことを特徴とする半導体装置の製造方法。
【請求項９】ベース領域を選択的エピタキシャル成長
法によって形成することを特徴とする請求項８に記載の
半導体装置の製造方法。