JPH10107010A - 半導体装置のドライエッチング装置及びそのドライエッチング方法 - Google Patents
半導体装置のドライエッチング装置及びそのドライエッチング方法Info
- Publication number
- JPH10107010A JPH10107010A JP25975096A JP25975096A JPH10107010A JP H10107010 A JPH10107010 A JP H10107010A JP 25975096 A JP25975096 A JP 25975096A JP 25975096 A JP25975096 A JP 25975096A JP H10107010 A JPH10107010 A JP H10107010A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- layer
- lower electrode
- electrode
- silicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- ing And Chemical Polishing (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 ＳＯＩ構造をもつ半導体装置のドライエッチ
ング時に、ＤＣバイアスを安定に印加し良好なエッチン
グができるドライエッチング装置及び方法を提供する。 【解決手段】 ＳＯＩ基板の活性Ｓｉ層３内に半導体素
子が形成され、活性Ｓｉ層の周辺に高濃度不純物領域６
が形成され、また活性Ｓｉ層上にはＳｉ酸化膜７が形成
され、その上に配線電極のＡｌ層８と、さらに電極パタ
ーニング用レジスト９が形成されている。次に上記の半
導体装置を配置する接地された下部電極１１と、対向し
た上部電極１２を形成する。下部電極には一端が固定さ
れ、他端が半導体装置の不純物領域６の上面を押下する
ように導電性の固定部１４が設けられている。両電極間
にＤＣバイアスを加えプラズマ１３を発生制御し、Ａｌ
層８をエッチングしパターニングする。Ａｌ層は下部電
極を介し接地され、活性Ｓｉ層もＡｌ層とオーム接触し
接地されるのでバイアスは安定し良好にエッチされる。
ング時に、ＤＣバイアスを安定に印加し良好なエッチン
グができるドライエッチング装置及び方法を提供する。 【解決手段】 ＳＯＩ基板の活性Ｓｉ層３内に半導体素
子が形成され、活性Ｓｉ層の周辺に高濃度不純物領域６
が形成され、また活性Ｓｉ層上にはＳｉ酸化膜７が形成
され、その上に配線電極のＡｌ層８と、さらに電極パタ
ーニング用レジスト９が形成されている。次に上記の半
導体装置を配置する接地された下部電極１１と、対向し
た上部電極１２を形成する。下部電極には一端が固定さ
れ、他端が半導体装置の不純物領域６の上面を押下する
ように導電性の固定部１４が設けられている。両電極間
にＤＣバイアスを加えプラズマ１３を発生制御し、Ａｌ
層８をエッチングしパターニングする。Ａｌ層は下部電
極を介し接地され、活性Ｓｉ層もＡｌ層とオーム接触し
接地されるのでバイアスは安定し良好にエッチされる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関するものである。
の製造方法に関するものである。
【０００２】
【従来の技術】図３は、半導体装置の製造工程を示す略
断面図である。従来の半導体装置は、先ず、支持体シリ
コン基板１と、支持体シリコン基板１の一主表面上に形
成されたシリコン酸化膜等の絶縁層２と、絶縁層２上に
形成された活性シリコン層３とが一体的に構成されたＳ
ＯＩ（Silicon on Insulator）基板の両面に、熱酸化
を行うことによりシリコン酸化膜４を形成し、シリコン
酸化膜４上に、原料ガスとしてシラン（ＳｉＨ4）及び
アンモニア（ＮＨ3）を用いたＬＰＣＶＤ法によりシリ
コン窒化膜５を形成する。
断面図である。従来の半導体装置は、先ず、支持体シリ
コン基板１と、支持体シリコン基板１の一主表面上に形
成されたシリコン酸化膜等の絶縁層２と、絶縁層２上に
形成された活性シリコン層３とが一体的に構成されたＳ
ＯＩ（Silicon on Insulator）基板の両面に、熱酸化
を行うことによりシリコン酸化膜４を形成し、シリコン
酸化膜４上に、原料ガスとしてシラン（ＳｉＨ4）及び
アンモニア（ＮＨ3）を用いたＬＰＣＶＤ法によりシリ
コン窒化膜５を形成する。
【０００３】なお、支持体シリコン基板１として、厚み
が約５００μｍのＮ型の４インチウェハで、１０18以上
のアンチモン（Ｓｂ）不純物濃度を有するものを用い、
絶縁層２の膜厚としては２μｍ以上とし、活性シリコン
層３として、約１０１４のリン（Ｐ）不純物濃度を有す
るものを用いた。
が約５００μｍのＮ型の４インチウェハで、１０18以上
のアンチモン（Ｓｂ）不純物濃度を有するものを用い、
絶縁層２の膜厚としては２μｍ以上とし、活性シリコン
層３として、約１０１４のリン（Ｐ）不純物濃度を有す
るものを用いた。
【０００４】また、ＳＯＩ基板の形成方法としては、絶
縁層上に気相，液相，固相の各相で単結晶シリコンを成
長させるＳＯＩ成長法や、基板を張り合わせる張り合わ
せＳＯＩ法や、単結晶シリコン基板中に酸素をイオン注
入して内部に絶縁層を形成するＳＩＭＯＸ（Silicon I
mplanted Oxidation）法や、陽極酸化によってシリコ
ンを部分的に多孔質化して酸化することにより形成する
方法等がある。
縁層上に気相，液相，固相の各相で単結晶シリコンを成
長させるＳＯＩ成長法や、基板を張り合わせる張り合わ
せＳＯＩ法や、単結晶シリコン基板中に酸素をイオン注
入して内部に絶縁層を形成するＳＩＭＯＸ（Silicon I
mplanted Oxidation）法や、陽極酸化によってシリコ
ンを部分的に多孔質化して酸化することにより形成する
方法等がある。
【０００５】続いて、シリコン窒化膜５上にフォトレジ
スト（図示せず）を塗布し、露光，現像を行うことによ
り活性シリコン層３上のフォトレジストを所定形状にパ
ターニングし、パターニングされたフォトレジストをマ
スクとして活性シリコン層３上のシリコン窒化膜５及び
シリコン酸化膜４のエッチングを行い、プラズマアッシ
ング等によりフォトレジストを除去する。
スト（図示せず）を塗布し、露光，現像を行うことによ
り活性シリコン層３上のフォトレジストを所定形状にパ
ターニングし、パターニングされたフォトレジストをマ
スクとして活性シリコン層３上のシリコン窒化膜５及び
シリコン酸化膜４のエッチングを行い、プラズマアッシ
ング等によりフォトレジストを除去する。
【０００６】次に、パターニングされたシリコン窒化膜
５をマスクとして不純物のイオン注入を行うことによ
り、活性シリコン層３内に半導体素子（図示せず）を形
成し、活性シリコン層３上のシリコン窒化膜５を熱リン
酸等を用いたエッチングにより除去し、活性シリコン層
３上のシリコン酸化膜４をＨＦ水溶液等を用いたエッチ
ングにより除去する。そして、半導体素子を形成する際
の不純物のイオン注入を行うときに、同時に不純物をイ
オン注入及びアニールを行うことにより、活性シリコン
層３の周辺領域にオーミック接触させるための高濃度不
純物領域６を形成する（図３（ａ））。
５をマスクとして不純物のイオン注入を行うことによ
り、活性シリコン層３内に半導体素子（図示せず）を形
成し、活性シリコン層３上のシリコン窒化膜５を熱リン
酸等を用いたエッチングにより除去し、活性シリコン層
３上のシリコン酸化膜４をＨＦ水溶液等を用いたエッチ
ングにより除去する。そして、半導体素子を形成する際
の不純物のイオン注入を行うときに、同時に不純物をイ
オン注入及びアニールを行うことにより、活性シリコン
層３の周辺領域にオーミック接触させるための高濃度不
純物領域６を形成する（図３（ａ））。
【０００７】なお、高濃度不純物領域６として、幅約１
０μｍ，深さ約１μｍで、約１０19のリン（Ｐ）不純物
濃度を有するものを形成した。
０μｍ，深さ約１μｍで、約１０19のリン（Ｐ）不純物
濃度を有するものを形成した。
【０００８】次に、活性シリコン層３上にシリコン酸化
膜７を形成し、シリコン酸化膜７上に配線電極としての
アルミニウム層８を形成する（図３（ｂ））。
膜７を形成し、シリコン酸化膜７上に配線電極としての
アルミニウム層８を形成する（図３（ｂ））。
【０００９】なお、アルミニウム層８の形成方法の一例
としては、ターゲットにアルミニウムを用いてスパッタ
リングを行うことにより形成できる。
としては、ターゲットにアルミニウムを用いてスパッタ
リングを行うことにより形成できる。
【００１０】そして、活性シリコン層３上に形成された
アルミニウム層８上には、半導体素子（図示せず）の電
極パターンに基づいてパターニングされたフォトレジス
ト９が形成され、アルミニウム層８上の高濃度不純物領
域６に略対向する位置にもフォトレジスト１０が形成さ
れる（図３（ｃ））。
アルミニウム層８上には、半導体素子（図示せず）の電
極パターンに基づいてパターニングされたフォトレジス
ト９が形成され、アルミニウム層８上の高濃度不純物領
域６に略対向する位置にもフォトレジスト１０が形成さ
れる（図３（ｃ））。
【００１１】次に、図４に示すように、接地された下部
電極１０上に上述の半導体装置を配置し、上部電極１２
と下部電極１１間にＤＣバイアスを印加してプラズマを
発生制御することによりドライエッチングを行う。
電極１０上に上述の半導体装置を配置し、上部電極１２
と下部電極１１間にＤＣバイアスを印加してプラズマを
発生制御することによりドライエッチングを行う。
【００１２】
【発明が解決しようとする課題】ところが、上述の構成
の半導体装置をドライエッチングする場合、アルミニウ
ム層８と下部電極１１との間に絶縁層２，シリコン酸化
膜４及びシリコン窒化膜５が存在するため、アルミニウ
ム層８は接地されている下部電極１１とは接続されずに
電位的に浮くことになる。
の半導体装置をドライエッチングする場合、アルミニウ
ム層８と下部電極１１との間に絶縁層２，シリコン酸化
膜４及びシリコン窒化膜５が存在するため、アルミニウ
ム層８は接地されている下部電極１１とは接続されずに
電位的に浮くことになる。
【００１３】そのため、上部電極１２と下部電極１１間
に印加されるＤＣバイアスがアルミニウム層８に安定的
に印加されず、未エッチング領域が発生するという問題
があった。
に印加されるＤＣバイアスがアルミニウム層８に安定的
に印加されず、未エッチング領域が発生するという問題
があった。
【００１４】本発明は、上記の点に鑑みて成されたもの
であり、その目的とするところは、ＳＯＩ構造を有する
半導体装置をドライエッチングする際に、ＤＣバイアス
を安定的に印加し、良好なエッチング状態を得ることの
できる半導体装置のドライエッチング装置及びそのドラ
イエッチング方法を提供することにある。
であり、その目的とするところは、ＳＯＩ構造を有する
半導体装置をドライエッチングする際に、ＤＣバイアス
を安定的に印加し、良好なエッチング状態を得ることの
できる半導体装置のドライエッチング装置及びそのドラ
イエッチング方法を提供することにある。
【００１５】
【課題を解決するための手段】請求項１記載の発明は、
支持体シリコン基板と該支持体シリコン基板の一主表面
上に形成された絶縁層と該絶縁層上に形成された活性シ
リコン層とが一体的に構成されて成るＳＯＩ基板と前記
活性シリコン層内に形成された半導体素子と前記活性シ
リコン層内に該活性シリコン層と同一導電型となるよう
に形成された高濃度不純物領域と前記活性シリコン層上
に形成された酸化膜と該酸化膜上に形成された配線電極
とを有して成る半導体装置のドライエッチングを行う半
導体装置のドライエッチング装置であって、前記半導体
装置を配置する下部電極と、前記下部電極上に前記半導
体装置を配置した際の該半導体装置の上部に配置される
上部電極と、前記下部電極に一端が固定され、かつ、他
端が前記下部電極上に前記半導体装置を配置した際に前
記半導体装置の上面を押下する導電性を有する固定部と
を有して成り、前記下部電極と前記上部電極との間に電
圧を印加することによりドライエッチングを行うように
したことを特徴とするものである。
支持体シリコン基板と該支持体シリコン基板の一主表面
上に形成された絶縁層と該絶縁層上に形成された活性シ
リコン層とが一体的に構成されて成るＳＯＩ基板と前記
活性シリコン層内に形成された半導体素子と前記活性シ
リコン層内に該活性シリコン層と同一導電型となるよう
に形成された高濃度不純物領域と前記活性シリコン層上
に形成された酸化膜と該酸化膜上に形成された配線電極
とを有して成る半導体装置のドライエッチングを行う半
導体装置のドライエッチング装置であって、前記半導体
装置を配置する下部電極と、前記下部電極上に前記半導
体装置を配置した際の該半導体装置の上部に配置される
上部電極と、前記下部電極に一端が固定され、かつ、他
端が前記下部電極上に前記半導体装置を配置した際に前
記半導体装置の上面を押下する導電性を有する固定部と
を有して成り、前記下部電極と前記上部電極との間に電
圧を印加することによりドライエッチングを行うように
したことを特徴とするものである。
【００１６】請求項２記載の発明は、支持体シリコン基
板と該支持体シリコン基板の一主表面上に形成された絶
縁層と該絶縁層上に形成された活性シリコン層とが一体
的に構成されたＳＯＩ基板における前記活性シリコン層
内に、半導体素子及び前記活性シリコン層と同一導電型
の高濃度不純物領域を形成し、前記活性シリコン層上に
酸化膜を形成し、該酸化膜上に配線電極を形成して半導
体装置を製造し、該半導体装置を接地された下部電極上
に配置し、該下部電極に一端が固定された導電性を有す
る固定具の他端により前記半導体装置の上端を押下して
固定し、前記半導体装置の上部に離間して上部電極を配
置し、該上部電極と前記下部電極間に電圧を印加してド
ライエッチングを行うようにしたことを特徴とするもの
である。
板と該支持体シリコン基板の一主表面上に形成された絶
縁層と該絶縁層上に形成された活性シリコン層とが一体
的に構成されたＳＯＩ基板における前記活性シリコン層
内に、半導体素子及び前記活性シリコン層と同一導電型
の高濃度不純物領域を形成し、前記活性シリコン層上に
酸化膜を形成し、該酸化膜上に配線電極を形成して半導
体装置を製造し、該半導体装置を接地された下部電極上
に配置し、該下部電極に一端が固定された導電性を有す
る固定具の他端により前記半導体装置の上端を押下して
固定し、前記半導体装置の上部に離間して上部電極を配
置し、該上部電極と前記下部電極間に電圧を印加してド
ライエッチングを行うようにしたことを特徴とするもの
である。
【００１７】
【発明の実施の形態】以下、本発明の一実施形態につい
て図面に基づき説明する。なお、本実施形態に用いた半
導体装置は、従来例として図３に示した半導体装置と同
じ構成であるので、ここでは説明を省略する。図１は、
本発明の一実施形態に係る半導体装置のプラズマエッチ
ングの状態を示す模式図であり、図２は、本実施形態に
係る半導体装置の固定状態を示す略平面図である。本実
施形態においては、図１，図２に示すように、先ず、接
地された下部電極１１上に半導体装置を配置する。
て図面に基づき説明する。なお、本実施形態に用いた半
導体装置は、従来例として図３に示した半導体装置と同
じ構成であるので、ここでは説明を省略する。図１は、
本発明の一実施形態に係る半導体装置のプラズマエッチ
ングの状態を示す模式図であり、図２は、本実施形態に
係る半導体装置の固定状態を示す略平面図である。本実
施形態においては、図１，図２に示すように、先ず、接
地された下部電極１１上に半導体装置を配置する。
【００１８】ここで、下部電極１１には、半導体装置を
下部電極１１上に固定するための導電性を有する固定部
１４が設けられている。固定部１４の一端は、下部電極
１１に固定され、他端は揺動自在となるように構成さ
れ、半導体装置の上面を下部電極１１の方向に押下する
方向に力が加わるようになっている。そして、半導体装
置の高濃度不純物領域６上を固定部１４が押下するよう
に、半導体装置を下部電極１１上に配置して固定部１４
により固定する。
下部電極１１上に固定するための導電性を有する固定部
１４が設けられている。固定部１４の一端は、下部電極
１１に固定され、他端は揺動自在となるように構成さ
れ、半導体装置の上面を下部電極１１の方向に押下する
方向に力が加わるようになっている。そして、半導体装
置の高濃度不純物領域６上を固定部１４が押下するよう
に、半導体装置を下部電極１１上に配置して固定部１４
により固定する。
【００１９】次に、上部電極１２と下部電極１１間にＤ
Ｃバイアスを印加することでプラズマ１３を発生制御
し、アルミニウム層８のドライエッチングを行い、所定
形状にパターニングする。
Ｃバイアスを印加することでプラズマ１３を発生制御
し、アルミニウム層８のドライエッチングを行い、所定
形状にパターニングする。
【００２０】従って、本実施形態においては、アルミニ
ウム層８は固定部１４により下部電極１１と接続されて
いるので、電気的に接地されることになり、また、高濃
度不純物領域６が形成されているので、活性シリコン層
３も高濃度不純物領域６を介してアルミニウム層８とオ
ーミック接触され、活性シリコン層３も電気的に接地さ
れることになり、ＤＣバイアスが安定的に印加されて、
良好なドライエッチングが可能となる。
ウム層８は固定部１４により下部電極１１と接続されて
いるので、電気的に接地されることになり、また、高濃
度不純物領域６が形成されているので、活性シリコン層
３も高濃度不純物領域６を介してアルミニウム層８とオ
ーミック接触され、活性シリコン層３も電気的に接地さ
れることになり、ＤＣバイアスが安定的に印加されて、
良好なドライエッチングが可能となる。
【００２１】また、本実施形態においては、高濃度不純
物領域６を半導体素子を形成する際に同時に形成するよ
うにしているので、従来と同一の工程数で本実施形態に
係る半導体装置を形成することができる。
物領域６を半導体素子を形成する際に同時に形成するよ
うにしているので、従来と同一の工程数で本実施形態に
係る半導体装置を形成することができる。
【００２２】
【発明の効果】請求項１または請求項２記載の発明は、
支持体シリコン基板と支持体シリコン基板の一主表面上
に形成された絶縁層と絶縁層上に形成された活性シリコ
ン層とが一体的に構成されて成るＳＯＩ基板と活性シリ
コン層内に形成された半導体素子と活性シリコン層内に
活性シリコン層と同一導電型となるように形成された高
濃度不純物領域と活性シリコン層上に形成された酸化膜
と酸化膜上に形成された配線電極とを有して成る半導体
装置のドライエッチングを行う半導体装置のドライエッ
チング装置であって、半導体装置を配置する下部電極
と、下部電極上に半導体装置を配置した際の半導体装置
の上部に配置される上部電極と、下部電極に一端が固定
され、かつ、他端が下部電極上に半導体装置を配置した
際に半導体装置の上面を押下する導電性を有する固定部
とを有して成り、下部電極と上部電極との間に電圧を印
加することによりドライエッチングを行うようにしたの
で、ドライエッチングを行う際に、接地された下部電極
上に半導体装置を配置したときに、配線電極は下部電極
と接続されるので電気的に接地されることになり、ま
た、活性シリコン層も高濃度不純物領域を介して配線電
極とオーミック接触され、活性シリコン層も電気的に接
地されることになり、上部電極と下部電極間にＤＣバイ
アスが安定的に印加されて、良好なドライエッチングが
可能となり、ＳＯＩ構造を有する半導体装置をドライエ
ッチングする際に、ＤＣバイアスを安定的に印加し、良
好なエッチング状態を得ることのできる半導体装置のド
ライエッチング装置及びそのドライエッチング方法を提
供することができた。
支持体シリコン基板と支持体シリコン基板の一主表面上
に形成された絶縁層と絶縁層上に形成された活性シリコ
ン層とが一体的に構成されて成るＳＯＩ基板と活性シリ
コン層内に形成された半導体素子と活性シリコン層内に
活性シリコン層と同一導電型となるように形成された高
濃度不純物領域と活性シリコン層上に形成された酸化膜
と酸化膜上に形成された配線電極とを有して成る半導体
装置のドライエッチングを行う半導体装置のドライエッ
チング装置であって、半導体装置を配置する下部電極
と、下部電極上に半導体装置を配置した際の半導体装置
の上部に配置される上部電極と、下部電極に一端が固定
され、かつ、他端が下部電極上に半導体装置を配置した
際に半導体装置の上面を押下する導電性を有する固定部
とを有して成り、下部電極と上部電極との間に電圧を印
加することによりドライエッチングを行うようにしたの
で、ドライエッチングを行う際に、接地された下部電極
上に半導体装置を配置したときに、配線電極は下部電極
と接続されるので電気的に接地されることになり、ま
た、活性シリコン層も高濃度不純物領域を介して配線電
極とオーミック接触され、活性シリコン層も電気的に接
地されることになり、上部電極と下部電極間にＤＣバイ
アスが安定的に印加されて、良好なドライエッチングが
可能となり、ＳＯＩ構造を有する半導体装置をドライエ
ッチングする際に、ＤＣバイアスを安定的に印加し、良
好なエッチング状態を得ることのできる半導体装置のド
ライエッチング装置及びそのドライエッチング方法を提
供することができた。
【図１】本発明の一実施形態に係る半導体装置のプラズ
マエッチングの状態を示す模式図である。
マエッチングの状態を示す模式図である。
【図２】本実施形態に係る半導体装置の固定状態を示す
略平面図である。
略平面図である。
【図３】半導体装置の製造工程を示す略断面図である。
【図４】従来例に係る半導体装置のプラズマエッチング
の状態を示す模式図である。
の状態を示す模式図である。
１ 支持体シリコン基板 ２ 絶縁層 ３ 活性シリコン層 ４ シリコン酸化膜 ５ シリコン窒化膜 ６ 高濃度不純物領域 ７ シリコン酸化膜 ８ アルミニウム層 ９，１０ フォトレジスト １１ 下部電極 １２ 上部電極 １３ プラズマ １４ 固定部
【手続補正書】
【提出日】平成９年４月３日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】なお、支持体シリコン基板１として、厚み
が約５００μｍのＮ型の４インチウェハで、１０18以上
のアンチモン（Ｓｂ）不純物濃度を有するものを用い、
絶縁層２の膜厚としては２μｍ以上とし、活性シリコン
層３としては、リン（Ｐ）がイオン注入されているもの
を用いた。
が約５００μｍのＮ型の４インチウェハで、１０18以上
のアンチモン（Ｓｂ）不純物濃度を有するものを用い、
絶縁層２の膜厚としては２μｍ以上とし、活性シリコン
層３としては、リン（Ｐ）がイオン注入されているもの
を用いた。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 裕二 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 岸田 貴司 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 高野 仁路 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 吉田 岳司 大阪府門真市大字門真1048番地松下電工株 式会社内
Claims (2)
- 【請求項１】 支持体シリコン基板と該支持体シリコン
基板の一主表面上に形成された絶縁層と該絶縁層上に形
成された活性シリコン層とが一体的に構成されて成るＳ
ＯＩ基板と前記活性シリコン層内に形成された半導体素
子と前記活性シリコン層内に該活性シリコン層と同一導
電型となるように形成された高濃度不純物領域と前記活
性シリコン層上に形成された酸化膜と該酸化膜上に形成
された配線電極とを有して成る半導体装置のドライエッ
チングを行う半導体装置のドライエッチング装置であっ
て、前記半導体装置を配置する下部電極と、前記下部電
極上に前記半導体装置を配置した際の該半導体装置の上
部に配置される上部電極と、前記下部電極に一端が固定
され、かつ、他端が前記下部電極上に前記半導体装置を
配置した際に前記半導体装置の上面を押下する導電性を
有する固定部とを有して成り、前記下部電極と前記上部
電極との間に電圧を印加することによりドライエッチン
グを行うようにしたことを特徴とする半導体装置のドラ
イエッチング装置。 - 【請求項２】 支持体シリコン基板と該支持体シリコン
基板の一主表面上に形成された絶縁層と該絶縁層上に形
成された活性シリコン層とが一体的に構成されたＳＯＩ
基板における前記活性シリコン層内に、半導体素子及び
前記活性シリコン層と同一導電型の高濃度不純物領域を
形成し、前記活性シリコン層上に酸化膜を形成し、該酸
化膜上に配線電極を形成して半導体装置を製造し、該半
導体装置を接地された下部電極上に配置し、該下部電極
に一端が固定された導電性を有する固定具の他端により
前記半導体装置の上端を押下して固定し、前記半導体装
置の上部に離間して上部電極を配置し、該上部電極と前
記下部電極間に電圧を印加してドライエッチングを行う
ようにしたことを特徴とする半導体装置のドライエッチ
ング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25975096A JPH10107010A (ja) | 1996-09-30 | 1996-09-30 | 半導体装置のドライエッチング装置及びそのドライエッチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25975096A JPH10107010A (ja) | 1996-09-30 | 1996-09-30 | 半導体装置のドライエッチング装置及びそのドライエッチング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10107010A true JPH10107010A (ja) | 1998-04-24 |
Family
ID=17338440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25975096A Pending JPH10107010A (ja) | 1996-09-30 | 1996-09-30 | 半導体装置のドライエッチング装置及びそのドライエッチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10107010A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008508430A (ja) * | 2004-08-04 | 2008-03-21 | インダストリー−ユニヴァーシティ コオペレーション ファウンデーション ハニャン ユニヴァーシティ | Ｄｃバイアスを利用したリモートプラズマ原子層蒸着装置及び方法 |
-
1996
- 1996-09-30 JP JP25975096A patent/JPH10107010A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008508430A (ja) * | 2004-08-04 | 2008-03-21 | インダストリー−ユニヴァーシティ コオペレーション ファウンデーション ハニャン ユニヴァーシティ | Ｄｃバイアスを利用したリモートプラズマ原子層蒸着装置及び方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02296338A (ja) | 横型トランジスタ及びその製造方法 | |
| KR100300193B1 (ko) | 절연층상에 형성된 실리콘(soi)기판상의 전계방출어레이(fea)제조방법 | |
| JPH06252400A (ja) | 横型絶縁ゲート型電界効果トランジスタの製法 | |
| JPH0558674B2 (ja) | ||
| JPH10107010A (ja) | 半導体装置のドライエッチング装置及びそのドライエッチング方法 | |
| JP3371121B2 (ja) | 半導体製造方法 | |
| JPH1074731A (ja) | 半導体装置及びその製造方法 | |
| JP2864658B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH10149962A (ja) | 半導体基板およびその製造方法 | |
| JPH1074920A (ja) | 半導体装置及びその製造方法 | |
| US7329552B2 (en) | Field effect transistor fabrication methods, field emission device fabrication methods, and field emission device operational methods | |
| JP2616981B2 (ja) | 半導体装置の製造方法 | |
| JPH0646640B2 (ja) | シリコン薄膜トランジスタおよびシリコン薄膜トランジスタの製造方法 | |
| JPH09129890A (ja) | 多結晶半導体ｔｆｔ、その製造方法、及びｔｆｔ基板 | |
| JPH05267663A (ja) | 半導体装置の製造方法 | |
| JPH0529613A (ja) | 量子細線素子の製造方法 | |
| JP2003046085A (ja) | 半導体装置及びその製造方法 | |
| JPH06196707A (ja) | 縦型絶縁ゲート型トランジスタの製法 | |
| JPH09266202A (ja) | 半導体装置及びその製造方法 | |
| KR100247626B1 (ko) | 액정 표시 소자의 제조방법 | |
| JPH0464181B2 (ja) | ||
| JPH0247853B2 (ja) | ||
| JPH0475349A (ja) | 半導体装置の製造方法 | |
| JPS62179715A (ja) | Ｓｏｉ結晶製造方法 | |
| JPS5948961A (ja) | 半導体装置の製造方法 |