JPH0846044A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0846044A JPH0846044A JP19752794A JP19752794A JPH0846044A JP H0846044 A JPH0846044 A JP H0846044A JP 19752794 A JP19752794 A JP 19752794A JP 19752794 A JP19752794 A JP 19752794A JP H0846044 A JPH0846044 A JP H0846044A
- Authority
- JP
- Japan
- Prior art keywords
- vapor
- silicon substrate
- semiconductor device
- layer
- etchant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【目的】 コンタクト孔を大きくすることなくコンタク
ト抵抗を減少させる。 【構成】 コンタクト孔６の底部６ａに露出したシリコ
ン基板１を、ＨＦ蒸気及びＨＮＯ3 蒸気の混合蒸気（完
全に気化されていない霧状のもの）でエッチングする。
このエッチングによって、シリコン基板１の表面に凸凹
部が形成される。
ト抵抗を減少させる。 【構成】 コンタクト孔６の底部６ａに露出したシリコ
ン基板１を、ＨＦ蒸気及びＨＮＯ3 蒸気の混合蒸気（完
全に気化されていない霧状のもの）でエッチングする。
このエッチングによって、シリコン基板１の表面に凸凹
部が形成される。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に半導体層の表面に形成した不純物拡散層等
と配線層とのコンタクト抵抗を低減するために用いて好
適なものである。
に関し、特に半導体層の表面に形成した不純物拡散層等
と配線層とのコンタクト抵抗を低減するために用いて好
適なものである。
【０００２】
【従来の技術】ＤＲＡＭやＥＥＰＲＯＭ等の半導体装置
においては、シリコン基板の表面に形成した不純物拡散
層であるソース・ドレイン電極と、電源等に接続された
金属配線層とを層間絶縁膜に開孔したコンタクト孔を介
して接続し、ソース・ドレイン電極に所定の電圧を与え
る必要がある。以下、従来の半導体装置の製造過程にお
けるコンタクト部の形成方法を図３に基づいて説明す
る。
においては、シリコン基板の表面に形成した不純物拡散
層であるソース・ドレイン電極と、電源等に接続された
金属配線層とを層間絶縁膜に開孔したコンタクト孔を介
して接続し、ソース・ドレイン電極に所定の電圧を与え
る必要がある。以下、従来の半導体装置の製造過程にお
けるコンタクト部の形成方法を図３に基づいて説明す
る。
【０００３】まず、図３（ａ）に示すように、Ｎ型シリ
コン基板１０１の表面にシリコン窒化膜（図示せず）を
耐酸化膜とした熱酸化によって、素子分離のためのフィ
ールド酸化膜１０２を形成する。しかる後、フィールド
酸化膜１０２で囲まれた素子領域（島領域）のシリコン
基板１０１の表面に熱酸化によってシリコン酸化膜１０
３を形成する。
コン基板１０１の表面にシリコン窒化膜（図示せず）を
耐酸化膜とした熱酸化によって、素子分離のためのフィ
ールド酸化膜１０２を形成する。しかる後、フィールド
酸化膜１０２で囲まれた素子領域（島領域）のシリコン
基板１０１の表面に熱酸化によってシリコン酸化膜１０
３を形成する。
【０００４】次に、図３（ｂ）に示すように、フィール
ド酸化膜１０２をマスクとしてシリコン基板１０１の全
面にＢＦ2 をイオン注入し、更に熱処理を施して、シリ
コン酸化膜１０３下のシリコン基板１０１の表面部分に
Ｐ+ 型の不純物拡散層１０４を形成する。
ド酸化膜１０２をマスクとしてシリコン基板１０１の全
面にＢＦ2 をイオン注入し、更に熱処理を施して、シリ
コン酸化膜１０３下のシリコン基板１０１の表面部分に
Ｐ+ 型の不純物拡散層１０４を形成する。
【０００５】次に、図３（ｃ）に示すように、全面に層
間絶縁膜１０５を形成した後、フォトレジスト（図示せ
ず）を用いた微細加工を施すことにより層間絶縁膜１０
５及びシリコン酸化膜１０３を選択的にエッチング除去
し、不純物拡散層１０４に達するコンタクト孔１０６を
開孔する。しかる後、コンタクト孔１０６の底部におい
て不純物拡散層１０４と接続される金属配線１０７をス
パッタ法で形成し、所望の形状にパターニングする。
尚、図３において、不純物拡散層１０４をソース・ドレ
イン電極とするＭＯＳトランジスタのゲート部分の図示
を省略している。
間絶縁膜１０５を形成した後、フォトレジスト（図示せ
ず）を用いた微細加工を施すことにより層間絶縁膜１０
５及びシリコン酸化膜１０３を選択的にエッチング除去
し、不純物拡散層１０４に達するコンタクト孔１０６を
開孔する。しかる後、コンタクト孔１０６の底部におい
て不純物拡散層１０４と接続される金属配線１０７をス
パッタ法で形成し、所望の形状にパターニングする。
尚、図３において、不純物拡散層１０４をソース・ドレ
イン電極とするＭＯＳトランジスタのゲート部分の図示
を省略している。
【０００６】以上の工程によって、不純物拡散層１０４
と金属配線１０７とを、コンタクト孔１０６の底部にお
いて安定に接続することができる。
と金属配線１０７とを、コンタクト孔１０６の底部にお
いて安定に接続することができる。
【０００７】
【発明が解決しようとする課題】しかしながら、半導体
装置の微細化が進行するにつれて、コンタクト孔１０６
の大きさ（径）が小さくなってきた。従って、上述の方
法でコンタクト部を形成した場合、不純物拡散層１０４
と金属配線１０７との接触面積がきわめて小さくなっ
て、シリコン基板１０１の表面におけるコンタクト抵抗
が増大し、コンタクトの安定性及び半導体装置の信頼性
が阻害されるという問題が生じていた。その結果、コン
タクト孔１０６の大きさをより小さくすることができな
くなって、コンタクト抵抗の増大が半導体装置を微細化
することについての妨げとなっていた。
装置の微細化が進行するにつれて、コンタクト孔１０６
の大きさ（径）が小さくなってきた。従って、上述の方
法でコンタクト部を形成した場合、不純物拡散層１０４
と金属配線１０７との接触面積がきわめて小さくなっ
て、シリコン基板１０１の表面におけるコンタクト抵抗
が増大し、コンタクトの安定性及び半導体装置の信頼性
が阻害されるという問題が生じていた。その結果、コン
タクト孔１０６の大きさをより小さくすることができな
くなって、コンタクト抵抗の増大が半導体装置を微細化
することについての妨げとなっていた。
【０００８】そこで、本発明の目的は、コンタクト孔を
大きくすることなく半導体層の表面におけるコンタクト
抵抗を減少させることによって、半導体装置をより微細
化することのできる方法を提供することである。
大きくすることなく半導体層の表面におけるコンタクト
抵抗を減少させることによって、半導体装置をより微細
化することのできる方法を提供することである。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置の製造方法は、半導体層の表面
におけるコンタクト抵抗を減少させるために、蒸気状エ
ッチャントによるエッチング処理によって上記半導体層
の表面に凸凹部を形成する。
に、本発明の半導体装置の製造方法は、半導体層の表面
におけるコンタクト抵抗を減少させるために、蒸気状エ
ッチャントによるエッチング処理によって上記半導体層
の表面に凸凹部を形成する。
【００１０】本発明の半導体装置の製造方法は、別の態
様においては、半導体基板に第１の導電層が形成され、
上記半導体基板上に上記第１の導電層に到達する孔を有
する絶縁膜が形成され、且つ上記孔内において上記第１
の導電層と第２の導電層とが接続された半導体装置の製
造方法において、上記孔の底面部の上記第１の導電層を
蒸気状エッチャントでエッチング処理して凸凹部を形成
する工程と、少なくとも上記孔の内面を覆う上記第２の
導電層を形成する工程とを有している。
様においては、半導体基板に第１の導電層が形成され、
上記半導体基板上に上記第１の導電層に到達する孔を有
する絶縁膜が形成され、且つ上記孔内において上記第１
の導電層と第２の導電層とが接続された半導体装置の製
造方法において、上記孔の底面部の上記第１の導電層を
蒸気状エッチャントでエッチング処理して凸凹部を形成
する工程と、少なくとも上記孔の内面を覆う上記第２の
導電層を形成する工程とを有している。
【００１１】本発明の一態様においては、上記蒸気状エ
ッチャントが、ＨＦ蒸気とＨＮＯ3蒸気の混合蒸気、Ｈ
Ｆ蒸気とＨＮＯ3 蒸気と水の蒸気の混合蒸気、ＫＯＨ蒸
気の単体蒸気、及び、ＫＯＨ蒸気と水の蒸気の混合蒸気
からなる群より選ばれたものである。
ッチャントが、ＨＦ蒸気とＨＮＯ3蒸気の混合蒸気、Ｈ
Ｆ蒸気とＨＮＯ3 蒸気と水の蒸気の混合蒸気、ＫＯＨ蒸
気の単体蒸気、及び、ＫＯＨ蒸気と水の蒸気の混合蒸気
からなる群より選ばれたものである。
【００１２】
【作用】本発明での蒸気状エッチャントは完全に気化さ
れていない霧状のものであるので、エッチングのごく初
期の段階において半導体層の表面に蒸気状エッチャント
が付着する部分と付着しない部分が生じる。すると、蒸
気状エッチャントの付着の有無に対応して半導体層の表
面に凸凹部が形成されるので、半導体層の表面での実効
的なコンタクト面積が増加して、コンタクト孔を大きく
することなく半導体層の表面におけるコンタクト抵抗を
減少させることができる。
れていない霧状のものであるので、エッチングのごく初
期の段階において半導体層の表面に蒸気状エッチャント
が付着する部分と付着しない部分が生じる。すると、蒸
気状エッチャントの付着の有無に対応して半導体層の表
面に凸凹部が形成されるので、半導体層の表面での実効
的なコンタクト面積が増加して、コンタクト孔を大きく
することなく半導体層の表面におけるコンタクト抵抗を
減少させることができる。
【００１３】
【実施例】以下、本発明の第１実施例を図１に基づき説
明する。
明する。
【００１４】まず、図１（ａ）に示すように、Ｎ型シリ
コン基板１の表面にシリコン窒化膜（図示せず）を耐酸
化膜とした熱酸化によって、膜厚５００ｎｍ程度の素子
分離のためのフィールド酸化膜２を形成する。しかる
後、フィールド酸化膜２で囲まれた素子領域（島領域）
のシリコン基板１の表面に熱酸化によって膜厚３０ｎｍ
程度のシリコン酸化膜３を形成する。
コン基板１の表面にシリコン窒化膜（図示せず）を耐酸
化膜とした熱酸化によって、膜厚５００ｎｍ程度の素子
分離のためのフィールド酸化膜２を形成する。しかる
後、フィールド酸化膜２で囲まれた素子領域（島領域）
のシリコン基板１の表面に熱酸化によって膜厚３０ｎｍ
程度のシリコン酸化膜３を形成する。
【００１５】次に、図１（ｂ）に示すように、５×１０
15ion/cm2 程度のドーズ量で、ＢＦ2 をシリコン基板１
の全面にイオン注入する。しかる後、シリコン酸化膜３
を濃度０．５％程度のＨＦ水溶液によって除去し、温度
９００℃程度で時間３０分程度の熱処理を行って、シリ
コン酸化膜３下のシリコン基板１の表面部分にＰ+ 型の
不純物拡散層４を形成する。尚、シリコン酸化膜３は除
去しなくてもよい。
15ion/cm2 程度のドーズ量で、ＢＦ2 をシリコン基板１
の全面にイオン注入する。しかる後、シリコン酸化膜３
を濃度０．５％程度のＨＦ水溶液によって除去し、温度
９００℃程度で時間３０分程度の熱処理を行って、シリ
コン酸化膜３下のシリコン基板１の表面部分にＰ+ 型の
不純物拡散層４を形成する。尚、シリコン酸化膜３は除
去しなくてもよい。
【００１６】次に、図１（ｃ）に示すように、全面に膜
厚５００ｎｍ程度の第１の層間絶縁膜５を形成する。し
かる後、フォトレジスト（図示せず）を用いた微細加工
を施すことにより第１の層間絶縁膜５を選択的にエッチ
ング除去し、不純物拡散層４に達する幅０．５〜１μｍ
程度のコンタクト孔６を開孔する。
厚５００ｎｍ程度の第１の層間絶縁膜５を形成する。し
かる後、フォトレジスト（図示せず）を用いた微細加工
を施すことにより第１の層間絶縁膜５を選択的にエッチ
ング除去し、不純物拡散層４に達する幅０．５〜１μｍ
程度のコンタクト孔６を開孔する。
【００１７】次に、図１（ｄ）に示すように、コンタク
ト孔６の底部６ａに露出したシリコン基板１を、ＨＦ蒸
気及びＨＮＯ3 蒸気の混合蒸気でエッチングする。この
ＨＦ蒸気及びＨＮＯ3 蒸気の混合蒸気は完全に気化され
ていない霧状のものであるので、エッチングのごく初期
の段階においてシリコン基板１の表面に混合蒸気の微粒
子（直径０．１〜１．５μｍ程度）が付着する部分と付
着しない部分が生じる。この結果、混合蒸気の微粒子の
シリコン基板１への付着の有無に対応してシリコン基板
１の表面に凸凹部が形成される。このときのエッチング
条件は、蒸気温度が室温〜３０℃程度、ウェハ温度が室
温〜５０℃程度である。尚、ＨＦ蒸気及びＨＮＯ3 蒸気
の混合蒸気には、通常少量の水の蒸気（霧状）が混入し
ている。また、本実施例において用いるＨＦ蒸気及びＨ
ＮＯ3 蒸気の混合蒸気の代表的な製造方法は、ＨＦ及び
ＨＮＯ3 水溶液から蒸気を発生させる方法である。
ト孔６の底部６ａに露出したシリコン基板１を、ＨＦ蒸
気及びＨＮＯ3 蒸気の混合蒸気でエッチングする。この
ＨＦ蒸気及びＨＮＯ3 蒸気の混合蒸気は完全に気化され
ていない霧状のものであるので、エッチングのごく初期
の段階においてシリコン基板１の表面に混合蒸気の微粒
子（直径０．１〜１．５μｍ程度）が付着する部分と付
着しない部分が生じる。この結果、混合蒸気の微粒子の
シリコン基板１への付着の有無に対応してシリコン基板
１の表面に凸凹部が形成される。このときのエッチング
条件は、蒸気温度が室温〜３０℃程度、ウェハ温度が室
温〜５０℃程度である。尚、ＨＦ蒸気及びＨＮＯ3 蒸気
の混合蒸気には、通常少量の水の蒸気（霧状）が混入し
ている。また、本実施例において用いるＨＦ蒸気及びＨ
ＮＯ3 蒸気の混合蒸気の代表的な製造方法は、ＨＦ及び
ＨＮＯ3 水溶液から蒸気を発生させる方法である。
【００１８】このとき、エッチングが進行すると、混合
蒸気の微粒子がシリコン基板１に均一に付着して、シリ
コン基板が等方性エッチングされることになってしまう
ため、凸凹部での高い凹凸度を維持する観点から処理時
間は１５〜６０秒程度とすることが好ましい。また、蒸
気状エッチャントは、シリコンをウエットエッチングで
きる液体から発生するものであればよく、例えばＫＯＨ
溶液を５０〜８０℃程度に温めることによって得られた
ＫＯＨ蒸気であってもよい。また、シリコン基板１の表
面に凹凸部を形成し易くするためには、全く水分を含ま
ない無水蒸気であるよりも、ＨＦ蒸気及びＨＮＯ3 蒸気
の混合蒸気やＫＯＨ蒸気等に水の蒸気を混入させること
が好ましい。このように蒸気状エッチャントの種類を変
えた場合であっても、上述と同じエッチング条件を適用
してよい。
蒸気の微粒子がシリコン基板１に均一に付着して、シリ
コン基板が等方性エッチングされることになってしまう
ため、凸凹部での高い凹凸度を維持する観点から処理時
間は１５〜６０秒程度とすることが好ましい。また、蒸
気状エッチャントは、シリコンをウエットエッチングで
きる液体から発生するものであればよく、例えばＫＯＨ
溶液を５０〜８０℃程度に温めることによって得られた
ＫＯＨ蒸気であってもよい。また、シリコン基板１の表
面に凹凸部を形成し易くするためには、全く水分を含ま
ない無水蒸気であるよりも、ＨＦ蒸気及びＨＮＯ3 蒸気
の混合蒸気やＫＯＨ蒸気等に水の蒸気を混入させること
が好ましい。このように蒸気状エッチャントの種類を変
えた場合であっても、上述と同じエッチング条件を適用
してよい。
【００１９】次に、図１（ｅ）に示すように、コンタク
ト孔６の底部において不純物拡散層４と接続される引き
出し電極であるアルミニウム配線７をスパッタ法で形成
し、所望の形状にパターニングする。また、配線材料と
しては、Ａｌ−Ｓｉ−Ｃｕ等のアルミニウム合金のほ
か、Ｗ、Ｔｉ等を用いることもできる。尚、図１におい
ては、不純物拡散層４をソース・ドレイン電極とするＭ
ＯＳトランジスタのゲート部分の図示を省略している。
ト孔６の底部において不純物拡散層４と接続される引き
出し電極であるアルミニウム配線７をスパッタ法で形成
し、所望の形状にパターニングする。また、配線材料と
しては、Ａｌ−Ｓｉ−Ｃｕ等のアルミニウム合金のほ
か、Ｗ、Ｔｉ等を用いることもできる。尚、図１におい
ては、不純物拡散層４をソース・ドレイン電極とするＭ
ＯＳトランジスタのゲート部分の図示を省略している。
【００２０】以上に説明した方法によると、凹凸部を形
成したためにシリコン基板１の表面における不純物拡散
層４とアルミニウム配線７との実効的なコンタクト面積
が増加するので、コンタクト孔６を大きくすることなく
シリコン基板１の表面におけるコンタクト抵抗を減少さ
せることができる。尚、シリコン基板１の表面に凹凸部
を形成するための方法としては、上述した方法以外に、
ドライエッチングによってシリコン基板の表面に凹凸部
を形成する方法や、表面に凹凸を有する有機薄膜等をエ
ッチバックしてシリコン基板に凹凸部を形成する方法等
も考えられるが、本実施例の方法は、こういった方法に
較べて基板に損傷を与えることがなく且つきわめて少な
い工程数で簡易に行うことができるので、装置の信頼性
の向上、製造コストの低減及びスループットの向上の面
から有利である。
成したためにシリコン基板１の表面における不純物拡散
層４とアルミニウム配線７との実効的なコンタクト面積
が増加するので、コンタクト孔６を大きくすることなく
シリコン基板１の表面におけるコンタクト抵抗を減少さ
せることができる。尚、シリコン基板１の表面に凹凸部
を形成するための方法としては、上述した方法以外に、
ドライエッチングによってシリコン基板の表面に凹凸部
を形成する方法や、表面に凹凸を有する有機薄膜等をエ
ッチバックしてシリコン基板に凹凸部を形成する方法等
も考えられるが、本実施例の方法は、こういった方法に
較べて基板に損傷を与えることがなく且つきわめて少な
い工程数で簡易に行うことができるので、装置の信頼性
の向上、製造コストの低減及びスループットの向上の面
から有利である。
【００２１】上述の実施例においては、シリコン基板の
表面に凹凸部を形成する場合を示したが、本発明はこれ
に限らず、ガリウム砒素基板などの他の半導体基板のコ
ンタクト抵抗を減少させるために用いることもできる。
この場合も、蒸気状エッチャントとしては、基板材料を
エッチングできる液体から発生するものであればよい。
表面に凹凸部を形成する場合を示したが、本発明はこれ
に限らず、ガリウム砒素基板などの他の半導体基板のコ
ンタクト抵抗を減少させるために用いることもできる。
この場合も、蒸気状エッチャントとしては、基板材料を
エッチングできる液体から発生するものであればよい。
【００２２】次に、本発明の第２実施例を図２に基づき
説明する。
説明する。
【００２３】図２は、本実施例の半導体装置の配線形成
方法を説明する製造工程図である。本実施例の工程は図
１（ｄ）に示す工程までは上記第１実施例と共通である
ため、ここまでの工程の説明を省略するとともに、本実
施例において第１実施例と対応する部位には同一の符号
を用いる。
方法を説明する製造工程図である。本実施例の工程は図
１（ｄ）に示す工程までは上記第１実施例と共通である
ため、ここまでの工程の説明を省略するとともに、本実
施例において第１実施例と対応する部位には同一の符号
を用いる。
【００２４】まず、図２（ａ）に示すように、コンタク
ト孔６の底部６ａにおいて不純物拡散層４と接続される
不純物含有ポリシリコン膜８をＣＶＤ法で形成し、所望
の形状にパターニングする。例えば、図２（ａ）におい
てコンタクト孔６に対して右側の第１の層間絶縁膜５ａ
上に跨がるように、ポリシリコン膜８をパターニングす
る。しかる後、全面に膜厚５００ｎｍ程度の第２の層間
絶縁膜９を形成する。しかる後、フォトレジスト（図示
せず）を用いた微細加工を施すことにより第２の層間絶
縁膜９を選択的にエッチング除去し、ポリシリコン膜８
に達する幅０．５〜１μｍ程度の孔１０を開孔する。ポ
リシリコン膜８に含有される不純物は、ボロン（ホウ
素）等の不純物であってよい。
ト孔６の底部６ａにおいて不純物拡散層４と接続される
不純物含有ポリシリコン膜８をＣＶＤ法で形成し、所望
の形状にパターニングする。例えば、図２（ａ）におい
てコンタクト孔６に対して右側の第１の層間絶縁膜５ａ
上に跨がるように、ポリシリコン膜８をパターニングす
る。しかる後、全面に膜厚５００ｎｍ程度の第２の層間
絶縁膜９を形成する。しかる後、フォトレジスト（図示
せず）を用いた微細加工を施すことにより第２の層間絶
縁膜９を選択的にエッチング除去し、ポリシリコン膜８
に達する幅０．５〜１μｍ程度の孔１０を開孔する。ポ
リシリコン膜８に含有される不純物は、ボロン（ホウ
素）等の不純物であってよい。
【００２５】次に、図２（ｂ）に示すように、孔１０の
底部１０ａに露出したポリシリコン膜８を、ＨＦ蒸気及
びＨＮＯ3 蒸気の混合蒸気でエッチングする。このＨＦ
蒸気及びＨＮＯ3 蒸気の混合蒸気は完全に気化されてい
ない霧状のものであるので、エッチングのごく初期の段
階においてシリコン基板１の表面に混合蒸気の微粒子
（直径０．１〜１．５μｍ程度）が付着する部分と付着
しない部分が生じる。この結果、混合蒸気の微粒子のポ
リシリコン膜８への付着の有無に対応してポリシリコン
膜８の表面に凸凹部が形成される。このときのエッチン
グ条件は、蒸気温度が室温〜３０℃程度、ウェハ温度が
室温〜５０℃程度である。尚、ＨＦ蒸気及びＨＮＯ3 蒸
気の混合蒸気には、通常少量の水の蒸気（霧状）が混入
している。また、本実施例において用いるＨＦ蒸気及び
ＨＮＯ3 蒸気の混合蒸気の代表的な製造方法は、ＨＦ及
びＨＮＯ3 水溶液から蒸気を発生させる方法である。
底部１０ａに露出したポリシリコン膜８を、ＨＦ蒸気及
びＨＮＯ3 蒸気の混合蒸気でエッチングする。このＨＦ
蒸気及びＨＮＯ3 蒸気の混合蒸気は完全に気化されてい
ない霧状のものであるので、エッチングのごく初期の段
階においてシリコン基板１の表面に混合蒸気の微粒子
（直径０．１〜１．５μｍ程度）が付着する部分と付着
しない部分が生じる。この結果、混合蒸気の微粒子のポ
リシリコン膜８への付着の有無に対応してポリシリコン
膜８の表面に凸凹部が形成される。このときのエッチン
グ条件は、蒸気温度が室温〜３０℃程度、ウェハ温度が
室温〜５０℃程度である。尚、ＨＦ蒸気及びＨＮＯ3 蒸
気の混合蒸気には、通常少量の水の蒸気（霧状）が混入
している。また、本実施例において用いるＨＦ蒸気及び
ＨＮＯ3 蒸気の混合蒸気の代表的な製造方法は、ＨＦ及
びＨＮＯ3 水溶液から蒸気を発生させる方法である。
【００２６】このとき、エッチングが進行すると、混合
蒸気の微粒子がポリシリコン膜８に均一に付着して、ポ
リシリコン膜８が等方性エッチングされることになって
しまうため、凸凹部での高い凹凸度を維持する観点から
処理時間は１５〜６０秒程度とすることが好ましい。ま
た、蒸気状エッチャントは、シリコンをウエットエッチ
ングできる液体から発生するものであればよく、例えば
ＫＯＨ溶液を５０〜８０℃程度に温めることによって得
られたＫＯＨ蒸気であってもよい。また、ポリシリコン
膜８の表面に凹凸部を形成し易くするためには、全く水
分を含まない無水蒸気であるよりも、ＨＦ蒸気及びＨＮ
Ｏ3 蒸気の混合蒸気やＫＯＨ蒸気等に水の蒸気を混入さ
せることが好ましい。このように蒸気状エッチャントの
種類を変えた場合であっても、上述と同じエッチング条
件を適用してよい。
蒸気の微粒子がポリシリコン膜８に均一に付着して、ポ
リシリコン膜８が等方性エッチングされることになって
しまうため、凸凹部での高い凹凸度を維持する観点から
処理時間は１５〜６０秒程度とすることが好ましい。ま
た、蒸気状エッチャントは、シリコンをウエットエッチ
ングできる液体から発生するものであればよく、例えば
ＫＯＨ溶液を５０〜８０℃程度に温めることによって得
られたＫＯＨ蒸気であってもよい。また、ポリシリコン
膜８の表面に凹凸部を形成し易くするためには、全く水
分を含まない無水蒸気であるよりも、ＨＦ蒸気及びＨＮ
Ｏ3 蒸気の混合蒸気やＫＯＨ蒸気等に水の蒸気を混入さ
せることが好ましい。このように蒸気状エッチャントの
種類を変えた場合であっても、上述と同じエッチング条
件を適用してよい。
【００２７】次に、図２（ｃ）に示すように、孔１０の
底部においてポリシリコン膜８と接続される引き出し電
極であるアルミニウム配線１１をスパッタ法で形成し、
所望の形状にパターニングする。また、配線材料として
は、Ａｌ−Ｓｉ−Ｃｕ等のアルミニウム合金のほか、
Ｗ、Ｔｉ等を用いることもできる。
底部においてポリシリコン膜８と接続される引き出し電
極であるアルミニウム配線１１をスパッタ法で形成し、
所望の形状にパターニングする。また、配線材料として
は、Ａｌ−Ｓｉ−Ｃｕ等のアルミニウム合金のほか、
Ｗ、Ｔｉ等を用いることもできる。
【００２８】以上に説明した方法によると、凹凸部を形
成したためにポリシリコン膜８の表面とアルミニウム配
線１１との実効的なコンタクト面積が増加するので、孔
１０を大きくすることなくポリシリコン膜８の表面にお
けるコンタクト抵抗を減少させることができる。尚、ポ
リシリコン膜８の表面に凹凸部を形成するための方法と
しては、上述した方法以外に、ドライエッチングによっ
てシリコン基板の表面に凹凸部を形成する方法や、表面
に凹凸を有する有機薄膜等をエッチバックしてシリコン
基板に凹凸部を形成する方法等も考えられるが、本実施
例の方法は、こういった方法に較べて基板に損傷を与え
ることがなく且つきわめて少ない工程数で簡易に行うこ
とができるので、装置の信頼性の向上、製造コストの低
減及びスループットの向上の面から有利である。
成したためにポリシリコン膜８の表面とアルミニウム配
線１１との実効的なコンタクト面積が増加するので、孔
１０を大きくすることなくポリシリコン膜８の表面にお
けるコンタクト抵抗を減少させることができる。尚、ポ
リシリコン膜８の表面に凹凸部を形成するための方法と
しては、上述した方法以外に、ドライエッチングによっ
てシリコン基板の表面に凹凸部を形成する方法や、表面
に凹凸を有する有機薄膜等をエッチバックしてシリコン
基板に凹凸部を形成する方法等も考えられるが、本実施
例の方法は、こういった方法に較べて基板に損傷を与え
ることがなく且つきわめて少ない工程数で簡易に行うこ
とができるので、装置の信頼性の向上、製造コストの低
減及びスループットの向上の面から有利である。
【００２９】また、上述の第１実施例においては、シリ
コン基板１とアルミニウム配線７とのコンタクトの場合
を示し、第２実施例においては、ポリシリコン膜８とア
ルミニウム配線１１とのコンタクトの場合を示したが、
本発明はこれらに限らず、多結晶シリコンと多結晶シリ
コンや、アモルファスシリコンとアルミニウム配線等の
コンタクト抵抗を減少させるために用いることもでき
る。この場合の蒸気状エッチャントは、上述の実施例に
示したものと同様である。
コン基板１とアルミニウム配線７とのコンタクトの場合
を示し、第２実施例においては、ポリシリコン膜８とア
ルミニウム配線１１とのコンタクトの場合を示したが、
本発明はこれらに限らず、多結晶シリコンと多結晶シリ
コンや、アモルファスシリコンとアルミニウム配線等の
コンタクト抵抗を減少させるために用いることもでき
る。この場合の蒸気状エッチャントは、上述の実施例に
示したものと同様である。
【００３０】
【発明の効果】本発明によると、蒸気状エッチャントに
よるエッチング処理で半導体基板の表面または配線層で
あるポリシリコン膜表面等の半導体層の表面に凸凹部を
形成することができるので、半導体層の表面における実
効的なコンタクト面積を増加させることができる。従っ
て、コンタクト孔を大きくすることなく半導体層の表面
におけるコンタクト抵抗を減少させることができて、半
導体装置をより微細化させることが可能となる。また、
半導体装置の特性及び信頼性が向上し、高い製造歩留り
及びスループットを得ることが可能となる。
よるエッチング処理で半導体基板の表面または配線層で
あるポリシリコン膜表面等の半導体層の表面に凸凹部を
形成することができるので、半導体層の表面における実
効的なコンタクト面積を増加させることができる。従っ
て、コンタクト孔を大きくすることなく半導体層の表面
におけるコンタクト抵抗を減少させることができて、半
導体装置をより微細化させることが可能となる。また、
半導体装置の特性及び信頼性が向上し、高い製造歩留り
及びスループットを得ることが可能となる。
【図１】本発明の第１実施例の半導体装置の製造方法を
工程順に示す断面図である。
工程順に示す断面図である。
【図２】本発明の第２実施例の半導体装置の製造方法を
工程順に示す断面図である。
工程順に示す断面図である。
【図３】従来の半導体装置の製造方法を工程順に示す断
面図である。
面図である。
１ シリコン基板 ２ フィールド酸化膜 ３ シリコン酸化膜 ４ 不純物拡散層 ５ 第１の層間絶縁膜 ６、１０ コンタクト孔 ６ａ、１０ａ コンタクト孔の底部 ７、１１ アルミニウム電極 ８ 不純物含有ポリシリコン膜 ９ 第２の層間絶縁膜
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/306 Ｈ０１Ｌ 21/302 Ｐ 21/306 Ｆ
Claims (3)
- 【請求項１】 半導体層の表面におけるコンタクト抵抗
を減少させるために、蒸気状エッチャントによるエッチ
ング処理によって上記半導体層の表面に凸凹部を形成す
ることを特徴とする半導体装置の製造方法。 - 【請求項２】 半導体基板に第１の導電層が形成され、
上記半導体基板上に上記第１の導電層に到達する孔を有
する絶縁膜が形成され、且つ上記孔内において上記第１
の導電層と第２の導電層とが接続された半導体装置の製
造方法において、 上記孔の底面部の上記第１の導電層を蒸気状エッチャン
トでエッチング処理して凸凹部を形成する工程と、 少なくとも上記孔の内面を覆う上記第２の導電層を形成
する工程とを有していることを特徴とする半導体装置の
製造方法。 - 【請求項３】 上記蒸気状エッチャントが、ＨＦ蒸気と
ＨＮＯ3 蒸気の混合蒸気、ＨＦ蒸気とＨＮＯ3 蒸気と水
の蒸気の混合蒸気、ＫＯＨ蒸気の単体蒸気、及び、ＫＯ
Ｈ蒸気と水の蒸気の混合蒸気からなる群より選ばれたも
のであることを特徴とする請求項１又は２に記載の半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19752794A JPH0846044A (ja) | 1994-07-29 | 1994-07-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19752794A JPH0846044A (ja) | 1994-07-29 | 1994-07-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0846044A true JPH0846044A (ja) | 1996-02-16 |
Family
ID=16375957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19752794A Withdrawn JPH0846044A (ja) | 1994-07-29 | 1994-07-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0846044A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6787886B1 (en) | 1999-07-07 | 2004-09-07 | Oki Electric Industry Co., Ltd. | Semiconductor device and methods of fabricating the same |
| JP2008511136A (ja) * | 2004-08-17 | 2008-04-10 | セシリア ワイ マック | 多孔質膜の堆積方法 |
| JP2010500777A (ja) * | 2006-08-16 | 2010-01-07 | サンパワー コーポレイション | 片面エッチング方法及び装置 |
| CN109065665A (zh) * | 2018-06-28 | 2018-12-21 | 华南理工大学 | 一种碲化镉纳米晶薄膜的微刻蚀方法 |
-
1994
- 1994-07-29 JP JP19752794A patent/JPH0846044A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6787886B1 (en) | 1999-07-07 | 2004-09-07 | Oki Electric Industry Co., Ltd. | Semiconductor device and methods of fabricating the same |
| US7105464B2 (en) | 1999-07-07 | 2006-09-12 | Oki Electric Industry Co., Ltd. | Semiconductor device and method of fabricating the same |
| JP2008511136A (ja) * | 2004-08-17 | 2008-04-10 | セシリア ワイ マック | 多孔質膜の堆積方法 |
| JP2010500777A (ja) * | 2006-08-16 | 2010-01-07 | サンパワー コーポレイション | 片面エッチング方法及び装置 |
| CN109065665A (zh) * | 2018-06-28 | 2018-12-21 | 华南理工大学 | 一种碲化镉纳米晶薄膜的微刻蚀方法 |
| CN109065665B (zh) * | 2018-06-28 | 2020-05-22 | 华南理工大学 | 一种碲化镉纳米晶薄膜的微刻蚀方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4432132A (en) | Formation of sidewall oxide layers by reactive oxygen ion etching to define submicron features | |
| US5838051A (en) | Tungsten policide contacts for semiconductor devices | |
| JPH0774320A (ja) | 半導体装置の製造方法 | |
| JPH0722145B2 (ja) | 半導体装置の製造方法 | |
| JP3228230B2 (ja) | 半導体装置の製造方法 | |
| EP0113522A2 (en) | The manufacture of semiconductor devices | |
| JP3450262B2 (ja) | 回路製造方法、回路装置 | |
| JPH0846044A (ja) | 半導体装置の製造方法 | |
| JPH10209293A (ja) | 半導体装置の製造方法 | |
| JPH1064898A (ja) | 半導体装置の製造方法 | |
| JP2000307060A (ja) | 抵抗素子の製造方法 | |
| JPH10125623A (ja) | 半導体装置の製造方法 | |
| JPS59150421A (ja) | 半導体装置の製造方法 | |
| JPH07230968A (ja) | 半導体装置の製造方法 | |
| KR0136930B1 (ko) | 반도체 메모리장치의 제조방법 | |
| JPS59220968A (ja) | 半導体装置の製造方法 | |
| JPS6068656A (ja) | 半導体装置の製造方法 | |
| JPS63111665A (ja) | 半導体装置 | |
| JP2674964B2 (ja) | 半導体装置の製造方法 | |
| JPH11145425A (ja) | 半導体素子の製造方法及び半導体装置 | |
| JP3147374B2 (ja) | 半導体装置 | |
| JP2001024154A (ja) | 薄膜抵抗体の製造方法 | |
| JPS5858770A (ja) | 半導体装置の製造方法 | |
| KR980006283A (ko) | 강유전체 램 제조방법 | |
| JPH05211130A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011002 |