JPS59220919A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS59220919A
JPS59220919A JP9610783A JP9610783A JPS59220919A JP S59220919 A JPS59220919 A JP S59220919A JP 9610783 A JP9610783 A JP 9610783A JP 9610783 A JP9610783 A JP 9610783A JP S59220919 A JPS59220919 A JP S59220919A
Authority
JP
Japan
Prior art keywords
film
substrate
electrode
junction
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9610783A
Other languages
English (en)
Inventor
Takahiko Moriya
守屋 孝彦
Saburo Nakada
中田 三郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP9610783A priority Critical patent/JPS59220919A/ja
Publication of JPS59220919A publication Critical patent/JPS59220919A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の技術分野] この発明は、高融点金属またはその硅化物により電極配
線を形成する半導体装置の製造方法に関する。
[発明の技術的背景とその問題点] シリコン集積回路の如き半導体装置の電極配線として、
スパッタリング法により被着したアルミニウム(A1)
が多く用いられている。しかし、半導体装置の高密度化
が進み、電極配線が微細化するにつれて電流密度が大き
くなり、エレクトロマイグレーションによる配線の断線
が問題となる。
特に配線の微細化においては、基板と配線とを接続する
電極窓(コンタクトホール)や配#1層間を接続するた
めの電極窓(スルーホール)を微細化する必要があり、
これらの電極窓が必然的に急峻な深い穴となり、スパッ
タリング法で被着したA11lでは、いわゆるシャドウ
ィングのためこのような急峻な穴でのA1の被覆性が著
しく悪くなる結果、エレクトロマイグレーションによる
断線が短時間で生じ、半導体装置の信頼性は極端に低下
する。
この様な観点から、エレクトロマイグレーションの生じ
にくいタングステン(W)やモリブデン(Mo)等の高
融点金属を、スパッタリング法に比べて、段差部での膜
の被覆性(ステップ力バレイジ)が優れている気相成長
法により形成し、電極配線として用いることが考えられ
ている。例えば、Wを気相成長させる場合、六弗化タン
グステン(WF、)や六塩化タングステン(WC+、)
を水素中で還元することにより行う。
この場合、シリコン酸化膜(S i Ot )等の絶縁
膜上にも均質なW膜を成長させるには500℃以上に基
板を加熱する必要がある。しかしこの様な高温では、シ
リコン基板表面に形成された浅いPn接合上のコンタク
トホール部において露出したシリコンとハロゲン化金属
との置換反応が激しくおこるため表面シリコンが消費さ
れ、しがもコンタクトホール底面の周囲の5in2下に
もW h<成長するためpn接合がショートする問題が
生じる。また絶縁膜上に被着したW膜の表面が粗粒状に
なるため微細パターンの加工性が悪く配線の微細化が困
難であった。
[発明の目的コ 本発明は、上記した点に鑑みてなされたもので、気相成
長法による高融点金属膜またはその硅化物を用いて電極
配線を形成する場合に、浅いPn接合特性の劣化を防止
し、しがも絶縁膜上にも表面が平滑で均質な高融点金属
またはその硅化物膜を被着するようにした半導体装置の
製造方法を提供するものである。
[発明の概要] 本発明の特徴は、絶縁膜の一部に電極窓が形成された基
板表面に、先ずシリコン膜またはシリコンを含む導体膜
を被着した後、金属化合物ガスを用いた気相成長法によ
り前記シリコン膜またはシリコンを含む導体膜上に高融
点金属またはその硅化物膜を被着するようにしたことに
ある。
[発明の効果] 本発明によれば、電極窓を有する絶縁膜でおおわれた基
板表面に450℃以下の低温で高融点金属またはその硅
化物膜を気相成長することができる。しかも低温プロセ
スを用いることと、コンタク1〜ホール部に直接基板シ
リコンが露出していないことから、浅いpn接合上のコ
ンタクトホール部での基板シリコンとハロゲン化金属と
の置換反応が抑制される結果、P n接合特性の劣化を
防止することができる。
また、高融点金属またはその硅化物膜は絶縁膜上でも均
質で平清な表面をもって形成されるため、微細なパター
ンに精度良く加工することができ、信頼性の高い微細な
電極配線を形成することができる。
[発明の実施例] この発明の一実施例を図面を参照して説明する。
第1図(a )〜(d )は、本発明の一実施例を示す
工程断面図である。
まず、第1図(a )に示す如く例えばP形シリコン基
板11の所定領域に砒素(As )等の不純物をイオン
注入して熱処理を行いn膨拡散層12を形成してpn接
合を設(ブた後、絶縁膜13として例えばシラン(Si
 H,)ガス、酸素(o2)ガス、および小スフィン(
PHs )ガスを用いた気相成長法によりS!02膜あ
るいはPSG膜(リンシリケートガラス)を0.5〜1
.5μmの厚さ被着し、この絶縁膜13の所定個所に写
真食刻と反応性イオンエツチングとによりコンタクトボ
ール14を開孔する。次に(b)に示すように、この基
板表面全面に、拡散層12と同−伝導形の不純物、例え
ばAsをlx 10 ’ Q//cn+3−1 x 1
0”/cm%むシリコン膜15をSiH+とアルシン(
ASHs)ガスを用いた気相成長法により1゜X以上の
厚さ被着する。シリコン膜15の厚さを10X以上とす
るのは、これより薄いと次に成長するW膜の表面が粗粒
状になり易いためである。
次に、(C)に示すように、このシリコン膜15上に例
えばW F aガスとH2ガスを用いた気相成長法によ
り、W膜16を0.1〜1μmの厚さを被着する。この
時のW膜16の被着条件としては、基板温度250℃〜
450℃、反応炉内の圧力I X 10−2〜’7’6
0TOrr 、 WFeガスの分圧lX10−’ 〜5
X102Torrの範囲が望ましい。
次に写真食刻と反応性イオンエツチングどにJ:すW膜
16およびシリコン膜15を順次エツチング(ることに
よって、(d)に示すように所定の電極配線パターンを
形成する。
これにより、拡散層12の深さが0.1μmのp n接
合に対して、良好な接合特性を有し、かつ電極のオーミ
ック特性の良い電極配線が形成−できた。
更に、コンタクトホール14が大きさ1μm角、その深
さ1μmの微小なものであっても、コンタクト抵抗が5
00でそのバラツキも小さくまた平坦部とほぼ同じ厚さ
にW膜16が被着され信頼性の高い電極が得られた。ま
た、絶縁膜13上にも表面が平滑で均質なW膜16が形
成され、2μm以下の微細な配線パターンを精度よく加
工することができた。
尚、W膜16を気相成長する前に被着するシリコン膜1
5に不純物を添加しなくてもシリコン膜15の厚さが3
00X以下であればコンタクト抵抗の低い良好なオーミ
ック特性を有する電極を形成することができる。これは
、W膜16を成長する初期の反応過程において、W F
 a とシリコン膜15の置換反応によってシリコン膜
15の多くが消費され、拡散層12表面にほぼ純粋なW
膜16が形成されるためである。従って、この条件にお
いては絶縁l113上のシリコン膜15も殆んど消費さ
れるため、絶縁膜13上に直接W膜16が形成された状
態となり、配線パターンの加工が容易になる。
また、上述したように成長温度の低下によってWIl#
16のステップ力バレイジが良くなるため、コンタクト
ホール14の大きさが例えば1μm角の場合、W[!1
6を0.5μm以上の厚さに被着することによってコン
タクトホール14内にW膜16を埋込んでコンタクトホ
ール14の上部を平坦にすることもでき、その上部に更
に絶縁膜を介して形成する上層配線の信頼性を大巾に改
善することができる。
また、W膜の比抵抗は7X10’ΩcmFAIl!に比
べて2.5倍程度大きいことも有利であるが、更に配線
抵抗を低くするために、W膜上にスパッタリング法等に
よりA1膜を被着してもよい。
本発明によれば高融点金属またはその硅化物膜による微
細な多層配線構造が実現できる。この場合高融点金属膜
が450’C以下の低温で形成できるため、下層配線金
属膜にAI膜またはSl。
Cu等を添加したA1合金膜を用いた場合でもその上層
配線に高融点金属膜を用いることができる。
第2図(a)〜(e)は本発明を多層配線に適用した一
実hI例を示す工程断面図である。
まず第2図(a )に示す如く、P型シリコン基板21
に11型拡散層22を設け、第1の絶縁膜231を被着
したあと、AI配線24を形成する。
この後(b)に示すように第2の絶縁膜232を?!!
!着し、所定領域にコンタク1〜ホール25およびスル
ーホール26を設け、その全面に(0)に示づようにシ
リコン膜27を被着する。このシリコン膜27はスパッ
タリング法により200X程度の厚さに被着してやれば
よい。
次に、(d ’)に示すように、WFe とH2による
気相成長法により、350℃の温度で、全面にW膜28
を被着する。この時、前述したようにWF6とシリコン
膜27との置換反応によって、シリコン膜・27が消費
され、拡散層22表面、AI配線24表面、第2の絶縁
II!232表面にはほぼ純粋なW膜28が形成される
。そしてこのW1128を(e)に示すように所定の電
極配置28.。
282にパターン加工することによって多層配線が形成
される。
この多層配線において、コンタク1へボール25の大き
ざが1μm角その深さが2μmまたスルーホール26の
大きさが1μm角、その深さが1μmの場合でもW膜2
8のステップ力バレイジが良く導通確率99.9999
%以上の値を得た。この信頼性は超高密度化された集積
回路の配線の多層化に対し十分満足しうる値である。
本発明は上記実施例に限定されるものではない。
例えば、上記実施例では基板表面の全面にシリコン膜を
被着した状態でW膜の気相成長を行ったが、第3図<a
 >に示すようにシリコン膜15を電極窓を覆って所望
の電極配線を行なうパターン状に加工した後、同図(b
)のようにこのシリコン膜15上にのみ選択的にW膜1
6を成長させてもよい。この場合W膜16の成長膜厚が
0.2μm以上になると絶縁膜13の表面にもWの粒子
が成長するため、W膜厚は制限されるが、その膜厚を選
べば膜を加工する必要がなくなる点で有利である。
またシリコン膜の側壁にもW膜が成長するため、隣接す
る配線間距離の縮小した微細配線が実現できる効果があ
る。
また第2図の実施例では金屑膜の2層配線について述べ
たが本発明は3層以上の多層配線においても同様な効果
が得られる。
また上記実施例では、W F 、ガスによるWillの
気相成長を用いた場合について説明したが、タングステ
ン塩化物を用いてもよいし、更にモリブデン、ニオブ、
タンタル、チタンの弗化物および塩化物による気相成長
膜を利用することもできる。
またこれらの金属化合物ガスと5i)−14゜St H
2CI 2等の混合ガスによる高融点金属硅化物の気相
成長膜を用いても同様の結果が得られた。
また本実施例では高融点金R膜を気相成長する前に被着
する膜としてシリコン膜を用いたが、タングステン、ニ
オブ、タンタル、チタン等の珪化物膜でも同様な結果が
得られた。
【図面の簡単な説明】
第1図(a )〜(d )は本発明の一実施例を示す工
程断面図、第2図(a)〜(e ’)および第3図(a
)、(b)は本発明の他の実施例を示プ工程断面図であ
る。 11.21・・・シリコン基板、12.22・・・拡散
層、13.23..232・・・絶縁膜、14..25
゜26−1ri窓、15. 27.−>+)]ン膜、1
6゜28・・・タングステン膜、24・・・アルミニウ
ム配線。 出願人代理人 弁理士 鈴江武彦 第1図 醐−僑搦

Claims (1)

    【特許請求の範囲】
  1. 半導体基板に電極窓を有する絶縁膜を形成し、金属化合
    物ガスを用いた気相成長法により高融点金属膜または高
    融点金属硅化物膜を被着して電極配線を形成する工程を
    有する半導体装置の製造方法において、前記電極配線の
    形成工程に先立って、前記電極窓を有する絶縁膜が被着
    された基板上にシリコン膜又はシリコンを含む導体膜を
    形、成する工程を設けたことを特徴とする半導体装置の
    製造方法。
JP9610783A 1983-05-31 1983-05-31 半導体装置の製造方法 Pending JPS59220919A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9610783A JPS59220919A (ja) 1983-05-31 1983-05-31 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9610783A JPS59220919A (ja) 1983-05-31 1983-05-31 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS59220919A true JPS59220919A (ja) 1984-12-12

Family

ID=14156159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9610783A Pending JPS59220919A (ja) 1983-05-31 1983-05-31 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS59220919A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02222531A (ja) * 1989-02-23 1990-09-05 Nec Corp 半導体装置及びその製造方法
US5223455A (en) * 1987-07-10 1993-06-29 Kabushiki Kaisha Toshiba Method of forming refractory metal film
US5356659A (en) * 1986-07-31 1994-10-18 At&T Bell Laboratories Metallization for semiconductor devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5662339A (en) * 1979-10-26 1981-05-28 Chiyou Lsi Gijutsu Kenkyu Kumiai Production of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5662339A (en) * 1979-10-26 1981-05-28 Chiyou Lsi Gijutsu Kenkyu Kumiai Production of semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5356659A (en) * 1986-07-31 1994-10-18 At&T Bell Laboratories Metallization for semiconductor devices
US5223455A (en) * 1987-07-10 1993-06-29 Kabushiki Kaisha Toshiba Method of forming refractory metal film
JPH02222531A (ja) * 1989-02-23 1990-09-05 Nec Corp 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
JP2906873B2 (ja) 金配線の製造方法
US4866009A (en) Multilayer wiring technique for a semiconductor device
KR0152370B1 (ko) 적층 구조의 배선을 갖고 있는 반도체 디바이스 및 그 제조 방법
US6057232A (en) Wiring structure for semiconductor device and fabrication method therefor
JPH06140372A (ja) 半導体装置の製造方法
JPS62261155A (ja) 基板装置の製造方法
US5278448A (en) Semiconductor device and method of fabricating the same
US6569756B1 (en) Method for manufacturing a semiconductor device
KR0185230B1 (ko) 금속배선 및 반도체장치
JP2000306997A (ja) バリアメタル層を有する半導体装置及びその製造方法
JP2789332B2 (ja) 金属配線の構造及びその形成方法
JP2591450B2 (ja) 半導体装置の製造方法
KR960009091B1 (ko) 평탄한 전기적 상호 접속 구조체 제조방법
JP2616402B2 (ja) 半導体装置の製造方法
JPS59220919A (ja) 半導体装置の製造方法
JPS60117719A (ja) 半導体装置の製造方法
JPS60115221A (ja) 半導体装置の製造方法
US6130162A (en) Method of preparing passivated copper line and device manufactured thereby
JP3109269B2 (ja) 半導体装置の製造方法
JPS6355932A (ja) 半導体装置の製造方法
KR0150989B1 (ko) 반도체소자 배선 형성방법
JPS628542A (ja) 半導体装置の製造方法
JPH04324636A (ja) 半導体装置およびその製造方法
JPH0272629A (ja) 半導体装置の製造方法
JPH0582656A (ja) 半導体装置およびその製造方法