DE10143283C1 - Verfahren zur Herstellung eines Grabenkondensators für einen Halbleiterspeicher - Google Patents

Verfahren zur Herstellung eines Grabenkondensators für einen Halbleiterspeicher

Info

Publication number
DE10143283C1
DE10143283C1 DE10143283A DE10143283A DE10143283C1 DE 10143283 C1 DE10143283 C1 DE 10143283C1 DE 10143283 A DE10143283 A DE 10143283A DE 10143283 A DE10143283 A DE 10143283A DE 10143283 C1 DE10143283 C1 DE 10143283C1
Authority
DE
Germany
Prior art keywords
trench
side wall
substrate
layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10143283A
Other languages
English (en)
Inventor
Matthias Foerster
Anett Moll
Anja Morgenschweis
Jens-Uwe Sachse
Kristin Schupke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10143283A priority Critical patent/DE10143283C1/de
Priority to US10/234,547 priority patent/US6734077B2/en
Application granted granted Critical
Publication of DE10143283C1 publication Critical patent/DE10143283C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Es wird eine Maskierungsschicht (90) in einem Graben (30) gebildet, der in einem Substrat (20) angeordnet ist. Auf die Maskierungsschicht (90) werden Nanokristallite (95) abgeschieden, mit denen die Maskierungsschicht (90) strukturiert wird. Mittels der strukturierten Maskierungsschicht (110) werden Mikrogräben (115) in das Substrat (20) in einem unteren Bereich (40) des Grabens geätzt. Die Mikrogräben (115) bilden eine aufgerauhte Grabenseitenwand (120), wodurch die äußere Kondensatorelektrode (65) mit einer größeren Fläche gebildet ist, die eine größere Kapazität des Grabenkondensators ermöglicht.

Description

Die vorliegende Patentanmeldung betrifft ein Verfahren zur Herstellung eines Grabenkondensators für einen Halbleiter­ speicher.
Halbleiterspeicher, wie zum Beispiel DRAMs (Dynamic Random Access Memories), umfassen ein Zellenfeld und eine Ansteue­ rungsperipherie, wobei in dem Zellenfeld Speicherzellen ange­ ordnet sind.
Das Zellenfeld eines DRAM-Chips enthält eine Matrix von Spei­ cherzellen, welche in Form von Zeilen und Spalten angeordnet sind und von Wortleitungen und Bitleitungen angesteuert wer­ den. Das Auslesen von Daten aus den Speicherzellen oder das Schreiben von Daten in die Speicherzellen wird durch die Ak­ tivierung geeigneter Wortleitungen und Bitleitungen bewerk­ stelligt.
Üblicherweise enthält eine Speicherzelle eines DRAMs einen mit einem Kondensator verbundenen Transistor. Der Transistor besteht unter anderem aus zwei Diffusionsgebieten, welche durch einen Kanal voneinander getrennt sind, der von einem Gate gesteuert wird. Ein Diffusionsgebiet wird als Drain- Gebiet und das andere Diffusionsgebiet als Source-Gebiet be­ zeichnet.
Eines der Diffusionsgebiete ist mit einer Bitleitung, das an­ dere Diffusionsgebiet mit einem Kondensator und das Gate mit einer Wortleitung verbunden. Durch Anlegen geeigneter Span­ nungen an das Gate wird der Transistor so gesteuert, daß ein Stromfluß zwischen den Diffusionsgebieten durch den Kanal ein- und ausgeschaltet wird.
Durch die fortschreitende Miniaturisierung von Speicherbau­ elementen wird die Integrationsdichte erhöht. Die Erhöhung der Integrationsdichte bedeutet, daß die pro Speicherzelle zur Verfügung stehende Fläche immer weiter abnimmt. Dies führt dazu, daß der Auswahltransistor und der Speicherkonden­ sator einer Speicherzelle einer ständigen Verringerung ihrer geometrischen Abmessungen unterworfen sind.
Das fortwährende Bestreben nach Verkleinerung der Speicher­ vorrichtungen fördert den Entwurf von DRAMs mit großer Dichte und kleinerer charakteristischer Größe, das heißt kleinerer Fläche pro Speicherzelle. Zur Herstellung von Speicherzellen, die einen geringen Oberflächenbereich benötigen, werden klei­ nere Komponenten wie beispielsweise kleinere Kondensatoren verwendet. Die Verwendung kleinerer Kondensatoren resultiert jedoch in einer niedrigeren Speicherkapazität des Einzelkon­ densators, was wiederum die Funktionstüchtigkeit und Verwend­ barkeit der Speichervorrichtung widrig beeinflussen kann.
Beispielsweise erfordern Leseverstärker einen ausreichenden Signalpegel zum zuverlässigen Auslesen der Information, die in den Speicherzellen gespeichert ist. Das Verhältnis der Speicherkapazität zur Bitleitungskapazität ist entscheidend bei der Bestimmung eines ausreichenden Signalpegels. Falls die Speicherkapazität zu gering ist, kann dieses Verhältnis zu klein zur Erzeugung eines hinreichenden Signals zur An­ steuerung des Leseverstärkers sein. Ebenfalls erfordert eine geringere Speicherkapazität eine höhere Auffrischfrequenz.
In der US 6 204 141 B1 ist ein in einem Graben angeordneter Kondensator für einen dynamischen Halbleiterspeicher be­ schrieben, bei dem zur Erhöhung der Oberfläche der Kondensa­ torelektroden Mikrogräben in die Seitenwände des den Konden­ sator wiederum aufnehmenden Grabens geätzt sind. Hierzu wer­ den zusätzliche Inseln aus Polysilizium aufgetragen. An­ schließend wird die Oberfläche des Grabens mit einer Silizi­ umoxidschicht bedeckt. Durch Naßätzen wird die Siliziumoxid­ schicht auf den Polysiliziuminseln und auf dem Siliziumsub­ strat abgetragen. Da die Wachstumsrate des Siliziumoxids auf dem Polysilizium größer ist als auf dem monokristallinen Si­ liziumsubstrat, wird die Oxidschicht vom Substrat entfernt, verbleibt aber auf den Polysiliziuminseln. Im fertig gestell­ ten Kondensator sind die Polysiliziuminseln weiter enthalten.
In der WO 99/25026 A1 ist ein Verfahren zur Herstellung eines Kondensators in einem Siliziumsubstrat beschrieben, bei dem in einer Hauptfläche Hauptporen größerer Abmessung und darin wiederum befindliche Seitenporen kleinerer Abmessung durch elektrochemisches Ätzen erzeugt werden.
In der EP 0 860 870 A2 ist ein Halbleiterspeicher mit einem Grabenkondensator beschrieben, bei dem aufgerauhte Seitenwän­ de mittels HSG-Polysilizium gebildet werden. Im oberen Ab­ schnitt weist der Grabenkondensator ein Kragenoxid auf.
Es ist die Aufgabe der Erfindung, ein anderes Verfahren zur Herstellung eines Grabenkondensators für einen Halbleiter­ speicher anzugeben, bei dem die Oberfläche der Elektroden des Grabenkondensators durch Mikrogräben vergrößert ist.
Diese Aufgabe wird durch ein Verfahren zur Herstellung eines Grabenkondensators für einen Halbleiterspeicher gelöst mit den Schritten:
  • - Bereitstellen eines Substrats mit einer Substratoberfläche, in dem ein Graben gebildet ist, der einen oberen Bereich und einen unteren Bereich sowie eine Grabenseitenwand auf­ weist;
  • - Einbringen von Dotierstoff durch die Grabenseitenwand im unteren Bereich des Grabens, wobei eine vergrabene Dotier­ schicht mit erhöhter Dotierstoffkonzentration als äußere Kondensatorelektrode gebildet wird;
  • - Bilden einer Maskierungsschicht auf der Grabenseitenwand des unteren Bereichs des Grabens;
  • - Abscheiden von Nanokristalliten auf die Maskierungsschicht, so daß die Nanokristallite einen ersten Teil der Maskie­ rungsschicht bedecken und einen zweiten Teil der Maskie­ rungsschicht freilassen;
  • - Ätzen der Maskierungsschicht, wobei die Grabenseitenwand freigelegt wird, die Nanokristallite als Ätzmaske dienen und die von den Nanokristalliten bedeckte Maskenschicht als strukturierte Maskenschicht auf der Grabenseitenwand ver­ bleibt;
  • - Ätzen des Substrats in dem unteren Bereich des Grabens un­ ter Verwendung der strukturierten Maskenschicht, wobei Mi­ krogräben in dem Substrat gebildet werden und eine aufge­ rauhte Grabenseitenwand entsteht;
  • - Entfernen der strukturierten Maskenschicht mittels einer Ätzung;
  • - Bilden einer Isolationsschicht auf der aufgerauhten Graben­ seitenwand;
  • - Abscheiden einer leitenden Grabenfüllung in den Graben auf die Isolationsschicht als innere Kondensatorelektrode;
  • - Bilden eines Auswahltransistors, der mit der leitfähigen Grabenfüllung zur Ansteuerung des Grabenkondensators ver­ bunden wird.
Das erfindungsgemäße Verfahren rauht die Grabenseitenwand in dem unteren Bereich des Grabens auf, wodurch die Fläche der äußeren Kondensatorelektrode des Grabenkondensators vergrö­ ßert wird. Erfindungsgemäß wird hierzu eine Maskenschicht in den unteren Bereich des Grabens aufgebracht und mittels abge­ schiedener Nanokristallite strukturiert. Die strukturierte Maskenschicht wird nun als Ätzmaske bei der Ätzung der Gra­ benseitenwand in dem unteren Bereich des Grabens verwendet. Dabei werden Mikrogräben in die Grabenseitenwand beziehungs­ weise das Substrat geätzt. Die Mikrogräben in dem Substrat vergrößern dabei die Oberfläche der äußeren Kondensatorelek­ trode. Die vergrößerte äußere Kondensatorelektrode ermöglicht nun eine größere Kapazität des Grabenkondensators beziehungs­ weise eine konstante Kapazität des Grabenkondensators, selbst bei Verringerung der geometrischen Abmessungen des Grabenkon­ densators wie beispielsweise dem Flächenbedarf an Substrato­ berfläche des Grabenkondensators.
Ein nach dem Verfahren hergestellter Grabenkondensator weist Mikrogräben in der Grabenseitenwand des unteren Bereichs des Grabens auf. Die Mikrogräben sind dabei in dem einkristalli­ nen Substrat gebildet und dienen zur Vergrößerung der Ober­ fläche der äußeren Kondensatorelektrode. Die äußere Kondensa­ torelektrode ist als vergrabene Dotierschicht um den unteren Bereich des Grabens in dem einkristallinen Substrat als hoch­ dotierte Schicht gebildet. Die vergrößerte Fläche der äußeren Kondensatorelektrode ermöglicht eine größere Kapazität für den erfindungsgemäßen Grabenkondensator, wodurch der Graben­ kondensator den zuverlässigen Betrieb einer Speicherzelle er­ möglicht. Die Vergrößerung der Kondensatorelektrode durch die Aufrauhung ermöglicht ebenfalls, daß die von dem Grabenkon­ densator verbrauchte Substratoberfläche verkleinert wird, in dem der Durchmesser des Grabens verkleinert wird, wobei der Grabenkondensator in dem Graben durch die aufgerauhte äußere Kondensatorelektrode eine gleich große Kapazität behält.
Eine Ausgestaltung des erfindungsgemäßen Verfahrens sieht vor, daß ein Isolationskragen im oberen Bereich des Grabens auf der Grabenseitenwand des Grabens erzeugt wird, bevor die Grabenseitenwand im unteren Bereich aufgerauht wird. Der im oberen Bereich gebildete Isolationskragen kann zur Maskierung der Grabenseitenwand in dem oberen Bereich des Grabens ver­ wendet werden. Dies weist den Vorteil auf, daß die Aufrauhung der Grabenseitenwand nur in dem unteren Bereich des Grabens durchgeführt wird. Hierdurch werden beispielsweise Schädigun­ gen der Grabenseitenwand im oberen Bereich vermieden. Dies verhindert Leckströme, die beispielsweise bevorzugt entlang der aufgerauhten Grabenseitenwand unter dem Isolationskragen fließen könnten.
Eine weitere Ausgestaltung des erfindungsgemäßen Verfahrens sieht vor, daß die Maskenschicht mit thermischer Oxidation oder thermischer Nitridierung gebildet wird. Dies weist den Vorteil auf, daß die Maskenschicht sehr konform gebildet wer­ den kann, wodurch Löcher in der Maskenschicht vermieden wer­ den, die eine unvorteilhafte Aufrauhung der Grabenseitenwand bewirken könnten.
Eine weitere Ausgestaltung des erfindungsgemäßen Verfahrens sieht vor, daß die Maskenschicht mittels einer LPCVD-Nitrid- Abscheidung gebildet wird. Eine LPCVD-Nitrid-Abscheidung ist ebenfalls geeignet, eine dünne und konforme Maskenschicht in einer Struktur mit einem hohen Aspektverhältnis, wie bei­ spielsweise dem Graben des Grabenkondensators zu bilden. Un­ ter Aspektverhältnis wird hierbei das Verhältnis zwischen der Grabentiefe zum Grabendurchmesser verstanden.
Eine weitere Ausgestaltung des erfindungsgemäßen Verfahrens sieht vor, daß die Nanokristallite aus Silizium gebildet wer­ den. Dies weist den Vorteil auf, daß die zur Strukturierung der Maskenschicht verwendeten Nanokristallite zusammen mit der nachfolgenden Ätzung des Einkristallinen Substrats im un­ teren Bereich des Grabens entfernt werden, so daß ein zusätz­ licher Ätzschritt zur Entfernung der Nanokristallite vermie­ den werden kann.
Eine weitere Ausgestaltung des erfindungsgemäßen Verfahrens sieht vor, daß die Maskierungsschicht mit verdünnter oder ge­ gebenenfalls zusätzlich gepufferter Flußsäure oder mit Phos­ phorsäure geätzt wird. Phosphorsäure weist dabei den Vorteil auf, daß sie hoch selektiv gegenüber Siliziumoxid wirkt, wo­ durch der Isolationskragen so gut wie nicht geschädigt wird.
Eine weitere vorteilhafte Ausgestaltung des erfindungsgemäßen Verfahrens sieht vor, daß das Substrat in dem unteren Bereich des Grabens in einem Ätzschritt zusammen mit den Nanokristal­ liten geätzt wird. In vorteilhafter Weise wird durch diesen Verfahrensschritt ein zusätzlicher Ätzschritt zur Entfernung der Nanokristallite von der strukturierten Maskenschicht ver­ mieden.
Eine weitere vorteilhafte Ausgestaltung des erfindungsgemäßen Verfahrens sieht vor, daß die strukturierte Maskenschicht mit verdünnter Flußsäure oder mit Phosphorsäure entfernt wird.
Eine weitere vorteilhafte Ausgestaltung des erfindungsgemäßen Verfahrens sieht vor, daß der Dotierstoff für die äußere Kon­ densatorelektrode aus einer in den Graben abgeschiedenen do­ tierten Arsen-Glasschicht in das Substrat eindiffundiert wird. Dieser Verfahrensschritt ist in vorteilhafter Weise zur Ausbildung der vergrabenen Dotierschicht beziehungsweise der äußeren Kondensatorelektrode geeignet. Das Verfahren ermög­ licht eine hohe Dotierstoffkonzentration in der vergrabenen Dotierschicht, wodurch die äußere Kondensatorelektrode niede­ rohmig ausgebildet wird.
Ein weiterer Verfahrensschritt des erfindungsgemäßen Verfah­ rens sieht vor, daß die Seitenwand des Grabens nach der Do­ tierung der äußeren Kondensatorelektrode aufgerauht wird. Dies weist den Vorteil auf, daß die zur Dotierung der äußeren Kondensatorelektrode verwendeten Verfahren die Aufrauhung der Seitenwand nicht beschädigen können, da die Seitenwand erst nach der Dotierung aufgerauht wird.
Eine weitere vorteilhafte Ausgestaltung des erfindungsgemäßen Verfahrens sieht vor, daß die Seitenwand des Grabens vor der Dotierung der äußeren Kondensatorelektrode aufgerauht wird. Da die Oberfläche bereits vor der Dotierung der äußeren Kon­ densatorelektrode aufgerauht ist, kann die äußere Kondensato­ relektrode mit einer erhöhten Dotierstoffkonzentration gebil­ det werden, da nachfolgend keine dotierte Siliziumschicht durch den Aufrauhprozeß entfernt wird. Weiterhin wird die Mi­ krostruktur der aufgerauhten Grabenseitenwand gegebenenfalls in das Dotierstoffprofil übertragen, so daß die Konformität des Dotierstoffprofils der äußeren Kondensatorelektrode zu der aufgerauhten Grabenseitenwand verbessert ist.
Eine weitere vorteilhafte Ausgestaltung des erfindungsgemäßen Verfahrens sieht vor, daß der untere Bereich des Grabens mit­ tels einer Ätzung aufgeweitet wird, so daß der Graben eine Flaschenform erhält. Der flaschenförmige Graben weist den Vorteil auf, daß die Fläche der äußeren Kondensatorelektrode durch die Flaschenform vergrößert ist, wodurch der Grabenkon­ densator mit einer vergrößerten Kapazität ausgebildet werden kann.
Nachfolgend wird die Erfindung an Hand von Ausführungsbei­ spielen und Figuren näher erläutert.
In den Figuren bezeichnen gleiche Bezugszeichen gleiche be­ ziehungsweise funktionsgleiche Elemente.
In den Figuren zeigen:
Fig. 1 bis 7 Schnittbilder durch ein Substrat zu einem Ver­ fahren zur Aufrauhung der äußeren Kondensatorelek­ trode, nachdem die vergrabene Dotierschicht gebil­ det ist;
Fig. 8 bis 11 ein Verfahren entsprechend der Fig. 1 bis 7, wobei jedoch der Graben in dem unteren Bereich aufgeweitet ist, so daß er eine Flaschenform er­ hält;
Fig. 12 bis 15 Schnittbilder zu einem weiteren Verfahren zur Herstellung einer aufgerauhten äußeren Kondensato­ relektrode, wobei die äußere Kondensatorelektrode vor der Bildung der vergrabenen Dotierschicht auf­ gerauht wird;
Fig. 16 bis 20 ein Verfahren entsprechend den Fig. 12 bis 15, wobei zusätzlich der Graben in dem unteren Be­ reich aufgeweitet ist und somit eine Flaschenform erhält.
In Fig. 1 ist ein Schnittbild durch ein Substrat 20 darge­ stellt. Das Substrat 20 weist eine Oberfläche 25 auf. In dem Substrat 20 ist ausgehend von der Substratoberfläche 25 ein Graben 30 eingebracht. Der Graben 30 weist einen oberen Be­ reich 35 und einen unteren Bereich 40 auf, wobei der obere Bereich der Substratoberfläche 25 zugewandt ist und der unte­ re Bereich 40 sich an den oberen Bereich 35 anschließt. Wei­ terhin weist der Graben 30 eine Grabenseitenwand 45 auf, die den Graben 30 begrenzt. In dem oberen Bereich 35 des Grabens 30 ist ein Isolationskragen 50 auf der Grabenseitenwand 45 gebildet. In dem unteren Bereich 40 des Grabens 30 ist in dem Substrat 20 jenseits der Grabenseitenwand 45 eine vergrabene Dotierschicht 60 als äußere Kondensatorelektrode 65 angeord­ net. Dazu ist eine erhöhte Dotierstoffkonzentration 85 in dem Substrat 20 um den unteren Bereich 40 des Grabens 30 in das Substrat 20 eingebracht.
Mit Bezug auf Fig. 2 ist das Schnittbild gemäß Fig. 1 dar­ gestellt, wobei nachfolgend eine Maskierungsschicht 90 in den unteren Bereich 40 auf der Grabenseitenwand 45 des Grabens 30 gebildet wurde. Das Substrat 20 umfaßt beispielsweise Silizi­ um und der Isolationskragen 50 und die Maskierungsschicht 90 umfassen beispielsweise Siliziumoxid beziehungsweise Silizi­ umnitrid. Die Maskierungsschicht 90 wird mittels einer ther­ mischen Oxidierung, mittels einer thermischen Nitridierung oder durch eine LPCVD-(Low Pressure Chemical Vapour Deposi­ tion) Abscheidung gebildet. Die Maskierungsschicht 90 wird beispielsweise mit einer Dicke zwischen 0,3 und 10 Nanometern gebildet.
Mit Bezug auf Fig. 3 werden nachfolgend Nanokristallite 95 auf die Maskierungschicht 90 abgeschieden. Hierzu ist bei­ spielsweise ein LPCVD-Schritt geeignet. Die Nanokristallite können beispielsweise als siliziumhaltige Kristallite mit ei­ ner lateralen Ausdehnung zwischen 5 Nanometern und 100 Nano­ metern gebildet werden. Der freie Abstand zwischen benachbar­ ten Nanokristalliten liegt vorzugsweise in der selben Größen­ ordnung wie ihre laterale Ausdehnung. Die Nanokristallite 95 bedecken dabei einen ersten Teil 100 der Maskierungsschicht 90 und lassen einen zweiten Teil 105 der Maskierungsschicht 90 frei.
Mit Bezug auf Fig. 4 wird die Maskierungsschicht 90 mittels der Nanokristallite 95 als Ätzmaske strukturiert. Dabei bleibt der erste Teil der Maskierungsschicht 90 unterhalb der Nanokristallite bestehen und der zweite Teil 105 der Maskie­ rungsschicht 90 wird entfernt. Bestehen die Nanokristallite beispielsweise aus Silizium, so kann die aus Siliziumnitrid oder Siliziumoxid bestehende Maskierungsschicht selektiv zum Silizium der Nanokristallite geätzt werden. Beispielsweise wird die Maskierungsschicht 90 mittels einer naßchemischen Ätzung geätzt, die Flußsäure oder Phosphorsäure enthält. Trockenätzverfahren sind ebenfalls geeignet.
Mit Bezug auf Fig. 5 wird nachfolgend eine naßchemische be­ ziehungsweise eine trockenchemische Ätzung durchgeführt, wo­ bei die strukturierte Maskierungsschicht 110 als Ätzmaske verwendet wird. Dabei wird das Substrat 20 an den von der strukturierten Maskierungsschicht 110 freigelassenen Berei­ chen geätzt und bleibt an den durch die strukturierte Masken­ schicht 110 bedeckten Positionen bestehen. Durch die Ätzung des mittels der strukturierten Maskenschicht 110 abgedeckten unteren Bereichs des Grabens werden Mikrogräben 115 in das Substrat 20 geätzt. Die zur Strukturierung der Maskenschicht 90 verwendeten Nanokristallite 95 werden beispielsweise gleichzeitig mit der Strukturierung der Mikrogräben 115 ent­ fernt.
Die isotrope naßchemische Ätzung kann beispielsweise mittels einem Gemisch aus Flußsäure und Salpetersäure durchgeführt werden. Vorzugsweise wird dabei das Verhältnis von HF zu HNO3 zwischen 1 zu 6 und 1 zu 20 und die Prozeßtemperatur zwischen 20°C und 40°C gewählt.
Alternativ kann eine Abfolge aus verdünnter Flußsäure und NH4OH/H2O2/H2O (SC1) verwendet werden. Vorzugsweise wird da­ bei das Verhältnis von H2O zu HF zwischen 100 zu 1 und 500 zu 1 und die Prozeßtemperatur zwischen 20°C und 30°C gewählt und nachfolgend das Verhältnis von H2O zu NH3 zu H2O2 zwischen 5 zu 1 zu 1 und 100 zu 1 zu 2 und die Prozeßtemperatur zwischen 50°C und 70°C gewählt.
Naßchemisch ist ebenfalls eine anisotrope Ätzung möglich, wo­ bei für die Anisotropie der Ätzung die Kristallrichtungen des geätzten einkristallinen Substrats 20 verantwortlich sind. Beispielsweise kann die anisotrop entlang der Kristallorien­ tierungen durchgeführte Ätzung mittels Ammoniaklösung bezie­ hungsweise Ammoniumhydroxid durchgeführt werden. Vorzugsweise wird dabei das Verhältnis von H2O zu NH3 zwischen 5 zu 1 und 100 zu 1 und die Prozeßtemperatur zwischen 25°C und 70°C ge­ wählt.
Die Mikrogräben 115 werden vorzugsweise mit einer Tiefe zwi­ schen 5 bis 50 Nanometern geätzt.
Mit Bezug auf Fig. 6 wird die Maskierungsschicht 90 nachfol­ gend mittels einer naßchemischen Ätzung oder einer Trockenät­ zung entfernt. Für die naßchemische Ätzung ist beispielsweise Flußsäure oder Phosphorsäure geeignet.
Mit Bezug auf Fig. 7 wird nachfolgend eine Isolationsschicht 70 auf der aufgerauhten Grabenseitenwand 120 als Kondensator­ dielektrikum gebildet. Als Kondensatordielektrikum ist bei­ spielsweise Siliziumnitrid oder Siliziumoxinitrid geeignet, welches durch eine LPCVD-Siliziumnitrid-Abscheidung mit einer Dicke von beispielsweise 4 Nanometern auf die aufgerauhte Grabenseitenwand aufgebracht werden kann. In einem anschlie­ ßenden Oxidationsprozeß wird die abgeschiedene Siliziumni­ tridschicht reoxidiert.
Nachfolgend wird eine leitende Grabenfüllung 75 in den Graben 30 als innere Kondensatorelektrode 80 gefüllt. Die leitende Grabenfüllung 75 wird dabei beispielsweise aus dotiertem, po­ lykristallinem Silizium gebildet.
Mit Bezug auf Fig. 8 wird ein weiteres Ausführungsbeispiel der Erfindung beschrieben, wobei der Graben 30 mittels einer naßchemischen oder einer trockenchemischen Ätzung in seinem unteren Bereich 40 aufgeweitet wird, so daß der Graben 30 ei­ ne Flaschenform 130 erhält. Nachfolgend wird die äußere Kon­ densatorelektrode 65 mittels Dotierstoff 85 in das Substrat 20 eingebracht.
Die mit Bezug auf Fig. 9, 10, und 11 ausgeführten Verfah­ rensschritte entsprechen denen der Fig. 2 bis 7.
Mit Bezug auf Fig. 12 ist ein drittes Ausführungsbeispiel des erfindungsgemäßen Verfahrens zur Herstellung eines Gra­ benkondensators mit aufgerauhter äußerer Kondensatorelektrode 65 dargestellt. Im Unterschied zu Fig. 1 ist die vergrabene Dotierschicht 60 und somit die äußere Kondensatorelektrode 65 noch nicht gebildet.
Mit Bezug auf Fig. 13 wird zunächst mittels der Nanokristal­ lite 95 die strukturierte Maskenschicht 110 gemäß der zu Fig. 2, 3, 4, 5 und 6 beschriebenen Verfahrensschritte herge­ stellt.
Mit Bezug auf Fig. 14 wird nachfolgend die vergrabene Do­ tierschicht 60 als äußere Kondensatorelektrode 65 gebildet. Dies ist beispielsweise mittels der Abscheidung einer Arsen- Glasschicht 125 in den Graben 30 möglich. Nachfolgend wird in einem Temperaturschritt der Arsen-Dotierstoff aus der Arsen- Glasschicht 125 ausdiffundiert und bildet die vergrabene Do­ tierschicht 60 in dem Substrat 20. Die Arsen-Glasschicht 125 wird nachfolgend aus dem Graben 30 entfernt.
Eine Alternative zur Herstellung der vergrabenen Dotier­ schicht sieht vor, daß eine Gasphasendotierung mit Arsin (AsH3) durchgeführt wird. Hierbei wird Arsin in den Graben 30 eingeleitet und Arsen diffundiert in das Substrat 20, so daß die vergrabene Dotierschicht 60 als äußere Kondensatorelek­ trode 65 gebildet wird.
Mit Bezug auf Fig. 15 wird nachfolgend die Isolationsschicht 70 als Kondensatordielektrikum sowie die leitfähige Graben­ füllung 75 als innere Kondensatorelektrode 80 in dem Graben 30 gebildet.
Mit Bezug auf Fig. 16 bis 20 ist ein weiteres Ausführungs­ beispiel dargestellt. Im Unterschied zu dem in Fig. 12 bis 15 dargestellten Verfahren wird in Fig. 16 zunächst der un­ tere Bereich 40 des Grabens 30 aufgeweitet, so daß der Graben 30 mit einer Flaschenform gebildet wird. Nachfolgend werden die Prozeßschritte gemäß Fig. 17 bis 20 entsprechend den Fig. 13 bis 15 durchgeführt.

Claims (16)

1. Verfahren zur Herstellung eines Grabenkondensators für ei­ nen Halbleiterspeicher:
Bereitstellen eines Substrats (20) mit einer Substratober­ fläche (25), in dem ein Graben (30) gebildet ist, der einen oberen Bereich (35)1 einen unteren Bereich (40) sowie eine Grabenseitenwand (45) aufweist;
Einbringen von Dotierstoff (85) durch die Grabenseitenwand (45) im unteren Bereich (40) des Grabens (30), wobei eine vergrabene Dotierschicht (60) mit erhöhter Dotierstoffkon­ zentration (85) als äußere Kondensatorelektrode (65) gebil­ det wird;
Bilden einer Maskierungsschicht (90) auf der Grabenseiten­ wand (45) des unteren Bereichs (40) des Grabens (30);
Abscheiden von Nanokristalliten (95) auf der Maskierungs­ schicht (90), so daß die Nanokristallite (95) einen ersten Teil (100) der Maskierungsschicht (90) bedecken und einen zweiten Teil (105) der Maskierungsschicht (90) freilassen;
Ätzen der Maskierungsschicht (90), wobei die Grabenseiten­ wand (45) freigelegt wird, die Nanokristallite (95) als Ätzmaske dienen und die von den Nanokristalliten (95) be­ deckte Maskenschicht (90) als strukturierte Maskenschicht (110) auf der Grabenseitenwand (45) verbleibt;
Ätzen des Substrats (20) in dem unteren Bereich (40) des Grabens (30) unter Verwendung der strukturierten Masken­ schicht (110), wobei Mikrogräben (115) in dem Substrat (20) gebildet werden und eine aufgerauhte Grabenseitenwand (120) entsteht;
Entfernen der strukturierten Maskenschicht (110) mittels einer Ätzung;
Bilden einer Isolationsschicht (70) auf der aufgerauhten Grabenseitenwand (120);
Abscheiden einer leitenden Grabenfüllung (75) in den Graben (30) auf die Isolationsschicht (70) als innere Kondensato­ relektrode (80);
Bilden eines Auswahltransistors (15), der mit der leitfähi­ gen Grabenfüllung (75) zur Ansteuerung des Grabenkondensa­ tors (10) verbunden wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein Isolationskragen (50) im oberen Bereich (35) des Grabens (30) auf der Grabenseitenwand (45) des Grabens (30) erzeugt wird, bevor die Grabenseitenwand (45) im unteren Bereich (40) aufgerauht wird.
3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Maskierungsschicht (90) mit thermischer Oxidation oder mit thermischer Nitridierung gebildet wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Maskierungsschicht (90) mittels einer LPCVD-Nitrid- Abscheidung gebildet wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Nanokristallite (95) aus Silizium gebildet werden.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Maskierungsschicht (90) mit verdünnter Flußsäure oder mit Phosphorsäure geätzt wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß das Substrat (20) in dem unteren Bereich (40) des Grabens (30) in einem Ätzschritt zusammen mit den Nanokristalliten (95) geätzt wird.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die strukturierte Maskenschicht (90) mit verdünnter Flußsäure oder mit Phosphorsäure entfernt wird.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß der Dotierstoff für die äußere Kondensatorelektrode (65) aus einer in dem Graben (30) abgeschiedenen dotierten Arsen- Glasschicht (125) in das Substrat (20) eindiffundiert wird.
10. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß der Dotierstoff für die äußere Kondensatorelektrode (65) mit­ tels einer Arsen-Gasphasendotierung in das Substrat (20) ein­ gebracht wird.
11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die Grabenseitenwand (45) des Grabens (30) nach der Dotierung der äußeren Kondensatorelektrode (65) aufgerauht wird.
12. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die Grabenseitenwand (45) des Grabens (30) vor der Dotierung der äußeren Kondensatorelektrode (65) aufgerauht wird.
13. Verfahren nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß der untere Bereich (40) des Grabens (30) mittels einer Ätzung aufgeweitet wird, so daß der Graben (30) eine Flaschenform (130) erhält.
14. Verfahren nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß das Substrat (20) mittels einer isotropen Trockenätzung ge­ ätzt wird.
15. Verfahren nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß das Substrat (20) mittels einer isotropen Naßätzung unter Verwendung eines Gemisches von Flußsäure und Salpetersäure oder einer Abfolge aus Flußsäure und NH4OH/H2O2/H2O geätzt wird.
16. Verfahren nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß das Substrat (20) mittels Ammoniumhydroxid geätzt wird.
DE10143283A 2001-09-04 2001-09-04 Verfahren zur Herstellung eines Grabenkondensators für einen Halbleiterspeicher Expired - Fee Related DE10143283C1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10143283A DE10143283C1 (de) 2001-09-04 2001-09-04 Verfahren zur Herstellung eines Grabenkondensators für einen Halbleiterspeicher
US10/234,547 US6734077B2 (en) 2001-09-04 2002-09-04 Method for fabricating a trench capacitor for a semiconductor memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10143283A DE10143283C1 (de) 2001-09-04 2001-09-04 Verfahren zur Herstellung eines Grabenkondensators für einen Halbleiterspeicher

Publications (1)

Publication Number Publication Date
DE10143283C1 true DE10143283C1 (de) 2002-12-12

Family

ID=7697646

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10143283A Expired - Fee Related DE10143283C1 (de) 2001-09-04 2001-09-04 Verfahren zur Herstellung eines Grabenkondensators für einen Halbleiterspeicher

Country Status (2)

Country Link
US (1) US6734077B2 (de)
DE (1) DE10143283C1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110299325A (zh) * 2018-03-22 2019-10-01 美光科技公司 包括存储器的集成电路构造及用于形成其的方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AUPQ910600A0 (en) * 2000-07-31 2000-08-24 Cryovac Australia Pty Ltd Sealing assembly
US6867089B2 (en) * 2002-01-28 2005-03-15 Nanya Technology Corporation Method of forming a bottle-shaped trench in a semiconductor substrate
DE10227492B4 (de) * 2002-06-19 2006-03-09 Infineon Technologies Ag Verfahren zur Herstellung eines Deep-Trench-Kondensators für dynamische Speicherzellen
JP3926272B2 (ja) * 2003-01-08 2007-06-06 株式会社東芝 トレンチキャパシタを含む半導体装置の製造方法
US7247939B2 (en) * 2003-04-01 2007-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Metal filled semiconductor features with improved structural stability
DE10321466B4 (de) * 2003-05-13 2007-01-25 Infineon Technologies Ag Trench-Speicherkondensator und Verfahren zu dessen Herstellung
TWI227932B (en) * 2003-06-23 2005-02-11 Promos Technologies Inc Method for forming a bottle-shaped trench
TWI223870B (en) * 2003-06-27 2004-11-11 Nanya Technology Corp Method of forming capacitors having geometric deep trench
US7563722B2 (en) * 2004-03-05 2009-07-21 Applied Nanotech Holdings, Inc. Method of making a textured surface
US20060234441A1 (en) * 2005-04-13 2006-10-19 Promos Technologies Inc. Method for preparing a deep trench
US7666741B2 (en) 2006-01-17 2010-02-23 International Business Machines Corporation Corner clipping for field effect devices
US7410844B2 (en) * 2006-01-17 2008-08-12 International Business Machines Corporation Device fabrication by anisotropic wet etch
US7294554B2 (en) * 2006-02-10 2007-11-13 International Business Machines Corporation Method to eliminate arsenic contamination in trench capacitors
US7491604B2 (en) * 2006-03-07 2009-02-17 International Business Machines Corporation Trench memory with monolithic conducting material and methods for forming same
US7560360B2 (en) * 2006-08-30 2009-07-14 International Business Machines Corporation Methods for enhancing trench capacitance and trench capacitor
TW200849488A (en) * 2007-06-08 2008-12-16 Nanya Technology Corp Deep trench and fabricating method thereof, trench capacitor and fabricating method thereof
US8110464B2 (en) * 2008-03-14 2012-02-07 International Business Machines Corporation SOI protection for buried plate implant and DT bottle ETCH
US8278191B2 (en) * 2009-03-31 2012-10-02 Georgia Tech Research Corporation Methods and systems for metal-assisted chemical etching of substrates
US8354675B2 (en) 2010-05-07 2013-01-15 International Business Machines Corporation Enhanced capacitance deep trench capacitor for EDRAM
US8492874B2 (en) 2011-02-04 2013-07-23 Qualcomm Incorporated High density metal-insulator-metal trench capacitor
US10199232B2 (en) * 2011-02-24 2019-02-05 United Microelectronics Corporation Conductor line structure
CN103137466B (zh) * 2011-11-23 2016-04-13 上海华虹宏力半导体制造有限公司 深沟槽器件制造过程中氮化硅的去除方法
US8940602B2 (en) * 2013-04-11 2015-01-27 International Business Machines Corporation Self-aligned structure for bulk FinFET
US20170186837A1 (en) * 2015-12-29 2017-06-29 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench capacitor with scallop profile
US10373866B1 (en) 2018-05-04 2019-08-06 International Business Machines Corporation Method of forming metal insulator metal capacitor with extended capacitor plates
US10381263B1 (en) 2018-05-04 2019-08-13 International Business Machines Corporation Method of forming via contact with resistance control

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0860870A2 (de) * 1997-02-25 1998-08-26 International Business Machines Corporation Herstellungsverfahren von Grabenzellen mit hoher Kapazität in Dram
WO1999025026A1 (de) * 1997-11-12 1999-05-20 Epcos Ag Schaltungsstruktur mit mindestens einem kondensator und verfahren zu dessen herstellung
US6204141B1 (en) * 2000-09-13 2001-03-20 Taiwan Semiconductor Mfg. Co. Ltd. Method of manufacturing a deep trench capacitor

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5244842A (en) * 1991-12-17 1993-09-14 Micron Technology, Inc. Method of increasing capacitance by surface roughening in semiconductor wafer processing
US5204280A (en) * 1992-04-09 1993-04-20 International Business Machines Corporation Process for fabricating multiple pillars inside a dram trench for increased capacitor surface
US5466626A (en) * 1993-12-16 1995-11-14 International Business Machines Corporation Micro mask comprising agglomerated material
US5691228A (en) * 1996-01-18 1997-11-25 Micron Technology, Inc. Semiconductor processing method of making a hemispherical grain (HSG) polysilicon layer
US5760434A (en) * 1996-05-07 1998-06-02 Micron Technology, Inc. Increased interior volume for integrated memory cell
JPH10163211A (ja) * 1996-12-02 1998-06-19 Fujitsu Ltd バンプ形成用板部材の製造方法及びバンプ形成方法
US6033967A (en) * 1997-07-21 2000-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method for increasing capacitance in DRAM capacitors and devices formed
US6146968A (en) * 1998-12-09 2000-11-14 Taiwan Semiconductor Manufacturing Corp. Method for forming a crown capacitor
US6159874A (en) * 1999-10-27 2000-12-12 Infineon Technologies North America Corp. Method of forming a hemispherical grained capacitor
US6486024B1 (en) * 2000-05-24 2002-11-26 Infineon Technologies Ag Integrated circuit trench device with a dielectric collar stack, and method of forming thereof
DE10038378A1 (de) * 2000-08-07 2002-02-28 Infineon Technologies Ag Verfahren zur Herstellung von Kondensatorelektroden
DE10040464A1 (de) * 2000-08-18 2002-02-28 Infineon Technologies Ag Grabenkondensator und Verfahren zu seiner Herstellung
US6294423B1 (en) * 2000-11-21 2001-09-25 Infineon Technologies North America Corp. Method for forming and filling isolation trenches
US6368912B1 (en) * 2000-12-08 2002-04-09 Nanya Technology Corporation Method of fabricating an isolation structure between a vertical transistor and a deep trench capacitor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0860870A2 (de) * 1997-02-25 1998-08-26 International Business Machines Corporation Herstellungsverfahren von Grabenzellen mit hoher Kapazität in Dram
WO1999025026A1 (de) * 1997-11-12 1999-05-20 Epcos Ag Schaltungsstruktur mit mindestens einem kondensator und verfahren zu dessen herstellung
US6204141B1 (en) * 2000-09-13 2001-03-20 Taiwan Semiconductor Mfg. Co. Ltd. Method of manufacturing a deep trench capacitor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110299325A (zh) * 2018-03-22 2019-10-01 美光科技公司 包括存储器的集成电路构造及用于形成其的方法
US11785781B2 (en) 2018-03-22 2023-10-10 Micron Technology, Inc. Integrated circuit constructions comprising memory and methods used in the formation of integrated circuitry comprising memory

Also Published As

Publication number Publication date
US20030068867A1 (en) 2003-04-10
US6734077B2 (en) 2004-05-11

Similar Documents

Publication Publication Date Title
DE10143283C1 (de) Verfahren zur Herstellung eines Grabenkondensators für einen Halbleiterspeicher
DE19941148B4 (de) Speicher mit Grabenkondensator und Auswahltransistor und Verfahren zu seiner Herstellung
DE19842665C2 (de) Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen
EP0971414A1 (de) Grabenkondensator mit Isolationskragen und vergrabenen Kontakt und entsprechendes Herstellungsverfahren
EP1364373B1 (de) Verfahren zur herstellung eines speicherkondensators
DE19944012B4 (de) Grabenkondensator mit Kondensatorelektroden und entsprechendes Herstellungsverfahren
DE10034003A1 (de) Grabenkondensator mit Isolationskragen und entsprechendes Herstellungsverfahren
DE10314274B3 (de) Verfahren zum Herstellen einer Kontaktlochebene in einem Speicherbaustein
DE10128718B4 (de) Grabenkondensator einer DRAM-Speicherzelle mit metallischem Collarbereich und nicht-metallischer Leitungsbrücke zum Auswahltransistor
DE10111755C1 (de) Verfahren zur Herstellung einer Speicherzelle eines Halbleiterspeichers
DE19947053C1 (de) Grabenkondensator zu Ladungsspeicherung und Verfahren zu seiner Herstellung
EP0987753A2 (de) Gestapelter DRAM-Flossenkondensator und Verfahren zur Herstellung desselben
DE19946719A1 (de) Grabenkondensator und Verfahren zu seiner Herstellung
DE10113187C1 (de) Verfahren zur Herstellung eines Grabenkondensators einer Speicherzelle eines Halbleiterspeichers
DE10045694A1 (de) Halbleiterspeicherzelle mit Grabenkondensator und Auswahltransistor und Verfahren zu ihrer Herstellung
DE10352068B4 (de) Ausbilden von Siliziumnitridinseln für eine erhöhte Kapazität
EP0945901A1 (de) DRAM-Zellenanordnung mit vertikalen Transistoren und Verfahren zu deren Herstellung
DE3918924A1 (de) Halbleiterspeichereinrichtung vom gestapelten kondensatortyp und herstellungsverfahren dafuer
DE19929859B4 (de) Herstellungsverfahren für Trenchkondensator
DE19527023C1 (de) Verfahren zur Herstellung eines Kondensators in einer Halbleiteranordnung
WO2002069375A2 (de) Grabenkondensator und verfahren zu seiner herstellung
EP1540725B1 (de) Verfahren zur herstellung eines halbleiterbauteils mit im substrat vergrabenen kondensatoren und davon isolierter bauelementschicht
DE10146888C1 (de) Verfahren zum Ätzen einer Schicht in einem Graben und Verfahren zur Herstellung eines Grabenkondensators
DE10030696B4 (de) Integrierte Schaltungsanordnung mit zumindest einem vergrabenen Schaltungselement und einer Isolationsschicht sowie Verfahren zu deren Herstellung
DE10027913A1 (de) Speicherzelle mit einem Grabenkondensator

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee