WO2002039492A1 - Verfahren zur herstellung von grabenkondensatoren für hochintegrierte halbleiterspeicher - Google Patents

Verfahren zur herstellung von grabenkondensatoren für hochintegrierte halbleiterspeicher Download PDF

Info

Publication number
WO2002039492A1
WO2002039492A1 PCT/EP2001/012870 EP0112870W WO0239492A1 WO 2002039492 A1 WO2002039492 A1 WO 2002039492A1 EP 0112870 W EP0112870 W EP 0112870W WO 0239492 A1 WO0239492 A1 WO 0239492A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon layer
trenches
trench
doped silicon
layer
Prior art date
Application number
PCT/EP2001/012870
Other languages
English (en)
French (fr)
Inventor
Albert Birner
Dirk Schumann
Matthias Goldbach
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Priority to JP2002541718A priority Critical patent/JP4115836B2/ja
Priority to KR10-2003-7005994A priority patent/KR100524499B1/ko
Publication of WO2002039492A1 publication Critical patent/WO2002039492A1/de
Priority to US10/436,427 priority patent/US7074317B2/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • C25F3/12—Etching of semiconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate

Definitions

  • the invention relates to a method for producing trench capacitors in p-doped silicon for highly integrated circuits and in particular for DRAM components.
  • the capacitance of the storage capacitor should have at least a value of approximately 30 fF.
  • the lateral expansion of the capacitor must be constantly reduced in order to be able to increase the storage density.
  • FIGS. La) to le The manufacture of trench capacitors for DRAM semiconductor memories according to the prior art is described schematically in FIGS. La) to le).
  • a thin oxide layer (pad oxide) 1-2, a nitride layer 1-3 and an oxide layer 1-4 are applied to a p-doped silicon wafer 1-1.
  • a photoresist mask layer 1-6 is applied to the oxide layer 1-4 and structured photolithographically so that the openings of the photoresist mask 1-6 reflect the position and cross section of the trenches to be etched.
  • the mask openings 1-13 have an oval or almost round cross section, so that they are in the Practice, seen from above, largely perceived as holes.
  • Fig.la shows the structured photoresist mask 1-6.
  • the layer stack of pad oxide 1-2, nitride layer 1-3 and oxide layer 1-4 is structured in an anisotropic etching step, preferably with a first dry etching gas 1-7.
  • a hard mask has thus been produced on which the trenches can be etched into the p-doped silicon wafer 1-1.
  • the trenches 1-15 are etched essentially selectively to the oxide mask 1-4 in an anisotropic dry etching step, e.g. by an RIE etching step with a second dry etching gas 1-8, shown in Fig. lc).
  • the inner walls of the trenches 1-15 are n-doped so that they can serve as the first electrode 1-10 (“buried plate”) for the capacitors to be produced, isolated from the p-doped region surrounding them.
  • Doping of the inner walls of the trench occurs, for example, by the deposition of an arsenic glass silicate layer on the inner walls of the trenches 1-15 Surrounding n-doped layers represent the first electrode 1-10 (n-buried plate) for the trench capacitors. The arsenic glass silicate layer is then removed again (FIG. 1d).
  • trenches with a depth of approximately 6-7 ⁇ m are currently routinely produced.
  • the diameter of such trenches is approximately 300 nm.
  • the aspect ratio of the trenches i.e. the ratio of the trench depth to the trench diameter is therefore approximately 20.
  • smaller trench diameters are required, which means that a larger trench depth and thus an even larger aspect ratio are necessary to compensate for the loss of inner wall area.
  • the trench-producing process reaches its economic limits because the etching rate increases
  • Dry etching processes such as the RIE etching process decrease significantly with an increasing aspect ratio.
  • the present invention is therefore based on the object of providing a method for producing trench capacitors which completely or partially circumvents the difficulties listed.
  • trenches with a diameter of 500 nm and smaller should be possible with aspect ratios of more than 20 with a high etching rate, the compatibility of the manufacturing method with existing methods, in particular with conventional DRAM manufacturing methods, being largely maintained.
  • a method for producing trench capacitors in a p-doped silicon layer for integrated semiconductor memories is provided with the following steps:
  • a p-doped silicon layer with a predetermined resistivity is provided;
  • Start nuclei are generated on the front of the p-doped silicon layer
  • an electrolyte is applied to the front of the p-doped silicon layer
  • an electrical voltage is applied between the back of the p-doped silicon layer and the electrolyte, so that an electrical current with a given current density flows in the silicon layer and trenches are produced;
  • a first electrode is created in the trench; a capacitor dielectric is applied to the first electrode;
  • a second electrode is created in the trench.
  • trenches mean, in particular, trenches in the silicon layer with an essentially round cross section as seen from the surface of the silicon layer. Trenches with a largely round cross section with diameters greater than 50 nm are also referred to in the literature as macropores. Macropores in p-doped silicon have only been known for a few years and studies on them are e.g. in E.K. Probst, P.A. Kohl, J. Electroche. Soc. , Vol 141 (1994), p. 1006 and V. Lehmann, S. R ⁇ nnebeck, J. Electrochem. Soc, Vol 146 (1999), p. 2968 and E.A. Ponomarev, C. Levy-Clement, Electrochem. and Solid State Lett. , Vol. 1 (1998), p.42. These investigations relate to special macropores and in particular have not been used for applications in microelectronics.
  • the method according to the invention uses electrochemical processes between the electrolyte and the p-doped silicon to ensure that silicon is selectively etched away at the starting nuclei and then preferably at the bottom of the trenches that are formed, using an electrical field that is essentially perpendicular to the back of the silicon layer.
  • the selectivity of the etching is caused by the increased field strengths due to the applied voltage, which are only present at the start germ tips and then at the bottom of the trenches. Because the measure of
  • the increase in field strength and the extent of the space charge zone also depends on the resistivity of the p-doped silicon layer, the resistivity is a determining factor for the Selectivity of the etching and thus also the diameter of the trenches that form.
  • the physical cause for the selectivity of the etching process is believed to be the Schottky diode-like junction that the junction between the electrolyte and p-doped silicon forms.
  • the transition between electrolyte and p-doped silicon is a Schottky junction switched in the forward direction, which has a small depletion zone width in high silicon fields and a large depletion zone width in small electric fields. Since the charge transport between the non-depleted p-silicon layer and the electrolyte strongly depends on the depletion zone width, the etching rate is also determined by the electrical field distribution. In this way, the preferred direction for the etching process and the observation that no etching takes place on the trench walls above a diameter limit value can be explained.
  • the starting nuclei are depressions etched as sharply as possible into the silicon layer surface on the front side of the p-doped silicon layer, wherein they preferably have the shape of upside-down pyramids.
  • a starting point that is as pointed as possible into the silicon layer causes the greatest possible electrical field peaks and thus an effective generation of trenches.
  • it is sufficient for trench formation that the starting nuclei extend only a few 10 nm from the surface into the p-doped silicon layer, so that starting nuclei can be generated by simple local etching.
  • the etching preferably takes place at the bottom of the trench, since the highest field is present there. While the trenches are etched deeper and deeper, the diameter of the trenches only grows up to a limit value, which essentially depends on the p-doping of the silicon layer, the type of electrolyte and the current density with which the trenches are produced. As a result, trenches with an essentially round cross section and a largely uniform diameter can be produced from the front side of the silicon layer to the rear side.
  • the depth of the trenches depends only on the duration of the applied voltage and thus the duration of the current flow, so that trenches with a small diameter and very large depths can be produced using this method, which means a very high (depth / diameter) - Aspect ratio corresponds.
  • a first electrode is produced in the trench, then a capacitor dielectric is applied to the first electrode and then a second electrode is produced in the trench, so that a trench capacitor has been produced.
  • Trenches with a very high aspect ratio offer a large area for the production of trench capacitors with sufficient capacitance with a minimal use of space on the surface. The minimum space requirement is a prerequisite for the required maximum integration for semiconductor memories.
  • the p-doped silicon layer is preferably a silicon wafer or part of a p-doped silicon wafer or is applied to a p-doped silicon wafer. In this way it is ensured that the silicon layer has the same doping type as the silicon on the back contact, so that there are no pn junctions which restrict a current flow between the front and rear. Since a very high p-doping is required for trenches with very small diameters (> 10 17 l / cm 3 ), the highly doped silicon layer with a thickness that is preferably greater than the trench depth is advantageously epitaxially to a moderately p-doped Grown silicon wafer.
  • the p-doped silicon layer preferably has a resistivity of less than 2 ohm cm and preferably less than 0.3 ohm cm. Typical values are 1, 0.3 or 0.1 ohm cm.
  • the resistivity is the determining parameter for the diameter of the trenches. 1 ohm cm p-doped silicon produces trenches with a diameter of approximately 300 nm, 0.3 ohm cm p-doped silicon produces trenches with a diameter of approximately 200 nm and 0.1 ohm cm p-doped silicon produces trenches with a diameter of approximately 100 nm, whereby the diameter can be varied considerably by the current density used in the electrochemical process. In general, the trench diameter increases with the root from the resistivity of the p-doped silicon layer and in the area of interest with the root from the current density.
  • the starting nuclei are preferably arranged with the aid of a mask on the front side of the p-doped silicon layer. Since the position of the trenches according to the invention is defined by the position of the starting nuclei, the mask also indirectly defines the position of the trenches.
  • the starting nuclei are preferably generated by an etching step that etches the silicon layer on the open areas of the mask. Since the starting nuclei have to be only a few 10 nm deep, the mask can also preferably be less than 100 nm thick and preferably only a photoresist, which simplifies the process sequence in terms of production technology. The thin mask further facilitates the creation of very fine structures, so that trenches can thus be produced with a high-resolution mask.
  • the mask is a structured oxide layer nitride layer stack or a structured oxide layer, since these masks can later serve as structuring masks for subsequent chemical mechanical polishing (CMP) steps.
  • the oxide layer in the mask preferably has only a voltage-dissolving function (pad oxide) and can be very thin ( ⁇ 10 nm).
  • a mask made of a thick oxide layer can also later serve as a structuring mask for later CMP steps.
  • the starting nuclei in the silicon layer are overetched during the manufacture of the mask, e.g. generated by RIE etching. This saves at least one process step.
  • the starting nuclei are produced by alkaline pickling in the silicon (ammonia etching). In this process, the anisotropic etching behavior of alkaline pickles in silicon is used to generate starting nuclei which have the preferred shape of upside-down pyramids in the surface of the silicon layer.
  • the electrical contacting of the back of the silicon wafer is preferably preceded by a doping step to produce a p + doping layer.
  • This doping step is preferably carried out by ion implantation.
  • the doping step serves to obtain the highest possible electrical potential on the back when the electrical voltage is applied during the electrochemical process, so that the field lines run largely perpendicularly through the back of the silicon layer.
  • the silicon wafer on the back is made of very low-resistance material, ie less than, for example, 1 ohm cm, this step can preferably be omitted.
  • the back can also be covered with a metal layer, care being taken to ensure good ohmic contact between the metal and the silicon wafer.
  • the ⁇ + doping layer on the back of the silicon wafer is preferably removed again after the trenches have been produced, for example by etching, in order to contaminate the front to prevent the silicon layer by the doping material in the subsequent process steps.
  • the back of the silicon wafer is electrically connected by a conductive liquid that is in contact with the back of the silicon wafer.
  • the conductive liquid is preferably a second electrolyte, particularly preferably HF in an aqueous solution.
  • the electrical contacting of the back of the silicon wafer via a conductive liquid has the advantage that homogeneous and low-resistance contacting distributed over the back can be produced without a preceding p-implantation step.
  • the omission of the p-implantation step saves the application of a protective layer to protect against contamination during the implantation and the etching step for the later removal of the p + doping layer on the back.
  • the electrolyte on the front side of the p-doped silicon layer preferably serves both as a charge carrier for the current between the silicon layer and the electrolyte and also as a carrier of the chemical substances which, together with the charges, remove the silicon from the silicon layer and carry it away.
  • the electrolyte is preferably an organic solution mixed with hydrofluoric acid or acid, in particular acetonitrile (MeCN) or dirnethylformamide (DMF) or dimethylamide (DMA), or an aqueous solution mixed with hydrofluoric acid.
  • the organic electrolytes can preferably be used to produce trenches with diameters smaller than 1 ⁇ m.
  • the preferred concentration of hydrofluoric acid in the solutions is about 1 to 20% by weight.
  • the electrolyte covered the front side of the silicon layer preferably in the area in which the trenches are produced.
  • the electrical current for producing the trenches is generated by an electrical voltage, which is preferably applied between the rear of the p-doped silicon layer and a counterelectrode incorporated in the electrolyte.
  • the electrical connection of the p-doped silicon layer to the voltage source is preferably ensured by contacting the back of the silicon wafer.
  • the counter electrode is preferably shaped and arranged with respect to the p-doped silicon layer in such a way that when the voltage is applied, the current has a largely constant current density on the back of the p-doped silicon layer.
  • This is preferably achieved by a counter electrode, the surface of which faces the silicon wafer is coplanar with the silicon wafer.
  • the counter electrode preferably covers at least the region of the silicon layer in which the trenches are to be produced. In this way, a largely uniform current density is achieved on the back of the silicon layer in the area of the trenches to be etched and the preferred current flow, which runs largely perpendicular to the back of the silicon wafer.
  • a preferred embodiment of an electrochemical chamber in which the electrochemical process according to the invention can be carried out is described in the first German application of May 31, 2000, which is filed under the file number 10027931.7.
  • the counter electrode is preferably connected to a negative electrical voltage with respect to the electrical voltage on the back of the p-doped silicon layer.
  • the Schottky diode-like interface between the electrolyte and the p-doped silicon layer is switched in the forward direction, so that the selectivity of the Etching rate occurs with respect to the trench bottoms and trench walls, which determines the geometry of the trenches that are forming.
  • the resistivity of the silicon layer and current density are preferably selected so that a predetermined diameter of the trenches is produced.
  • Trench diameter generally means the maximum diameter that occurs after a sufficiently long trench formation time TO and is no longer significantly time-dependent.
  • the trench formation time TO is essentially the time required for the trench to develop from the size of the starting seed to the size at which self-passivation becomes active on the trench walls.
  • the self-passivation of the trench walls is essentially given by the selectivity mentioned at the beginning with regard to the etching rate on the trenches, which depends on the shape of the electrical fields and thus on the resistivity of the silicon layer and the current density in the trench region.
  • the (maximum) diameter of the trenches decreases approximately with the root of the resistivity of the silicon layer and increases in a certain range with the root of the current density.
  • the diameter of the trenches can be freely selected within a wide range by means of a suitable resistivity of the silicon layer and current density.
  • the current density is varied over time during the production of the trenches, so that the trench diameter varies in the direction of the trench depth.
  • the variation of the trench diameter in the direction of the trench depth increases the trench wall surface for a given trench depth and thus offers the possibility of further increasing the capacitance of the trench capacitors.
  • the current density during the trench generation is varied in time so that the trench assumes a bottle-like shape. This is achieved, for example, by keeping the current density low in a first phase, so that the trench with a small diameter (bottle neck) grows deep, and in a second phase the current density is kept large, so that the trench with a large diameter (Bottle body) continues to grow in depth.
  • the bottle-like shape offers the advantage of a large trench wall surface with minimal space consumption on the surface of the silicon layer. This is advantageous since, in addition to the trench capacitors, transistors and other circuit elements must also be applied to the surface of the silicon layer for the production of storage capacitors on highly integrated semiconductor memories, so that the area requirement on the surface of the silicon layer is particularly critical.
  • the bottle-like shape can also be changed by a suitable one
  • Doping profile can be generated in the trench region of the silicon wafer.
  • the layers with high doping therefore produce trenches with a small diameter (bottle neck), the layers with low doping produce larger diameters.
  • the electrical voltage is preferably set so that a current density of 1-10 mA / cm 2 is generated on the back of the p-doped silicon layer.
  • trenches are formed in the manner described.
  • the current on the back of the silicon layer preferably has a largely constant current density in the area of the trenches to be produced. This ensures that the trench formation in the silicon layer is approximately the same for all trenches.
  • the parameters for producing the trenches are preferably set such that the diameter of the trenches is less than 300 nm and preferably less than about 100 nm. For such small trench diameters, in order to be able to obtain the same minimum storage capacity of approximately 30 fF, the trenches must be dug correspondingly deeper.
  • the trenches are therefore preferably made deeper than 5 ⁇ m and preferably more than about 10 ⁇ m deep.
  • This requires an aspect ratio of about 20, 50 and more, which is very expensive for mass production with conventional etching technology, for example RIE etching, because of the ever smaller etching rate.
  • the etching rate of the method according to the invention is largely independent of the aspect ratio.
  • the method according to the invention therefore preferably generates aspect ratios of more than 20 and preferably more than 50.
  • the etching rate of the method according to the invention is preferably inherently higher by a factor of 2 to 10 than in conventional etching techniques.
  • the etching rates of the method according to the invention are preferably greater than 1 ⁇ m / min and can be as high as 5 ⁇ m / min, so that even deep trenches can be produced in a few minutes.
  • the doping of the trench walls following the trench etching is preferably carried out by arsenic silicate glass (ASG) doping and / or gas phase doping (GPD), which is introduced into the trenches.
  • a subsequent annealing step causes the n-doping material to penetrate into the trench wall and to be activated.
  • the n-doping is preferably carried out for the production of the first electrode of a trench capacitor, which should preferably run isolated from the p-doped silicon layer on the trench wall.
  • the surface of the inner walls of the trenches is preferably increased by roughening or by mesopores in order to further increase the capacitance of the capacitors.
  • the roughening can be caused in particular by the action of hydrofluoric acids or other acids are generated on the inner wall.
  • Mesopores are small wormhole-like channels with diameters significantly smaller than 50 nm, which can be generated electrochemically on the inner walls of the trenches. This method is preferably carried out in n-doped material, so that the inner walls of the trench have to be n-doped beforehand.
  • the method for producing mesopores lends itself to the present method according to the invention, since the preparations for the electrochemical etching process, in particular the contacting of the back of the silicon wafer in an electrochemical chamber, can be carried out for the production of mesopores. Details on the integration of mesopores in the DRAM trench process are disclosed in the German application "Self-limitation of mesopore growth in geometrically predefined structures" by M. Goldbach, A.Birner and M. Franosch.
  • the semiconductor memories to which the method according to the invention is applied are preferably dynamic random access memory chips (DRAM), ferroelectric semiconductor memories and all highly integrated semiconductor memories which store information in the form of the charge state of the storage capacitors.
  • DRAM dynamic random access memory chips
  • ferroelectric semiconductor memories ferroelectric semiconductor memories and all highly integrated semiconductor memories which store information in the form of the charge state of the storage capacitors.
  • the method according to the invention enables an extremely high packing density of storage capacitors for these components with great cost-saving potential due to the simplified production method of the trench capacitors.
  • Bottle-like trench capacitors produced using the method according to the invention.
  • 2a) to 2d) describe the method according to the invention for producing trenches in p-doped silicon, which is part of the process step sequence for the production of DRAM semiconductor memories.
  • a p-doped silicon wafer 2-1 which consists of a highly implanted silicon layer 2-la with a preferred doping of approximately 3 ⁇ 10 17 l / cm 3 with preferably boron as dopant (corresponding to 0.1 ohm cm) and a silicon substrate 2- lb with an average doping of about 10 16 l / cm 3 .
  • the preferred crystal orientation of the silicon layer is ⁇ 100>.
  • the silicon layer 2-la is preferably applied epitaxially to the silicon substrate 2-lb and preferably has a thickness that is greater than the depth of the trenches to be etched, that is to say preferably more than 10 ⁇ m.
  • An oxide layer 2-2 which is preferably a thin pad oxide, and a nitride layer 2-3, which serves as mask material for the mask, with which the position of the starting nuclei is later specified, are first applied to the silicon wafer 2-1.
  • this mask also serves as a structuring mask for subsequent CMP structuring (Damascene 'see structuring method).
  • CMP structuring Diamascene 'see structuring method.
  • a BSG layer 2-4 is still placed on the front.
  • the oxide nitride mask layer can also be replaced by a photoresist, since the mask only serves to produce trenches to produce the trenches, which nuclei need to be only a few 10 nm deep. This is a great simplification of the process. In addition, a better mask resolution is achieved by this procedure, since the photoresist mask must thereby be less than 100 nm thick. It is disadvantageous that when a photoresist mask is used to generate the start nuclei for later processes, there is no hard mask available for CMP steps. Possibly. such a hard mask must then be applied at a later time.
  • a rear side implantation is carried out through the nitride layer 2-3 and through the oxide layer 2-2 with a p-implant 2-5, which is suitable for a low-resistance and uniform p-implantation layer 2-6 for rear contact.
  • Implantation dose for the back implantation with boron is 10 1G l / cm 2 at an energy of about 220 keV. This process step is shown in Fig. 2a). After the implantation, the BSG layer 2-4 is removed again.
  • FIG. 2b shows the p-doped silicon wafer 2-1 after the mask and the start nuclei 2-7 have been generated.
  • the mask consisting of the oxide layer 2-2 and the nitride layer 2-3 is advantageously produced by an anisotropic dry etching step with a third dry etching gas 2-9, preferably in an RIE etching step, on a photoresist mask 2-8 which is produced on top of it. Typical diameters of these mask openings are 70 nm.
  • the start nuclei 2-7 are replaced by a Overetched into the silicon layer 2-la when the mask is produced. This procedure saves at least one process step.
  • the starting nuclei 2-7 are produced after the etching in a process separate from the oxide nitride mask production.
  • the starting nuclei 2-7 are preferably produced by etching with alkaline pickles.
  • the advantage of this procedure lies in the inverted pyramid shape of the starting nuclei, which generates the alkaline stain that is anisotropically etched in silicon.
  • the inverted pyramid shape is particularly suitable as a starting seed due to its tip facing the back of the silicon wafer. A pronounced tip causes a significant increase in the electric field, so that the growth of the trenches (macropores) begins in a defined manner.
  • the silicon wafer 2-1 is preferably placed in an electrochemical chamber 2-11 with the back onto a conductive contact layer 2- 10 placed and optionally pressed there.
  • An embodiment of the electrochemical chamber is shown schematically in Fig. 2c).
  • the conductive contact layer 2-10 serves to establish an electrically conductive connection between the substrate holder 2-12 and the silicon wafer 2-1 in order to be able to put the back of the silicon wafer 2-1 at a defined potential.
  • An etching beaker 2-14 is also placed on the silicon wafer 2-1, which seals watertightly with the silicon wafer 2-1 via an O-ring.
  • the electrolyte 2-15 is filled into the etching cup 2-14 and thus only covers the front side of the silicon wafer 2-1.
  • the electrode 2-16 is immersed in the electrolyte 2-15, the surface thereof facing the silicon wafer 2-1 is largely coplanar with the silicon wafer 2-1 and the silicon wafer 2-1 largely covered. In this way, a homogeneous current density is ensured in the area of the rear side of the silicon wafer 2-1, the current direction being largely perpendicular to the rear side of the silicon wafer 2-1.
  • the voltage required for the current flow is provided by a voltage source 2-18 between electrode 2-16 and substrate holder 2-12.
  • the voltage on the electrode 2-16 is preferably a negative voltage with respect to the substrate holder.
  • the voltage is turned up until a current density in the range of 1 to 10 mA / cm 2 is established. The current and thus the average current density is measured on a current measuring device 2-19.
  • the electrochemical process is preferably carried out with a current density of approximately 1 to 10 mA / cm 2 and thus produces trenches with a diameter of approximately 100 nm in the silicon layer.
  • the electrolyte used is preferably an organic electrolyte, preferably acetonitrile (MeCN), dirnethylformamide (DMF ) or dimethylamide (DMA) with a 4% hydrofluoric acid content.
  • the etching rate with these electrolytes is approximately 2 to 5 ⁇ m / min, so that the electrochemical etching process for producing trenches with a depth of 10 ⁇ m is completed after 2 to 5 minutes (FIG. 2d)).
  • the p-implantation layer 2-6 on the rear side is preferably removed by etching.
  • the structure shown in FIG. 2d) is thus obtained.
  • the oxide-nitride mask (2-2 and 2-3) is then preferably etched back with a photolithographic mask in order to expose the partially covered trench openings in the trenches 2-22 and to begin with the completion of the capacitors.
  • an arsenic silicate glass (ASG) layer is introduced into the trenches 2-22.
  • the arsenic is transferred to the Sidewalls of the trenches are driven in, so that the trench walls produce an n-doped region, which represents the buried capacitor plate 2-24 of the storage capacitor to be produced.
  • the n-layer can alternatively also be done, for example, by gas phase doping (GPD). The structure resulting from these steps is shown in Fig. 2e.
  • FIG. 3 shows a second trench capacitor which has been produced using the method according to the invention.
  • the current density during the etching of the trenches was increased from a current density value of 2 mA / cm 2 to 10 mA / cm 2 at a time, so that the lower one Part of the trench has a larger diameter.
  • This change gives the trench a bottle-like shape.
  • the further course, ie the conformal application of the capacitor dielectric 2-26 and the application of the polysilicon layer 2-28 for the second electrode is analogous to the sequence shown in FIGS. 2a) to 2f).
  • the bottle-like shape of the trench capacitors offers an increased trench wall area and thus a larger capacitance with the same area requirement on the surface of the silicon layer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Weting (AREA)

Abstract

Ein elektrochemisches Verfahren zur Erzeugung von Gräben für Grabenkondensatoren in p-dotiertem Silizium mit sehr hohem Durchmesser/Tiefe Aspektverhältnis für hochintegrierte Halbleiterspeicher wird beschrieben. Auf p-dotiertem Silizium mit sehr niedriger Resistivität können so Gräben (Macroporen) mit einem Durchmesser kleiner als etwa 100 nm und einer Tiefe von mehr als 10 νm bei hoher Ätzrate erzeugt und so Grabenkondensatoren auf kostengünstige Weise hergestellt werden.

Description

Beschreibung
Verfahren zur Herstellung von Grabenkondensatoren für hochintegrierte Halbleiterspeicher
Die Erfindung betrifft ein Verfahren zur Herstellung von Grabenkondensatoren in p-dotiertem Silizium für hochintegrierte Schaltungen und insbesondere für DRAM Bauelemente .
Um die in einem Speicherkondensator einer Speicherzelle gespeicherte Ladung reproduzierbar auslesen zu können, sollte die Kapazität des Speicherkondensators mindestens einen Wert von etwa 30 fF besitzen. Gleichzeitig muß die laterale Ausdehnung des Kondensators ständig verkleinert werden, um eine Erhöhung der Speicherdichte erzielen zu können. Diese gegenläufigen Anforderungen an den Kondensator der Speicherzellen führen zu einer immer komplexeren Strukturierung des Kondensators („Trench-Kondensatore " , „Stack-Kondensatoren", „Kronen-Kondensatoren") , um trotz kleiner werdender lateraler Ausdehnung des Kondensators eine ausreichende Kondensatorflache bereitstellen zu können.
Die Herstellung von Grabenkondensatoren für DRAM- Halbleiterspeicher nach Stand der Technik ist in den Figuren la) bis le) schematisch beschrieben. In einem ersten Schritt {Fig. la) ) werden eine dünne Oxidschicht (Pad-Oxid) 1-2, eine Nitridschicht 1-3 und eine Oxidschicht 1-4 auf eine p- dotierten Siliziumscheibe 1-1 aufgebracht. Auf die Oxidschicht 1-4 wird weiterhin eine Photoresistmaskenschicht 1-6 aufgebracht und photolithographisch so strukturiert, daß die Öffnungen der Photoresistmaske 1-6 die Position und Querschnitt der zu ätzenden Gräben wiedergeben. Typischerweise haben die Maskenöffnungen 1-13 dabei einen ovalen oder nahezu runden Querschnitt, so daß sie in der Praxis, von oben gesehen, weitgehend als Löcher wahrgenommen werden. Fig.la) zeigt die strukturierte Photoresistmaske 1-6.
In einem weiteren Schritt (Fig. lb) ) wird der Schichtstapel aus Pad-Oxid 1-2, Nitridschicht 1-3 und Oxidschicht 1-4 in einem anisotropen Ätzschritt, bevorzugt mit einem ersten Trockenätzgas 1-7, strukturiert. Damit ist eine Hartmaske hergestellt worden, an der die Gräben in die p-dotierte Siliziumscheibe 1-1 geätzt werden können.
Das Ätzen der Gräben 1-15 erfolgt im wesentlichen selektiv zur Oxidmaske 1-4 in einem anisotropen Trockenätzschritt, z.B. durch einen RIE- tzschritt mit einem zweiten Trockenätzgas 1-8, dargestellt in Fig. lc) .
In einem weiteren Schritt werden die Innenwände der Gräben 1-15 n-dotiert, damit sie isoliert von dem sie umgebenden p-dotierten Gebiet als erste Elektrode 1-10 („buried plate") für die zu erzeugenden Kondensatoren dienen können. Die n-Dotierung der Grabeninnenwände geschieht z.B. durch die Abscheidung einer Arsenglassilikatschicht an den Innenwänden der Gräben 1-15. Ein anschließender Diffusionsschritt bewirkt, daß das Arsen des Arsensilikatglases in die Seitenwand eindringt und eine n- dotierte Schicht erzeugt, die die Gräben vollständig umgibt. Die die Gräben umgebende n-dotierten Schichten stellen die erste Elektrode 1-10 (n-buried Plate) für die Grabenkondensatoren dar. Die Arsenglassilikatschicht wird anschließend wieder beseitigt (Fig. ld) .
Es folgen nun eine n-Implantation zum Kurzschließen benachbarter erster Elektroden 1-10 (nicht gezeigt in Fig. le) ) , die Abscheidung eines Kondensatordielektrikums 1-11, z.B. eine Oxid-Nitrid-Oxid (ONO) -Schicht, auf der ersten Elektrode 1-10 und die Abscheidung einer n-dotierten Polysiliziumschicht, die als zweite Elektrode 1-12 dient. Durch einen anschließenden Chemisch-Mechanischen Polierschritt (CMP) bleiben das Kondensatordielektrikum 1-11 und die Polysiliziumschicht, die die zweite Elektrode 1-12 darstellt, nur in den Gräben zurück (Fig. le) ) . Damit ist die Herstellung der Grabenkondensatoren weitgehend abgeschlossen.
Um eine für die minimale Kapazität der Speicherkondensatoren in höchstintegrierten Schaltungen ausreichende Elektrodenfläche bereitzustellen, werden derzeit Gräben mit einer Tiefe von etwa 6-7 μm routinemäßig erzeugt. Der Durchmesser solcher Gräben beträgt etwa 300 nm. Das Aspektverhältnis der Gräben , d.h. das Verhältnis von Grabentiefe zum Grabendurchmesser liegt somit bei etwa 20. Bei noch höherer Integrationsdichte werden jedoch kleiner werdende Grabendurchmesser erforderlich, was zur Kompensation des Innenenwandflächenverlusts eine größere Grabentiefe und damit ein noch größeres Aspektverhältnis nötig macht. Hier stößt das grabenerzeugende Verfahren jedoch an wirtschaftliche Grenzen, da die Ätzrate bei
Trockenätzverfahren wie dem RIE-Ätzverfahren bei wachsendem Aspektverhältnis deutlich sinkt.
Der Grund für die überproportional steigende Ätzzeit liegt darin, daß bei zunehmender Grabentiefe die Zuführung der ätzenden Gase bzw. der Abtransport der gasförmigen Ätzprodukte über die länger und schmäler werdende Grabentiefe hinweg immer langsamer abläuft („RIE-Effekt") . Die Erzeugung von 6-7 μm tiefen Gräben bei einem Grabendurchmesser von 300 nm dauert schon jetzt mehr als 10 min. Da der RIE-Ätzprozeß ein Einzelscheibenprozeß ist, würde das Verfahren zur Erzeugung von noch tieferen und schmäleren Gräben schon in den nächsten DRAM-Generationen extrem zeitaufwendig und teuer werden.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren zur Herstellung von Grabenkondensatoren bereitzustellen, das die aufgeführten Schwierigkeiten ganz oder teilweise umgeht. Insbesondere sollen mit diesem Verfahren Gräben mit einem Durchmesser von 500 nm und kleiner mit Aspektverhältnissen von über 20 mit hoher Ätzrate möglich werden, wobei die Kompatibilität des Herstellungsverfahrens mit bestehenden Verfahren, insbesondere mit herkömmlichen DRAM-Herstellungsverfahren, weitgehend erhalten bleiben soll.
Diese Aufgabe wird von dem Verfahren zur Erzeugung von Gräben in einer p-dotierten Siliziumschicht für die Herstellung von Kondensatoren für Halbleiterspeicher gemäß des unabhängigen Patentanspruchs 1 gelöst . Weitere vorteilhafte Ausführungsformen, Ausgestaltungen und Aspekte der vorliegenden Erfindung ergeben sich aus den abhängigen Patentansprüchen, der Beschreibung und den beiliegenden Zeichnungen .
Erfindungsgemäß wird ein Verfahren zur Erzeugung von Grabenkondensatoren in einer p-dotierten Siliziumschicht für integrierte Halbleiterspeicher mit den folgenden Schritten bereitgestellt :
eine p-dotierte Siliziumschicht mit vorgegebener Resistivität wird bereitgestellt;
Startkeime werden auf der Vorderseite der p-dotierten Siliziumschicht erzeugt;
ein Elektrolyt wird auf die Vorderseite der p-dotierten Siliziumschicht aufgegeben;
eine elektrische Spannung zwischen der Rückseite der p- dotierten Siliziumschicht und dem Elektrolyten wird angelegt, so daß ein elektrischer Strom mit einer gegebenen Stromdichte in der Siliziumschicht fließt und Gräben erzeugt werden;
eine erste Elektrode wird im Graben erzeugt ; ein Kondensatordielektrikum wird auf die erste Elektrode aufgebracht;
eine zweite Elektrode wird im Graben erzeug .
Unter Gräben sind, wie eingangs erwähnt, insbesondere Gräben in der Siliziumschicht mit im wesentlichen runden Querschnitt von der Oberfläche der Siliziumschicht aus gesehen gemeint. Gräben mit weitgehend rundem Querschnitt mit Durchmessern größer als 50 nm werden in der Literatur auch als Makroporen bezeichnet. Makroporen in p-dotiertem Silizium sind erst seit wenigen Jahren bekannt und Untersuchungen darüber sind z.B. in E.K. Probst, P.A. Kohl, J. Electroche .Soc. , Vol 141 (1994), S.1006 sowie V.Lehmann, S. Rδnnebeck, J. Electrochem.Soc, Vol 146 (1999) , S .2968 und E.A. Ponomarev, C.Levy-Clement , Electrochem. and Solid State Lett . , Vol .1 (1998), S.42 beschrieben. Diese Untersuchungen beziehen sich auf spezielle Makroporen-Ausführungen und sind insbesondere nicht für Anwendungen in der Mikroelektronik eingesetzt worden.
Das erfindungsgemäße Verfahren benutzt elektrochemische Prozesse zwischen dem Elektrolyten und dem p-dotierten Silizium dazu, daß Silizium unter Anwendung eines im wesentlichen senkrecht zu der Rückseite der Siliziumschicht angelegten elektrischen Feldes selektiv erst an den Startkeimen und dann bevorzugt am Boden der sich bildenden Gräben weggeätzt wird. Die Selektivität des Ätzens wird durch die durch die angelegte Spannung erhöhten Feldstärken verursacht, die erst an den Startkeimspitzen und dann am Boden der Gräben vorliegen. Da das Maß der
Feldstärkenerhöhung und die Ausdehnung der Raumladungszone auch von der Resistivität der p-dotierten Siliziumschicht abhängt, ist die Resistivität mitbestimmend für die Selektivität des Ätzens und damit auch die Durchmesser der sich bildenden Gräben.
Als physikalische Ursache für die Selektivität des Ätzvorgangs vermutet man den Schottky-diodenähnlichen Übergang, den der Übergang zwischen Elektrolyt und p- dotiertem Silizium bildet. Bei auf negativem Potential liegenden Elektrolyten ist der Übergang zwischen Elektrolyt und p-dotiertem Silizium ein in Vorwärtsrichtung geschalteter Schottky-Übergang, der im Siliziumübergangsbereich bei hohen Feldern eine kleine Verarmungszonenweite und bei kleinen elektrischen Feldern eine große Verarmungszonenweite aufweist. Da der Ladungstransport zwischen nicht verarmter p- Siliziumschicht und dem Elektrolyt stark von der Verarmungszonenweite abhängt, wird auch die Ätzrate durch die elektrische Feldverteilung bestimmt. Auf diese Weise kann die Vorzugsrichtung für den Ätzprozeß und die Beobachtung, daß an den Grabenwänden ab einem Durchmessergrenzwert keine Ätzung mehr stattfindet, erklärt werden.
Die Startkeime sind möglichst spitz in die Siliziumschichtoberfläche geätzte Senken auf der Vorderseite der p-dotierten Siliziumschicht, wobei sie bevorzugt die Form von auf dem Kopf stehenden Pyramiden haben. Ein möglichst spitzer Verlauf der Startkeime in die Siliziumschicht hinein verursacht größtmögliche elektrische Feldspitzen und damit eine effektive Erzeugung von Gräben. In diesem Fall reicht es für eine Grabenbildung aus, daß die Startkeime nur wenige 10 nm von der Oberfläche in die p-dotierte Siliziumschicht hineinreichen, so daß eine Erzeugung von Startkeimen durch einfache lokale Ätzungen möglich ist.
Hat die Grabenbildung mit Hilfe des Elektrolyten und einer angelegten Spannung begonnen, findet die Ätzung bevorzugt an dem Boden des Grabens statt, da dort das höchste Feld anliegt. Während so die Gräben immer tiefer geätzt werden, wächst der Durchmesser der Gräben nur bis zu einem Grenzwert, der im wesentlichen durch die p-Dotierung des Siliziumschicht, die Art des Elektrolyten und durch die Stromdichte, mit der die Gräben erzeugt werden, abhängt. Dadurch können von der Vorderseite der Siliziumschicht zur Rückseite hin Gräben mit im wesentlich rundem Querschnitt und einem weitgehend einheitlichen Durchmesser erzeugt werden. Die Tiefe der Gräben hängt dabei bei gegebener Ätzrate lediglich von der Dauer der angelegten Spannung und damit der Dauer des Stromflusses ab, so daß mit diesem Verfahren Gräben mit kleinem Durchmesser und sehr großen Tiefen erzeugt werden können, was einem sehr hohen (Tiefen/Durchmesser) - Aspektverhältnis entspricht.
Nach der Herstellung der Gräben wird eine erste Elektrode im Graben erzeugt, dann ein Kondensatordielektrikum auf die erste Elektrode aufgebracht und dann eine zweite Elektode im Graben erzeugt , so daß ein Grabenkondensator erzeugt worden ist. Gräben mit sehr hohem Aspektverhältnis bieten eine große Fläche für die Erzeugung von Grabenkondensatoren ausreichender Kapazität bei minimalem Flächenverbrauch auf der Oberfläche an. Der minimale Flächenverbrauch ist Voraussetzung für die geforderte Höchstintegration für Halbleiterspeicher.
Bevorzugt ist die p-dotierte Siliziumschicht eine Siliziumscheibe oder Teil einer p-dotierten Siliziumscheibe oder ist auf einer p-dotierten Siliziumscheibe aufgebracht. Auf diese Weise ist gewährleistet, daß die Siliziumschicht den gleichen Dotierungstypen hat wie das Silizium an der Rückkontaktierung, so daß es nicht zu pn-Übergängen kommt, die einen Stromfluß zwischen Vorderseite und Rückseite einschränken. Da für Gräben mit sehr kleinen Durchmessern eine sehr hohe p-Dotierung erforderlich ist (>1017 l/cm3) wird die hochdotierte Siliziumschicht mit einer Dicke, die bevorzugt größer als die Grabentiefe ist, in vorteilhafter Weise epitaktisch auf eine mäßig p-dotierte Siliziumscheibe aufgewachsen . Bevorzugt hat die p-dotierte Siliziumschicht eine Resistivität von weniger als 2 Ohm cm und bevorzugt weniger als 0,3 Ohm cm. Typische Werte sind 1, 0,3 oder 0,1 Ohm cm. Die Resistivität ist neben der Stromdichte und dem Elektrolytentyp der bestimmende Parameter für den Durchmesser der Gräben. 1 Ohm cm p-dotiertes Silizium erzeugt Gräben mit Durchmessern von etwa 300 nm, 0,3 Ohm cm p-dotiertes Silizium erzeugt Gräben mit Durchmessern von etwa 200 nm und 0,1 Ohm cm p-dotiertes Silizium erzeugt Gräben mit Durchmessern von etwa 100 nm, wobei die Durchmesser durch die angewendete Stromdichte beim elektrochemischen Prozeß erheblich variiert werden können. Generell wächst der Grabendurchmesser etwa mit der Wurzel aus der Resistivität der p-dotierten Siliziumschicht und im interessierenden Bereich mit der Wurzel aus der Stromdichte.
Bevorzugt werden die Startkeime mit Hilfe einer Maske auf der Vorderseite der p-dotierten Siliziumschicht angeordnet. Da die Position der erfindungsgemäßen Gräben durch die Position der Startkeime definiert ist, definiert die Maske indirekt auch die Position der Gräben. Die Startkeime werden dabei bevorzugt durch einen Ätzschritt, der die Siliziumschicht an den geöffneten Bereichen der Maske anätzt, erzeugt. Da die Startkeime nur wenige 10 nm tief sein müssen, kann auch die Maske bevorzugt kleiner als 100 nm dick sein und bevorzugt nur ein Photoresist sein, was fertigungstechnisch die Prozeßfolge vereinfacht . Die dünne Maske erleichtert weiterhin die Erzeugung von sehr feinen Strukturen, so daß sich somit Gräben mit einer höchstauflösenden Maske erzeugen lassen.
In einer anderen vorteilhaften Ausführung ist die Maske ein strukturierter Oxidschicht-Nitridschichtstapel oder eine strukturierte Oxidschicht, da diese Masken bevorzugt später als strukturierende Masken für nachfolgende Chemical- Mechanical Polishing (CMP) -Schritte dienen können. Die Oxidschicht in der Maske hat dabei bevorzugt nur spannungsauflδsende Funktion (Pad-Oxid) und kann sehr dünn sein (<10nm) . Auch eine Maske aus einer dicken Oxidschicht kann später als strukturierende Maske für spätere CMP- Schritte dienen.
In einer bevorzugten Ausführung werden die Startkeime in der Siliziumschicht durch Überätzen bei Herstellung der Maske, z.B. durch eine RIE-Ätzung, erzeugt. Dadurch wird mindestens ein Prozeßschritt gespart. In einer anderen bevorzugten Ausführung werden die Startkeime durch ein alkalisches Beizen im Silizium erzeugt (Ammonia Ätzung) , erzeugt. Bei diesem Prozeß wird das anisotrope Ätzverhalten von alkalischen Beizen in Silizium dazu verwendet, Startkeime zu erzeugen, die die bevorzugte Form von auf dem Kopf stehenden Pyramiden in der Oberfläche der Siliziumschicht haben .
Bevorzugt geht der elektrischen Kontaktierung der Rückseite der Siliziumscheibe ein Dotierungsschritt zur Erzeugung einer p+-Dotierungschicht voraus. Bevorzugt erfolgt dieser Dotierungsschritt durch Ionenimplantation. Der Dotierungsschritt dient dazu, beim Anlegen der elektrischen Spannung während des elektrochemischen Prozesses auf der Rückseite ein möglichst gleich hohes elektrisches Potential zu erhalten, damit die Feldlinien weitgehend senkrecht durch die Rückseite der Siliziumschicht verlaufen. Ist die Siliziumscheibe auf der Rückseite aus sehr niederohmigem Material, d.h. weniger als z.B. 1 Ohm cm, so kann dieser Schritt bevorzugt wegfallen. In einer anderen vorteilhaften Ausführung kann die Rückseite auch mit einer Metallschicht belegt werden, wobei auf einen guten ohmschen Kontakt zwischen Metall und Siliziumscheibe geachtet werden muß.
Bevorzugt wird die ρ+-Dotierungsschicht an der Rückseite der Siliziumscheibe nach der Erzeugung der Gräben, z.B. durch Abätzen, wieder entfernt, um Verschmutzungen der Vorderseite der Siliziumschicht durch das Dotierungsmaterial in den nachfolgenden Prozeßschritten zu verhindern.
In einer anderen vorteilhaften Ausführung wird die Rückseite der Siliziumscheibe durch eine leitende Flüssigkeit, die mit der Rückseite der Siliziumscheibe in Kontakt steht elektrisch angeschlossen. Bevorzugt ist die leitende Flüssigkeit ein zweiter Elektrolyt, insbesondere bevorzugt HF in einer wässrigen Lösung. Die elektrische Kontaktierung der Rückseite der Siliziumscheibe über eine leitende Flüssigkeit hat den Vorteil, daß eine über die Rückseite verteilte homogene und niederohmige Kontaktierung ohne einen vorangehenden p-Implantationsschritt hergestellt werden kann. Das Weglassen des p-Implantationsschrittes erspart das Aufbringen einer Schutzschicht zum Schutz gegen Verschmutzung während der Implantation und den Ätzschritt für die spätere Entfernung der p+-Dotierungsschicht auf der Rückseite. Ein bevorzugter Aufbau einer Elektrochemischen Kammer, bei der die Rückseite der Siliziumscheibe über eine leitende Flüssigkeit elektrisch kontaktiert wird, ist in der deutschen Patentanmeldung Nr. 901 09 039.9 unter dem Titel „Verfahren zur großflächigen elektrischen Kontaktierung eines Halbleiterkörpers mit Hilfe von Elektrolyten" beschrieben.
Der Elektrolyt auf der Vorderseite der p-dotierten Siliziumschicht dient bevorzugt sowohl als Ladungsträger für den Strom zwischen Siliziumschicht und Elektrolyt als auch als Träger der chemischen Stoffe, die zusammen mit den Ladungen aus der Siliziumschicht das Silizium abtragen und wegführen. Bevorzugt ist der Elektrolyt eine mit Flußsäure oder Flur versetzte organische Lösung, insbesondere Acetonitril (MeCN) oder Dirnethylformamid (DMF) oder Dimethylamid (DMA) , oder eine mit Flußsäure versetzte wassrige Lösung. Mit den organischen Elektrolyten lassen sich bevorzugt Gräben mit Durchmessern kleiner als 1 μm erzeugen. Die bevorzugte Konzentration der Flußsäure in den Lösungen beträgt etwa l bis 20% nach Gewicht. Der Elektrolyt bedeckt die Vorderseite der Siliziumschicht bevorzugt in dem Bereich, in dem die Gräben erzeugt werden.
Der elektrische Strom zur Erzeugung der Gräben wird durch eine elektrische Spannung erzeugt, die bevorzugt zwischen der Rückseite der p-dotierten Siliziumschicht und einer in dem Elektrolyten eingebrachten Gegenelektrode angelegt wird. Der elektrische Anschluß der p-dotierten Siliziumschicht mit der Spannungsquelle ist dabei bevorzugt durch die Kontaktierung der Rückseite der Siliziumscheibe gewährleistet.
Bevorzugt ist die Gegenelektrode so geformt und bezüglich der p-dotierten Siliziumschicht so angeordnet ist, daß bei angelegter Spannung der Strom eine weitgehend konstante Stromdichte auf der Rückseite der p-dotierten Siliziumschicht aufweist . Dies wird bevorzugt durch eine Gegenelektrode erreicht, deren der Siliziumscheibe zugewandte Oberfläche koplanar zur Siliziumscheibe ist. Bevorzugt überdeckt die Gegenelektrode dabei mindestens den Bereich der Siliziumschicht, in dem die Gräben erzeugt werden sollen. Auf diese Weise erreicht man eine weitgehend gleichmäßige Stromdichte auf der Rückseite der Siliziumschicht im Bereich der zu ätzenden Gräben und den bevorzugten, weitgehend senkrecht zur Rückseite der Siliziumscheibe verlaufenden Stromfluß. Eine bevorzugte Ausführung einer Elektrochemischen Kammer, in der der erfindungsgemäße elektrochemische Prozeß durchgeführt werden kann, ist in der deutschen Erstanmeldung vom 31.5.2000, die unter dem Aktenzeichen 10027931.7 geführt wird, beschrieben.
Bevorzugt wird die Gegenelektrode auf eine negative elektrische Spannung bezüglich der elektrischen Spannung auf der Rückseite der p-dotierten Siliziumschicht gelegt. Auf diese Weise wird die Schottky-diodenähnliche Grenzfläche zwischen Elektrolyt und p-dotierter Siliziumschicht in Vorwärtsrichtung geschaltet, so daß die Selektivität der Ätzrate bzgl. der Grabenböden und Grabenwände auftritt, die die Geometrie der sich formenden Gräben bestimmt.
Bevorzugt werden die Resistivität der Siliziumschicht und Stromdichte so gewählt, daß ein vorgegebener Durchmesser der Gräben erzeugt wird. Unter Durchmesser von Gräben ist generell der maximale Durchmesser gemeint, der sich nach Ablauf einer ausreichend langen Grabenbildungszeit TO einstellt und der nicht mehr signifikant zeitabhängig ist. Die Grabenbildungszeit TO ist dabei im wesentlichen die Zeit, die benötigt wird, bis sich der Graben von der Größe des Startkeims zu der Größe entwickelt, bei der die Selbstpassivierung an den Grabenwänden aktiv wird. Die Selbstpassivierung der Grabenwände ist dabei im wesentlichen durch die eingangs erwähnte Selektivität bzgl. der Ätzrate an den Gräben gegeben, die von der Form der elektrischen Felder und damit von der Resistivität der Siliziumschicht und der Stromdichte im Grabenbereich abhängt . Dabei stellt sich heraus, daß der (maximale) Durchmesser der Gräben etwa mit der Wurzel der Resistivität der Siliziumschicht sinkt und im gewissen Bereich mit der Wurzel der Stromdichte wächst. Auf diese Weise kann der Durchmesser der Gräben durch eine geeignete Resistivität der Siliziumschicht und Stromdichte in weitem Rahmen frei gewählt werden. So liefert mit 1 Ohm cm p- dotiertes Silizium Gräben mit einem Durchmesser von etwa 500 nm, während 0,1 Ohm cm p-dotiertes Silizium Gräben mit einem Durchmesser von etwa 100 nm liefert.
In einer weiteren bevorzugten Ausführung wird die Stromdichte während der Erzeugung der Gräben zeitlich variiert, so daß der Grabendurchmesser in Richtung der Grabentiefe variiert . Die Variation der Grabendurchmesser in Richtung der Grabentiefe erhöht die Grabenwandoberfläche bei vorgegebener Grabentiefe und bietet dadurch die Möglichkeit, die Kapazität der Grabenkondensatoren weiter zu erhöhen. In einer weiteren bevorzugten Ausführung wird die Stromdichte während der Grabenerzeugung zeitlich so variiert, daß der Graben eine flaschenartige Form annimmt. Dies wird z.B. dadurch erreicht, daß in einer ersten Phase die Stromdichte klein gehalten wird, so daß sich der Graben mit kleinem Durchmesser (Flaschenhals) in die Tiefe wächst und in einer zweiten Phase die Stromdichte groß gehalten wird, so daß der Graben mit großem Durchmesser (Flaschenkδrper) in die Tiefe weiterwächst . Die flaschenartige Form bietet den Vorteil einer großen Grabenwandoberfläche bei minimalem Flächenverbrauch auf der Oberfläche der Siliziumschicht . Dies ist daher von Vorteil, da für die Erzeugung von Speicherkondensatoren auf hochintegrierten Halbleiterspeichern neben den Grabenkondensatoren noch Transistoren und andere Schaltungselemente auf der Oberfläche der Siliziumschicht aufgebracht werden müssen, so daß der Flächenbedarf auf der Oberfläche der Siliziumschicht besonders kritisch ist.
Anstatt über die Einstellung der Stromdichte kann die flaschenartige Form auch durch ein geeignetes
Dotierungsprofil im Grabenbereich der Siliziumscheibe erzeugt werden. Die Schichten mit hoher Dotierung erzeugen demnach Gräben mit kleinem Durchmesser (Flaschenhals) , die Schichten mit niedriger Dotierung erzeugen größere Durchmesser.
Bevorzugt wird die elektrische Spannung so eingestellt, daß eine Stromdichte von 1-10 mA/cm2 auf der Rückseite der p- dotierten Siliziumschicht erzeugt wird. In diesem Bereich erfolgt die Grabenbildung auf die beschrieben Weise. Bevorzugt weist der Strom auf der Rückseite der Siliziumschicht im Bereich der zu erzeugenden Gräben räumlich eine weitgehend konstante Stromdichte auf. Dadurch ist gewährleistet, daß die Grabenbildung in der Siliziumschicht für alle Gräben in etwa gleich verläuft. Bevorzugt werden die Parameter für die Erzeugung der Gräben so eingestellt, daß der Durchmesser der Gräben kleiner als 300 nm und bevorzugt kleiner als etwa 100 nm ist. Für derartig kleine Grabendurchmesser müssen, um die gleiche minimale Speicherkapazität von etwa 30 fF erhalten zu können, die Gräben entsprechend tiefer gegraben werden. Bevorzugt werden die Gräben daher tiefer als 5 μm und bevorzugt mehr als etwa 10 μm tief gemacht. Dies erfordert ein Aspektverhältnis von etwa 20, 50 und mehr, was mit herkömmlicher Ätztechnik, z.B. RIE-Etching, wegen der immer kleiner werdenden Ätzrate für die Massenfertigung sehr aufwendig ist. Die Ätzrate des erfindungsgemäße Verfahren ist dagegen vom Prinzip her weitgehend unabhängig von dem Aspektverhältnis. Das erfindungsgemäße Verfahren erzeugt bevorzugt daher Aspektverhältnisse von über 20 und bevorzugt von über 50. Zudem ist die Ätzrate des erfindunggemäßen Verfahrens von Haus aus bevorzugt um etwa einen Faktor 2 bis 10 höher als bei konventionellen Ätztechniken. Die Ätzraten des erfindungsgemäßen Verfahrens sind bevorzugt größer als 1 μm/min und können so hoch wie 5μm/min sein, so daß selbst tiefe Gräben in wenigen Minuten erzeugt werden können.
Bevorzugt erfolgt die an die Grabenätzung anschließende Dotierung der Grabenwände durch Arsensilikatglas (ASG) - Dotierung und/oder Gas Phase Doping (GPD) , das in die Gräben eingebracht wird. Ein anschließender Temperungsschritt bewirkt, daß das n-dotierende Material in die Grabenwand eindringt und aktiviert wird. Die n-Dotierung wird bevorzugt für die Erzeugung der ersten Elektrode eines Grabenkondensators durchgeführt, die bevorzugt isoliert von der p-dotierten Siliziumschicht an der Grabenwand verlaufen soll .
Bevorzugt wird die Oberfläche der Innenwände der Gräben durch Aufrauen oder durch Mesoporen vergrößert, um die Kapazität der Kondensatoren weiter zu erhöhen. Das Aufrauen kann insbesondere durch das Einwirken von Flußsäuren oder anderen Säuren auf die Innenwand erzeugt werden. Mesoporen sind dagegen kleine wurmlochähnliche Kanäle mit Durchmessern deutlich kleiner als 50 nm, die man auf elektrochemischem Wege an den Innenwänden der Gräben erzeugen kann. Bevorzugt wird dieses Verfahren in n-dotiertem Material durchgeführt, so daß die Grabeninnenwände vorher n-dotiert werden müssen. Das Verfahren zur Erzeugung von Mesoporen bietet sich für das vorliegende erfindungsgemäße Verfahren an, da die Vorbereitungen für den elektrochemischen Ätzprozeß, insbesondere die Kontaktierung der Siliziumscheibenrückseite in einer elektrochemischen Kammer, für die Erzeugung von Mesoporen übernommen werden kann. Details zur Integration von Mesoporen in den DRAM-Grabenprozeß sind in der deutschen Anmeldung „Selbstlimitierung von Mesoporenwachstum in geometrisch vordefinierten Strukturen" von M. Goldbach, A.Birner und M. Franosch offenbart.
Bevorzugt sind die Halbleiterspeicher, auf die das erfindungsgemäße Verfahren angewandt wird, dynamische Random Access Memory Chips (DRAM) , ferroelektrische Halbleiterspeicher und alle hochintegrierten Halbleiterspeicher, die Informationen in Form vom Ladungszustand der Speicherkondensatoren speichern. Das erfindungsgemäße Verfahren ermöglicht für diese Bauelemente eine extrem hohe Packungsdichte von Speicherkondensatoren bei großem Kosteneinsparungspotential durch das vereinfachte Erzeugungsverfahren der Grabenkondensatoren .
Die Erfindung wird nachfolgend anhand von Figuren der Zeichnung näher dargestellt. Es zeigen:
Fig. la) - le) ein Verfahren nach Stand der Technik zur
Herstellung von Gräben in einer p-dotierten Siliziumschicht für die Erzeugung von Speicherkondensatoren für einen DRAM- Halbleiterspeicher . Fig. 2a) - 2f) erfindungsgemäßes Verfahren zur Herstellung von Gräben in einer p-dotierten Siliziumschicht für die Erzeugung von Speicherkondensatoren für einen DRAM- Halbleiterspeicher .
Fig. 3) Flaschenartige Grabenkondensatoren erzeugt mit dem erfindungsgemäßen Verfahren.
Das in Fig. la) bis le) gezeigte Verfahren zu Erzeugung von Gräben in p-dotiertem Silizium nach Stand der Technik ist bereits beschrieben worden.
Fig. 2a) bis 2d) beschreiben das erfindungsgemäße Verfahren zur Erzeugung von Gräben in p-dotiertem Silizium, das Teil der Prozeßschrittfolge für die Herstellung von DRAM- Halbleiterspeichern ist.
Fig 2a) zeigt eine p-dotierte Siliziumscheibe 2-1, die _ aus einer hochimplantierten Siliziumschicht 2-la mit einer bevorzugten Dotierung von etwa 3xl017 l/cm3 mit bevorzugt Bor als Dotiermittel (entsprechend 0.1 Ohm cm) und einem Siliziumsubstrat 2-lb mit einer mittleren Dotierung von etwa 1016 l/cm3 besteht. Bevorzugte Kristallorientierung der Siliziumschicht ist <100>. Die Siliziumschicht 2-la ist bevorzugt epitaktisch auf das Siliziumsubstrat 2-lb aufgebracht und hat bevorzugt eine Dicke, die größer ist als die Tiefe der zu ätzenden Gräben, bevorzugt also mehr als 10 μm. Auf die Siliziumscheibe 2-1 wird zunächst eine Oxidschicht 2-2, die bevorzugt ein dünnes Pad-Oxid ist, und eine Nitridschicht 2-3 aufgebracht, die als Maskenmaterial für die Maske, mit der die Position der Startkeime später vorgegeben wird, dient. Gleichzeitig dient diese Maske auch als strukturierende Maske für später folgende CMP- Strukturierungen (Damascene' sehe Strukturierungsverfahren) . Als Schutz der zu strukturierenden Vorderseite bei der folgenden Rückseitenimplantation wird weiterhin beispielsweise eine BSG-Schicht 2-4 auf die Vorderseite gegeben .
Alternativ kann die Oxid-Nitridmaskenschicht auch durch einen Photoresist ersetzt werden, da zur Erzeugung der Gräben die Maske lediglich zur Herstellung von Startkeimen dient, die nur wenige 10 nm tief sein müssen. Dies ist eine große Vereinfachung des Verfahrens. Zusätzlich wird durch diese Vorgehensweise eine bessere Maskenauflösung erreicht, da die Photoresistmaske dadurch weniger als 100 nm dick sein muß. Nachteilig ist, daß bei der Benutzung einer Photoresistmaske für die Erzeugung der Startkeime für spätere Prozesse keine harte Maske für CMP-Schritte zur Verfügung steht. Ggf. muß eine solche Hartmaske dann zu einem späteren Zeitpunkt aufgebracht werden .
Nach der (beidseitigen) Aufbringung der Oxid- Nitridschicht (2-2 und 2-3) wird eine Rückseitenimplantation durch die Nitridschicht 2-3 und durch die Oxidschicht 2-2 mit einem p-Implantat 2-5 vorgenommen, die für eine niederohmige und gleichmäßige p-Implantationsschicht 2-6 zur Rückseitenkontaktierung sorgt. Eine typische
Implantationsdosis für die Rückseitenimplantation mit Bor ist 101G l/cm2 bei einer Energie von etwa 220 keV. Dieser Verfahrensschritt ist in Fig. 2a) gezeigt. Nach der Implantation wird die BSG-Schicht 2-4 wieder entfernt.
Fig. 2b) zeigt die p-dotierte Siliziumscheibe 2-1 nach der Erzeugung der Maske und der Startkeime 2-7. Die Maske aus der Oxidschicht 2-2 und der Nitridschicht 2-3 wird vorteilhaft durch einen anisotropen Trockenätzschritt mit einem dritten Trockenätzgas 2-9, bevorzugt in einem RIE- Ätzschritt, an einer drüber liegenden photolithographisch hergestellten Photoresistmaske 2-8 erzeugt. Typischer Durchmesser dieser Maskenδffnungen sind 70 nm. In einer vorteilhaften Ausführung werden die Startkeime 2-7 durch eine Überätzung in die Siliziumschicht 2-la beim Erzeugen der Maske erzeugt. Diese Vorgehensweise erspart mindestens einen Prozeßschritt .
Alternativ werden die Startkeime 2-7 nach dem Ätzen in einem von der Oxid-Nitridmaskenherstellung getrennten Vorgang erzeugt. Bevorzugt werden dabei die Startkeime 2-7 durch Ätzen mit alkalischen Beizen hergestellt. Der Vorteil dieser Vorgehensweise liegt in der umgekehrten Pyramidenform der Startkeime, die die im Silizium anisotrop ätzende alkalische Beize im Silizium erzeugt. Die umgekehrte Pyramidenform ist durch ihre zur Rückseite der Siliziumscheibe hin gerichtete Spitze als Startkeim besonders geeignet. Eine ausgeprägte Spitze verursacht eine deutliche elektrische Felderhöhung , so daß dort das Wachstum der Gräben (Makroporen) definiert anfängt .
Nachdem die Rückseite der Siliziumscheibe 2-1 in einem Ätzschritt von der Nitridschicht 2-3 und der Oxidschicht 2-2 befreit worden ist, wird die Siliziumscheibe 2-1 bevorzugt in einer Elektrochemischen Kammer 2-11 mit der Rückseite auf eine leitfähige Kontaktschicht 2-10 aufgelegt und ggf. dort angepreßt. Eine Ausführung der Elektrochemischen Kammer ist in Fig. 2c) schematisch dargestellt. Die leitfähige Kontaktschicht 2-10 dient dazu, eine elektrisch leitende Verbindung zwischen Substrathalter 2-12 und Siliziumscheibe 2-1 herzustellen, um die Rückseite der Siliziumscheibe 2-1 auf ein definiertes Potential zu legen zu können.
Auf der Siliziumscheibe 2-1 ist weiterhin ein Ätzbecher 2-14 aufgesetzt, der über einen O-Ring wasserdicht mit der Siliziumscheibe 2-1 abschließt. In den Ätzbecher 2-14 wird der Elektrolyt 2-15 eingefüllt, der somit nur die Vorderseite der Siliziumscheibe 2-1 bedeckt. In den Elektrolyt 2-15 ist die Elektrode 2-16 eingetaucht, deren zur Siliziumscheibe 2-1 gerichteten Oberfläche weitgehend koplanar zur Siliziumscheibe 2-1 ist und die Siliziumscheibe 2-1 weitgehend überdeckt. Auf diese Weise wird für eine homogene Stromdichte im Gebiet der Rückseite der Siliziumscheibe 2-1 gesorgt , wobei die Stromrichtung weitgehend senkrecht zur Rückseite der Siliziumscheibe 2-1 verläuft. Die für den Stromfluß erforderliche Spannung wird durch eine Spannungsquelle 2-18 zwischen Elektrode 2-16 und Substrathalter 2-12 bereitgestellt. Die Spannung an der Elektrode 2-16 ist bevorzugt eine negative Spannung in Bezug zum Substrathalter. Die Spannung wird so weit aufgedreht, bis sich eine Stromdichte im Bereich von 1 bis 10 mA/cm2 einstellt. Der Strom und damit die mittlere Stromdichte wird an einem Strommeßgerät 2-19 gemessen.
Der elektrochemische Prozeß wird bevorzugt mit einer Stromdichte von etwa 1 bis 10 mA/cm2 gefahren und erzeugt damit in der Siliziumschicht Gräben mit einem Durchmesser von etwa 100 nm. Als Elektolyt wird bevorzugt ein organischer Elektrolyt, bevorzugt Acetonitril (MeCN) , Dirnethylformamid (DMF) oder Dimethylamid (DMA) mit einem 4%-igen Flußsäureanteil verwendet. Die Ätzrate beträgt mit diesen Elektrolyten in etwa 2 bis 5 μm/min, so daß der elektrochemische Ätzvorgang zur Erzeugung von Gräben mit 10 μm Tiefe nach 2 bis 5 Minuten abgeschlossen ist (Fig. 2d) ) . Nach der elektrochemischen Ätzung der Gräben wird, um eine Verunreinigung der Vorderseite der Siliziumscheibe 2-1 durch die ggf. hochdotierte Rückseite zu verhindern, bevorzugt die p-Implantationsschicht 2-6 auf der Rückseite durch Ätzen entfernt. Man erhält so den in Fig. 2d) dargestellten Aufbau.
Danach wird bevorzugt die Oxid-Nitrid-Maske (2-2 und 2- 3) mit einer photolithographischen Maske zurückgeätzt, um die teilweise überdeckten Gräbenöffnungen der Gräben 2-22 freizulegen und mit der Fertigstellung der Kondensatoren zu beginnen . Nachdem die Oxid-Nitridmaske (2-2 und 2-3) zurückgeätzt worden ist, wird in einer bevorzugten Ausführung eine Arsenic Silicate Glas (ASG) -Schicht in die Gräben 2-22 eingebracht . Das Arsen wird in einem Temperungsschritt in die Seitenwände der Gräben eingetrieben, so daß die Grabenwände ein n-dotiertes Gebiet, das die vergrabene Kondensatorplatte 2-24 des zu erzeugenden Speicherkondensators repräsentiert, erzeugen. Statt des ASG-Schrittes kann die n-Schicht alternativ z.B. auch durch Gas Phase Doping (GPD) geschehen. Der aus diesen Schritten hervorgehende Aufbau ist in Fig. 2e dargestellt .
Die folgenden Schritte, d.h. Einbringung einer dünnen Kondensatordielektrikumsschicht 2-26 (bevorzugt eine ONO- Schicht) in die Gräben, Einbringen einer Polysiliziumschicht als zweite Kondensatorplatte 2-28 des Speicherkondensators auf die Kondensatordielektrikumsschicht in den Gräben sowie die Strukturierung dieser Schichten mit Hilfe eines CMP- Schrittes, führen zu dem in Fig. 2f) dargestellten Aufbau. Diese Schritte sind Stand der Technik und werden hier nicht weiter beschrieben .
Fig. 3 zeigt einen zweiten Grabenkondensator, der mit dem erfindungsgemäßen Verfahren erzeugt worden ist. Im Unterschied zu dem in den Fig. 2a) bis 2f) dargestellten Verfahren ist hier jedoch die Stromdichte während der Ätzung der Gräben zu einem Zeitpunkt von einem Stromdichtewert von 2 mA/cm2 auf 10 mA/cm2 erhöht worden, so daß der untere Teil des Grabens einen größeren Durchmesser hat . Der Graben bekommt durch diese Veränderung eine flaschenartige Form. Der weitere Verlauf, d.h. die konforme Aufbringung des Kondensatordielektrikums 2-26 und die Aufbringung der Polysiliziumschicht 2-28 für die zweite Elektrode ist analog zu dem in dem Fig. 2a) bis 2f) gezeigten Ablauf. Die flaschenartige Form der Grabenkondensatoren bietet eine erhöhte Grabenwandfläche und somit eine größer Kapazität bei gleichbleibendem Flächenbedarf an der Oberfläche der Siliziumschicht . Figurenlegende
1-1 Siliziumscheibe
1-2 Pad-Oxid
1-3 Nitridschicht
1-4 Oxidschicht
1-6 Photoresistmaske 1-7 erstes Trockenätzgas 1-8 zweites Trockenätzgas
1-10 erste Elektrode
1-11 Kondensatordielektrikum
1-12 zweite Elektrode
1-13 Maskenöffnung
1-15 Graben
2-1 Siliziumscheibe
2-2 Oxidschicht
2-3 Nitridschicht
2-4 BSG-Schicht
2-5 p-Implantat
2-6 p-Implantationsschicht
2-7 Startkeim
2-8 Photoresist
2-9 drittes Trockenätzgas
2-10 leitfähige Kontaktschicht 2-11 Elektrochemische Kammer 2-12 Substrathalter
2-14 Ätzbecher 2-15 Elektrolyt 2-16 Gegenelektrode
2-18 Spannungsquelle 2-19 Strommeßgerät -22 Graben -24 erste Elektrode -26 Kondensatordielektrikum -28 zweite Elektrode

Claims

Patentansprüche
1. Verfahren zur Erzeugung von Grabenkondensatoren in einer p-dotierten Siliziumschicht für integrierte Halbleiterspeicher mit den folgenden Schritten:
eine p-dotierte Siliziumschicht mit vorgegebener Resistivität wird bereitgestellt;
Startkeime werden auf der Vorderseite der p-dotierten Siliziumschicht erzeugt;
ein Elektrolyt wird auf die Vorderseite der p-dotierten Siliziumschicht aufgegeben;
eine elektrische Spannung zwischen der Rückseite der p- dotierten Siliziumschicht und dem Elektrolyten wird angelegt, so daß ein elektrischer Strom mit einer gegebenen Stromdichte in der Siliziumschicht fließt und Gräben erzeugt werden;
eine erste Elektrode wird im Graben erzeugt;
ein Kondensatordielektrikum wird auf die erste Elektrode aufgebracht ;
eine zweite Elektrode wird im Graben erzeugt .
2. Verfahren nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß die p-dotierte Siliziumschicht eine Siliziumscheibe oder Teil einer p-dotierten Siliziumscheibe ist oder auf einer p-dotierten Siliziumscheibe aufliegt.
3. Verfahren nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß die p-dotierte Siliziumschicht eine Resistivität von weniger als 2 Ohm cm und bevorzugt weniger als 0,3 Ohm cm hat .
4. Verfahren nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß die Startkeime mit Hilfe einer Maske auf der Vorderseite der p-dotierten Siliziumschicht angeordnet werden.
5. Verfahren nach Anspruch 4 , d a d u r c h g e k e n n z e i c h n e t , daß die Maske ein strukturierter Oxidschicht- Nitridschichtstapel, eine strukturierte Oxidschicht und/oder eine strukturierte Resistschicht ist .
6. Verfahren nach Anspruch 4 bis 5, d a d u r c h g e k e n n z e i c h n e t , daß die Startkeime in der Siliziumschicht durch Überätzen bei der Herstellung der Maske erzeugt werden.
7. Verfahren nach Anspruch 4 bis 6, d a d u r c h g e k e n n z e i c h n e t , daß die Startkeime in der Siliziumschicht durch ein alkalisches Beizen in den geöffneten Maskenbereichen erzeugt werden .
8. Verfahren nach Anspruch 2 bis 7, d a d u r c h g e k e n n z e i c h n e t , daß der elektrischen Kontaktierung der Rückseite der Siliziumscheibe ein Dotierungsschritt zur Erzeugung einer ρ+-Dotierungsschicht auf der Rückseite der Siliziumscheibe vorangeht .
9. Verfahren nach Anspruch 8 , d a d u r c h g e k e n n z e i c h n e t , daß die p+-Dotierungsschicht an der Rückseite des Siliziumscheibe nach der Erzeugung der Gräben entfernt wird.
10.Verfahren nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß der Elektrolyt eine mit Flußsäure oder Flur versetzte organische Lösung, insbesondere Acetonitril (MeCN) , Dirnethylformamid (DMF) oder Dimethylamid (DMA) , oder eine mit Flußsäure versetzte wassrige Lösung ist .
11.Verfahren nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß die elektrische Spannung zwischen der Rückseite der p- dotierten Siliziumschicht und dem Elektrolyten durch eine elektrische Spannung zwischen einer in dem Elektrolyten eingebrachten Gegenelektrode und der Rückseite der p- dotierten Siliziumschicht erzeugt wird.
12. Verfahren nach Anspruch 11, d a d u r c h g e k e n n z e i c h n e t , daß die Gegenelektrode so geformt und bezüglich der p- dotierten Siliziumschicht so angeordnet ist, daß bei angelegter Spannung der Strom eine weitgehend konstante Stromdichte auf der Rückseite der p-dotierten Siliziumschicht aufweist.
13.Verfahren nach Anspruch 11 bis 12, d a d u r c h g e k e n n z e i c h n e t , daß die Gegenelektrode auf eine negative elektrische Spannung bezüglich der elektrischen Spannung auf der Rückseite der p-dotierten Siliziumschicht gelegt wird.
14.Verfahren nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß Resistivität der Siliziumschicht und Stromdichte so gewählt sind, daß ein vorgegebener Durchmesser der Gräben erzeugt wird.
15.Verfahren nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß die Stromdichte während der Grabenerzeugung zeitlich variiert wird, so daß der Grabendurchmesser in Richtung der Grabentiefe variiert.
16.Verfahren nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß die Stromdichte während der Grabenerzeugung zeitlich variiert wird, so daß der Graben eine flaschenartige Form annimmt .
17.Verfahren nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß die elektrische Spannung so eingestellt ist, daß eine Stromdichte von 1-10 mA/cm2 auf der Rückseite der p- dotierten Siliziumschicht erzeugt wird.
18.Verfahren nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß der Durchmesser der Gräben kleiner als 300 nm und bevorzugt kleiner als etwa 100 nm ist.
19.Verfahren nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß die Ätzrate für die Erzeugung der Gräben größer als 1 μm/min ist .
2O.Verfahren nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß die Gräben mehr als 5 μm und bevorzugt mehr als etwa 10 μm tief sind.
21.Verfahren nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß die Gräben ein Durchmesser/Tiefen-Aspektverhältnis von mehr als 20 und bevorzugt mehr als 50 haben.
22.Verfahren nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß die Grabenwände durch ASG-Dotierung und/oder GPD-Dotierung n-dotiert werden.
23.Verfahren nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß die Oberfläche der Innenwände der Gräben durch Mesoporen vergrößert werden.
24.Verfahren nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß die Halbleiterspeicher DRAMs oder ferroelektrische Halbleiterspeicher sind.
PCT/EP2001/012870 2000-11-10 2001-11-07 Verfahren zur herstellung von grabenkondensatoren für hochintegrierte halbleiterspeicher WO2002039492A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002541718A JP4115836B2 (ja) 2000-11-10 2001-11-07 大規模集積半導体メモリー用のトレンチキャパシタの製造方法
KR10-2003-7005994A KR100524499B1 (ko) 2000-11-10 2001-11-07 고밀도 집적 반도체 메모리용 트렌치 커패시터의 제조 방법
US10/436,427 US7074317B2 (en) 2000-11-10 2003-05-12 Method for fabricating trench capacitors for large scale integrated semiconductor memories

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10055712A DE10055712B4 (de) 2000-11-10 2000-11-10 Verfahren zur Herstellung von Grabenkondensatoren für hochintegrierte Halbleiterspeicher
DE10055712.0 2000-11-10

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US10/436,427 Continuation US7074317B2 (en) 2000-11-10 2003-05-12 Method for fabricating trench capacitors for large scale integrated semiconductor memories

Publications (1)

Publication Number Publication Date
WO2002039492A1 true WO2002039492A1 (de) 2002-05-16

Family

ID=7662809

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2001/012870 WO2002039492A1 (de) 2000-11-10 2001-11-07 Verfahren zur herstellung von grabenkondensatoren für hochintegrierte halbleiterspeicher

Country Status (6)

Country Link
US (1) US7074317B2 (de)
JP (1) JP4115836B2 (de)
KR (1) KR100524499B1 (de)
DE (1) DE10055712B4 (de)
TW (1) TW540130B (de)
WO (1) WO2002039492A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7718254B2 (en) 2004-11-09 2010-05-18 Sharp Kabushiki Kaisha Method of forming pores in crystal substrate, and crystal substrate containing pores formed by the same

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1672102A4 (de) * 2003-08-21 2009-03-11 Yasuo Cho Verfahren zur herstellung eines dünnen ferroelektrischen films, vorrichtung zum ätzen bei anlegung einer spannung, substrat für dünnen film aus ferroelektrischem kristall und wafer aus ferroelektrischem kristall
DE102004011394B3 (de) * 2004-03-05 2005-09-08 Christian-Albrechts-Universität Zu Kiel Verfahren zur Herstellung von schnellwachsenden Poren in n-Typ Silizium
KR101077301B1 (ko) * 2009-04-09 2011-10-26 주식회사 하이닉스반도체 낮은 콘택 저항을 가지는 반도체 장치의 제조 방법
TWI505348B (zh) 2010-10-08 2015-10-21 Wakom Semiconductor Corp And a method of forming a microporous structure or a groove structure on the surface of the silicon substrate
US9379196B2 (en) * 2014-02-06 2016-06-28 Infineon Technologies Austria Ag Method of forming a trench using epitaxial lateral overgrowth and deep vertical trench structure
DE102016122943B4 (de) 2015-12-29 2024-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Integrierter chip beinhaltend einen tiefgrabenkondensator mit gewelltem profil sowie herstellungsverfahren für letzteren
US20170186837A1 (en) * 2015-12-29 2017-06-29 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench capacitor with scallop profile
EP3796351B1 (de) * 2019-09-17 2021-11-03 Murata Manufacturing Co., Ltd. Fehlerarmer dünner festelektrolytkondensator mit hoher kapazität und verfahren zur herstellung davon

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5139624A (en) * 1990-12-06 1992-08-18 Sri International Method for making porous semiconductor membranes
EP0578856A1 (de) * 1992-07-16 1994-01-19 International Business Machines Corporation Mikro-Kondensator
US5348627A (en) * 1993-05-12 1994-09-20 Georgia Tech Reserach Corporation Process and system for the photoelectrochemical etching of silicon in an anhydrous environment
WO1999025026A1 (de) * 1997-11-12 1999-05-20 Epcos Ag Schaltungsstruktur mit mindestens einem kondensator und verfahren zu dessen herstellung

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3879771D1 (de) * 1987-05-27 1993-05-06 Siemens Ag Aetzverfahren zum erzeugen von lochoeffnungen oder graeben in n-dotiertem silizium.
US5323035A (en) * 1992-10-13 1994-06-21 Glenn Leedy Interconnection structure for integrated circuits and method for making same
US4878484A (en) * 1988-07-15 1989-11-07 Machida Endoscope Co., Ltd. Water-tight endoscope
EP0400387B1 (de) 1989-05-31 1996-02-21 Siemens Aktiengesellschaft Verfahren zum grossflächigen elektrischen Kontaktieren eines Halbleiterkristallkörpers mit Hilfe von Elektrolyten
US5882496A (en) * 1997-02-27 1999-03-16 The Regents Of The University Of California Porous silicon structures with high surface area/specific pore size
DE10027931C1 (de) 2000-05-31 2002-01-10 Infineon Technologies Ag Verfahren zur rückseitigen elektrischen Kontaktierung eines Halbleitersubstrats während seiner Bearbeitung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5139624A (en) * 1990-12-06 1992-08-18 Sri International Method for making porous semiconductor membranes
EP0578856A1 (de) * 1992-07-16 1994-01-19 International Business Machines Corporation Mikro-Kondensator
US5348627A (en) * 1993-05-12 1994-09-20 Georgia Tech Reserach Corporation Process and system for the photoelectrochemical etching of silicon in an anhydrous environment
WO1999025026A1 (de) * 1997-11-12 1999-05-20 Epcos Ag Schaltungsstruktur mit mindestens einem kondensator und verfahren zu dessen herstellung

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
OHJI H ET AL: "Fabrication of mechanical structures in p-type silicon using electrochemical etching", SENSORS AND ACTUATORS A, ELSEVIER SEQUOIA S.A., LAUSANNE, CH, vol. 82, no. 1-3, May 2000 (2000-05-01), pages 254 - 258, XP004198272, ISSN: 0924-4247 *
PROPST E K ET AL: "THE ELECTROCHEMICAL OXIDATION OF SILICON AND FORMATION OF POROUS SILICON IN ACETONITRILE", JOURNAL OF THE ELECTROCHEMICAL SOCIETY, ELECTROCHEMICAL SOCIETY. MANCHESTER, NEW HAMPSHIRE, US, vol. 141, no. 4, April 1994 (1994-04-01), pages 1006 - 1013, XP001042093, ISSN: 0013-4651 *
V LEHMANN, S RÖNNEBECK: "The physics of macropore formation in low-doped p-type silicon", JOURNAL OF THE ELECTROCHEMICAL SOCIETY, vol. 146, no. 8, August 1999 (1999-08-01), pages 2968 - 2975, XP002191519 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7718254B2 (en) 2004-11-09 2010-05-18 Sharp Kabushiki Kaisha Method of forming pores in crystal substrate, and crystal substrate containing pores formed by the same

Also Published As

Publication number Publication date
US7074317B2 (en) 2006-07-11
KR20030061386A (ko) 2003-07-18
JP2004514276A (ja) 2004-05-13
US20030205483A1 (en) 2003-11-06
TW540130B (en) 2003-07-01
JP4115836B2 (ja) 2008-07-09
DE10055712B4 (de) 2006-07-13
KR100524499B1 (ko) 2005-10-28
DE10055712A1 (de) 2002-05-23

Similar Documents

Publication Publication Date Title
DE10209989B4 (de) Verfahren zur Herstellung von DRAM-Grabenkondensatorstrukturen mit kleinen Durchmessern mittels SOI-Technologie
DE19944012B4 (de) Grabenkondensator mit Kondensatorelektroden und entsprechendes Herstellungsverfahren
DE102012220825B4 (de) Verbesserung des polysilicium/metall- kontaktwiderstands in einem tiefen graben
DE10138981B4 (de) Verfahren zur Bildung von Siliziumoxid durch elektrochemische Oxidation eines Halbleiter-Substrats mit Vertiefungen
DE19842665A1 (de) Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen
DE19930748A1 (de) Verfahren zur Herstellung einer EEPROM-Speicherzelle mit einem Grabenkondensator
EP0296348A1 (de) Ätzverfahren zum Erzeugen von Lochöffnungen oder Gräben in n-dotiertem Silizium
EP1180796A2 (de) Grabenkondensator und Verfahren zu seiner Herstellung
DE19941148A1 (de) Speicher mit Grabenkondensator und Auswahltransistor und Verfahren zu seiner Herstellung
DE10014920C1 (de) Verfahren zur Herstellung eines Grabenkondensators
DE102020125660B4 (de) Bosch-tiefenätzung mit hohem seitenverhältnis und halbleitervorrichtung
DE10055712B4 (de) Verfahren zur Herstellung von Grabenkondensatoren für hochintegrierte Halbleiterspeicher
DE10055711B4 (de) Verfahren zur Herstellung von Grabenkondensatoren
DE102013101036B4 (de) Verfahren für die Ausbildung eines Auswahltransistors in einer Speicheranordnung
DE19946719A1 (de) Grabenkondensator und Verfahren zu seiner Herstellung
EP1145320A1 (de) Dram-zellenanordnung und verfahren zur deren herstellung
EP0756326A1 (de) Kondensator in einer Halbleiteranordnung und Verfahren zu seiner Herstellung
DE19929859A1 (de) Trenchkondensator
EP0973201A1 (de) Stapelkondensator und entsprechendes Herstellungsverfahren
DE10146226B4 (de) Vertikale intern verbundene Grabenzelle und Herstellungsverfahren dafür
DE10143936A1 (de) Verfahren zur Bildung eines SOI-Substrats, vertikaler Transistor und Speicherzelle mit vertikalem Transistor
EP1129482A1 (de) Verfahren zur Herstellung von einer DRAM-Zellenanordnung
WO2007048393A2 (de) Halbleiterbauelement mit ladungskompensationsstruktur und verfahren zur herstellung desselben
EP1423874A2 (de) Halbleiterspeicher mit einen vertikalen auswahltransistor umfassenden speicherzellen sowie verfahren zu seiner herstellung
DE19941147A1 (de) Epitaxieschicht und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP KR US

WWE Wipo information: entry into national phase

Ref document number: 1020037005994

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2002541718

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 10436427

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1020037005994

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1020037005994

Country of ref document: KR