DE10014920C1 - Verfahren zur Herstellung eines Grabenkondensators - Google Patents

Verfahren zur Herstellung eines Grabenkondensators

Info

Publication number
DE10014920C1
DE10014920C1 DE10014920A DE10014920A DE10014920C1 DE 10014920 C1 DE10014920 C1 DE 10014920C1 DE 10014920 A DE10014920 A DE 10014920A DE 10014920 A DE10014920 A DE 10014920A DE 10014920 C1 DE10014920 C1 DE 10014920C1
Authority
DE
Germany
Prior art keywords
trench
forming
filler
capacitor
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10014920A
Other languages
English (en)
Inventor
Moritz Haupt
Jens-Uwe Sachse
Gustav Beckmann
Alexandra Lamprecht
Dietmar Ottenwaelder
Anke Krasemann
Martin Schrems
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10014920A priority Critical patent/DE10014920C1/de
Priority to US09/811,800 priority patent/US6528384B2/en
Application granted granted Critical
Publication of DE10014920C1 publication Critical patent/DE10014920C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/038Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387Making the trench
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung eines Grabenkondensators, bei dem eine vergrabene Platte (165) mit einer Niederdruck-Gasphasendotierung ausgebildet wird. Auf diese Weise ergibt sich eine erhebliche Prozesskosteneinsparung bei verbesserten Kondensatoreigenschaften.

Description

Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Grabenkondensators und insbesondere auf ein Verfahren zur Herstellung eines Grabenkondensators in einer Halbleiter-Speicherzelle einer integrierten Schaltung.
Integrierte Schaltungen mit einer derartigen Halbleiter-Spei­ cherzelle sind beispielsweise Speicher mit wahlweisem Spei­ cherzugriff (RAM, random access memory), dynamische Speicher (DRAM, dynamic random access memory), synchrone dynamische Speicher (SDRAM, synchroneous DRAM), statische Speicher (SRAM, static random access memory), Nur-Lese-Speicher (ROM, read only memory) oder andere Speicher-Schaltungen wie z. B. programmierbare Logikfelder (PLA, programmable logic array), anwenderspezifische integrierte Schaltungen (ASIC, applicati­ on specific IC) und dergleichen.
Zur Veranschaulichung der vorliegenden Erfindung wird nach­ folgend ein herkömmliches Verfahren zur Herstellung eines Grabenkondensators in einer dynamischen Halbleiter- Speicherzelle eines dynamischen Speichers DRAM beschrieben.
Fig. 1 zeigt einen herkömmlichen Grabenkondensator, wie er insbesondere in einer DRAM-Halbleiter-Speicherzelle verwendet wird, und beispielsweise aus der Druckschrift US 5,945,704 bekannt ist. Eine derartige DRAM-Halbleiter-Speicherzelle be­ steht im wesentlichen aus einem Kondensator 160, der in einem Substrat 101 ausgebildet ist. Das Substrat 101 ist beispiels­ weise mit p-Dotierstoffen wie z. B. Bor (B) leicht dotiert. Ein Graben wird üblicherweise mit Polysilizium 161 gefüllt, welches mit beispielsweise Arsen (As) oder Phosphor (P) stark n+-dotiert ist. Eine mit beispielsweise Arsen (As) dotierte vergrabene Platte 165 befindet sich im Substrat 101 an einem unteren Bereich des Grabens. Üblicherweise wird das Arsen (As) bzw. der Dotierstoff von einer Dotierstoffquelle wie z. B. einem Arsensilicatglas ASG, welches an den Seitenwänden des Grabens ausgebildet wird, in das Siliziumsubstrat 101 diffundiert. Das Polysilizium 161 und die vergrabene Platte 165 dienen hierbei als Elektroden des Kondensators, wobei ei­ ne dielektrische Schicht 164 die Elektroden des Kondensators trennt.
Die DRAM-Halbleiter-Speicherzelle gemäß Fig. 1 besitzt dar­ über hinaus einen Feldeffekttransistor 110. Der Transistor besitzt ein Gate 112 und Diffusionsgebiete 113 und 114. Die Diffusionsgebiete, die durch einen Kanal 117 voneinander beabstandet sind, werden üblicherweise durch Implantation von Dotierstoffen wie z. B. Phosphor (P) ausgebildet. Ein Kontakt- Diffusionsgebiet 125 verbindet hierbei den Kondensator 160 mit dem Transistor 110.
Ein Isolationskragen 168 wird an einem oberen Abschnitt bzw. oberen Bereich des Grabens ausgebildet. Der Isolationskragen 168 verhindert hierbei einen Leckstrom vom Kontakt- Diffusionsgebiet 125 zur vergrabenen Platte 165. Ein derarti­ ger Leckstrom ist insbesondere in Speicherschaltungen uner­ wünscht, da er die Ladungshaltezeit bzw. Retentionszeit einer Halbleiter-Speicherzelle verringert.
Gemäß Fig. 1 besitzt die herkömmliche Halbleiter-Speicher­ zelle mit Grabenkondensator ferner eine vergrabene Wanne bzw. Schicht 170, wobei die Spitzenkonzentration der Dotierstoffe in der vergrabenen n-Wanne in etwa am unteren Ende des Isolationskragens 168 liegt. Die vergrabene Wanne bzw. Schicht 170 dient im wesentlichen einer Verbindung der vergrabenen Plat­ ten 165 von einer Vielzahl von benachbarten DRAM-Halbleiter- Speicherzellen bzw. Kondensatoren 160 im Halbleiter-Substrat 101.
Eine Aktivierung des Transistors 110 durch Anlegen einer ge­ eigneten Spannung an das Gate 112 ermöglicht im wesentlichen einen Zugriff auf den Grabenkondensator, wobei üblicherweise das Gate 112 mit einer Wortleitung 120 und das Diffusionsge­ biet 113 mit einer Bitleitung 185 im DRAM-Feld verbunden ist. Die Bitleitung 185 ist hierbei vom Diffusionsgebiet 113 durch eine dielektrische Isolierschicht 189 getrennt und über einen Kontakt 183 elektrisch verbunden.
Ferner wird zur Isolierung einer jeweiligen Halbleiter-Spei­ cherzelle mit dazugehörigem Grabenkondensator von angrenzen­ den Zellen eine flache Grabenisolation (STI, shallow trench isolation) 180 an der Oberfläche des Halbleiter-Substrats 101 ausgebildet. Gemäß Fig. 1 kann beispielsweise die Wortlei­ tung 120 oberhalb des Grabens und durch die flache Grabeniso­ lation (STI) isoliert ausgebildet werden, wodurch man eine sogenannte gefaltete Bitleitungs-Architektur erhält.
Auf diese Weise erhält man eine Halbleiter-Speicherzelle, die einen minimalen Platzbedarf aufweist und somit für hochinteg­ rierte Schaltungen optimal geeignet ist.
Gemäß der Druckschrift US 5,945,704 werden eine Vielzahl von Verfahren insbesondere zur Ausbildung der vergrabenen Platte 165 verwendet. Neben einer Ionenimplantation von Arsen oder Phosphor, einer Plasmadotierung oder einer Plasmaimersions- Ionenimplantation ist darüber hinaus eine Gasphasendotierung mit AsH3 oder PH3 bekannt.
Nachteilig ist jedoch insbesondere bei der herkömmlichen Gas­ phasendotierung, die üblicherweise bei einem Druck von mehre­ ren 13,3 kPascal durchgeführt wird, dass das Silizium zu fließen beginnt, wodurch sich eine Verformung der Silizium­ strukturen ergibt und darüber hinaus der Isolationskragen keine ausreichende Barriere für die Diffusion gegen die Do­ tierstoffe darstellt. Andererseits bedeutet die Verwendung einer Ionenimplantation, einer Plasmadotierung, einer Plas­ maimersions-Ionenimplantation oder einer Dotierquelle im Gra­ ben eine wesentliche Verkomplizierung eines Herstellungspro­ zesses, wodurch sich sowohl die Herstellungskosten erhöhen als auch die Ausbeute verringert.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren zur Herstellung eines Grabenkondensators zu schaffen, das auf besonders einfache und kostengünstige Weise eine hohe Ausbeu­ te ermöglicht.
Insbesondere durch das Ausbilden der vergrabenen Platte mit einer Niederdruck-Gasphasendotierung kann eine Durchdiffusion von Dotierstoffen (z. B. Arsen oder Phosphor) durch den Isola­ tionskragen insbesondere im Vergleich zur herkömmlichen Gas­ phasendotierung zuverlässig verhindert werden, wodurch ein Leckstrom stark verringert bzw. eine Ladungshaltezeit wesent­ lich verbessert wird. Gleichzeitig erhält man wesentlich hö­ here Dotierstoffkonzentrationen in dem unteren Bereich des Grabens, wodurch sich aufgrund einer reduzierten Raumladungs­ zone die Kondensatorkapazität wesentlich verbessern lässt. Insbesondere für weitere Technologie-"shrinks" erhält man da­ durch einen Grabenkondensator mit ausreichender Kapazität.
Vorzugsweise wird die vergrabene Platte bei einem Druck von 66,6 bis 200 Pascal und einer Temperatur von 750 bis 1050 Grad Celsius mit AsH3 oder PH3 in einem Trägergas aus H2 oder He ausgebildet. Insbesondere gegenüber einem ASG-Abscheide­ prozess zum Ausbilden der vergrabenen Platte mit nachfolgen­ dem Hochtemperaturschritt zur Ausdiffusion der Dotierstoffe erhält man eine weitere Kosteneinsparung aufgrund der Verein­ fachung des Prozesses. Darüber hinaus ist das Gefahrenpoten­ tial bei einem derartigen geringen Druck und Temperatur ge­ genüber einer herkömmlichen Gasphasendotierung wesentlich verringert.
Ferner erfolgt das Ausbilden der dielektrischen Schicht im wesentlichen bei einer gleichen Temperatur und einem gleichen Druck wie das Ausbilden der vergrabenen Platte. Die die­ lektrische Schicht kann hierbei durch eine Vornitridierung und eine Hauptnitridierung ausgebildet werden, wobei eine In­ tegration der Schritte zum Nitridieren bzw. Ausbilden der dielektrischen Schicht und zum Ausbilden der vergrabenen Platte innerhalb eines Prozessschrittes möglich ist und fer­ ner die Verwendung einer Anlage bzw. des gleichen Systems zu einer weiteren erheblichen Prozesskosteneinsparung führt. Ferner können auch kommerziell erhältliche Hochtemperaturre­ aktoren ohne zusätzliche spezielle Modifikation für das Her­ stellungsverfahren verwendet werden. Darüber hinaus ergibt sich eine wesentliche Prozesskostenreduzierung aus der erheb­ lichen Einsparung von Dotierstoffen wie z. B. AsH3 oder PH3.
In den weiteren Unteransprüchen sind weitere vorteilhafte Ausgestaltungen der Erfindung gekennzeichnet.
Die Erfindung wird nachstehend anhand von Ausführungsbeispie­ len unter Bezugnahme auf die Zeichnung näher beschrieben.
Es zeigen:
Fig. 1 eine vereinfachte Schnittansicht einer Halbleiter-Speicherzelle mit Grabenkon­ densator gemäß dem Stand der Technik;
Fig. 2 eine vereinfachte Schnittansicht einer Halbleiter-Speicherzelle mit Grabenkon­ densator gemäß einem ersten erfindungsge­ mäßen Ausführungsbeispiel;
Fig. 3 eine vereinfachte Schnittansicht einer Halbleiter-Speicherzelle mit Grabenkon­ densator gemäß einem zweiten erfindungs­ gemäßen Ausführungsbeispiel; und
Fig. 4a bis 4g vereinfachte Schnittansichten zur Veran­ schaulichung von jeweiligen Verfahrens­ schritten zur Ausbildung eines Grabenkon­ densators gemäß dem ersten Ausführungs­ beispiel.
Fig. 2 und 3 zeigen eine vereinfachte Schnittansicht einer Halbleiter-Speicherzelle mit einem Grabenkondensator gemäß einem ersten und zweiten Ausführungsbeispiel, wobei gleiche Bezugszeichen wie in Fig. 1 gleiche oder ähnliche Elemente bzw. Schichten darstellen und zur Vermeidung von Wiederholun­ gen nachfolgend auf ihre detaillierte Beschreibung verzichtet wird.
Gemäß Fig. 2 besteht ein Grabenkondensator 160 wiederum aus einem tiefen Graben, der in einem Halbleiter-Substrat 101 ausgebildet ist und an seinem oberen Bereich einen Isolati­ onskragen 168 aufweist. In seinem unteren Bereich bzw. Ab­ schnitt besitzt der Graben eine vergrabene Platte 165, die wiederum als erste Kondensatorelektrode wirkt und über eine dielektrische Schicht 164 von einem leitenden Füllmaterial 161, das als zweite Kondensatorplatte wirkt, getrennt ist. Die vergrabene Platte 165 wird hierbei mittels einer Nieder­ druck-Gasphasendotierung ausgebildet, wodurch man jederzeit eine ausreichende Kantenbedeckung erhält und im gesamten Re­ aktorvolumen keine Verarmungseffekte auftreten.
In gleicher Weise zeigt die Fig. 3 eine vereinfachte Schnittansicht einer Halbleiter-Speicherzelle mit einem Gra­ benkondensator gemäß einem zweiten Ausführungsbeispiel, wobei der untere Bereich des Grabens zur Erhöhung einer Kondensa­ torkapazität erweitert ist. Insbesondere bei der Verwendung einer derartigen Erweiterung des Grabens ermöglicht die er­ findungsgemäße Niederdruck-Gasphasendotierung ein besonders einfaches Ausbilden der vergrabenen Platte 165, da die Do­ tierstoffe immer gleich weit in das Halbleiter-Substrat 101 eindiffundieren. Insbesondere bei einer derartigen Erweite­ rung des Grabens in seinem unteren Bereich ergeben sich kei­ nerlei Probleme bei der Kantenabdeckung, wobei auch keine Verarmungseffekte im gesamten Reaktorvolumen auftreten. Bei zukünftigen Technologieshrinks und weiter verkleinerten Strukturgrößen ermöglicht das erfindungsgemäße Verfahren zur Herstellung eines Grabenkondensators somit einen vereinfach­ ten und äußerst kostengünstigen Prozess.
Nachfolgend wird das Verfahren zur Herstellung des Grabenkon­ densators 160 gemäß Fig. 2 im Einzelnen beschrieben.
Fig. 4A bis 4G zeigen vereinfachte Schnittansichten von jeweiligen Verfahrensschritten zur Herstellung der Halblei­ ter-Speicherzelle gemäß Fig. 2.
Gemäß Fig. 4A wird zunächst das Halbleiter-Substrat 101 be­ reitgestellt, in dem die DRAM-Halbleiter-Speicherzelle ausge­ bildet wird. Die Hauptoberfläche des Substrats 101 ist hier­ bei nicht kritisch und kann eine beliebige geeignete Orien­ tierung wie z. B. (100), (110) oder (111) aufweisen. Im vor­ liegenden ersten Ausführungsbeispiel ist das Substrat 101 leicht dotiert mit p-Dotierstoffen, wie z. B. B. Die Konzent­ ration des B beträgt ca. 1 bis 2 × 1016 cm-3.
Das Substrat 101 enthält die n-dotierte vergrabene Wanne bzw. Schicht 170. Die vergrabene Wanne 170 weist P oder As als Do­ tierstoff auf. Beim vorliegenden Ausführungsbeispiel wird ei­ ne Maske strukturiert, um die vergrabenen Wannenbereiche zu definieren. n-Dotierstoffe werden dann in die vergrabenen Wannenbereiche des Substrats 101 implantiert. Die vergrabene Wanne 170 dient zur Isolation einer p-Wanne vom Substrat 101 und bildet darüber hinaus eine leitende Brücke zwischen den vergrabenen Platten 165 der Grabenkondensatoren 160. Die Kon­ zentration und Energie der Implantation beträgt ca. < 1 × 1013 cm-2 bei ca. 1,5 MeV. Alternativ wird die vergrabene Wan­ ne 170 durch Implantieren und darauffolgendes Aufwachsenlas­ sen einer Epitaxie-Siliziumschicht oberhalb der Substratober­ fläche gebildet.
Ein Unterbaustapel 107 wird an der Oberfläche des Substrats 101 ausgebildet. Der Unterbaustapel 107 umfasst beispielswei­ se eine Unterbau-Oxidschicht 104 und eine Unterbau-Stopp­ schicht 105. Die Unterbau-Stoppschicht 105, welche als Politur oder Ätzstopp für nachfolgende Prozesse wirkt, weist vor­ zugsweise Nitrid auf. Oberhalb der Unterbau-Stoppschicht 105 ist beispielsweise eine nicht dargestellte Hartmaskenschicht vorgesehen. Diese Hartmaskenschicht umfasst z. B. TEOS. Ande­ re Materialien, wie z. B. BSG sind ebenfalls als Hartmasken­ schicht verwendbar, wobei zusätzlich eine nicht dargestellte Antireflexionsbeschichtung (ARC) verwendet werden kann, um die lithographische Auflösung zu verbessern.
Die Hartmaskenschicht wird unter Verwendung üblicher photoli­ thographischer Techniken strukturiert, um den Bereich 102 zu definieren, in dem ein Graben 108 zu bilden ist. Diese Schritte enthalten die Abscheidung einer Fotolackschicht und das selektive Belichten derselben mit dem erwünschten Muster. Anschließend wird der Fotolack entwickelt und entweder die belichteten oder die unbelichteten Bereiche entfernt (Posi­ tiv- oder Negativlack). Die belichteten Bereiche des Unter­ baustapels 107 werden dann bis zur Oberfläche des Substrats 101 geätzt, wobei vorzugsweise ein reaktives Ionenätzen (RIE) den tiefen Graben 108 ausbildet.
Eine Polysilizium-Halbleiterschicht 152 wird dann über dem Wafer abgeschieden, um den Graben 108 zu füllen. Amorphes Si­ lizium ist wie weitere Materialtypen, welche eine Temperatur­ stabilität bis zu ca. 1100 Grad Celsius aufweisen und selek­ tiv gegenüber Nitrid oder Oxid entfernbar sind, ebenfalls verwendbar. Das Polysilizium 152 wird als Opferschicht be­ zeichnet, da es später entfernt wird. Üblicherweise wird vor­ her eine Barrierenschicht 151 als natürliches Oxid gebildet, welches die Grabenseitenwände auskleidet, bevor der Graben 108 mit dem Polysilizium 152 gefüllt wird. Die als Ätzstopp­ schicht dienende Oxidschicht bzw. Barrierenschicht 151 ist vorzugsweise 5 bis 50 nm dick und kann durch Abscheidung oder thermisch ausgebildet werden.
Gemäß Fig. 4B wird das Polysilizium 152 in einem nachfolgen­ den Verfahrensschritt bis zu einem unteren Bereich des Gra­ bens 108 entfernt. Das Entfernen des Polysiliziums 152 bein­ haltet beispielsweise das Planarisieren mittels chemisch­ mechanischen Polierens (CMP), ein chemisches Trockenätzen (CDE) oder ein reaktives Ionenätzen (RIE) zum Bilden einer koplanaren Oberfläche mit der Oberseite des Polysiliziums in dem Graben 108 und an der Oberseite des Unterbaustapels 107. Ein reaktives Ionenätzen wird dann durchgeführt, um das Poly­ silizium 152 in dem Graben 108 einzusenken. Die Verwendung einer chemischen Trockenätzung zum Absenken des Polysiliziums 152 im Graben 108 ist ebenfalls möglich. Vorzugsweise wird jedoch das Polysilizium 152 planarisiert und durch chemisches Trockenätzen (CDE) oder reaktives Ionenätzen (RIE) in einem einzelnen Schritt eingesenkt. Die Einsenkung beträgt typi­ scherweise ca. 0,5 bis 2 µm von der Substratoberfläche. Wenn als Oxidschicht bzw. Barrierenschicht 151 ein thermisches O­ xid (SiO2) und/oder ein abgeschiedenes Oxid verwendet wird, so kann die Barrierenschicht im oberen Bereich des Grabens 108 erhalten bleiben.
Anschließend wird eine dielektrische Schicht über den gesam­ ten Wafer abgeschieden, welche den Unterbaustapel 107 und die Grabenseitenwände bedeckt. Die dielektrische Schicht wird hierbei zur Bildung des Isolationskragens 168 verwendet. Die dielektrische Schicht besteht beispielsweise aus einem Oxid. Im vorliegenden Ausführungsbeispiel wird die dielektrische Schicht durch Aufwachsen einer Schicht aus thermischem Oxid und darauffolgendes Abscheiden einer Oxidschicht durch chemi­ sche Dampfphasenabscheidung (CVD), wie z. B. plasmaunterstützte CVD (PECVD) oder Niederdruck-CVD (LPCVD), unter Ver­ wendung von TEOS gebildet. Das CVD-Oxid kann durch einen Tem­ perschritt verdichtet werden. Die Oxidschicht ist hinreichend dick, um einen vertikalen Leckstrom zu vermeiden, nämlich 10 bis 50 nm. Alternativ kann die dielektrische Schicht jedoch auch eine Schicht aus thermischem Oxid aufweisen.
Alternativ kann jedoch die dielektrische Schicht auch aus CVD-Oxid gebildet werden. Nach der Bildung des CVD-Oxids kann ein Temperschritt zur Verdichtung des Oxids durchgeführt wer­ den. Der Temperschritt wird beispielsweise in Ar, N2, O2, H2O, N2O, NO oder NH2-Atmosphäre durchgeführt. Eine oxidierende Atmosphäre, wie z. B. O2 oder H2O kann zur Bildung einer ther­ mischen Oxidschicht unter der CVD-Oxid verwendet werden. Sau­ erstoff aus der Atmosphäre diffundiert dann durch das CVD- Oxid zum Bilden einer thermischen Oxidschicht auf der Sub­ stratoberfläche. Dies ermöglicht vorteilhafterweise die Bil­ dung eines thermischen Oxids, falls erwünscht, ohne das Be­ dürfnis eines thermischen Oxidationsschritts vor der Abschei­ dung des CVD-Oxids. Typischerweise wird der Temperschritt bei einer Temperatur von etwa 1000 bis 1100 Grad Celsius und etwa 0,5 bis 3 Stunden lang durchgeführt.
Anschließend wird gemäß Fig. 4B die dielektrische Schicht beispielsweise durch reaktives Ionenätzen geätzt, um den Iso­ lationskragen 168 zu bilden. Die chemischen Mittel für das reaktive Ionenätzen werden derart gewählt, dass das Oxid se­ lektiv gegenüber dem Polysilizium 152 und dem Nitrid geätzt wird. Das reaktive Ionenätzen entfernt die dielektrische Schicht von der Oberfläche des Unterbaustapels 107 und dem Boden der Öffnung. Die dielektrische Schicht bleibt auf der Siliziumseitenwand, wodurch der Isolationskragen 168 gebildet wird. Wie in Fig. 4B abgebildet, ist der obere Bereich des Isolationskragens 168 leicht erodiert und bildet einen abge­ schrägten oberen Abschnitt.
Gemäß Fig. 4C wird die Polysilizium-Opferschicht 152 an­ schließend auch im unteren Bereich des Grabens 108 entfernt. Das Entfernen der Polysilizium-Opferschicht 152 wird vorzugs­ weise durch CDE erreicht. Die (in Fig. 4C nicht dargestell­ te) dünne natürliche Oxidschicht 151 liegt dann typischerwei­ se auf den freigelegten Grabenseitenwänden vor. Diese dünne natürliche Oxidschicht 151 kann ausreichen, um als CDE Ätz­ stopp zu dienen. Ein CDE-Ätzschritt, beispielsweise unter Verwendung von NF3 + Cl2 als Chemikalien kann Silizium oder Polysilizium mit relativer hoher Selektivität gegenüber dem Oxid ätzen, was eine Entfernung des Polysiliziums unter Ver­ wendung der dünnen natürlichen Oxidschicht 151 als Ätzstopp ermöglicht. Beispielsweise wurde eine Selektivität von etwa 4000 : 1 für das Entfernen des Polysiliziums vom dem Graben 108 unter Verwendung des natürlichen Oxids 151 als Ätzstopp­ schicht ermittelt.
Alternativ kann ein CDE-Schritt mit hohem Cl2-Gehalt verwen­ det werden, um die Selektivität der Silizium- bzw. Polysili­ ziumätzung gegenüber dem Oxid zu erhöhen. Eine Strömungsrate von etwa 12 sccm resultiert dann in einer effektiven Oxidätz­ rate von Null, während die Polysiliziumätzrate in der Größen­ ordnung von etwa 2 µm/min liegt. Dies ermöglicht, dass die natürliche Oxidschicht 151 als effizienter Ätzstopp für die Entfernung der Opfer-Polysiliziumschicht dient. Typischerwei­ se beträgt die Dicke des natürlichen Oxids 151 etwa 0,5 bis 1 nm.
Ferner kann eine Nassätzung, beispielsweise unter Verwendung von KOH oder HF : HNO3 : CH3COOH ebenfalls beim Entfernen des Polysiliziums verwendet werden. Die Verwendung von KOH kann je­ doch zu einer K-Kontamination auf der Grabenseitenwand füh­ ren, was einen zusätzlichen Reinigungsschritt erfordern kann. Eine reaktive Ionenätzung ist ebenfalls möglich beim Entfer­ nen des Polysiliziums, da sie anisotrop wirkt. Geeignete Che­ mikalien für die reaktive Ionenätzung zur Beseitigung des Po­ lysiliziums enthalten SF6/NF3/HBr. Andere geeignete Chemika­ lien, welche Polysilizium selektiv gegenüber Oxid oder Nitrid ätzen, sind beispielsweise NF3/HBr oder CF4/O2 oder CF4/O2/Cl2.
Die Selektivität der reaktiven Ionenätzung hinsichtlich Poly­ silizium gegenüber Oxid oder Nitrid beträgt etwa weniger als 100 : 1 auf planaren Oberflächen, steigt jedoch auf mehr als etwa 2000 : 1 auf vertikalen Oberflächen, und zwar aufgrund der vorzugsweise vertikalen Richtung der Bewegungen der Ionen während der reaktiven Ionenätzung. Aufgrund der hohen Selek­ tivität des Polysiliziums gegenüber Oxid oder Nitrid auf den vertikalen Oberflächen wird nur der obere Bereich des Isola­ tionskragens 168 erodiert. Jedoch ist dies kein Problem, da der Isolationskragen 168 nicht unterhalb der Oberfläche des Substrats 101 erodiert wird.
Nach Entfernen des Polysiliziums 152 wird nunmehr die vergra­ bene Platte 165 mit vorzugsweise n-Dotierstoffen wie z. B. As oder P als zweite Kondensatorelektrode ausgebildet. Im Gegen­ satz zu den herkömmlichen Dotierverfahren wird gemäß der vor­ liegenden Erfindung nunmehr eine Niederdruck-Gasphasendotie­ rung verwendet, wobei bei einem Druck von ca. 66,6 bis 200 Pascal und einer Temperatur von ca. 750 bis 1050 Grad Celsius unter Verwendung von PH3 oder AsH3 als Dotiergas und H2 oder He als Trägergas die vergrabene Platte 165 selbstjustierend zum Isolationskragen 168 und unmittelbar abhängig von der Form des unteren Bereichs des Graben 108 ausgebildet wird.
Vorzugsweise wird in derselben Anlage bzw. einem kommerziell erhältlichen Hochtemperaturreaktor ohne spezielle Modifikati­ on nach einer Reinigung mittels einem H2-"prebake" bei ca. 950 Grad Celsius und einem Druck von ca. 133 Pascal für unge­ fähr 30 Minuten durchgeführt. In gleicher Weise kann jedoch auch eine UHV-Vakuumausheilung zum Reinigen bzw. Glätten ei­ ner Oberfläche durchgeführt werden. Die eigentliche Nieder­ druck-Gasphasendotierung wird nunmehr vorzugsweise in der gleichen Anlage bei einem Druck von 66,6 bis 200 Pascal und einer Temperatur von 750 bis 1050 Grad Celsius durchgeführt, wobei AsH3 oder PH3 in einem Trägergas aus H2 oder He verwen­ det wird.
Im Gegensatz zur herkömmlichen Gasphasendotierung entsteht bei der erfindungsgemäßen Niederdruck-Gasphasendotierung kei­ nerlei Verformung bzw. kein Verfließen der Siliziumstruktu­ ren, weshalb insbesondere für zukünftige Technologie- "shrinks" ausreichend kleine Strukturen verwendet werden kön­ nen. Ferner hat sich entgegen der bisherigen Meinung der Fachwelt überraschenderweise herausgestellt, dass die erfin­ dungsgemäße Niederdruck-Gasphasendotierung problemlos die für die vergrabene Platte 165 notwendigen Dotierstoffkonzentrati­ onen ermöglicht. Ferner hat sich herausgestellt, dass der I­ solationskragen 168 bei der erfindungsgemäßen Niederdruck- Gasphasendotierung als brauchbare Diffusionsbarriere wirkt und die vergrabene Platte 165 somit nur im eigentlich er­ wünschten unteren Bereich des Grabens 108 ausgebildet wird. Insbesondere bei Verwendung von Arsen erhält man eine derart hohe Arsenkonzentration im unteren Bereich des Grabens 108, dass sich die Kapazität des Grabenkondensators aufgrund einer reduzierten Raumladungszone weiter verringert und somit zu­ sätzliche Shrinks ermöglicht sind.
Gemäß Fig. 4D wird anschließend eine Speicherdielektrikums­ schicht 164 auf dem Wafer abgeschieden, welche die Oberfläche des Unterbaustapels 107 und das Innere des Grabens 108 be­ deckt. Die Speicherdielektrikumsschicht 164 dient hierbei als Speicherdielektrikum zum Trennen der Kondensatorplatten bzw. der vergrabenen Platte 165 von einer nachfolgend im Graben 108 eingefügten Füllschicht 161. In einem bevorzugten Ausfüh­ rungsbeispiel der vorliegenden Erfindung wird im gleichen Niederdruck-Vertikalofen (LPCVD) zunächst eine Vornitridie­ rung bei ca. 950 Grad Celsius und einem Druck von ca. 800 Pascal durchgeführt. Anschließend kann wiederum unter Verwen­ dung der gleichen Anlage vorzugsweise eine Hauptnitridierung durchgeführt werden, wobei unter Verwendung von Dichlorosilan (SiCl2H2) oder SiH4 und NH3 bei einer Temperatur von ca. 700 bis 800 Grad Celsius und einem Druck von 26,6 bis 46,6 Pascal eine ca. 3 bis 6 nm dicke Siliziumnitrid (Si3N4)-Schicht im Graben 108 ausgebildet wird. Alternativ kann für die Spei­ cherdielektrikumsschicht 164 auch ein anderes Speicherdie­ lektrikum verwendet werden, wie z. B. Materialien mit hoher Dielektrizitätskonstante (z. B. TiO2, WOx, . . .), wobei auch eine Kombination mit geeigneten Metallelektroden möglich ist (SIS, semiconductor-insulator-semiconductor; MIS, metal- insulator-semiconductor; MIM, metal-insulator-metal).
Aufgrund der integrierten Ausbildung der dielektrischen Schicht 164 und der vergrabenen Platte 165 in ein und dersel­ ben Anlage erhält man eine weitere erhebliche Prozesskosten­ einsparung. Ferner ergibt sich eine wesentliche Prozesskos­ tenreduzierung insbesondere gegenüber einer herkömmlichen Gasphasendotierung aufgrund der erheblichen Einsparung von AsH3 bzw. PH3. Eine weitere Kosteneinsparung bzw. Vereinfa­ chung des Prozesses ergibt sich insbesondere durch die Einsparung des Hochtemperaturschrittes, wie er beispielsweise zur Ausdiffusion von Dotierstoffen bei einer ASG-Abscheidung notwendig ist.
Alternativ zur vorstehend beschriebenen Nitridierung mittels Vornitridierung und Hauptnitridierung in der gleichen Anlage bzw. im gleichen Niederdruck-Vertikalofen kann die dielektri­ sche Schicht 164 auch auf jede weitere Art und Weise ausge­ bildet werden. Insbesondere ist hierbei die Ausbildung von dielektrischen Schichten mit hoher relativer Dielektrizi­ tätskonstante (z. B. Ta2O5, TiC2, WOx, Al2O3, . . .) von Bedeu­ tung, da sich dadurch eine weitere Kapazitätssteigerung im Grabenkondensator ergibt.
Anschließend wird gemäß Fig. 4D die weitere Polysilizium­ schicht 161 auf der Oberfläche des Wafers zum Füllen des Gra­ bens 108 und zum Bedecken des Unterbaustapels 107 abgeschie­ den, wobei vorzugsweise ein CVD-Verfahren verwendet wird. An­ stelle der leitenden Polysiliziumschicht 161 kann jedoch auch jede weitere elektrisch leitende Schicht konform abgeschieden werden, wodurch der Graben 108 aufgefüllt wird. Das dotierte Polysilizium 161 dient hierbei als zweite Kondensatorelektro­ de und kann alternativ auch aus amorphem Silizium bestehen, welches beispielsweise insitu oder sequentiell dotiert wird.
Gemäß Fig. 4E wird die leitende Polysiliziumschicht 161 bei­ spielsweise durch einen CDE-Schritt oder durch einen RIE- Schritt nachfolgend unter Verwendung von geeigneten Chemika­ lien wie z. B. NF3/El3 oder NF3/HBr oder SF6 abgesenkt. Dies schützt in vorteilhafter Weise das Unterbau-Oxid 105 während der nachfolgenden Nassätzprozesse. Die Polysiliziumschicht 161 kann jedoch auch bis zur Tiefe der vergrabenen Platte 165 eingesenkt werden, falls eine Unterätzung kein Problem dar­ stellt.
Gemäß Fig. 4F wird die restliche dielektrische Schicht 164 oberhalb der Polysiliziumschicht 161 mit einer Nassätzung entfernt, wobei vorzugsweise DHF und HF/Glyzerol verwendet wird. Alternativ ist hierzu auch die Durchführung eines CDE- Schrittes möglich.
Gemäß Fig. 4G wird in einem nachfolgenden Verfahrensschritt eine vergrabene Brücke 162 gebildet. Die Bildung der vergra­ benen Brücke 162 wird beispielsweise durch eine Ätzung zum Einsenken des dotierten Polysiliziums 161 in den Graben 108 erreicht. Üblicherweise wird hierzu eine reaktive Ionenätzung verwendet. Der nicht aktive Bereich der Zelle wird dann durch eine übliche photolithographische Technik definiert und an­ schließend anisotrop geätzt, wobei vorzugsweise reaktives Io­ nenätzen verwendet wird. Der nicht aktive Bereich ist hierbei der Bereich, in dem nachfolgend der STI-Graben 180 ausgebil­ det wird.
Auf diese Weise erhält man ein Verfahren zur Herstellung ei­ nes Grabenkondensators, welches auf besonders einfache und kostengünstige Art und Weise insbesondere die Ausbildung ei­ ner vergrabenen Platte ermöglicht. Probleme mit einer Kanten­ abdeckung, wie sie beispielsweise bei einer ASG-Abscheidung auftreten können, sind hierbei grundsätzlich ausgeschlossen.
Gemäß Fig. 3 kann eine Breite bzw. ein Durchmesser des unte­ ren Bereichs des Grabens 108 auch größer als die Breite bzw. der Durchmesser eines oberen Bereichs des Grabens sein. Eine derartige Erhöhung der Breite verbessert die Kapazität des Grabenkondensators. Zum Erzielen einer derartigen Struktur wird beispielsweise die in Fig. 4B beschriebene Polysilizi­ um-Opferschicht 152 durch CDE beseitigt, wobei vorzugsweise NF3/Cl2 verwendet wird. Weitere Chemikalien zum selektiven Ätzen von Silizium sind ebenfalls verwendbar. Zusätzlich ist eine reaktive Ionenätzung unter Verwendung von SF6, NF3/HBr oder eine Nassätzung unter Verwendung von KOH anwendbar. Der untere Teil des Grabens 108 wird hierbei beispielsweise durch eine CDE-Ätzung aufgeweitet. Das Ätzmittel für die CDE-Ätzung ist derart ausgewählt, dass es ebenfalls den (in Fig. 4B nicht dargestellten) dünnen natürlichen Oxidfilm 151 auf den Grabenseitenwänden entfernt. Dies kann durch Reduzieren der Strömungsrate von Cl2 erzielt werden, um die Selektivität der Ätzung gegenüber dem Oxid zu erniedrigen, oder durch Änderung der Chemikalien.
Die Nassätzung oder die CDE ist hierbei derart gesteuert, dass sie das Opfer-Polysilizium bzw. die Opferschicht 152 vollständig entfernt und die Aufweitung derart begrenzt, dass sie sich nicht in benachbarte Gräben erstreckt oder diese kontaktiert. Die Aufweitung des unteren Bereichs des Grabens 108 beträgt ca. 50% des minimalen Abstands zwischen benach­ barten Gräben, und vorzugsweise weniger als 20 bis 30% des minimalen Abstands zwischen benachbarten Gräben. Da der Ab­ stand zwischen benachbarten Gräben typischerweise zur minima­ len Dimension gehört, sollte die Aufweitung auf weniger als 50% der minimalen Dimension bzw. Strukturbreite begrenzt sein. Dies liefert beispielsweise einen Graben mit Flaschen­ gestalt, dessen unterer Durchmesser weniger als die doppelte minimale Strukturbereite beträgt. Vorzugsweise beträgt die Aufweitung des Grabens etwa 20 bis 40% der minimalen Dimen­ sion bzw. Strukturbreite.
Nach Entfernen des Opfer-Polysiliziums 152 und der Ätzstopp­ schicht 151 wird die vergrabene Platte 165 wiederum aus der vorstehend beschriebenen Niederdruck-Gasphasendotierung aus­ gebildet. Auf eine wiederholte Beschreibung wird daher nach­ folgend verzichtet.
Auf diese Weise erhält man eine Erweiterung des Grabens 108 in seinem unteren Bereich, wodurch man einen Grabenkondensa­ tor mit erhöhter Kapazität bei verringerten Herstellungskos­ ten erhält.
Die Isolationskrägen 168 wirken bei Verwendung der erfin­ dungsgemäßen Niederdruck-Gasphasendotierung als hervorragende Diffusionsbarrieren wirken. Eine Ausdiffusion von Dotierstof­ fen zum Ausbilden der vergrabenen Platte 165 erfolgt demzu­ folge nur in unteren Bereichen des Grabens.
Die vorliegende Erfindung wurde insbesondere anhand einer DRAM-Halbleiter-Speicherzelle beschrieben. Sie ist jedoch nicht darauf beschränkt und umfasst vielmehr alle weiteren integrierten Schaltungen, in denen ein Grabenkondensator mit erhöhter Kapazität, verbesserten Ladungseigenschaften und mit verringerten Herstellungskosten auszubilden ist.

Claims (12)

1. Verfahren zur Herstellung eines Grabenkondensators mit den Schritten:
  • a) Ausbilden eines Grabens (108) in einem Substrat (101);
  • b) Füllen eines unteren Bereichs des Grabens (108) mit ei­ nem ersten Füllmaterial (152);
  • c) Ausbilden eines Isolationskragens (168) in einem oberen Bereich des Grabens (108);
  • d) Entfernen des ersten Füllmaterials (152) aus dem unteren Bereich des Grabens (108);
  • e) Ausbilden einer vergrabenen Platte (165) im Substrat (101) in der Umgebung des unteren Bereichs des Grabens (108) als erste Kondensatorplatte;
  • f) Ausbilden einer dielektrischen Schicht (164) zur Ver­ kleidung des unteren Bereichs des Grabens (108) und der In­ nenseite des Isolationskragens (168) als Kondensatordielek­ trikum; und
  • g) Füllen des Grabens (108) mit einem leitenden zweiten Füllmaterial (161) als zweite Kondensatorplatte,
dadurch gekennzeichnet, dass das Aus­ bilden der vergrabenen Platte (165) in Schritt e) mit einer Niederdruck-Gasphasendotierung erfolgt.
2. Verfahren nach Patentanspruch 1, dadurch gekennzeichnet, dass das Aus­ bilden der vergrabenen Platte (165) in Schritt e) bei einem Druck von 66,6 bis 200 Pascal erfolgt.
3. Verfahren nach Patentanspruch 1 oder 2, dadurch gekennzeichnet, dass das Aus­ bilden der vergrabenen Platte (165) in Schritt e) in einem Temperaturbereich von 750 bis 1050 Grad Celsius erfolgt.
4. Verfähren nach einem der Patentansprüche 1 bis 3, dadurch gekennzeichnet, dass das Aus­ bilden der vergrabenen Platte (165) in Schritt e) unter Ver­ wendung von AsH3 oder PH3 als Dotiergas und H2 oder He als Trägergas erfolgt.
5. Verfahren nach einem der Patentansprüche 1 bis 4, dadurch gekennzeichnet, dass das Aus­ bilden der dielektrischen Schicht (164) gemäß Schritt f) im wesentlichen bei einem gleichen Druck und einer gleichen Tem­ peratur wie das Ausbilden der vergrabenen Platte (165) in Schritt e) erfolgt.
6. Verfahren nach einem der Patentansprüche 1 bis 5, dadurch gekennzeichnet, dass das Aus­ bilden der dielektrischen Schicht (164)
  • 1. eine Vornitridierung und
  • 2. eine Hauptnitridierung aufweist.
7. Verfahren nach Patentanspruch 6, dadurch gekennzeichnet, dass die Vor­ nitridierung gemäß Schritt f1) bei einer Temperatur von ca. 950 Grad Celsius und einem Druck von ca. 800 Pascal aus NH3 erfolgt.
8. Verfahren nach Patentanspruch 6 oder 7, dadurch gekennzeichnet, dass die Haupt­ nitridierung bei einer Temperatur von ca. 700 bis 800 Grad Celsius und einem Druck von 26,6 bis 46,6 Pascal aus SiCl2H2 oder SiH4 und NH3 erfolgt.
9. Verfahren nach einem der Patentansprüche 1 bis 8, dadurch gekennzeichnet, dass das Bilden der vergrabenen Platte (165) selbstjustierend zum Isolations­ kragen (168) erfolgt.
10. Verfahren nach einem der Patentansprüche 1 bis 9, gekennzeichnet durch den Schritt des Aus­ bildens einer Brücke (162) oberhalb des Isolationskragens (168) auf dem leitenden zweiten Füllmaterial (161) aus einem dritten leitenden Füllmaterial zum Bilden eines vergrabenen Kontakts mit dem Substrat (101).
11. Verfahren nach einem der Patentansprüche 1 bis 10, gekennzeichnet durch den Schritt des Aus­ bildens einer Ätzstoppschicht (151) auf den Grabenwänden un­ ter dem ersten Füllmaterial (152).
12. Verfahren nach einem der Patentansprüche 1 bis 11, gekennzeichnet durch den Schritt des Er­ weiterns des unteren Bereichs des Grabens (108) gegenüber dem oberen Bereich des Grabens (108) zum Bilden einer Flaschen­ form.
DE10014920A 2000-03-17 2000-03-17 Verfahren zur Herstellung eines Grabenkondensators Expired - Fee Related DE10014920C1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10014920A DE10014920C1 (de) 2000-03-17 2000-03-17 Verfahren zur Herstellung eines Grabenkondensators
US09/811,800 US6528384B2 (en) 2000-03-17 2001-03-19 Method for manufacturing a trench capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10014920A DE10014920C1 (de) 2000-03-17 2000-03-17 Verfahren zur Herstellung eines Grabenkondensators

Publications (1)

Publication Number Publication Date
DE10014920C1 true DE10014920C1 (de) 2001-07-26

Family

ID=7636380

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10014920A Expired - Fee Related DE10014920C1 (de) 2000-03-17 2000-03-17 Verfahren zur Herstellung eines Grabenkondensators

Country Status (2)

Country Link
US (1) US6528384B2 (de)
DE (1) DE10014920C1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10234952B3 (de) * 2002-07-31 2004-04-01 Infineon Technologies Ag Herstellungsverfahren für eine Halbleiterstruktur mit einem Graben, insbesondere zur Verwendung bei der Herstellung eines Grabenkondensators
DE10236217B4 (de) * 2001-08-31 2012-03-01 Qimonda Ag Verfahren zur Herstellung einer Speicherzelle, Verfahren zur Herstellung einer vergrabenen Brücke (buried strap) für einen vertikalen DRAM ohne TTO Abscheidung sowie Verfahren zur Bearbeitung eines Halbleiterbauelements

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6544838B2 (en) * 2001-03-13 2003-04-08 Infineon Technologies Ag Method of deep trench formation with improved profile control and surface area
US6670235B1 (en) * 2001-08-28 2003-12-30 Infineon Technologies Ag Process flow for two-step collar in DRAM preparation
US6696365B2 (en) * 2002-01-07 2004-02-24 Applied Materials, Inc. Process for in-situ etching a hardmask stack
US6664198B1 (en) * 2002-07-03 2003-12-16 Micron Technology, Inc. Method of forming a silicon nitride dielectric layer
DE10234734A1 (de) * 2002-07-30 2004-02-12 Infineon Technologies Ag Verwendung von Masken aus Metalloxiden zur Bearbeitung von Oberflächen bei der Herstellung von Mikrochips
DE10334547B4 (de) * 2003-07-29 2006-07-27 Infineon Technologies Ag Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist
EP1503411A1 (de) * 2003-07-30 2005-02-02 St Microelectronics S.A. In Isolationsgebiete eingebettete Leiterbahnen
TW594919B (en) * 2003-08-12 2004-06-21 Nanya Technology Corp Method of fabricating a buried plate of a deep trench capacitor
US7112504B2 (en) * 2003-10-28 2006-09-26 Taiwan Semiconductor Manufacturing Company Method of forming metal-insulator-metal (MIM) capacitors at copper process
US20050164469A1 (en) * 2004-01-28 2005-07-28 Infineon Technologies North America Corp. Method for N+ doping of amorphous silicon and polysilicon electrodes in deep trenches
JP2007088113A (ja) * 2005-09-21 2007-04-05 Sony Corp 半導体装置の製造方法
US8138036B2 (en) * 2008-08-08 2012-03-20 International Business Machines Corporation Through silicon via and method of fabricating same
KR101073073B1 (ko) * 2008-10-17 2011-10-12 주식회사 하이닉스반도체 수직게이트를 구비한 반도체장치 및 그 제조 방법
TWI416661B (zh) * 2009-12-29 2013-11-21 Ind Tech Res Inst 空隙製造方法、電阻式記憶元件及其製造方法
US9299766B2 (en) * 2014-04-01 2016-03-29 International Business Machines Corporation DT capacitor with silicide outer electrode and/or compressive stress layer, and related methods
US11894381B2 (en) * 2018-10-30 2024-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Structures and methods for trench isolation
US11569345B2 (en) * 2020-11-23 2023-01-31 Alpha And Omega Semiconductor (Cayman) Ltd. Gas dopant doped deep trench super junction high voltage MOSFET

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5945704A (en) * 1998-04-06 1999-08-31 Siemens Aktiengesellschaft Trench capacitor with epi buried layer

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6207494B1 (en) * 1994-12-29 2001-03-27 Infineon Technologies Corporation Isolation collar nitride liner for DRAM process improvement
US6100132A (en) * 1997-06-30 2000-08-08 Kabushiki Kaisha Toshiba Method of deforming a trench by a thermal treatment
US6232171B1 (en) * 1999-01-11 2001-05-15 Promos Technology, Inc. Technique of bottle-shaped deep trench formation
US6159874A (en) * 1999-10-27 2000-12-12 Infineon Technologies North America Corp. Method of forming a hemispherical grained capacitor
TW439267B (en) * 1999-11-29 2001-06-07 Winbond Electronics Corp Fabricating method of bottom electrode for buried type capacitor
US6319788B1 (en) * 1999-12-14 2001-11-20 Infineon Technologies North America Corp. Semiconductor structure and manufacturing methods

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5945704A (en) * 1998-04-06 1999-08-31 Siemens Aktiengesellschaft Trench capacitor with epi buried layer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10236217B4 (de) * 2001-08-31 2012-03-01 Qimonda Ag Verfahren zur Herstellung einer Speicherzelle, Verfahren zur Herstellung einer vergrabenen Brücke (buried strap) für einen vertikalen DRAM ohne TTO Abscheidung sowie Verfahren zur Bearbeitung eines Halbleiterbauelements
DE10234952B3 (de) * 2002-07-31 2004-04-01 Infineon Technologies Ag Herstellungsverfahren für eine Halbleiterstruktur mit einem Graben, insbesondere zur Verwendung bei der Herstellung eines Grabenkondensators
US6919255B2 (en) 2002-07-31 2005-07-19 Infineon Technologies Ag Semiconductor trench structure

Also Published As

Publication number Publication date
US6528384B2 (en) 2003-03-04
US20010055846A1 (en) 2001-12-27

Similar Documents

Publication Publication Date Title
DE10014920C1 (de) Verfahren zur Herstellung eines Grabenkondensators
DE19842665C2 (de) Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen
DE19521489B4 (de) Kondensatorplatte und Kondensator, je in einer Halbleitervorrichtung gebildet, die Verwendung eines solchen Kondensators als Speicherkondensator einer Halbleitervorrichtung, Verfahren zur Herstellung eines Kondensators und Verwendung eines solchen Verfahrens zur Herstellung von DRAM-Vorrichtungen
EP0971414A1 (de) Grabenkondensator mit Isolationskragen und vergrabenen Kontakt und entsprechendes Herstellungsverfahren
DE19941148B4 (de) Speicher mit Grabenkondensator und Auswahltransistor und Verfahren zu seiner Herstellung
DE4301690A1 (de)
DE19930748A1 (de) Verfahren zur Herstellung einer EEPROM-Speicherzelle mit einem Grabenkondensator
EP1364373B1 (de) Verfahren zur herstellung eines speicherkondensators
DE10019090A1 (de) Grabenkondensator sowie dazugehöriges Herstellungsverfahren
DE10246306B4 (de) Verfahren zum Ausbilden eines Dielektrikums für einen Kondensator und Verfahren zum Ausbilden eines chipintegrierten Kondensators
DE19961085A1 (de) Verfahren zum Herstellen einer Tiefgrabenspeicherelektrode eines Kondensators
DE19944012A1 (de) Grabenkondensator mit Kondensatorelektroden und entsprechendes Herstellungsverfahren
DE19947053C1 (de) Grabenkondensator zu Ladungsspeicherung und Verfahren zu seiner Herstellung
DE10113187C1 (de) Verfahren zur Herstellung eines Grabenkondensators einer Speicherzelle eines Halbleiterspeichers
DE10120053A1 (de) Stressreduziertes Schichtsystem
DE10352068B4 (de) Ausbilden von Siliziumnitridinseln für eine erhöhte Kapazität
DE19946719A1 (de) Grabenkondensator und Verfahren zu seiner Herstellung
DE10045694A1 (de) Halbleiterspeicherzelle mit Grabenkondensator und Auswahltransistor und Verfahren zu ihrer Herstellung
EP1540725B1 (de) Verfahren zur herstellung eines halbleiterbauteils mit im substrat vergrabenen kondensatoren und davon isolierter bauelementschicht
DE19941401C1 (de) Verfahren zur Herstellung einer DRAM-Zellenanordnung
EP1364390A2 (de) Grabenkondensator und verfahren zu seiner herstellung
DE10030696B4 (de) Integrierte Schaltungsanordnung mit zumindest einem vergrabenen Schaltungselement und einer Isolationsschicht sowie Verfahren zu deren Herstellung
DE10027913A1 (de) Speicherzelle mit einem Grabenkondensator
DE69834886T2 (de) Vertikaler Transistor implementiert in einer Speicherzelle mit Grabenkondensator
DE10317601B4 (de) Verfahren zum Herstellen eines Vertikalen DRAM-Bauelements

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8339 Ceased/non-payment of the annual fee