DE10234734A1 - Verwendung von Masken aus Metalloxiden zur Bearbeitung von Oberflächen bei der Herstellung von Mikrochips - Google Patents

Verwendung von Masken aus Metalloxiden zur Bearbeitung von Oberflächen bei der Herstellung von Mikrochips Download PDF

Info

Publication number
DE10234734A1
DE10234734A1 DE10234734A DE10234734A DE10234734A1 DE 10234734 A1 DE10234734 A1 DE 10234734A1 DE 10234734 A DE10234734 A DE 10234734A DE 10234734 A DE10234734 A DE 10234734A DE 10234734 A1 DE10234734 A1 DE 10234734A1
Authority
DE
Germany
Prior art keywords
sections
semiconductor
metal oxide
silicon
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10234734A
Other languages
English (en)
Inventor
Stefan Jakschik
Thomas Dr. Hecht
Uwe Dr. Schröder
Matthias Dr. Goldbach
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10234734A priority Critical patent/DE10234734A1/de
Priority to TW092118251A priority patent/TWI239047B/zh
Priority to PCT/DE2003/002378 priority patent/WO2004017404A1/de
Priority to EP03787667A priority patent/EP1525613A1/de
Publication of DE10234734A1 publication Critical patent/DE10234734A1/de
Priority to US11/040,091 priority patent/US7268037B2/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zum abschnittsweisen Modifizieren eines Halbleiters. Zum Dotieren werden diejenigen Abschnitte, die beispielsweise frei von einer Dotierung bleiben sollen, mit einem Metalloxid, z. B. Aluminiumoxid, abgedeckt. Anschließend wird der Halbleiter z. B. aus der Gasphase in den Abschnitten dotiert, welche nicht von dem Aluminiumoxid bedeckt sind. Abschließend wird das Aluminiumoxid selektiv wieder entfernt, beispielsweise mit heißer Phosphorsäure. Abschnitte der Halbleiteroberfläche, die aus Silizium, Siliziumoxid oder Siliziumnitrid gebildet sind, verbleiben dabei auf dem Wafer.

Description

  • Die Erfindung betrifft ein Verfahren zum abschnittsweisen Bearbeiten einer Oberfläche.
  • Der wirtschaftliche Erfolg in der Halbleiterindustrie wird wesentlich von einer weiteren Reduzierung der minimalen Strukturgröße beeinflusst, die sich auf einem Mikrochip darstellen lässt. Eine Reduzierung der minimalen Strukturgröße ermöglicht eine Erhöhung der Integrationsdichte der elektronischen Bauelemente, wie Transistoren oder Kondensatoren auf dem Mikrochip und damit eine Steigerung der Rechengeschwindigkeit von Prozessoren sowie eine Steigerung der Speicherkapazität von Speicherbausteinen. Um den Flächenbedarf der Bauelemente auf der Chipoberfläche gering zu halten, nutzt man bei Kondensatoren auch die Tiefe des Substrats. Dazu wird zunächst ein Graben in den Wafer eingebracht. Anschließend wird eine Bottomelektrode erzeugt, indem beispielsweise die Bereiche des Wafers, welche sich an die Wandung des Grabens anschließen, zur Erhöhung der elektrischen Leitfähigkeit dotiert werden. Ruf die Bottomelektrode wird dann eine dünne Schicht eines Dielektrikums aufgebracht. Zuletzt wird der Graben mit einem elektrisch leitfähigen Material aufgefüllt, um eine Gegenelektrode zu erhalten. Diese Elektrode wird auch als Topelektrode bezeichnet. Durch diese Anordnung von Elektroden und Dielektrikum wird der Kondensator quasi gefaltet. Bei gleich bleibend großen Elektrodenflächen, also gleicher Kapazität, kann die laterale Ausdehnung des Kondensators auf der Chipoberfläche minimiert werden. Derartige Kondensatoren werden auch als "Deep-Trench"-Kondensatoren bezeichnet.
  • In Speicherchips entspricht der geladene bzw. entladene Zustand des Kondensators den beiden binären Zuständen 0 bzw. 1.
  • Um den Ladungszustand des Kondensators und damit die im Kondensator gespeicherte Information sicher bestimmen zu können, muss dieser eine bestimmte minimale Kapazität aufweisen. Sinkt die Kapazität bzw. bei teilentladenem Kondensator die Ladung unter diesen Wert, verschwindet das Signal im Rauschen, das heißt die Information über den Ladungszustand des Kondensators geht verloren. Nach dem Beschreiben entlädt sich der Kondensator durch Leckströme, welche einen Ladungsausgleich zwischen den beiden Elektroden des Kondensators bewirken. Um einem Informationsverlust durch die Entladung des Kondensators entgegenzuwirken, wird bei DRAMs der Ladungszustand des Kondensators in regelmäßigen Abständen überprüft und gegebenenfalls aufgefrischt, das heißt ein teilweise entladener Kondensator wird wieder bis zu seinem ursprünglichen Zustand aufgeladen. Diesen so genannten "Refreshing"-Zeiten sind jedoch technische Grenzen gesetzt, das heißt, sie könne nicht beliebig verkürzt werden. Während der Periode der Refreshing-Zeit darf die Ladung des Kondensators daher nur so weit abnehmen, dass eine sichere Bestimmung des Ladungszustandes möglich ist. Bei einem gegebenen Leckstrom muss der Kondensator zu Beginn der Refreshing-Zeit daher eine bestimmte minimale Ladung aufweisen, so dass zum Ende der Refreshing-Zeit der Ladungszustand noch ausreichend hoch über dem Rauschen liegt, um die im Kondensator gespeicherte Information sicher auslesen zu können. Mit abnehmenden Abmessungen nehmen die Leckströme zu, da Tunneleffekte an Bedeutung gewinnen. Um auch bei fortschreitender Miniaturisierung eine sichere Speicherung von Information gewährleisten zu können, muss der Kondensator eine ausreichende Kapazität aufweisen. Um trotz abnehmender Baugröße die gewünschte hohe Kapazität zu erhalten, werden eine Vielzahl von Lösungsansätzen verfolgt. So wird beispielsweise die Oberfläche der Elektroden mit einer Struktur versehen, um bei abnehmender Länge und Breite der Elektroden deren Oberfläche möglichst groß zu gestalten. Ferner werden neue Materialien verwendet. So versucht man, das bisher als Dielektrikum verwendete Siliziumdi oxid durch Materialien mit höherer Dielektrizitätskonstante zu ersetzen.
  • Um bei einer gegebenen Größe eines Kondensators eine möglichst hohe Kapazität zu erreichen, versucht man ferner, den unmittelbar an das Dielektrikum anschließenden Bereich des Halbleiters möglichst hoch zu dotieren, um so in unmittelbarer Nachbarschaft zum Dielektrikum eine möglichst hohe Ladungsdichte in der Elektrode zu erzeugen.
  • Der Kondensator ist in Speicherchips mit einem Transistor verbunden, über den der Ladungszustand des Kondensators gesteuert werden kann. Bei Deep-Trench-Kondensatoren ist der Transistor meist oberhalb des Kondensators angeordnet. Um eine ausreichende elektrische Isolation zwischen Kondensator und Transistor erreichen zu können, wird daher der oberste Abschnitt des Grabens, an den sich der Transistor anschließt, nicht dotiert. Bei der Herstellung von Deep-Trench-Kondensatoren wird daher zur Herstellung der Bottomelektrode der Graben nur bis zu der Grenze mit einer festen Form des Dotiermittels aufgefüllt, zum Beispiel ein Arsenglas, innerhalb welcher eine Dotierung der Wände des Grabens erfolgen soll. Dazu wird der Graben zunächst vollständig mit dem Arsenglas ausgefüllt und die Füllung anschließend bis zu der Grenze zurückgeätzt, bis zu der eine Dotierung des Halbleiters erfolgen soll. Anschließend wird das Halbleitersubstrat erhitzt, so dass das Dotiermittel, zum Beispiel Arsenionen, durch die thermische Energie aus dem Arsenglas in den dieses umgebenden Halbleiter diffundiert. Zu Beginn des Temperschritts diffundiert eine relativ hohe Menge an Arsenionen in den Halbleiter ein, wobei gleichzeitig das Arsenglas kontinuierlich an Arsenionen verarmt. Während der Dotierung stellt sich daher ein Gradient für den Übergang der Arsenionen in den Halbleiter ein, wobei sich zu Beginn ein Maximum der Konzentration an einwandernden Ionen einstellt und die Konzentration der einwandernden Ionen bei fortschreitender Do tierung durch die Verarmung des Arsenglases kontinuierlich abnimmt. Im weiteren Verlauf des Temperns diffundieren die Arsenionen weiter in den Halbleiter ein, so dass sich durch die Verarmung des Arsenglases ein Maximum der Arsenionenkonzentration ausbildet, das allmählich von der Wandung des Grabens weg in den Halbleiter hinein verschoben wird. Dadurch ist auch das Maximum der Ladungsverteilung in der Elektrode des fertig gestellten Kondensators nicht unmittelbar an der Grenze zwischen Dielektrikum und Halbleiter angeordnet. Der Kondensator erhält deshalb eine geringere Kapazität als dies bei einer hohen Dotierung an der Grenzfläche zwischen Dielektrikum und Halbleiter möglich wäre. Durch die Verringerung der Baugröße des Kondensators kann ferner im Innenraum des Grabens nicht mehr eine genügend hohe Menge an Arsenglas zur Verfügung gestellt werden, um eine ausreichend hohe Dotierung der an die Grabenwandung angrenzenden Bereiche des Halbleiters zu erreichen.
    •
  • Um auch bei geringen Abmessungen der Gräben eine ausreichend hohe Dotierung zu erreichen, kann das Dotiermittel auch aus der Gasphase in den Halbleiter eingebracht werden. Da in der Gasphase ständig eine ausreichend hohe Konzentration des Dotiermittels zur Verfügung steht, wird eine hohe Dotierung der Abschnitte des Halbleiters erreicht, die im fertigen Kondensator die Bottomelektrode bilden, wobei insbesondere an der Grenzfläche zwischen Halbleiter und Dielektrikum eine hohe Konzentration des Dotiermittels eingestellt werden kann. Dazu ist jedoch erforderlich, dass diejenigen Bereiche des Halbleiters, welche undotiert bleiben sollen, mit einer Diffusionsbarriere abgedeckt werden. Bei der Herstellung von Deep-Trench-Kondensatoren wird daher zunächst im oberen Abschnitt des Grabens ein Kragen aus Siliziumnitrid aufgebaut, welcher dann bei der Gasphasendotierung als Diffusionsbarriere wirkt. Dazu kann der Graben beispielsweise zunächst teilweise mit Polysilizium aufgefüllt werden. Anschließend wird auf den freiliegenden Wandungen im oberen Abschnitt des Gra bens eine dünne Schicht aus Siliziumnitrid abgeschieden. Das Polysilizium wird dann aus dem unteren Abschnitt des Grabens wieder entfernt, so dass die Wandung des Grabens im unteren Abschnitt wieder feigelegt wird. Diese Abschnitte, welche der Bottomelektrode im fertig gestellten Deep-Trench-Kondensator entsprechen, können nun aus der Gasphase mit einem Dotiermittel dotiert werden. Nach der Dotierung muss der Kragen aus Siliziumnitrid wieder entfernt werden. Die Prozessführung bei der Entfernung des Siliziumnitridkragens ist jedoch schwierig. Vor der Prozessierung eines Siliziumwafers wird nämlich die Oberseite des Wafers mit einer dünnen Schicht aus Siliziumnitrid abgedeckt. Diese verleiht der Waferoberfläche eine hohe chemische und mechanische Beständigkeit. Beispielsweise beim chemisch-mechanischen Planarisieren wird die Oberseite des Wafers dann nicht abgetragen, so dass eine ebene Oberfläche erhalten wird. Beim Entfernen des Siliziumnitridkragens nach der Gasphasendotierung müssen daher die Prozessbedingungen sehr genau eingehalten werden. Es erfolgt sonst ein Überätzen, bei welchem die auf der Oberfläche des Siliziumwafers abgeschiedene Siliziumnitridschicht mit abgetragen wird.
  • Schwierigkeiten bei der Entfernung einer temporären Schutzschicht treten nicht nur im oben aufgeführten Beispiel der Herstellung eines Deep-Trench-Kondensators auf. So ist es beispielsweise sehr schwierig, selektiv Abschnitte aus Siliziumnitrid, Siliziumdioxid oder Silizium zu entfernen, wenn zumindest zwei dieser Materialien auf der Oberfläche eines Wafers angeordnet sind. Dies stellt ein großes Hemmnis bei der Herstellung hochintegrierter elektronischer Bauelemente dar.
  • Aufgabe der Erfindung ist es daher, ein Verfahren zur abschnittsweisen Bearbeitung einer Oberfläche zur Verfügung zu stellen, das eine vereinfachte Herstellung hochintegrierter elektronischer Bauelemente ermöglicht.
  • Die Aufgabe wird gelöst mit einem Verfahren zum abschnittsweisen Bearbeiten einer Oberfläche, wobei auf der Oberfläche erste Abschnitte mit einem Metalloxid abgedeckt werden und zweite Abschnitte erhalten werden, in denen die Oberfläche freiliegt, und die in den zweiten Abschnitten freiliegende Oberfläche modifiziert wird.
  • Beim erfindungsgemäßen Verfahren wird zur Bearbeitung der Oberfläche eine Maske aufgebracht, die aus Metalloxiden aufgebaut ist. Metalloxide zeigen im Vergleich zu Siliziumnitrid bereits bei geringen Schichtdicken einen hohen Wirkungsgrad als Diffusionssperre. Die Maske kann daher sehr dünn ausgeführt werden. Dies ist insbesondere bei der Bearbeitung von Reliefs von Vorteil, die Strukturen mit einem hohen Aspektverhältnis umfassen. Für die Herstellung von Deep-Trench-Kondensatoren mit einem geringen Platzbedarf an der Oberfläche des Chips werden Gräben in das Halbleitersubstrat eingebracht, die ein großes Aspektverhältnis aufweisen. Die Gräben besitzen daher an der Waferoberseite eine Öffnung, die nur einen sehr geringen Durchmesser aufweist. Mit dem erfindungsgemäßen Verfahren reicht bereits eine geringe Schichtdicke des Metalloxids aus, um eine Diffusion des Dotiermittels in den Halbleiter zu unterdrücken. Die Öffnung des Grabens wird daher nicht übermäßig verengt, so dass beim Gasphasendotieren eine ausreichend große Menge des Dotiermittels in die unteren Abschnitte des Grabens diffundieren kann. Auf diese Weise kann auch in die tiefer im Halbleiter angeordneten Abschnitte des Grabens eine ausreichende Menge an Dotiermittel eingebracht werden, um in für eine industrielle Anwendung geeigneten Prozesszeiten eine ausreichende Dotierung des Halbleiters zu erreichen.
  • Beim erfindungsgemäßen Verfahren kann das Metalloxid, das bei der Modifikation der zweiten Abschnitte als Maske dient, nach der Modifikation dieser Abschnitte auf der Oberfläche ver bleiben und beispielsweise als Isolator oder Dielektrikum in einem aufzubauenden elektronischen Bauelement genutzt werden. In einer besonders bevorzugten Ausführungsform des Verfahrens können die aus dem Metalloxid gebildeten ersten Abschnitte jedoch auch selektiv wieder entfernt werden. Metalloxide lassen sich neben siliziumhaltigen Verbindungen, wie Silizium, Siliziumdioxid und Siliziumnitrid, die gewöhnlich als Dielektrikum oder Schutzschichten bei der Herstellung von Mikrochips verwendet werden, selektiv entfernen. Damit wird eine höhere Freiheit in der Gestaltung und der Herstellung von mikroelektronischen Bauelementen, wie Transistoren oder Kondensatoren, erreicht, da nebeneinander zumindest zwei Materialien verwendet werden können, wobei eines der Materialien, nämlich das Metalloxid, selektiv neben dem anderen Material entfernt werden kann. Als Materialien, die neben den Metalloxiden verwendet werden, eignen sich beispielsweise Silizium, Siliziumdioxid und Siliziumnitrid. Mit dem erfindungsgemäßen Verfahren lassen sich daher beispielsweise selektiv Abschnitte auf einem Halbleiter erzeugen, die aus Siliziumdioxid oder Siliziumnitrid aufgebaut sind. In den nach der Entfernung des Metalloxids freigelegten Abschnitten kann dann eine weitere Bearbeitung des Halbleiters erfolgen. Beispielsweise kann der Halbleiter weiter strukturiert werden, um einen Transistor bzw. elektrisch leitfähige Verbindungen zu diesem Transistor herzustellen, wobei der Transistor zur Steuerung des Ladungszustandes des Kondensators dient.
  • Die Oberfläche, welche mit dem erfindungsgemäßen Verfahren modifiziert wird, kann an sich beliebig gewählt werden. Die Oberfläche kann beispielsweise von einer Schicht aus Siliziumoxid oder Siliziumnitrid bereitgestellt werden. Diese Schicht kann in den zweiten Abschnitten, in welchen das Siliziumoxid oder das Siliziumnitrid freiliegt, zunächst modifiziert werden, beispielsweise geätzt werden. Nach der Bearbeitung kann das Metalloxid selektiv entfernt werden, so dass die unter den ersten Abschnitten angeordneten Abschnitte der Schicht aus Siliziumoxid bzw. Siliziumnitrid wieder freigelegt werden. Auf diese Wese lassen sich beispielsweise Schichtstrukturen erzeugen. Das erfindungsgemäße Verfahren eignet sich jedoch besonders für die Bearbeitung eines Halbleitersubstrats, beispielsweise eines Siliziumwafers. Die zu bearbeitende Oberfläche wird dann von der Fläche des Halbeitersubstrats gebildet. Die Bearbeitung kann lediglich die Oberfläche betreffen, es können bei der Bearbeitung aber auch oberflächennahe Bereiche des Halbleitersubstrats, das bevorzugt aus Silizium aufgebaut ist, modifiziert werden.
  • Besonders vorteilhaft wird das erfindungsgemäße Verfahren zur selektiven Dotierung des Halbleiters verwendet. Metalloxide zeigen bereits bei geringen Schichtdicken eine starke Sperrwirkung gegenüber der Diffusion des Dotiermittels. Dies ermöglicht es, beispielsweise auch in Gräben für Deep-Trench-Kondensatoren, welche einen sehr geringen Durchmesser aufweisen, in den ersten Abschnitten, welche vom Metalloxid abgedeckt sind eine zuverlässige Sperrwirkung gegenüber einer Dotierung zu erreichen. In diesen Abschnitten findet also keine Dotierung statt, während in den zweiten Abschnitten, in denen der Halbleiter frei liegt, eine hohe Dotierung des Halbleiters erreicht wird.
  • Die Dotierung kann dabei mit herkömmlichen Verfahren durchgeführt werden, indem beispielsweise das Dotiermittel in fester Form auf die zweiten Abschnitte aufgebracht wird, in welchen der Halbleiter freiliegt. Dies kann beispielsweise durchgeführt werden, indem, wie oben beschrieben, ein Arsenglas aufgetragen wird und der Halbleiter anschließend erhitzt wird, so dass das Arsen aus dem Arsenglas in den nicht vom Metalloxid abgedeckten zweiten Abschnitten in den Halbleiter eindiffundieren kann. Bei der Dotierung von Gräben für Deep-Trench-Kondensatoren entfällt das Rückätzen des festen Dotiermittels, da durch das Metalloxid diejenigen Bereiche, die frei von der Dotierung verbleiben sollen, vor einem Eindiffundieren der Dotiersubstanz geschützt sind, also ein scharfes Dotierprofil erhalten wird. Besonders vorteilhaft wird jedoch die Dotierung aus der Gasphase durchgeführt. Wie bereits weiter oben erläutert, zeigen Metalloxide bereits bei einer geringen Schichtdicke eine hohe Sperrwirkung gegenüber der Diffusion eines Dotiermittels, weshalb auch die Herstellung von Grabenkondensatoren mit einem sehr geringen Durchmesser möglich ist. Bei der Gasphasendotierung kann das Dotiermittel nun ohne weiteres in die unteren, zweiten Abschnitte des Grabens vordringen und dort eine oberflächennahe hohe Dotierung des Halbleiters bewirken. Bei gleicher Kapazität können daher die Abmessungen des Deep-Trench-Kondensators weiter verringert werden, da in der Bottomelektrode nahe der Schicht des Dielektrikums eine hohe Ladungsdichte erzeugt werden kann.
  • Besonders bevorzugt wird die Dotierung mit Arsen durchgeführt. Wird die Dotierung in fester Phase durchgeführt, wird bevorzugt ein Arsenglas als Quelle für das Dotiermittel verwendet. Als gasförmiges Dotiermittel kann beispielsweise Arsin verwendet werden. Neben den genannten Quellen für das Dotiermittel Arsen können auch andere, dem Fachmann bekannte Arsen-Dotiermittel verwendet werden.
  • Arsen wird zwar bevorzugt als Dotiermittel verwendet, es ist jedoch auch möglich, andere Elemente als Dotiermittel zu verwenden, durch welche eine ausreichend hohe Anzahl an Ladungsträgern nahe der Grenzfläche zwischen Bottomelektrode und Dielektrikum erzeugt werden kann. Für Siliziumhalbleiter eignet sich beispielsweise eine Dotierung mit Phosphor oder Bor. Das Dotiermittel sollte bevorzugt in gasförmigem Zustand vorliegen.
  • Die hohe Sperrwirkung des Metalloxids gegen ein Eindiffundieren von Substanzen in die unter dem Metalloxid angeordneten Abschnitte des Halbleiters kann auch dazu genutzt werden, den Halbleiter selektiv in den zweiten Abschnitten zu oxidieren und/oder zu nitridieren. Zum Oxidieren kann beispielsweise Sauerstoffgas verwendet werden. Zum Nitridieren eignen sich beispielsweise Stickstoffgas oder stickstoffhaltige Verbindungen, wie Ammoniak.
  • Ein wesentlicher Vorteil des erfindungsgemäßen Verfahrens liegt in der Möglichkeit, das Metalloxid selektiv neben anderen Materialien entfernen zu können. Das Metalloxid kann trockenchemisch oder auch nasschemisch entfernt werden. Besonders bevorzugt wird für die selektive Entfernung von Metalloxiden heiße Phosphorsäure verwendet. Silizium und Siliziumdioxid werden von heißer Phosphorsäure nur in vernachlässigbar geringen Mengen abgelöst. Bei Siliziumnitrid ist die Ätzrate stark von der Temperatur der heißen Phosphorsäure abhängig. Durch eine geschickte Temperaturwahl kann die Ätzrate so eingestellt werden, dass das Metalloxid bereits entfernt ist, während das Siliziumnitrid weitgehend auf der Halbleiteroberfläche verbleibt. Die Temperatur wird dazu geeignet in einem Bereich von 20 °C bis 200 °C, vorzugsweise 50 °C bis 150 °C gewählt.
  • Neben heißer Phosphorsäure können noch andere Ätzmedien verwendet werden, wobei jedoch eine sorgfältige Abstimmung der Ätzbedingungen erforderlich ist, wenn eine ausreichende Selektivität des Ätzvorgangs erreicht werden soll. Die Ätzbedingungen werden dann so gewählt, dass das Metalloxid schneller abgetragen wird als beispielsweise Silizium, Siliziumoxid oder Siliziumnitrid. Ein geeignetes Ätzmedium ist beispielsweise verdünnte oder konzentrierte Flusssäure. Andere Ätzmedien sind ebenfalls geeignet Die Metalloxide, welche im erfindungsgemäßen Verfahren verwendet werden, können an sich von allen Metallen abgeleitet werden, die sich im Periodensystem links einer diagonalen Trennungslinie beginnend mit dem Element Beryllium (zweite Gruppe) bis hin zum Polonium (sechzehnte Gruppe) befinden. Oxide der Halbmetalle B, Si, Ge, As, und Te bilden daher keine Metalloxide im Sinne der Erfindung. Besonders bevorzugt werden Metalloxide verwendet, die eine hohe Dielektrizitätskonstante aufweisen. Die Metalloxidschicht kann dann in mikroelektronischen Bauelementen als Dielektrikum weiter verwendet werden.
  • Insbesondere bevorzugt werden Metalloxide verwendet, welche ein Metall umfassen, das ausgewählt ist aus der Gruppe, die gebildet ist aus Al, Zr, Hf, Y, Pr, Zr, Ta, W, Ru, Ti, La, Nd, Nb. Unter diesen Metalloxiden ist wiederum Aluminiumoxid besonders bevorzugt. Aluminiumoxid lässt sich auch nach einer Wärmebehandlung zum Beispiel mit heißer Phosphorsäure selektiv neben Silizium, Siliziumdioxid und Siliziumnitrid ätzen.
  • Als Halbleiter wird vorzugsweise Silizium verwendet. Der Halbleiter wird vorzugsweise in Form eines Wafers bereitgestellt, wobei der Wafer auch schon Prozessierungsschritte durchlaufen haben kann und in den Wafer beispielsweise auch bereits elektronische Bauelemente integriert sein können.
  • Das Verfahren lässt sich insbesondere für die Herstellung von Bottomelektroden von Deep-Trench-Kondensatoren einsetzen. Dabei wird im Halbleiter zunächst ein Graben eingebracht, wobei der Graben eine Wandung aufweist, welche teilweise mit dem Metalloxid bedeckt wird, so dass erste und zweite Abschnitte auf der Wandung erhalten werden, wobei die ersten Abschnitte aus dem abgeschiedenen Metalloxid gebildet werden und die zweiten Abschnitte den Bereichen der Wandung entsprechen, in welchen der Halbleiter freiliegt. Das Metalloxid ist dabei im Allgemeinen als Kragen im oberen Bereich des Grabens angebracht, das heißt anschließend zur Öffnung des Grabens zur Oberfläche des Halbleitersubstrats. Durch Gasphasendotierung kann der Halbleiter dann selektiv in den frei liegenden Abschnitten dotiert werden, um eine Bottomelektrode zu erzeugen.
  • Wie bereits erwähnt, kann mit Metalloxiden bereits bei geringen Schichtdicken eine Sperrwirkung für die Diffusion von Dotiermitteln erreicht werden. Das Metalloxid wird daher bevorzugt durch ein ALD-Verfahren (ALD = Atomic Layer Deposition) erzeugt. Dieses Verfahren erlaubt die Ablagerung einzelner Atomschichten und damit eine sehr genaue Steuerung der Schichtdicke. Dies ist insbesondere für die Herstellung von Grabenkondensatoren von Vorteil, welche einen sehr geringen Durchmesserbzw. ein sehr hohes Aspektverhältnis aufweisen. Als Precursoren für die Herstellung einer Aluminiumoxidschicht eignen sich beispielsweise Aluminiumalkyle, wie Al(CH3) 3 , Al(CH3) 2 (C2H5) oder Al(t-C4H9)3 für Aluminium und Wasser, Sauerstoff oder Ozon für Sauerstoff
  • Die Erfindung wird anhand eines Beispiels sowie unter Bezugnahme auf die beigefügten Figuren näher erläutert. Dabei zeigt:
  • 1 einen Querschnitt durch einen Wafer senkrecht zur Oberseite des Wafers, wobei verschiedene Arbeitsschritte dargestellt sind, die bei der Herstellung eines Deep-Trench-Kondensators durchlaufen werden;
  • 2 ein SIMS-Tiefenspektrum, das mit einem Siliziumwafer erhalten wurde, welcher mit dem erfindungsgemäßen Verfahren dotiert wurde, wobei das Spektrum in den mit Al2O3 abgedeckten Abschnitten aufgenommen wurde.
  • 1A zeigt einen Schnitt durch einen Halbleiter 1, beispielsweise einen Siliziumwafer, in welchem zwei Gräben 2 eingebracht sind. Auf der Oberseite des Halbleiters 1 ist zunächst eine dünne Oxidschicht 3 und auf dieser wiederum eine Nitridschicht 4 angeordnet. Zur Herstellung der in 1A gezeigten Anordnung wird zunächst ein Siliziumwafer durch thermische Oxidation mit einer dünnen Oxidschicht 3 versehen, um zum einen Spannungen im Wafer abzubauen und um zum anderen eine Haftschicht für weitere Schichten bereitzustellen. Auf die Oxidschicht 3 wird anschließend mit einem CVD-Verfahren (CVD = Chemical Vapor Deposition) eine ca. 20 mm starke Siliziumnitridschicht 4 abgeschieden. Für die Strukturierung der Nitridschicht 4 wird nun zunächst eine Schicht aus einem Hartmaskenmaterial abgeschieden, beispielsweise ein Borsilikatglas. Anschließend wird ein Fotolack aufgetragen, mit Hilfe einer Fotomaske abschnittsweise belichtet und mit einem Entwickler entwickelt, um Öffnungen mit einem Durchmesser von ca. 100 nm für die Gräben 2 zu definieren. Die Öffnungen werden nun mit einem Fluorplasma in der Schicht der Hardmask übertragen, wobei gleichzeitig auch die entsprechenden Bereiche der Nitridschicht 4 abgetragen werden. Nach Entfernen der Fotolackschicht werden mit einem weiteren Fluorkohlenwasserstoffplasma die Gräben 2 bis zu einer Tiefe von ca. 8 μm in das Siliziumsubstrat 4 eingeätzt. Abschließend wird die Hardmask beispielsweise mit Flusssäure entfernt.
  • Um zu den in 1B gezeigten Aufbau zu gelangen, wird auf der Wandung der Gräben 2 zunächst wieder eine dünne, ca. 10 nm dicke Oxidschicht erzeugt, indem das freiliegende Silizium thermisch mit Sauerstoff oxidiert wird. Anschließend wird Polysilizium 5 auf dem Wafer abgeschieden, so dass die Gräben 2 vollständig mit Polysilizium ausgefüllt sind. Das Polysilizium 5 wird anisotrop zurückgeätzt, um das Polysilizium wieder von der Oberfläche des Wafers sowie im oberen Abschnitt der Gräben 2 bis zu einer Tiefe von ca. 1 μm zu entfernen. An den im oberen Bereich der Gräben 2 freiliegenden Abschnitten der Grabenwandung kann die freiliegende Oxidschicht wieder anisotrop weggeätzt werden. Mit einem ALD-Verfahren wird nun eine ca. 2 – 20 nm starke Aluminiumoxid schicht 6 abgeschieden. Als Precursoren für das RLD-Verfahren eignen sich beispielsweise Al(CH3) 3 und Wasser. Andere Precursoren können jedoch ebenfalls verwendet werden.
  • Um das Polysilizium 5 wieder aus den Gräben 2 entfernen zu können, wird nun zunächst die Aluminiumoxidschicht 6 anisotrop geätzt, so dass Aluminiumoxid, das sich auf dem Polysilizium 5 befindet, wieder entfernt wird. Dazu kann beispielsweise ein anisotropes Plasma (C4Ar) verwendet werden. Das in den Gräben 5 noch vorhandene Polysilizium wird durch isotropes Ätzen (C4Ar) wieder entfernt, so dass die Gräben 2 wieder bis zu ihrer vollen Tiefe freigelegt sind. Abschließend wird auch der unter dem Polysilizium 5 an der Wandung der Gräben 2 erzeugte dünne Oxidfilm durch isotropes Ätzen entfernt, beispielsweise mit Flusssäure. Man erhält die in 1C dargestellte Anordnung. Die Wandung der Gräben 2 ist im oberen Abschnitt kragenförmig mit einer Aluminiumoxidschicht 6 abgedeckt, die bei der Dotierung als Diffusionssperre wirkt. In den unteren Abschnitten der Gräben 2 liegt das Silizium an der Wandung der Gräben 2 frei.
  • Bei der Gasphasendotierung, die beispielsweise mit Arsin durchgeführt wird, kann das Dotiermittel Arsen nun lediglich in diejenigen Bereiche des Halbleiters 1 diffundieren, welche nicht von der Aluminiumoxidschicht 6 abgedeckt sind. Man erhält angrenzend an den unteren Abschnitt der Wandung der Gräben 2 dotierte Bereiche 7, welche eine höhere elektrische Leitfähigkeit aufweisen und im fertigen Deep-Trench-Kondensator die Bottomelektrode bilden. Vor der weiteren Bearbeitung des Halbleitersubstrats 1 kann nun die Aluminiumoxidschicht 6 selektiv mit heißer Phosphorsäure entfernt werden, ohne dass das Silizium in den Gräben 2 bzw. die Siliziumnitridschicht 4 abgetragen wird. Der Kondensator wird anschließend in bekannter Weise fertig gestellt.
  • Beispiel
  • Auf einen Siliziumwafer wurde durch ein CVD-Verfahren (CVD = Chemical Vapor Deposition) eine Aluminiumoxidschicht mit einer Dicke von 30 Å abgeschieden. Nach der Abscheidung wurde die Aluminiumoxidschicht zum Ausheilen von Kristallfehlern zunächst für 20 s unter Stickstoff auf 1000°C erhitzt und anschließend noch für 4 min unter einer Sauerstoffatmosphäre auf 850°C erhitzt. Zur Verdichtung der Aluminiumoxidschicht wurde anschließend noch für 20 min auf 1000°C erhitzt. Der so präparierte Wafer wurde anschließend für 30 Minuten bei 1 Torr und 950 °C mit Arsin aus der Gasphase dotiert. Abschließend wurde das auf den Wafer noch eine dünne Schicht aus Polysilizium zur Probenvorbereitung aufgebracht.
  • Der so präparierte Wafer wurde mit SIMS (Sekundärionenmassenspektroskopie) untersucht, so dass ein Tiefenprofil der Arsenkonzentration erhalten wurde.
  • 2A zeigt schematisch einen Schnitt durch das oben beschriebene Probensubstrat. Auf dem Siliziumwafer 8 ist eine Schicht 9 aus Al2O3 angeordnet, die als Diffusionssperre ein Eindringen von Arsen in den Siliziumwafer 8 verhindert. Auf der Schicht 9 ist aus messtechnischen Gründen eine Schicht 10 aus Polysilizium angeordnet.
  • In 2B ist das mit SIMS gemessene Spektrum abgebildet, wobei die x-Achse (Tiefe) der Ausdehnung des in 2A dargestellten Probensubstrats entspricht. Dargestellt ist jeweils die Konzentration der Siliziumatome (Kurve 11), Sauerstoffatome (Kurve 12), Aluminiumatome (Kurve 13) und Arsenatome (Kurve 14). Während des Abtrags der Schicht 10 aus Polysilizium erhält man einen Peak 11a, welcher einer hohen Siliziumkonzentration entspricht, während die Kurven 12 bis 14 bei niedrigen Werten verbleiben. Nach Abtrag der Schicht 10 aus Polysilizium sinkt die Kurve 11 der Siliziumkonzentra tion stark ab, während die Kurve 14 der Arsenionenkonzentration steil ansteigt und eine Peak 14a ausbildet. Dieser Peak ist auf die Ablagerung von Arsenatomen auf die Schicht 9 aus Al2O3 während des Dotierens zurückzuführen. Während des Abtrags der Schicht 9 aus Al2O3 steigen die Kurve 12 der Sauerstoffkonzentration und die Kurve 13 der Aluminiumkonzentration an und bilden Peaks 12a und 13a aus. Die Konzentration der Arsenatome sinkt wieder auf den Ausgangswert ab, das heißt, die Arsenatome diffundieren im Wesentlichen nicht in die Schicht 9 aus Al2O3 ein. Nach Abtrag der Schicht 9 aus Al2O3 sinken die Kurven 12 und 13 wieder auf den Ausgangswert ab, während die Konzentration der Siliziumatome wieder zunimmt und die Kurve 11 wieder ein Maximum 11b ausbildet. Die Konzentration der Arsenatome (Kurve 14) verbleibt auf einem niedrigen Wert, d.h. es hat keine Dotierung des Siliziumwafers 8 mit Arsenatomen stattgefunden.
    •

Claims (12)

  1. Verfahren zum abschnittsweisen Bearbeiten einer Oberfläche, wobei auf der Oberfläche erste Abschnitte mit einem Metalloxid abgedeckt werden und zweite Abschnitte erhalten werden, in denen die Oberfläche freiliegt, und die in den zweiten Abschnitten freiliegende Oberfläche modifiziert wird.
  2. Verfahren nach Anspruch 1, wobei nach dem Modifizieren der in den zweiten Abschnitten freiliegenden Oberfläche die aus dem Metalloxid gebildeten ersten Abschnitte selektiv entfernt werden.
  3. Verfahren nach Anspruch 1 oder 2, wobei die Oberfläche von einer Fläche eines Halbleitersubstrats gebildet wird.
  4. Verfahren nach Anspruch 3, wobei zum Modifizieren der in den zweiten Abschnitten freiliegenden Fläche des Halbleitersubstrats ein Dotiermittel in den Halbleiter eingebracht wird.
  5. Verfahren nach Anspruch 4, wobei das Dotiermittel aus der Gasphase in den Halbleiter eingebracht wird.
  6. Verfahren nach einem der Ansprüche 4 oder 5, wobei das Dotiermittel Arsen enthält.
  7. Verfahren nach Anspruch 3, wobei zum Modifizieren der in den zweiten Abschnitten freiliegenden Fläche des Halbleitersubstrats der Halbleiter oxidiert und/oder nitridiert wird.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Metalloxid zumindest ein Metall umfasst, das ausgewählt ist aus der Gruppe, die gebildet ist aus Al, Zr, Hf, Y, Pr, Ta, W, Ru, Ti, La, Nd, Nb.
  9. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Metalloxid Aluminiumoxid ist.
  10. Verfahren nach einem der Ansprüche 3 bis 9, wobei das Halbleitersubstrat im Wesentlichen aus Silizium aufgebaut ist.
  11. Verfahren nach einem der Ansprüche 3 bis 10, wobei in das Halbleitersubstrat ein Graben eingebracht wird, der eine Wandung aufweist und auf der Wandung des Grabens erste und zweite Abschnitte ausgebildet werden.
  12. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Metalloxid mit einem ALD-Verfahren auf den Halbleiter aufgebracht wird.
DE10234734A 2002-07-30 2002-07-30 Verwendung von Masken aus Metalloxiden zur Bearbeitung von Oberflächen bei der Herstellung von Mikrochips Ceased DE10234734A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE10234734A DE10234734A1 (de) 2002-07-30 2002-07-30 Verwendung von Masken aus Metalloxiden zur Bearbeitung von Oberflächen bei der Herstellung von Mikrochips
TW092118251A TWI239047B (en) 2002-07-30 2003-07-03 Use of masks made from metal oxides for the treatment of surfaces during the fabrication of microchips
PCT/DE2003/002378 WO2004017404A1 (de) 2002-07-30 2003-07-15 Verwendung von masken aus metalloxiden zur bearbeitung von oberflächen bei der herstellung von mikrochips
EP03787667A EP1525613A1 (de) 2002-07-30 2003-07-15 VERWENDUNG VON MASKEN AUS METALLOXIDEN ZUR BEARBEITUNG VON OBERFLäCHEN BEI DER HERSTELLUNG VON MIKROCHIPS
US11/040,091 US7268037B2 (en) 2002-07-30 2005-01-24 Method for fabricating microchips using metal oxide masks

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10234734A DE10234734A1 (de) 2002-07-30 2002-07-30 Verwendung von Masken aus Metalloxiden zur Bearbeitung von Oberflächen bei der Herstellung von Mikrochips

Publications (1)

Publication Number Publication Date
DE10234734A1 true DE10234734A1 (de) 2004-02-12

Family

ID=30128526

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10234734A Ceased DE10234734A1 (de) 2002-07-30 2002-07-30 Verwendung von Masken aus Metalloxiden zur Bearbeitung von Oberflächen bei der Herstellung von Mikrochips

Country Status (5)

Country Link
US (1) US7268037B2 (de)
EP (1) EP1525613A1 (de)
DE (1) DE10234734A1 (de)
TW (1) TWI239047B (de)
WO (1) WO2004017404A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004027271A1 (de) * 2004-06-03 2005-12-29 Infineon Technologies Ag Verfahren zur Herstellung eines Grabenkondensators

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7232718B2 (en) * 2003-09-17 2007-06-19 Nanya Technology Corp. Method for forming a deep trench capacitor buried plate
CN113053736B (zh) * 2021-03-11 2024-05-03 捷捷半导体有限公司 一种半导体器件制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3102647A1 (de) * 1981-01-27 1982-08-19 Siemens AG, 1000 Berlin und 8000 München Strukturierung von metalloxidmasken, insbesondere durch reaktives ionenstrahlaetzen
EP1150350A2 (de) * 2000-02-25 2001-10-31 Infineon Technologies North America Corp. Herstellung eines Grabenkondensators
DE10100582A1 (de) * 2001-01-09 2002-07-18 Infineon Technologies Ag Verfahren zur Herstellung von Grabenkondensatoren für integrierte Halbleiterspeicher

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4012763A (en) * 1971-01-29 1977-03-15 Hitachi, Ltd. Semiconductor device having insulator film with different prescribed thickness portions
US4157269A (en) * 1978-06-06 1979-06-05 International Business Machines Corporation Utilizing polysilicon diffusion sources and special masking techniques
US4958206A (en) * 1988-06-28 1990-09-18 Texas Instruments Incorporated Diffused bit line trench capacitor dram cell
US5185294A (en) * 1991-11-22 1993-02-09 International Business Machines Corporation Boron out-diffused surface strap process
US5523590A (en) * 1993-10-20 1996-06-04 Oki Electric Industry Co., Ltd. LED array with insulating films
TW425674B (en) * 1999-05-07 2001-03-11 Mosel Vitelic Inc Fabrication method for trench capacitor with sacrificial silicon nitride sidewall
DE10014920C1 (de) * 2000-03-17 2001-07-26 Infineon Technologies Ag Verfahren zur Herstellung eines Grabenkondensators
DE10034003A1 (de) * 2000-07-07 2002-01-24 Infineon Technologies Ag Grabenkondensator mit Isolationskragen und entsprechendes Herstellungsverfahren
DE10113187C1 (de) * 2001-03-19 2002-08-29 Infineon Technologies Ag Verfahren zur Herstellung eines Grabenkondensators einer Speicherzelle eines Halbleiterspeichers
US20020197823A1 (en) * 2001-05-18 2002-12-26 Yoo Jae-Yoon Isolation method for semiconductor device
DE10164741A1 (de) * 2001-06-12 2003-06-26 Infineon Technologies Ag Mehrfachabscheidung von Metallschichten zur Herstellung der oberen Kondensatorelektrode eines Grabenkondensators

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3102647A1 (de) * 1981-01-27 1982-08-19 Siemens AG, 1000 Berlin und 8000 München Strukturierung von metalloxidmasken, insbesondere durch reaktives ionenstrahlaetzen
EP1150350A2 (de) * 2000-02-25 2001-10-31 Infineon Technologies North America Corp. Herstellung eines Grabenkondensators
DE10100582A1 (de) * 2001-01-09 2002-07-18 Infineon Technologies Ag Verfahren zur Herstellung von Grabenkondensatoren für integrierte Halbleiterspeicher

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004027271A1 (de) * 2004-06-03 2005-12-29 Infineon Technologies Ag Verfahren zur Herstellung eines Grabenkondensators
DE102004027271B4 (de) * 2004-06-03 2007-09-27 Qimonda Ag Verfahren zur Herstellung eines Grabenkondensators

Also Published As

Publication number Publication date
TW200405439A (en) 2004-04-01
EP1525613A1 (de) 2005-04-27
TWI239047B (en) 2005-09-01
WO2004017404A1 (de) 2004-02-26
US20050181557A1 (en) 2005-08-18
US7268037B2 (en) 2007-09-11

Similar Documents

Publication Publication Date Title
DE3841588C2 (de)
DE10222083B4 (de) Isolationsverfahren für eine Halbleitervorrichtung
DE60312467T2 (de) Vorrichtung zum verhindern der seitlichen oxidation in einem transistor unter verwendung einer ultradünnen sauerstoffdiffusionsbarriere
DE19521489B4 (de) Kondensatorplatte und Kondensator, je in einer Halbleitervorrichtung gebildet, die Verwendung eines solchen Kondensators als Speicherkondensator einer Halbleitervorrichtung, Verfahren zur Herstellung eines Kondensators und Verwendung eines solchen Verfahrens zur Herstellung von DRAM-Vorrichtungen
EP0010624B1 (de) Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen
DE69133316T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE3788172T2 (de) MIS integrierte Schaltung, wie eine EPROM-Speicherzelle, und Verfahren zu deren Herstellung.
EP1145279B1 (de) Halbleiterbauelement mit einer wolframoxidschicht und verfahren zu dessen herstellung
DE3334624C2 (de)
DE10339989B4 (de) Verfahren zur Herstellung eines konformen Abstandselements benachbart zu einer Gateelektrodenstruktur
DE10219123B4 (de) Verfahren zur Strukturierung keramischer Schichten auf Halbleitersubstanzen mit unebener Topographie
DE19961085A1 (de) Verfahren zum Herstellen einer Tiefgrabenspeicherelektrode eines Kondensators
DE10255841A1 (de) Kondensator mit ruthenhaltigen Elektroden
DE3885010T2 (de) Nichtflüchtige Speicherzelle und Verfahren zu ihrer Herstellung.
EP1128428B1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2539073B2 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode und Verfahren zu dessen Herstellung
DE10142580A1 (de) Verfahren zur Herstellung einer Grabenstrukturkondensatoreinrichtung
DE4013929C2 (de) Verfahren zum Einbringen von Störstoffen in eine Halbleitermaterial-Schicht beim Herstellen eines Halbleiterbauelements und Anwendung des Verfahrens
DE19947053C1 (de) Grabenkondensator zu Ladungsspeicherung und Verfahren zu seiner Herstellung
DE10136400A1 (de) Grabenkondensator einer Halbleiter-Speicherzelle mit einer ein Metallkarbid enthaltenden oberen Kondensatorelektrode
DE3829015C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit abgerundeten Eckabschnitten
DE19829862C2 (de) Herstellungsverfahren einer Halbleitervorrichtung mit Grabentrennung
DE19856082C1 (de) Verfahren zum Strukturieren einer metallhaltigen Schicht
DE102004052577A1 (de) Technik zur Herstellung einer dielektrischen Ätzstoppschicht über einer Struktur, die Leitungen mit kleinem Abstand enthält
DE102005022574A1 (de) Halbleiterspeicherbauelement mit Isolationsgrabenstruktur und zugehöriges Herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection