TWI239047B - Use of masks made from metal oxides for the treatment of surfaces during the fabrication of microchips - Google Patents

Use of masks made from metal oxides for the treatment of surfaces during the fabrication of microchips Download PDF

Info

Publication number
TWI239047B
TWI239047B TW092118251A TW92118251A TWI239047B TW I239047 B TWI239047 B TW I239047B TW 092118251 A TW092118251 A TW 092118251A TW 92118251 A TW92118251 A TW 92118251A TW I239047 B TWI239047 B TW I239047B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor
silicon
trench
doping
Prior art date
Application number
TW092118251A
Other languages
English (en)
Other versions
TW200405439A (en
Inventor
Stefan Jakschik
Thomas Hecht
Uwe Schroeder
Matthias Goldbach
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Publication of TW200405439A publication Critical patent/TW200405439A/zh
Application granted granted Critical
Publication of TWI239047B publication Critical patent/TWI239047B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

1239047
_η 曰 修正 =1料得流失造成電容器的放電，在DR AMs的例子中，電 谷器的充電狀態係在規則的間隔中被檢查以及如所需的被 f新’即一部份的放電電容器被再一次充電直到其恢復到 匕的原始狀態。然而，存在有強加於這些所謂的刷新時間 上之技術上的極限，即他們不能被縮短致任何所欲之範 ^ °在刷新時間的週期之間，因此，在電容器上的電荷必 需降低至多由一仍然可能可信地決定充電狀態的範圍。在 了已給予的漏電流之下，因此，電容器必須具有一確切的 最$電荷在刷新時間的開始，如此在刷新時間的終點充電 狀^仍然足約好且高於雜訊而允許儲存在電容中的資料被 可L地項出。當尺寸縮小，漏電流增加，因為隧穿效應變 成較為重要。為了使小型化繼續時確定資料之可信的儲存 為可能，電容器必須具有一充分高的電容。為了維持所欲 =超電容即使縮小特徵尺寸時，一大量的解決方法隨後而 來。例如，電極的表面被提供以一為了製造電極表面面穑 盡可能的大的結構當他們的長以及寬被減少時。再者，轫 型的材料被使用。例如，嘗試以一較高介電係數的材料％ 代已經早先被使用來當作介電層之二氧化矽。 λ按照順序，以一已給予的電容器尺寸，來達成最言可 月匕的電谷，其亦嘗試去盡可能的高摻雜直接毗鄰介 σ 半導體之區域，照順序在介電層之最接近的地區之:之 ^此方法製造最高可能的電荷密度。在記憶體晶 δ中 容器係被連接至一電晶體，其可被使用來控制電容，電 電狀悲，通常電晶體係被排列於電容器之上。1 了二之充 1239047 MM. 9211R?R1 五、發明說明（3) 之頂°卩區域’其毗鄰於電晶體，係不被摻雜。因此，在深 f電谷器的製造之中，製造底部電極，深溝僅被一固體蜇 悲f接雜物填滿，例如一砷玻璃，直至一極限其中深溝之 側壁已被摻雜。為了達到此目的，深溝首先係完全以砷玻 璃填滿’且接著填滿的部分被蝕刻回來至半導體被摻雜的 極限處。接著，半導體基板被加熱，如此該摻雜物，例如 石申離子’擴散至砷玻璃的外面而進入環繞它的半導體中由 於熱°在條件步驟的開始時，一相對大量的砷離子擴散 至半V體中’同時伴隨在砷玻璃中的砷離子的數量被連續 肩耗。因此，在摻雜的過程中，一砷離子轉移至半導體的 梯又被建立’一最大潰度的離子遷移被建立於開始點以及 連續降低的遷移之離子濃度其當摻雜處理時由於坤玻璃的 消耗。當條件繼續，砷離子擴散更深入半導體，如此一最 大的砷離子濃度被形成由於砷玻璃的消耗，此最大值逐漸 地從深溝側壁到半導體中被取代。結果，在全部電容的電 極t之電荷分布的最大值也不直接被排列在介電層以及半 導體的界線之間。結果，電容器獲得比有可能在^電層與 半導體之間的介面具有一高階層的摻雜一較低的電容。再 者’由於電容器的全部尺寸減少，一足夠大量的坤^璃再 也不可能達成那些毗鄰深溝側壁的半導體區域一足约高声 級的摻雜使其在深溝的内側為可利用的。 °9 為了達成一足夠高層級的摻雜即使具有小尺寸的 槽，摻雜物亦可從氣相被導入半導體。因為永遠存有/ 一 夠高濃度的摻雜物在氣相中可利用，在完成的電^哭足 成底部電極的那些半導體區域之一高層級的捲雜:f ^形 """' ~—-—-—________係被達 第8頁 1239047 五、發明說明（4) 成，特別是在半導體與介電声 摻雜物是可能的 '然而，此需設定-高濃度的 導體區間被-擴散障礙物所=那：：該；持未摻雜的半 矽被建立於溝槽的較高區域且：著二匕如：先-環的氮化 氣相摻雜期間。為達成此 擴散阻礙物在 聚”填滿。然：達薄先被部分以 t未覆蓋的侧壁上。聚矽物 爯:，於溝槽之較高區域 移除，如此溝槽侧壁再一次 -人被從溝槽較低區域 成的深溝電容”;：底；；：：[區；未這些在完 :從氣相摻雜。摻雜之後，由氮二所；； 在“：移除；切環所需要的 石夕薄膜所t—石夕曰曰圓的衣私之前’晶圓的頂側係被一氮化 覆；。這給予晶圓表面-高化學以及機械的；定 ΐ 一：Li化學機械平面化中，晶圓頂侧…除，如 環移= 得。在跟隨氣相摻雜之後的氮化矽 則I ί因此’程序條件必需被非常準確的維持。否 層亦被移除。 槓在矽曰曰囫表面的虱化矽 蓄贵一…臨^時的保護層移除的困難並不只有在前述引用的深 溝電谷衣造的例子中會遭遇到。例如，選擇性的移除由氮 化矽、二氧化矽或矽製成的區域係非常困難，如果這些 料中至少兩種被排列於一晶圓表面上。此構成一大型積 電子組件製造之一重大的障礙。 、 因此，本發明的目的係提供一表面處理的方法，复允 許大型積體電子組件織簡化製造。
1239047 ^S__92U8251 五、發明說明（5) 月 曰 修正 發明内容 藉由一表面處理方 面上之第一區域以—合達成本發明的目的，其中獲得表 面係未覆蓋，以及在塗屬氧化物覆蓋以及第二區域其中表 改。 —區域中之未覆蓋的表面係被修 根據本發明之方法 成之罩幕。與氮化矽’處理表面使用一由金屬氧化物組 化物也具有如同一擴乂之下，即使在低層厚度的金屬氧 設計成非常薄。特別θ ^、、、巴層的咼效率。泫罩幕然後可被 方面非常有利。為了 ^ 1包含具有一高深寬比的結構處理 容器，溝槽以一高深；：佔用晶片表面較小空間的深溝電 晶圓頂側的溝槽具有一被導入半導體基板中。因此，在 本發明的方法，即使—有:非常小直徑的開口。以根據 摻雜物的擴散至半導體 θ厚度的金屬氧化物即足以抑制 窄，且必然地在氣相摻雜因j，溝槽的開口不會過度狹 至溝槽較低區域中。在此方B 足夠大量的摻雜物可擴散 理期間達成-足夠的半導體约量的摻雜物在處 至導入那些排列在半導 /雜/、適合於工業應用可被甚 根據本發明的方7，體作内為，相對較深的溝槽區域。 區域的修改期間可留在表面上'罩幕之金屬氧化物在第二 被使用，例如，再一電子組件區域的修改之後且可 被建立於頂端。 田作一絕緣層或介電層其 在方法之特別較佳的實施 所形成之第一區域可亦選擇地再一 ^而」由金π屬氧化物 ---—________人破移除。緊鄰含石夕化 _ 麵圓醜_础画腦削 ----------- 第10頁 1239047 9LH8251 化物可被選 其係習慣上 。這導致組 由度，例如 被使用互相 是金屬氧化 來緊鄰金屬 化發。因此 ’可選擇性 之區域。接 可能實行一 導體可被進 電晶體，該 ^ 擇性地移 在微晶片 態以及微 電晶體或 緊鄰而具 物，®比鄰 氧化物適 ，以根據 地製造在 著，在移 進一步的 一步佈線 五、發明說明（6) 合物之金屬氧 以及氮化矽， 電層或保護層 較高程度的自 至少兩種材料 可能性’那就 移除。可被用 氧化政以及氮 能，舉例來說 或氮化>5夕組成 蓋的區域中， 用的方式，半 傳導連接至此 狀態。 曰 除’例如；ε夕、 製造期間使用 電子組件的製 電容器，因為 有這些材料中 其他材料而被 合的材料例如 本發明之方法 一半導體上由 除金屬氧化物 半導體處理。 為了製造一電 電晶體被用來控制電容 二氣化矽 來當作介 造方面一 其可能有 之一種的 選擇性地 為石夕、二 ，其可 二氧化矽 之後未覆 如例所使 晶體或電 器之充電 、使用根據本發明的方法被修改的表面可固有地如所需 被k擇該表面可能，例如，被提供以一二氧化石夕或氮化 矽層。此層可一開始被修改，例如蝕刻，在第二區域，其 中二氧化矽或氮化矽係未覆蓋。在處理之後，金屬氧化^ 可被選擇性地移除，如此那些排列於第一區域之下的二氧 化石夕或氮化矽層區域即再次未被覆蓋。此方式中可能，例 如來說，製造層結構。然而，根據本發明的方法係特別適 合於一半導體基板的處理，例如一矽晶圓。被處理的表面 係接著由半導體基板之表面形成。該處理可能僅對表面有 影響’或二者擇一，該處理可能亦被使用來修改半導體基 板的區域，其係較佳地由石夕組成而靠近表面。
第11頁 1239047 案號 92118251 五、發明說明（7) -2_ 根據本發明的方法係特別有利地使 摻雜。金屬氧化物具有一強卩且礙 於半導體之選擇 ί在只有小！厚度中。這使其；：用Ξ:Ϊ雜物的擴散即 常小直徑的深溝電容之溝槽中，、、 匕含在具有一非 關於在被金屬氧化物覆蓋:笙’達成一可信任的阻絕作用 中，因此，沒有摻雜發區域的換雜。在這些區域 雜在第二區域達成，其中該半導層級的半導體摻 掺雜可能使用傳統方法被實 復盍。 區域之固態摻雜物其中該半導、’ 1藉由應用於第二 例如，藉由一砷玻璃被使用，如=L、盍。這可被實行， 著被加熱，如此碎可擴散至钟破二：：=該半導體接 之摻雜實例ϊίΐ!;口:所覆蓋。在深溝電容器溝槽 K iyj T 亚無而要回蝕該固艚掾雜犏 ΠΡ ^ 化物保護那些從摻雜物擴散 域而持2金屬氧 域’這就是說一個陡直的摻雜斷；被mm區 -小jm: 同上文已經解釋，即使是在 物的；：！ 化物具有一高阻絕作用關於-摻雜 在—二，不亦可能以一非常小的直徑製造深溝電容。 相的摻雜實例中’摻雜物不能很快地渗透入較低 猛/槽之第二區域且接著影響貼近表面的半導體之一高 層籌=雜。因此，料相同的電容，其可能更加；小； 八^ "的尺寸’因一咼電荷密度可被產生於底部電極在 ;丨電層之鄰近區域。 相實特行別較Λ地是使用石申來實行摻雜。如果摻雜是以一固 /、車乂佳地使用一石申玻璃來作為摻雜物來源。一可 1239047 —-j號9211S?R1_年月曰 五、發明說明（8) 使用的氣相摻雜物的例子係為砷。除了上述掺雜物砷的來 原也可成使用對熟習此技藝的人士而言已知之其他石申摻 雜物。 、 雖然較佳地摻雜物使用為砷，亦可能使用其他元素的 〃雜物’其允許一足夠高數量的電荷載體被產生於底部電 ^與介電層介面的鄰近區域。對於矽半導體，例如，以磷 或蝴^來摻雜亦是適當的。摻雜物必須較佳地在氣相狀態。 局阻絕作用的金屬氧化物關於物質擴散至那些排列於 C屬氧化物之下的半導體區域亦可被利用於選擇性地氧化 丄及/或亂化在第二區域之半導體的目的。對於氧化而 二如，之方式，可能使用一氧氣。如例所示之方式，氮 氣或含氮化合物，例如氨水，係適合於氮化使用。 根據本發明的方法之明顯的好處在於選擇性地移除 ^，其他材料之金屬氧化物的可能性。金屬氧化物可被移 二错由乾式化學方法或藉由濕式化學方法。熱磷酸係特別 =佳地使用來做金屬氧化物之選擇移除。矽以及二氧化矽 僅在熱嶙酸中溶解一可忽略的小量。在氮化矽的例子中， f刻速率係高度依賴於熱磷酸的溫度。藉由選擇一適合的 溫度，設定蝕刻速率是可能的，以此方法金屬氧化物已經 被移除而氮化矽仍相當多地殘留在半導體表面上。為了達 成此目的，溫度被恰當地選擇在一從2〇它至2〇〇範圍 中，較佳地為5 0 °C至1 5 〇 °C。 心除了熱磷酸之外，仍然可能使用其他蝕刻媒介，雖然 而要]^地適應餘刻條件如果#刻操作之足夠的選擇性被 j成。I虫刻條件係接著以金屬氧化物比，例如，石夕、二 1239047 MM, 9211S^1 發明說明（9) ::3:: 3被移除的方式選擇。-適合的钱刻介質 ’、釋或，辰縮的氫氟酸。其他介質亦適合。 被於+根據本發明的方法中的金屬氧化物可能固有地 ==在週期表中’位在起於皱元素（第二族）至补也 生^族）之對角分界線的左邊的所有金屬元素所街71 金屬半金屬n錯、相及蹄氧化物不能形成 介在本發明上下文中。特別是較佳的使用具有ΐ 用於：電以電i屬氧化物層可接著進-步被使 特別地較佳的是使用金屬氧化物其包含有一金屬選白 鋁、锆、铪、釔、辨、鈿沾 a ^佥屬璉自 μ .. 日 t、鎢、釕、鈦、鑭、鈥、鈮。氧 化鋁係特別較佳地在這虺金 虱 處理之後在緊鄰…氧1=物工：…在-加熱 刻，例如使用㈣酸。 >以及鼠化石夕被選擇性地餘 所使用的半導體較佳地為矽。半導體係 圓的形式提供，其中該晶圓可自t ，、佳地 日日 且，以所舉例子的方式，電子：：=由製程步驟處理 中。 .于、、且件可旎已經被整合在晶圓 本方法可被使用特別是在於深溝電 =。=匕中：首先—溝槽係被導入半導體該溝槽 具有二側壁被金屬氧化物部分覆蓋，>此第—區 :被J得於側壁之上，域從沉積勿 =第二區域則與侧壁上半導體未被覆蓋的部：：致。金 屬^物係通常被使用在溝槽較高區域的 = 於半導體基板表面的溝槽的開口。接菩， H . 1239047 __案號 92118251_年 β 曰_修正 五、發明說明（10) 半導體可被選擇性地摻雜在未覆蓋的區域，為了製造一底 部電極。 如同已經描述的，一阻絕摻雜物擴散的作用可以更小 層厚度的金屬氧化物被達成。金屬氧化物係因此較佳地由 一ALD (原子層沉積）法製成。此方法允許個別原子層的 >儿積且因此允許層厚度之非常準確的控制。這對深溝電容 器的製造特別有利，其具有一非常小的直徑或一非常高的 深寬比。氧化鋁層的製造之適合的前趨物例子係烷基鋁化 物，如 A1(CH3)3、A1(CH3)2(C2H5)或 ΑΙ(Κ：4Η9)3 對於鋁以 及晶圓，氧或臭氧對於氧氣。 實施方式 本發明以一實例為基礎以及附加圖示為參考係更加詳 細的解釋，其中： 第1Α圖顯示一經由一半導體1之切面，例如一矽晶圓， 其中兩個溝槽2被形成。首先，一薄氧化層3被排列於半導 體1之頂側，接著一氮化層4係被排列在此薄氧化層3之頂 :。為了製造如第1Α圖所示之排列，首先_矽晶圓係被提 二薄氧化層3藉由熱氧化法，為了一方面縮減晶圓中 、μ力而另一方面提供一鍵結層予後來的層。接著，一 化學氣相沉積）法被使用來沉積一接近20奈米厚度 矽層4於氧化層3之上。然後，在氮化層4上佈線， 一翻⑨光阻被應用，以一光罩的輔助曝光在一區域且使用 一_顯影為了定義具有一趨近於100奈米的直徑的開
* :層的一硬罩幕材料，例如一硼矽玻璃，被沉積。接 1239047
口於溝槽2。該開口接著被轉換成硬罩幕層使用一氟電 水伴卩思符合氮化層4的區域同時被移除。在移除光阻層 之後’溝槽2被#刻至矽基板4之中而下至一接近8微米的 深度使用一進一步的氟氫碳電漿。最後，硬罩幕係被移 除，例如使用氫氟酸。 為了獲得如第1B圖所示之結構，首先一薄層，接近1〇 奈米厚的氧化層被製造於溝槽2之側壁上，結果未覆蓋的 矽被使用氧氣而熱氧化。然後，聚矽化物5被沉積在晶圓 之上，如此溝槽2完全被聚矽化物所填滿。為了再一次從 晶圓表面移除聚矽化物5聚矽化物5係被非等向性的回蝕刻 且在溝槽2的較高區域下至一約丨微米的深度。未覆蓋的氧 化層可在溝槽2之較高區域中未覆蓋的那些溝槽侧壁區域 再一次被非等向性蝕刻。然後，一接近2 — 2〇奈米厚度的氧 化鋁層6被沉積使用一ALD法。ALD法之適合的前趨物的例 子為，A1(CH3)3以及晶圓。然而，其他前趨物可能亦被使 為了使聚矽化物5可被再次從溝槽2移除，首先氧化鋁 層6被非等向性的蝕刻，如此位於聚矽化物5上之氧化鋁仏 再次被移除。為達成此目的，可能，藉由例子中的方法糸 使用一非等向的電漿（C^Ar)。仍然存在於溝槽5中之聚石 化物係藉由等向性姓刻（C^Ar)被再次移除，如此溝样^艮夕 再次未被覆蓋下至他們所有的深度。最後，製造於聚^即 物5下方之薄氧化物層於溝槽2的侧壁係亦被等向蝕刻=化 除’例如使用氣氣酸。結果就是如圖示於第1 C圖中 移 列。在較高的區域，溝槽2之側壁係被一氧化鋁層6以2四
1239047 _ 案號 92118251 五、發明說明（12) 型所覆蓋，其於摻雜期間作用如_擴^ 側壁的矽在溝槽2之較低區域為未覆、阻絕層。在溝槽2 在氣相摻雜期間，其被實行，例:的。 砷可接著只擴散到那些未被氧化鋁層6戶’使^坤，摻雜物 區域。與溝槽2之侧壁較低區域相鄰，斤覆蓋的半導體1的 性且在完成之深溝電容器中形成底部具有一較高電傳導 被獲得。優先於半導體基板1的進一步卢極之摻雜的區域7 用熱磷酸被選擇性地移除而無矽在溝^ 1理化鋁層6使 移除是可能的。電容器係接著以一曰中或氮化矽層4被 奢彻‘： 已知方法被完成。
一氧化鋁層具有一厚度為30【空白 圓μ佔田 ΓντΛ / m γ J破》匕積再一係晶 學氣相沉積）法。在沉積之後，為了 二，陷，氧化紹層一開始在100(KC在氮氣下被加孰 :接者再850 C下被加熱再4分鐘於—氧氣氛圍。此被 ，♦在1 0 0 0 t下加熱再一20分鐘為了使氧化鋁層更加緻 密。以此方式準備的晶圓接著被以砷由氣相在i托耳氣壓 以及9 5 0 °C下摻雜3〇分鐘。最後，一樣品準備之更細的聚 矽化物層被應用至晶圓上。
以此方法準備之晶圓使用SI MS (第二離子質量光譜） 來檢查’如此砷濃度之一深度圖表被獲得。 第2 A圖圖示描述一切面經由樣本基板如上所述。在矽 晶圓8上’有一氧化鋁層9，其作為一擴散阻絕層以預防砷 滲透進入石夕晶圓8中。因度量衡的理由，一聚矽層1 〇係被 排列在層9之上。 第2B圖重現*SIMS所測量之光譜，χ軸（深度）與第2a
第17頁 1239047 號 92〗1^51 千 五、發明說明（13) $中所不之樣本基板的尺寸相符。每個實例中的光譜圖示 說明了石夕原子遭度（曲線11 )、氧原子（曲線12)、铭原 $ (曲線13)以及碎原子（曲線14)。在聚石夕層1〇之移除 姓Γ南點1U被獲得，符合一高矽濃度，而曲線12至 報像妯換，值。在聚矽層1 〇移除之後，矽濃度之曲線1 1可 :成一 ：14反之Λ明砷離子濃度之曲線14急劇地升高， 於氧化：：：： 可歸因於摻雜期間坤離子的沉積 曲線12以^闡明無。、曲在/多除乳化1呂層，闡明氧濃度之 13a。砷片子、、t _妯線升呵且形成高點12a以及 私石产度掉回到起始值，即砷原子女舻卜廿X捭 政至氧化紹層9中。錢化紹層9料之子大體上並不擴 ::起始值，而矽原子濃度 :線12以及13 。珅原子的濃度（曲線伴:曲線Η回升至-即並沒有石夕晶圓8的坤原+_。、准持在一低層級’
1239047 _案號92118251_年月曰 修正_ 圖式簡單說明 第1 A圖、顯示由一晶圓縱切自該晶圓頂側的剖面圖。 第1 B圖、顯示覆蓋薄層聚矽化物氧化層之縱切晶圓剖 面圖。 第1 C圖、顯示覆蓋氧化鋁層之縱切晶圓剖面圖。 第1 D圖、顯示已完成之一深溝電容器的剖面圖。 第2A圖、顯示本案較佳實施例之樣本基板之切面。 第2B圖、顯示從根據本發明的方法摻雜之一矽晶圓所 獲得之SIMS深度光譜，該光譜係紀錄於由A 12 03覆蓋的區 域。
元件符號說明
1 半 導 體 2 溝 槽 3 薄 氧 化 層 4 氮 化 層 5 聚 矽 化 物 6 氧 化 鋁層 7 摻 雜 的 區 域 8 矽 晶 圓 9 氧 化 鋁 層 10 聚 矽 層 11 矽 原 子 濃 度 12 氧 原 子 13 鋁 原 子 14 石申 原 子 14a 高 點
第19頁

Claims (1)

1239047 _案號 92118251_年月日__ 六、申請專利範圍 被導入該半導體基板且被分段處理。 11.如申請專利範圍第1至第4項中任一項所述之方法， 其中一溝槽係被導入該半導體基板且被分段處理。 1 2.如申請專利範圍第1至第4項中任一項所述之方法， 其中該金屬氧化物係使用一 ALD法被施加至該半導體。
第21頁 2005. 04. 29.021
TW092118251A 2002-07-30 2003-07-03 Use of masks made from metal oxides for the treatment of surfaces during the fabrication of microchips TWI239047B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10234734A DE10234734A1 (de) 2002-07-30 2002-07-30 Verwendung von Masken aus Metalloxiden zur Bearbeitung von Oberflächen bei der Herstellung von Mikrochips

Publications (2)

Publication Number Publication Date
TW200405439A TW200405439A (en) 2004-04-01
TWI239047B true TWI239047B (en) 2005-09-01

Family

ID=30128526

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092118251A TWI239047B (en) 2002-07-30 2003-07-03 Use of masks made from metal oxides for the treatment of surfaces during the fabrication of microchips

Country Status (5)

Country Link
US (1) US7268037B2 (zh)
EP (1) EP1525613A1 (zh)
DE (1) DE10234734A1 (zh)
TW (1) TWI239047B (zh)
WO (1) WO2004017404A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7232718B2 (en) * 2003-09-17 2007-06-19 Nanya Technology Corp. Method for forming a deep trench capacitor buried plate
DE102004027271B4 (de) * 2004-06-03 2007-09-27 Qimonda Ag Verfahren zur Herstellung eines Grabenkondensators
CN113053736B (zh) * 2021-03-11 2024-05-03 捷捷半导体有限公司 一种半导体器件制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4012763A (en) * 1971-01-29 1977-03-15 Hitachi, Ltd. Semiconductor device having insulator film with different prescribed thickness portions
US4157269A (en) * 1978-06-06 1979-06-05 International Business Machines Corporation Utilizing polysilicon diffusion sources and special masking techniques
DE3102647A1 (de) * 1981-01-27 1982-08-19 Siemens AG, 1000 Berlin und 8000 München Strukturierung von metalloxidmasken, insbesondere durch reaktives ionenstrahlaetzen
US4958206A (en) * 1988-06-28 1990-09-18 Texas Instruments Incorporated Diffused bit line trench capacitor dram cell
US5185294A (en) * 1991-11-22 1993-02-09 International Business Machines Corporation Boron out-diffused surface strap process
US5523590A (en) * 1993-10-20 1996-06-04 Oki Electric Industry Co., Ltd. LED array with insulating films
TW425674B (en) * 1999-05-07 2001-03-11 Mosel Vitelic Inc Fabrication method for trench capacitor with sacrificial silicon nitride sidewall
EP1150350A3 (en) * 2000-02-25 2002-04-24 Infineon Technologies North America Corp. Manufacturing a trench capacitor
DE10014920C1 (de) * 2000-03-17 2001-07-26 Infineon Technologies Ag Verfahren zur Herstellung eines Grabenkondensators
DE10034003A1 (de) * 2000-07-07 2002-01-24 Infineon Technologies Ag Grabenkondensator mit Isolationskragen und entsprechendes Herstellungsverfahren
DE10100582A1 (de) * 2001-01-09 2002-07-18 Infineon Technologies Ag Verfahren zur Herstellung von Grabenkondensatoren für integrierte Halbleiterspeicher
DE10113187C1 (de) * 2001-03-19 2002-08-29 Infineon Technologies Ag Verfahren zur Herstellung eines Grabenkondensators einer Speicherzelle eines Halbleiterspeichers
US20020197823A1 (en) * 2001-05-18 2002-12-26 Yoo Jae-Yoon Isolation method for semiconductor device
DE10164741A1 (de) * 2001-06-12 2003-06-26 Infineon Technologies Ag Mehrfachabscheidung von Metallschichten zur Herstellung der oberen Kondensatorelektrode eines Grabenkondensators

Also Published As

Publication number Publication date
TW200405439A (en) 2004-04-01
EP1525613A1 (de) 2005-04-27
DE10234734A1 (de) 2004-02-12
WO2004017404A1 (de) 2004-02-26
US20050181557A1 (en) 2005-08-18
US7268037B2 (en) 2007-09-11

Similar Documents

Publication Publication Date Title
KR101457006B1 (ko) 반도체 디바이스 및 그 제조 방법
US8350335B2 (en) Semiconductor device including off-set spacers formed as a portion of the sidewall
US6476454B2 (en) Semiconductor device and method of manufacturing the same
KR100207444B1 (ko) 반도체 장치의 고유전막/전극 및 그 제조방법
EP1433196A2 (en) United method and apparatus to prevent lateral oxidation in a transistor utilizing an ultra thin oxygen-diffusion barrier
JP4239188B2 (ja) Ｍｏｓｆｅｔ素子の製造方法
KR100685205B1 (ko) 고융점 금속 게이트를 갖는 반도체 장치 및 그 제조 방법
JP2001332547A (ja) 半導体装置及び半導体装置の製造方法
KR100539213B1 (ko) 복합 유전막 형성 방법 및 이를 이용하는 반도체 장치의제조 방법
US7550346B2 (en) Method for forming a gate dielectric of a semiconductor device
US6528362B1 (en) Metal gate with CVD amorphous silicon layer for CMOS devices and method of making with a replacement gate process
TWI239047B (en) Use of masks made from metal oxides for the treatment of surfaces during the fabrication of microchips
TW543102B (en) Manufacturing method of metal-oxide-semiconductor device
KR100671604B1 (ko) 반도체 소자의 캐패시터 제조 방법
JP4223248B2 (ja) 半導体素子の誘電膜形成方法
US6514813B2 (en) Method of fabricating a semiconductor device
KR100706823B1 (ko) 티타늄나이트라이드막을 이용한 확산방지막과오믹콘택층의 동시 형성 방법
JP3866667B2 (ja) 半導体装置の製造方法
KR100990145B1 (ko) 리프레쉬 타임을 향상시킨 반도체 소자 제조방법
JP2005517285A (ja) 薄い酸化物ライナーを含む半導体デバイスおよびその製造方法
KR100418092B1 (ko) 반도체 소자의 커패시터 제조 방법
TW473838B (en) Formation method of p doped gate with removable anti-reflection layer
KR100715272B1 (ko) 게이트 구조물의 형성 방법 및 이를 이용한 반도체 장치의제조 방법
KR100333373B1 (ko) 산화공정을 이용한 텅스텐 게이트 리세스 방법
KR20010065179A (ko) 반도체 소자의 캐패시터 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees