JPS61152022A - 丸形シリコンダイアフラムの製造方法 - Google Patents

丸形シリコンダイアフラムの製造方法

Info

Publication number
JPS61152022A
JPS61152022A JP27975884A JP27975884A JPS61152022A JP S61152022 A JPS61152022 A JP S61152022A JP 27975884 A JP27975884 A JP 27975884A JP 27975884 A JP27975884 A JP 27975884A JP S61152022 A JPS61152022 A JP S61152022A
Authority
JP
Japan
Prior art keywords
silicon substrate
diaphragm
etching
silicon
main body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27975884A
Other languages
English (en)
Inventor
Yasushi Miyata
裕史 宮田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP27975884A priority Critical patent/JPS61152022A/ja
Publication of JPS61152022A publication Critical patent/JPS61152022A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Pressure Sensors (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 イ、「発明の目的」 〔産業上の利用分野〕 本発明は、電解加工により、丸形のシリコンダイアフラ
ムを製造する方法に関するものである。
(従来の技術) シリコンを用いたダイアフラムの動作例を第2図を用い
て説明する。第2図はシリコンダイアフラムの断面を示
した図であり、同図において、1は半導体のシリコンで
構成されたダイアフラムである。このダイアフラム1は
、同図のようにその一部が削られ、薄い躾のようになっ
ている部分1aを有している。この薄い膜の部分がダイ
アフラムの本体部であり、以下、1aを本体部と記す。
2はダイアフラム1を支持する基板であり、同図のよう
に貫通穴2aを有している。
以上のような形状のダイアフラムにおいて、貫通穴2a
を介して、例えば、成る圧力を持った流体3が印加され
たとする。すると、この流体3の圧力により、薄い躾で
ある本体部1aに歪みが生じる。
第2図では、描いていないが、本体部1aには、例えば
、拡散等により(p+)の抵抗素子が形成されている。
そして、本体部1aに歪みが生じると、この抵抗素子の
抵抗値が変化する。この変化量は、液体3の圧力に比例
するので、抵抗値を測定づることにより、液体3の圧力
を知ることができる。
ここで、第2図の基板2を除去し、ダイアフラム1を流
体3側から見た場合、第3図の形状と第4図の形状のも
のとに分類することができる。第3図の形状のものは、
角形ダイアフラムと言い、第4図の形状のものは、丸形
ダイアフラムと言う。
一般に、丸形ダイアフラムの方が特性が良いと知られて
いる。本発明は、この丸形ダイアフラムの製造方法に関
するものであるため、丸形ダイアフラムの従来の製造法
を述べる。
シリコン半導体の丸形ダイアフラムの製造方法には、幾
つかあるが1次の2種が代表的である。
(a)  超音波加工 この製造法は、先端が円形をしたホーンを磨き粉を介し
てシリコン基板に当て、このホーンを例えば圧電振動子
等により振動させることで、シリコン基板を削る方法で
ある。
(b)  研削加工 この製造法は、ダイヤモンド砥石をモータで回転させな
がら、シリコン基板を円形に削る方法である。
(発明が解決しようとする問題点〕 しかし、以上のような手段は次の問題点を有している。
■ 超音波加工は、例えば100μm以下にダイアフラ
ムの本体部の厚さを加工しようとすると、クラックが生
じ易く、また、加工歪みも生じる。
■ 研削加工は、上記■と同様にダイアフラムの本体部
を薄く加工しようとすると、本体部に加工歪みが生じる
■ また、上記■と■に記載したように、超音波加工と
研削加工には、加工歪みが生じる。従って、この加工歪
み層を取除くため、HF−HNO3(弗酸硝酸)系のエ
ツチング液でエツチングする必要があるが、このHF 
−N O3系のエツチング液は、経年変化があり、また
、エッチレートに再現性が乏しい。
本発明の目的は、加工歪みの生じない丸形シリコンダイ
アフラムの製造方法を提供することである。
口、「発明の構成」 〔問題点を解決するための手段〕 本発明は、ダイアフラムの本体部を形成する部分を除い
てマスクが設けられた半導体のシリコン基板と、 この
シリコン基板に対してマイナスの電位を与えられた電解
液と、 前記ダイアフラムの本体部を形成する部分に電
解液を注ぐ手段とを備え、シリコン基板を回転させなが
ら、本体部を形成する部分に電解液を注ぐか、又は電解
液を注〔実施例〕 以下、本発明を具体化した一実施例の説明を行なう。
第1図は、本発明に係る丸形シリコンダイアフラムの製
造方法の一実施例を示した図である。同図において、5
は加工対象の半導体のシリコン基板である。シリコンは
p形でもn形でも良い。このシリコン基板5は図示して
いない手段により第1図の如く回転されている。この回
転は、後述する電解液が加工面を不均一に流れて、加工
面にうねり等を発生させないために必要である。
7は窒化シリコン(Sji N4)のマスクであり、シ
リコン面の不必要なエツチングを防止する為に設けられ
ている。即ら、ダイアフラムの本1体部5ae加工しよ
うとする部分を除いて、その他のシリコン面にマスク7
が形成される。
9は電極であり、例えば直径数mmの白金(Pt)で構
成され、その一部に穴9aが設けられている。この電極
9とシリコン基板5との間隔は実施例では0.2m m
位である。電極9の材料として、電解液に侵されない白
金が最適である。白金以外だと、金(Au)があるが、
強度・加工上無理である。黄胴等の電極を使用すると、
電解液中に溶は出して金属イオンとなり、電極表面に析
出して加工Ilaを悪くする。第1図では、電極9及び
穴9aを非常に細いものとして描いたが、もつと太いも
のでも良い。
10は電解液であり、例えば、希HF溶液(弗化水素酸
溶液)又はHF+NH4F (弗化アンモニラム)溶液
が用いられる。電解液10は穴9aからマスク7がされ
ていないシリコン基板5の面に注がれる。
12は電源であり、5〜10v位の電圧である。電源1
2はシリコン基板5をプラス、電極9をマイナスとする
極性に接続されている。これは、電極9の穴9aを通過
する電解液10の電位に対して、シリコン基板5の電位
を高く保つ為のものである。
以上のように配置し、穴9aから電解液10を、マスク
7がされていないシリコン基板5の部分に注ぐと、シリ
コン基板5は、エツチングされる。エツチングスピード
は、実験によると22μm/minが得られ、このスピ
ード値を基にして、エツチング時間を制御することで、
所望の厚さにシリコン基板5を削り取ることができる。
実験では、この削り取る深さを約150μm位とした。
即ち、エツチングスピードは、一定であるから、エツチ
ング時間を制御することで所望の厚さにシリコンダイア
フラムの本体部5aの加工を行なうことができる。また
、この加工は化学エツチングであるから、従来例のよう
に加工歪み層は生じない。
ここで、電解液流量Q(cc/m1n)を制御すると本
体部5aの加工精度を更に向上させることができる。こ
れを第5図に示す。同図において付した素子It@は、
第1図と同様である。
Q=Oでは、第5図(1)のように加工される。この原
因は、マスフッ端部に電界が集中するために加工面が、
くら形になるのである。
Qを増していくと、成る流量値で、第5図(11)のよ
うに加工され、精度良く加工することができる。
更にQを増していくと、第5図(llI)のように加工
される。これは、電解液10の良く当たる部分が深くエ
ツチングされ、エツチング而が凸凹になる。
なお、以上の説明では、シリコン基板5を回転させると
して説明したが、電極9を回転させても同様な効果が得
られる。
また、以上では電極9に穴9aを設けて、この穴9aを
介して電解液10を注ぐ例で説明した。しかし、電解液
10に電位を与える作用と、電解液を注ぐ機能とを電極
9に持たせず、別々の手段によっても良い。例えば、シ
リコン基板5に対して、マイナスの電位を与えられた電
解液を、電解液を注ぐ手段を・介して、シリコン基板に
注ぐようにしてもよい。
ハ、「本発明の効果」 以上述べたように、本発明によればシリコン半導体の丸
形ダイアフラムを加工歪みなく製造することができる。
【図面の簡単な説明】 第1図は本発明に係る丸形シリコンダイアフラムの製造
方法の一実施例を示した図、第2図は一般的なシリコン
ダイアフラムの断面を示した図、第3図は角形シリコン
ダイアフラムを示した図、第4図は丸形シリコンダイア
フラムを示した図、第5図は電解液の流量により加工精
度が影響されることを示した図である。 5・・・シリコン基板、5a・・・ダイアフラム本体部
、7・・・マスク、9・・・電極、9a・・・穴、10
・・・電解液、12・・・電源。 第1図 第3図    第4図 第5図

Claims (1)

  1. 【特許請求の範囲】 ダイアフラムの本体部を形成する部分を除いてマスクが
    設けられた半導体のシリコン基板と、このシリコン基板
    に対してマイナスの電位を与えられた電解液と、前記ダ
    イアフラムの本体部を形成する部分に電解液を注ぐ手段
    とを備え、以下の工程の少なくとも1つを用いて、丸形
    ダイアフラムを製造する方法。 (1)前記シリコン基板を回転させながら、本体部を形
    成する部分に電解液を注ぐ工程。 (2)前記電解液を注ぐ手段を回転させながら、本体部
    を形成する部分に電解液を注ぐ工程。
JP27975884A 1984-12-25 1984-12-25 丸形シリコンダイアフラムの製造方法 Pending JPS61152022A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27975884A JPS61152022A (ja) 1984-12-25 1984-12-25 丸形シリコンダイアフラムの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27975884A JPS61152022A (ja) 1984-12-25 1984-12-25 丸形シリコンダイアフラムの製造方法

Publications (1)

Publication Number Publication Date
JPS61152022A true JPS61152022A (ja) 1986-07-10

Family

ID=17615493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27975884A Pending JPS61152022A (ja) 1984-12-25 1984-12-25 丸形シリコンダイアフラムの製造方法

Country Status (1)

Country Link
JP (1) JPS61152022A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63310122A (ja) * 1987-05-27 1988-12-19 シーメンス、アクチエンゲゼルシヤフト n型ドープ・シリコンの層又は基板に孔又は溝を形成する方法
JPH0391919A (ja) * 1989-09-04 1991-04-17 Canon Inc メンブランデバイスの作成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63310122A (ja) * 1987-05-27 1988-12-19 シーメンス、アクチエンゲゼルシヤフト n型ドープ・シリコンの層又は基板に孔又は溝を形成する方法
JPH0391919A (ja) * 1989-09-04 1991-04-17 Canon Inc メンブランデバイスの作成方法

Similar Documents

Publication Publication Date Title
CN104819711B (zh) 一种加工三维石英微机械陀螺音叉侧电极的方法
JPS61152022A (ja) 丸形シリコンダイアフラムの製造方法
US4306951A (en) Electrochemical etching process for semiconductors
JP3551337B2 (ja) 半導体力学量センサおよびその製造方法
JPH0435902B2 (ja)
JP2000022168A (ja) 半導体加速度センサ及びその製造方法
JPH10335305A (ja) 半導体装置の製造方法
US10825719B2 (en) Methods of fabricating silicon-on-insulator (SOI) semiconductor devices using blanket fusion bonding
JPS61161431A (ja) 過大圧保護ダイアフラムの製造方法
JP6356910B2 (ja) シェービング用カミソリのシリコン刃の製造方法
JP2001141463A (ja) マイクロ構造物及びその製造方法
JPH0593300A (ja) 電解エツチング方法
JP2004288920A (ja) 半導体基板のエッチング方法
JP2000091307A (ja) 半導体のエッチング方法
JPH09232593A (ja) 半導体装置
JP3829300B2 (ja) 動圧溝の加工方法
KR100518582B1 (ko) 비대칭적 에지 프로파일을 가진 반도체 웨이퍼 및 그제조방법
JPH049770A (ja) 半導体感歪センサ
JPS5815238A (ja) 半導体装置の製造法
JPS62156265A (ja) 結晶性薄膜の成膜方法
JPH0528898B2 (ja)
JPH07113708A (ja) 半導体絶対圧力センサの製造方法
JPH02224374A (ja) 半導体圧力センサの製造方法
JPS5830136A (ja) 半導体装置の製造方法
JPH06307955A (ja) 圧力センサ用ダイヤフラム及びその製造方法