JP2004288920A - 半導体基板のエッチング方法 - Google Patents

半導体基板のエッチング方法 Download PDF

Info

Publication number
JP2004288920A
JP2004288920A JP2003079976A JP2003079976A JP2004288920A JP 2004288920 A JP2004288920 A JP 2004288920A JP 2003079976 A JP2003079976 A JP 2003079976A JP 2003079976 A JP2003079976 A JP 2003079976A JP 2004288920 A JP2004288920 A JP 2004288920A
Authority
JP
Japan
Prior art keywords
etching
silicon substrate
silicon
silicon wafer
aqueous solution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003079976A
Other languages
English (en)
Inventor
Shuichi Yamashita
秀一 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2003079976A priority Critical patent/JP2004288920A/ja
Priority to US10/802,721 priority patent/US20040192050A1/en
Priority to DE102004014229A priority patent/DE102004014229A1/de
Publication of JP2004288920A publication Critical patent/JP2004288920A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063Electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/3167Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself of anodic oxidation
    • H01L21/31675Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself of anodic oxidation of silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • Pressure Sensors (AREA)

Abstract

【課題】半導体基板をエッチング液中に浸すことによりエッチング処理を行なうにあたって、エッチング液としてKOH水溶液を用いてエッチング面の平滑性を向上させる。
【解決手段】半導体基板としてシリコンウェハ50を用い、エッチング液として水酸化カリウム水溶液を用いて、シリコンウェハ50を水酸化カリウム水溶液に浸漬するとともに、シリコンウェハ50を陽極としてシリコンウェハ50に電位を付与する陽極酸化法によって、シリコンウェハ50の主表面51にシリコン酸化膜70を形成した状態で、シリコンウェハ50の主表面51側からのエッチング処理を開始する。
【選択図】 図4

Description

【0001】
【発明の属する技術分野】
本発明は、半導体基板をエッチング液中に浸すことによりエッチング処理を行なう半導体基板のエッチング方法に関し、特に、圧力センサや加速度センサ、ガスセンサ、フローセンサ等に利用するために半導体基板に薄肉部としてのダイアフラムを形成する場合のエッチング方法に用いて好適である。
【0002】
【従来の技術】
従来より、半導体圧力センサや半導体加速度センサ等のシリコンダイアフラムを形成する場合、シリコン基板の主表面を、耐エッチング材であるSiOやSiN膜からなるエッチングマスクで覆い、この状態でKOH(水酸化カリウム)水溶液等のエッチング液を用いてウェットエッチングを行なう。
【0003】
それにより、シリコン基板の主表面のうちエッチングマスクの開口部に対応する部位に、該主表面から凹んだ凹部が形成され、該凹部の底部が薄肉部となり、この薄肉部がダイアフラムとして形成される。
【0004】
ここで、KOH水溶液を用いたシリコンのエッチングは、KOH濃度および温度を調整して行われ、特に、エッチング面(上記凹部の底部)の平滑性およびエッチング速度の観点から、KOH濃度30重量%付近のものが一般にエッチング液として採用されている。
【0005】
しかし、例えば、シリコン基板として、その主表面の面方位指数が(110)のものを用いた場合には、エッチング面の形状が特徴的な凹凸形状となり、平滑なダイアフラムの形成が困難である。これは、(110)面近傍のエッチングレートの異方性に起因するものと考えられる。
【0006】
ちなみに、従来のエッチング方法についての本発明者等の検討によれば、(110)面であるエッチング面の特徴的な凹凸形状は、エッチング液のKOH濃度に依存し、38重量%以下では筋状、40重量%以上ではピラミッド状の凹凸が形成されることがわかっている。
【0007】
シリコンダイアフラムは、シリコン基板の厚み寸法に対して、その大部分をエッチングにより除去して所望の厚さに形成される。例えば、半導体圧力センサにおける圧力に対する感度特性の精度を確保するためには、ダイアフラムの厚さを均一化する、つまり、エッチング面である上記凹部の底面を平滑に且つ平坦に形成する必要がある。
【0008】
KOH水溶液以外に、エッチング面を平坦面に仕上げるためのウェットエッチング方法としては、例えば、弗化アンモニウム(NHF)溶液中にシリコン基板を浸漬し、そのシリコン基板に電位を与えながらエッチング処理を行なうもので、その電位を例えばレストポテンシャル以下となるように制御することにより、原子レベルの平坦度を得る方法が提案されている(例えば、特許文献1参照)。
【0009】
また、エッチング液に水酸化テトラメチルアンモニウム(TMAH)水溶液を用い、シリコン基板に電位を与えながらエッチング処理を行なう方法が提案されている(例えば、特許文献2参照)。
【0010】
【特許文献1】
特開平8−13165号公報
【0011】
【特許文献2】
特開2000−91307号公報
【0012】
【発明が解決しようとする課題】
しかしながら、上述した特許文献に記載されているエッチング方法では、エッチング面の平坦性は確保できるものの、使用するエッチング液としてのNHF溶液およびTMAH水溶液が、KOH水溶液に比べて本来、エッチング速度の小さいものであるため、半導体製造工程においては作業性が良好ではなく、しかも、前者の液には弗素イオンを含むことから安全性に欠ける。
【0013】
そこで、本発明は上記事情に鑑み、半導体基板をエッチング液中に浸すことによりエッチング処理を行なうにあたって、エッチング液としてKOH水溶液を用いてエッチング面の平滑性を向上させることを目的とする。
【0014】
【課題を解決するための手段】
上記目的を達成するため、請求項1に記載の発明では、半導体基板をエッチング液中に浸すことによりエッチング処理を行なう半導体基板のエッチング方法において、半導体基板としてシリコン基板(50)を用い、エッチング液として水酸化カリウム水溶液(20)を用いて、シリコン基板を水酸化カリウム水溶液に浸漬するとともに、シリコン基板を陽極としてシリコン基板に電位を付与する陽極酸化法によって、シリコン基板の主表面(51)に酸化膜(70)を形成した状態で、シリコン基板の主表面側からのエッチング処理を開始することを特徴とする。
【0015】
この場合、請求項2に記載の発明のように、シリコン基板(50)の主表面(51)側からのエッチング処理を開始した後、シリコン基板に電位を付与しない状態でエッチング処理を継続する場合には、シリコン基板の被エッチング面である主表面に予め形成された酸化膜がKOH水溶液によりエッチング除去され、その酸化膜のエッチングの終了と同時にシリコンのエッチングが開始される。
【0016】
明確なメカニズムはわかっていないが、酸化膜のエッチングの終了と同時にシリコンをエッチングすることにより、シリコンエッチングの開始点は親水面となることが期待できる。そして、この親水面の形成により均一なシリコンエッチングが開始され、その結果、シリコン基板において平滑なエッチング面が得られると考えられる。
【0017】
また、請求項3に記載の発明のように、シリコン基板(50)の主表面(51)側からのエッチング処理を開始した後も、シリコン基板に対して酸化膜(70)を形成可能な電位を付与した状態でエッチング処理を継続する場合には、シリコン基板の主表面側では酸化膜が形成されつつ同時にエッチングされていく。
【0018】
この場合もシリコン基板の主表面側に形成されつづける酸化膜によって、被エッチング面である主表面が親水性に保たれることが期待できる。そのために、エッチング速度の面内均一性が向上し、その結果、シリコン基板において平滑なエッチング面が得られると考えられる。
【0019】
実際に、実験検討した結果、本発明のエッチング方法によれば、従来のKOH水溶液を用いたエッチング方法よりも平滑性に優れたエッチング面(2a)が得られた。例えば、エッチング面の面粗さRzが0.8μm未満と良好な平滑性が得られた。
【0020】
このように、本発明によれば、エッチング液としてKOH水溶液を用いて、従来よりもエッチング面の平滑性を向上させることのできるエッチング方法を提供することができる。
【0021】
ここで、請求項4に記載の発明のように、水酸化カリウム水溶液(20)のKOH濃度を39重量%以上48重量%以下の範囲とし、液温度を90℃以上140℃以下の範囲に調整することにより、エッチングを行うことが好ましい。
【0022】
また、請求項1〜請求項4に記載のエッチング方法は、請求項5に記載の発明のように、シリコン基板(50)として、その主表面(51)の面方位指数が(110)のものを用いる場合に特に有効である。
【0023】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【0024】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。図1は、本発明の実施形態に係る半導体圧力センサS1の概略断面構成を示す図である。図1において、1は半導体基板としてのシリコン基板であり、このシリコン基板1は、本例では主表面1a、1bの面方位指数が(110)である。
【0025】
このシリコン基板1の主表面の一面(図1中の下側の面)1aには、KOHエッチングにより、当該一面1aから凹んだ凹部2が形成されている。そして、シリコン基板1のうち凹部2の底面2a側は薄肉部となり、この薄肉部が圧力検出用のダイアフラム3として形成されている。
【0026】
また、シリコン基板1の一面1aとは反対側の主表面である他面1bには、ダイアフラム3に対応する領域に、歪みゲージ4が形成されている。この歪みゲージ4は、例えばブリッジ回路を構成することにより、ダイアフラム3が歪んだときに発生する応力に応じた電気的な信号を出力するためのものである。この歪みゲージ4は、イオン注入や拡散により形成された拡散抵抗として構成されている。
【0027】
この半導体圧力センサS1は、ダイアフラム3が圧力を受けて変形すると、このダイアフラム3の変形によって生じる歪みに応じて、歪みゲージ4から信号が出力される。歪みゲージ4からの出力信号は、図示しない配線部やパッド部を介して、外部に設けられた信号処理回路等へ出力される。このようにして、圧力が検出されるようになっている。
【0028】
次に、半導体圧力センサS1の製造方法について述べる。このセンサS1は、主表面の面方位が(110)面であるシリコン基板を用いて、これに周知の半導体製造技術を施すことにより形成されるものであり、ここでは、凹部2を形成するためのシリコン基板のエッチング方法について述べる。
【0029】
図2は、本エッチング方法に用いるエッチング装置100の概略構成を示す図である。10は例えばテフロン(登録商標)等よりなるエッチング槽であり、このエッチング槽10には、エッチング液として水酸化カリウム(KOH)水溶液20が収容されている。このKOH水溶液20は好ましくはKOH濃度が39重量%以上48重量%以下の範囲に調整されている。
【0030】
また、このエッチング装置100には、温度センサやヒータを有する温度調整器30が備えられており、この温度調整器30によってKOH水溶液20は、加熱冷却され、温度制御される。KOH水溶液20は、好ましくは90℃以上140℃以下の範囲に液温度が保持される。
【0031】
さらに、エッチング槽10内には、スターラ40が槽内底部に配置されており、回転磁界が与えられることで、KOH水溶液20の温度分布が一様となるような撹拌速度にてKOH水溶液20を撹拌するようになっている。
【0032】
エッチング対象であるシリコン基板としては、主表面51、52の面方位指数が(110)であるシリコンウェハ50を用いており、このウェハ50はエッチング槽10内にてKOH水溶液20に浸漬された状態でエッチング処理されるようになっている。
【0033】
なお、図2では1枚のシリコンウェハ50のみを示した概略図となっているが、製造工程で使用する場合には複数枚を同時に処理する構成を採用できることは勿論である。
【0034】
また、このエッチング装置100には、陽極酸化法によってシリコンウェハ50に酸化膜を形成するための陽極酸化手段200が設けられている。この陽極酸化手段200は、直流電源210と、シリコンウェハ50に電気的に接続されシリコンウェハ50を陽極としてシリコンウェハ50に電位を付与するための電位印加用電極220と、白金からなる基準電極230とから構成されている。
【0035】
そして、この陽極酸化手段200は、KOH水溶液20中に浸漬された基準電極230の電位に対して設定される所望の電圧を、シリコンウェハ50に印加できるようになっている。
【0036】
ここで、図3は、上述のシリコンウェハ50の一側の主表面51にダイアフラム形成用のエッチングマスク60が形成された状態を示す図であり、(a)は当該一側の主表面51からみた平面図、(b)は概略断面図である。この図3に示す状態のシリコンウェハ50がKOH水溶液20に浸漬された状態でエッチング処理される。
【0037】
シリコンウェハ50の一側の主表面51は、上記シリコン基板1の一面1aに相当する面であり、上記凹部2が形成される被エッチング面である。まず、図3に示すように、シリコンウェハ50の他側の主表面52に上記歪みゲージ4を形成する。
【0038】
そして、シリコンウェハ50の(110)面である一側の主表面51において、エッチングによってダイアフラム3が形成できるようにエッチングマスク60を形成する。
【0039】
このエッチングマスク60は、耐エッチング材であるシリコン窒化膜からなる膜をプラズマCVD等により堆積させ、続いて、この堆積膜に対してフォトリソグラフィーによりエッチングしたい領域を開口することで形成される。なお、図3では、エッチングマスク60の開口部61を平面正方形としているが、その形状およびその大きさは問わない。
【0040】
このようにしてシリコンウェハ50にエッチングマスク60を形成した後、図2に示すエッチング装置100を用いて、シリコンウェハ50のエッチング処理を行う。なお、図示しないが、シリコンウェハ50の他側の主表面52および側面は、KOH水溶液20に露出しないようにマスキングされた状態とする。
【0041】
このとき、シリコンウェハ50を陽極酸化手段200の電位印加用電極220に接続した状態で、KOH水溶液20に浸漬させる。例えば、シリコンウェハ50の他側の主表面52の一部にコンタクトホールを形成し、そこへAl等の導電性部材を充填しその導電部材をKOH水溶液20に露出しないようにマスキングすれば、この導電性部材を介して、シリコンウェハ50と電位印加用電極220との電気的接続を行うことができる。
【0042】
図4は、シリコンウェハ50のエッチングの進行状態を示す概略断面図である。まず、KOH水溶液20に浸漬されたシリコンウェハ50に対して、直流電源210によって、陽極酸化法による酸化膜70の形成が可能なように電位を付与する。
【0043】
具体的に、陽極酸化法においては、KOH水溶液20に浸したシリコンウェハ50に与える電位を、パッシベーションポテンシャル以上の電位に設定する。ここで、パッシベーションポテンシャルとは、基準電極230の電位に対してシリコンウェハ50に流れるアノード電流が最大となる電位として規定されるものである。
【0044】
これにより、図4(a)に示すように、エッチングマスク60の開口部61から露出するシリコンウェハ50の主表面51に、酸化膜としてのシリコン酸化膜70が形成され、この状態で、当該主表面51側からのエッチング処理が開始される。
【0045】
このように、本エッチングにおいては、エッチングの開始時に陽極酸化を行ってシリコン酸化膜70を形成するが、このシリコンウェハ50に対する酸化膜形成用の電位の付与は、本発明者の検討によれば、少なくともエッチング初期において2分間以上行うことが好ましい。それにより、シリコン酸化膜70の形成が適切に行われる。例えば、膜厚が1nm程度の酸化膜70が形成される。また、シリコン酸化膜70の形成はX線光電子分光法(XPS)等の分析により確認している。
【0046】
こうして、シリコンウェハ50の主表面51側からのエッチング処理を開始した後、シリコンウェハ50に電位を付与しない状態すなわちシリコンウェハ50への電位の印加を停止した状態でエッチング処理を継続する。
【0047】
すると、図4(b)に示すように、KOH水溶液20により、マスク60の開口部61から露出するシリコン酸化膜70がエッチングされ除去される。このシリコン酸化膜70のエッチングの終了と同時に、シリコンウェハ50のシリコン部分が現れ、シリコンエッチングが開始される。
【0048】
明確なメカニズムはわかっていないが、シリコン酸化膜70のエッチングの終了と同時にシリコンをエッチングすることにより、シリコンエッチングの開始点は親水面となり、この親水面の形成により均一なシリコンエッチングが開始されると考えられる。
【0049】
そして、シリコンウェハ50は、一側の主表面51側からエッチングされていき、最終的に、図4(c)に示すように、上記凹部2が形成される。実際に、この凹部2の底面2aすなわちエッチング面2aは平滑性の高いものになる。
【0050】
こうして、凹部2の形成に伴いダイアフラム3が形成され、さらに、シリコンウェハ50からエッチングマスク60をエッチング等により選択的に除去する等の工程を経ることによって、上記図1に示す半導体圧力センサS1を製造することができる。
【0051】
エッチング面2aの平滑性向上の具体例を図5に示す。図5は、KOH水溶液20の液温度を温度調整器30により110℃に保持し、シリコンウェハ50の被エッチング面に陽極酸化法により厚さ1nm程度のシリコン酸化膜70を形成し、エッチング処理を行った場合の、エッチング面2aの面粗さRzのKOH濃度依存性を示す図である。
【0052】
図5に示すように、エッチング面2aの面粗さRzは、KOH水溶液20のKOH濃度に依存する。本例では、KOH濃度が39重量%以上48重量%以下の範囲において面粗さRzが0.8μm未満となり、エッチング面2aの平滑性は実用上問題のないレベルとなる。
【0053】
なお、このレベルは、エッチング面の平滑性を比較的確保しやすい主表面の面方位指数が(100)であるシリコン基板において、凹部およびダイアフラムを形成したときに実現されるレベルであり、ダイアフラム特性に問題ないレベルである。
【0054】
さらに、シリコンウェハ50に対して陽極酸化法によって上記図5と同様の厚さ1nm程度のシリコン酸化膜70を形成し、エッチング処理を行うにあたって、エッチング条件すなわちKOH水溶液20のKOH濃度と液温度を変えたときの平滑化の効果を調べた。その結果を図6に示す。
【0055】
図6に示すように、横軸にKOH濃度(重量%)、縦軸に液温度(℃)をとった直交座標系を設定した。また、図6中の斜線ハッチングで示す領域Rは、エッチング面2aの面粗さRz0.8μm未満を実現する範囲である。
【0056】
ここで、領域Rにおいて、液温度の上限はKOH水溶液20の沸点である。つまり、KOH水溶液20のKOH濃度と液温度が領域R内の範囲にあれば、エッチング面2aの面粗さRzを実用上問題のないレベルにすることができる。
【0057】
したがって、本実施形態のエッチング方法においては、図6中の領域Rに示されるように、KOH水溶液20のKOH濃度を39重量%以上48重量%以下の範囲とし、液温度を90℃以上140℃以下の範囲に調整することが、エッチング面の平滑性を向上させるためには好ましい。
【0058】
なお、KOH濃度や液温度は、この条件に限定されるものではなく、エッチング部のサイズや寸法あるいはエッチング面の面粗さの仕様等により、これ以外の条件でエッチングを行ってもよいことは言うまでもない。
【0059】
以上のように、本実施形態によれば、エッチング液としてKOH水溶液を用いて従来よりもエッチング面の平滑性を向上させることのできるエッチング方法を提供することができる。
【0060】
なお、本実施形態では、表面に酸化膜を形成したシリコン基板において、その表面が親水性を示すことを利用して、均一なエッチングを行い、その結果として平滑なエッチング面を得るようにしている。
【0061】
このことから、エッチングに使用するシリコン基板の表面に、一般的な熱酸化や化学気相堆積法などを用いて、エッチング前に予め酸化膜を形成するようにしても、同様に、平滑なエッチング面が得られると考えられる。しかし、本実施形態では、エッチング前のシリコン基板に酸化膜を形成する工程を省略しても、エッチング液中で実施できる陽極酸化現象を用いることで、より簡便に酸化膜の形成が行える。
【0062】
また、本実施形態によれば、上記エッチング方法、すなわちKOH水溶液20に浸漬されたシリコンウェハ50の主表面51に陽極酸化法によりシリコン酸化膜70を形成した状態で、シリコンウェハ50をその主表面51側からエッチング処理する方法により、半導体圧力センサS1を構成するシリコン基板1が形成される。
【0063】
そして、このシリコン基板1は、被エッチング面である主表面51が(110)面であるが、エッチング面(すなわち凹部2の底面2a)の面粗さRzが0.8μm未満を実現している。つまり、本実施形態のシリコン基板(半導体基板)1によれば、(110)面をKOHエッチングした場合に従来では実現が難しかった平滑性に優れたエッチング面を実現することができる。
【0064】
なお、上記エッチング方法では、陽極酸化法にてシリコン酸化膜70が形成されたシリコンウェハ50においてその主表面51側からのエッチング処理を開始した後、シリコンウェハ50に電位を付与しない状態でエッチング処理を継続していたが、このようにしてエッチング処理を開始した後も、シリコンウェハ50に対してシリコン酸化膜70を形成可能な電位を付与した状態でエッチング処理を継続する方法でもよい。
【0065】
つまり、シリコンウェハ50をKOH水溶液20に浸漬してエッチング処理を行う間ずっと陽極酸化可能な電位をシリコンウェハ50に付与し続けてもよい。この場合には、シリコンウェハ50の主表面51側ではシリコン酸化膜70が形成されつつ同時にエッチングされていき、凹部2が形成できる。
【0066】
この場合もシリコンウェハ50の主表面51側に形成されつづけるシリコン酸化膜70によって、被エッチング面である主表面51が親水性に保たれることが期待できる。そのために、エッチング速度の面内均一性が向上し、その結果、シリコンウェハ50において平滑なエッチング面2aが得られる。
【0067】
この場合について、検証したところ、上記図5に示すエッチング面2aの面粗さRzのKOH濃度依存性および上記図6に示すエッチング条件と同様の傾向が見られた。むしろ、上記図5に示す濃度範囲や図6に示す条件の範囲を含み、それらよりも広い範囲で、面粗さRz0.8μm未満を実現した。
【0068】
なお、この場合、最終的に凹部2の底面2aの表層にシリコン酸化膜70が残るが、面粗さRzに影響はない。また、最終的に残ったシリコン酸化膜70は、エッチングマスク60を除去する際に同時にエッチング等により除去するようにしてもよい。
【0069】
(他の実施形態)
なお、上記図2に示す例では、陽極酸化は、直流電源210による電圧印加を行うものとしたが、この直流電源210の代わりにポテンショスタットを用い、参照電極を含めた3極法としてもよい。
【0070】
また、本発明に用いるシリコン基板としては、エッチングされる主表面の面方位指数が(110)以外のものであっても良い。
【0071】
また、本発明は圧力センサに限らず、加速度センサ、ガスセンサ、フローセンサ等においてシリコン基板をKOH水溶液にてエッチングする場合に用いても有効なことは勿論である。
【図面の簡単な説明】
【図1】本発明の実施形態に係る半導体圧力センサの概略断面図である。
【図2】上記実施形態に係るエッチング方法に用いるエッチング装置の概略構成図である。
【図3】上記実施形態に用いるシリコン基板としてのシリコンウェハにエッチングマスクが形成された状態を示す構成図である。
【図4】図3に示すシリコンウェハのエッチングの進行状態を示す概略断面図である。
【図5】KOH水溶液の液温度を110℃に保持し、シリコンウェハをエッチング処理した場合のエッチング面の面粗さRzのKOH濃度依存性を示す図である。
【図6】KOH水溶液のKOH濃度と液温度を変えたときの平滑化の効果を調べた結果を示す図である。
【符号の説明】
20…水酸化カリウム水溶液、50…シリコン基板、
51…シリコン基板の一側の主表面、70…シリコン酸化膜。

Claims (5)

  1. 半導体基板をエッチング液中に浸すことによりエッチング処理を行なう半導体基板のエッチング方法において、
    前記半導体基板としてシリコン基板(50)を用い、前記エッチング液として水酸化カリウム水溶液(20)を用いて、
    前記シリコン基板を前記水酸化カリウム水溶液に浸漬するとともに、前記シリコン基板を陽極として前記シリコン基板に電位を付与する陽極酸化法によって、前記シリコン基板の主表面(51)に酸化膜(70)を形成した状態で、前記シリコン基板の主表面側からのエッチング処理を開始することを特徴とする半導体基板のエッチング方法。
  2. 前記シリコン基板(50)の主表面(51)側からのエッチング処理を開始した後、前記シリコン基板に電位を付与しない状態で前記エッチング処理を継続することを特徴とする請求項1に記載の半導体基板のエッチング方法。
  3. 前記シリコン基板(50)の主表面(51)側からのエッチング処理を開始し、その後も、前記シリコン基板に対して前記酸化膜(70)を形成可能な電位を付与した状態で前記エッチング処理を継続することを特徴とする請求項1に記載の半導体基板のエッチング方法。
  4. 前記水酸化カリウム水溶液(20)のKOH濃度を39重量%以上48重量%以下の範囲とし、液温度を90℃以上140℃以下の範囲に調整することにより、前記エッチング処理を行うことを特徴とする請求項1ないし3のいずれか一つに記載の半導体基板のエッチング方法。
  5. 前記シリコン基板(50)として、前記主表面(51)の面方位指数が(110)であるものを用いることを特徴とする請求項1ないし4のいずれか一つに記載の半導体基板のエッチング方法。
JP2003079976A 2003-03-24 2003-03-24 半導体基板のエッチング方法 Pending JP2004288920A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003079976A JP2004288920A (ja) 2003-03-24 2003-03-24 半導体基板のエッチング方法
US10/802,721 US20040192050A1 (en) 2003-03-24 2004-03-18 Method for etching semiconductor substrate
DE102004014229A DE102004014229A1 (de) 2003-03-24 2004-03-23 Verfahren zum Ätzen eines Halbleitersubstrats

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003079976A JP2004288920A (ja) 2003-03-24 2003-03-24 半導体基板のエッチング方法

Publications (1)

Publication Number Publication Date
JP2004288920A true JP2004288920A (ja) 2004-10-14

Family

ID=32984914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003079976A Pending JP2004288920A (ja) 2003-03-24 2003-03-24 半導体基板のエッチング方法

Country Status (3)

Country Link
US (1) US20040192050A1 (ja)
JP (1) JP2004288920A (ja)
DE (1) DE102004014229A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7758717B2 (en) 2005-02-28 2010-07-20 Dainippon Screen Mfg. Co., Ltd. Wafer treating apparatus

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8129212B2 (en) * 2008-03-25 2012-03-06 Applied Materials, Inc. Surface cleaning and texturing process for crystalline solar cells
JP6095320B2 (ja) * 2011-12-02 2017-03-15 キヤノン株式会社 液体吐出ヘッド用基板の製造方法
US9490133B2 (en) 2013-01-24 2016-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Etching apparatus
US9484211B2 (en) 2013-01-24 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Etchant and etching process

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5949118A (en) * 1994-03-14 1999-09-07 Nippondenso Co., Ltd. Etching method for silicon substrates and semiconductor sensor
JP3384879B2 (ja) * 1994-07-01 2003-03-10 科学技術振興事業団 シリコンのエッチング方法
JPH08330271A (ja) * 1995-06-02 1996-12-13 Shin Etsu Handotai Co Ltd シリコンウエーハ表面のエッチング方法及び装置
US6642154B2 (en) * 2001-07-05 2003-11-04 The Regents Of The University Of California Method and apparatus for fabricating structures using chemically selective endpoint detection

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7758717B2 (en) 2005-02-28 2010-07-20 Dainippon Screen Mfg. Co., Ltd. Wafer treating apparatus

Also Published As

Publication number Publication date
US20040192050A1 (en) 2004-09-30
DE102004014229A1 (de) 2004-10-21

Similar Documents

Publication Publication Date Title
JP4199206B2 (ja) 半導体装置の製造方法
TWI640033B (zh) Method for manufacturing germanium wafer on insulator
JP2004288920A (ja) 半導体基板のエッチング方法
JP6568644B2 (ja) メンブレンデバイスの製造方法、メンブレンデバイス、および、ナノポアデバイス
JP4954379B2 (ja) 多孔質シリコン層の形成方法およびリフトオフ方法
CN104160475B (zh) “绝缘体上硅”(soi)型衬底的活性硅层的薄化方法
JPS60138434A (ja) 半導体形静電容量式圧力センサの製造方法
CN105025423A (zh) 一种驻极体电容式超声传感器及其制作方法
JP3724431B2 (ja) 半導体基板のエッチング方法
JP2005256071A (ja) 陽極酸化膜の製造方法
CN101248373B (zh) 制造半导体光学透镜的方法
JP5528430B2 (ja) 酸化層の形成方法
JPH09507971A (ja) 厚さの均一度の高いシリコン・オン・インシュレータ(soi)材料を形成する方法
JP4738626B2 (ja) 半導体基板のエッチング方法
JP4862407B2 (ja) 半導体レンズの製造方法
JP4007394B2 (ja) 曲面の形成方法
JPH05198558A (ja) 陽極化成装置
JPH0645617A (ja) 単結晶薄膜部材の製造方法
JP2008130937A (ja) ダイヤフラムを具備した構造体の製造方法、半導体装置
JP4231049B2 (ja) ウェーハの粗面処理方法
JPS6267880A (ja) 半導体装置の製造方法
JP2004134428A (ja) 半導体装置およびその製造方法
JPS60211945A (ja) 薄膜形成の方法
JP2009302411A (ja) 半導体ウェハおよびその製造方法
JPH084085B2 (ja) 半導体の電解エッチング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070220

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070404

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070508