JP2009302411A - 半導体ウェハおよびその製造方法 - Google Patents

Abstract

【課題】ＳＯＩ構造の半導体ウェハのＳＯＩ層に、陽極酸化処理による多孔質層を形成する手段を提供する。
【解決手段】支持基板と、支持基板上に形成された埋込み酸化膜と、埋込み酸化膜上に形成され、格子状の分割線が設定されたＳＯＩ層と、ＳＯＩ層の分割線に囲まれた領域に、選択的にＮ型不純物を拡散させて形成されたＮウェル層と、Ｎウェル層の中央部に形成された多孔質層と、多孔質層および多孔質層に隣接するＮウェル層の一部を除く領域に形成された絶縁カバー膜と、絶縁カバー膜を貫通してＮウェル層に電気的に接続する導電プラグと、ＳＯＩ層の外周縁部上および分割線上の絶縁カバー膜の上面に形成された導電層と、導電層と導電プラグとを電気的に接続する接続配線と、多孔質層および外周縁部の導電層を除く領域に形成された、陽極酸化処理の電解液に対する腐食耐性を有する腐食耐性カバー膜と、を備えた半導体ウェハであって、陽極酸化処理のときに、外周縁部の導電層に陽電気を供給し、Ｎウェル層を陽極として多孔質層を形成する。
【選択図】 図３

Description

本発明は、陽極酸化処理によりシリコン層に多孔質層を形成した半導体ウェハおよびその製造方法に関する。

従来の半導体ウェハにおいては、多結晶シリコン薄膜に多孔質層を形成する場合に、Ｎ型単結晶シリコンからなる導電性基板上に多結晶シリコン薄膜を形成した試料を陽極酸化装置の底部に、多結晶シリコン薄膜のおもて面の一部を露出させて設置し、その導電性基板の裏面に陽電気を供給して陽極とし、フッ化水素水溶液を含む電解液中に設置された白金からなる電極板を陰極として直流電圧を印加し、電解液に接触している多結晶シリコン層を多孔質化して多結晶シリコン層に多孔質層を形成している（例えば、特許文献１参照。）。

このような多孔質層は、各分野で利用され、例えば、赤外線センサの断熱部および支持部に酸化シリコンを多孔質化したポーラスシリカを用いているものがある（例えば、特許文献２参照。）
また、ＳＯＩ構造の半導体ウェハを製造する場合に、単結晶シリコン基板に、陽極酸化処理により多孔質シリコン層を形成し、その多孔質シリコン層上に単結晶シリコン層等の非多孔質層を形成し、その上面に熱酸化法等により酸化シリコン層を形成した後に、酸化シリコン層上に支持基板を貼合せ、その後に単結晶シリコン基板および多孔質シリコン層をエッチング等により除去してＳＯＩ構造の半導体ウェハを製造しているものもある（例えば、特許文献３参照。）。
特開２０００−１９２２９５号公報（段落００１３−００１５、第１図） 特開２００７−２６３７６９号公報（段落００２５、第１図） 特開平１１−１９５７７３号公報（段落００４８−００６０、第１図）

しかしながら、上述した特許文献１の技術においては、陽極酸化装置の底部に設置された導電性基板の裏面に陽電気を供給し、これを陽極として、陰極との間に直流電圧を印加して多結晶シリコン層に多孔質層を形成しているため、バルク基板に多孔質層を形成することは可能であるが、支持基板に埋込み酸化膜を挟んで薄いシリコンからなるＳＯＩ層を形成したＳＯＩ構造の半導体ウェハの場合には、支持基板に供給した陽電気が、埋込み酸化膜によって絶縁されているＳＯＩ層に供給されないので、ＳＯＩ層に多孔質層を形成することが困難になるという問題がある。

本発明は、上記の問題点を解決するためになされたもので、ＳＯＩ構造の半導体ウェハのＳＯＩ層に、陽極酸化処理による多孔質層を形成する手段を提供することを目的とする。

本発明は、上記課題を解決するために、支持基板と、前記支持基板上に形成された埋込み酸化膜と、前記埋込み酸化膜上に形成され、格子状の分割線が設定されたＳＯＩ層と、前記ＳＯＩ層の前記分割線に囲まれた領域に、選択的にＮ型不純物を拡散させて形成されたＮウェル層と、前記Ｎウェル層の中央部に形成された多孔質層と、前記多孔質層および前記ＳＯＩ層の外周縁部を除く領域に形成された、陽極酸化処理の電解液に対する腐食耐性を有する腐食耐性カバー膜と、を備えた半導体ウェハであって、陽極酸化処理のときに、前記ＳＯＩ層の外周縁部に陽電気を供給し、前記Ｎウェル層を陽極として前記多孔質層を形成したことを特徴とする。

また、支持基板と、前記支持基板上に形成された埋込み酸化膜と、前記埋込み酸化膜上に形成され、格子状の分割線が設定されたＳＯＩ層と、前記ＳＯＩ層の前記分割線に囲まれた領域に、選択的にＮ型不純物を拡散させて形成されたＮウェル層と、前記Ｎウェル層の中央部に形成された多孔質層と、前記多孔質層および前記多孔質層に隣接するＮウェル層の一部を除く領域に形成された絶縁カバー膜と、前記絶縁カバー膜を貫通して前記Ｎウェル層に電気的に接続する導電プラグと、前記ＳＯＩ層の外周縁部および前記分割線上の、前記絶縁カバー膜の上面に形成された導電層と、前記導電層と前記導電プラグとを電気的に接続する接続配線と、前記多孔質層および前記外周縁部の導電層を除く領域に形成された、陽極酸化処理の電解液に対する腐食耐性を有する腐食耐性カバー膜と、を備えた半導体ウェハであって、陽極酸化処理のときに、前記外周縁部の導電層に陽電気を供給し、前記Ｎウェル層を陽極として前記多孔質層を形成したことを特徴とする。

これにより、本発明は、支持基板に対して埋込み酸化膜により絶縁されたＳＯＩ層に陽極酸化処理により多孔質層を容易に形成することができるという効果が得られる。
また、前記に加えて、分割線上に形成された導電層によりＮウェル層に陽電気を供給するので、半導体ウェハ内の分割線に囲まれた各領域のＮウェル層と陰極との間に印加される電圧を均一化することができ、半導体ウェハに均一性の高い多孔質層を形成することができるという効果が得られる。

以下に、図面を参照して本発明による半導体ウェハおよびその製造方法の実施例について説明する。

図１は実施例１の半導体ウェハの上面を示す説明図、図２は実施例１の半導体素子の上面を示す説明図、図３は実施例１の半導体素子の断面を示す説明図、図４は実施例１の陽極酸化装置の断面を示す説明図、図５、図６は実施例１の半導体ウェハの製造方法を示す説明図である。
なお、図３、図５、図６は、図１に示す半導体ウェハの外周縁部の近傍に形成される半導体素子の断面を示したものである。

図１において、１はＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）構造の半導体ウェハであり、シリコン（Ｓｉ）からなる支持基板２と、支持基板２上に形成された酸化シリコン（ＳｉＯ_２）からなる埋込酸化膜３および薄い単結晶シリコンからなるＳＯＩ層４を積層して形成される（図５（Ｐ１）参照）。
本実施例の半導体ウェハ１のＳＯＩ層４には、その外周縁部５に囲まれた素子形成部６に格子状の分割線８が設定されており、この分割線８に囲まれたＳＯＩ層４の領域に半導体素子９が形成される。

また、分割線８に囲まれたＳＯＩ層４には、図２、図３に示すように、ＳＯＩ層４にリン（Ｐ）や砒素（Ａｓ）等のＮ型不純物を拡散させて形成されたＮウェル層１１と、Ｎウェル層１１の中央部に多孔質層１３を形成するために設定された陽極酸化領域１４に陽極酸化処理により形成された多孔質層１３とを有する半導体素子９が形成されている。
図３において、１６は絶縁カバー膜であり、酸化シリコン等の絶縁材料で形成された絶縁膜であって、多孔質層１３および多孔質層１３に隣接するＮウェル層１１の一部を除く領域を覆って形成されている。

１７は導電層であり、ＳＯＩ層４の外周縁部５および分割線８上の、絶縁カバー膜１６の上面に、アルミニウム（Ａｌ）やチタン（Ｔｉ）、タングステン（Ｗ）等の導電性材料で形成され、図３に破線で示す接続配線１８を介して、絶縁カバー膜１６を貫通してＮウェル層１１の一の端部に達するように形成された導電性材料からなる導電プラグ１９に接続している。

これにより、導電層１７とＮウェル層１１との間が電気的に接続され、外周縁部５に供給された陽電気が、接続配線１８および導電プラグ１９を経由してＮウェル層１１に供給される。
なお、図３等に示すように、導電層１７、接続配線１８、導電プラグ１９は、区別のために網掛けを付して示す。

２１は腐食耐性カバー膜であり、炭化シリコン（ＳｉＣ）等の陽極酸化処理におけるフッ酸（ＨＦ）等からなる電解液２２に対する腐食耐性を有する絶縁膜であって、多孔質層１３および外周縁部５の導電層１７を除く領域を覆って形成されており、陽極酸化処理のときに多孔質層１３を除く領域に形成された各部位を電解液２２から保護するマスクとして機能する。

図２において、２４は測定パッドであり、導電層１７と同様の導電材料により形成された測定配線２５および導電プラグ１９と同様に形成されたコンタクトプラグ２６を経由して、多孔質層１３の両側に形成されたＮウェル層にそれぞれ電気的に接続し、多孔質層１３の抵抗値を測定するために用いられる。
図４において、３０は陽極酸化装置であり、電解液２２が注入される電解槽３１と、電解槽３１の底部で半導体ウェハ１を支持する支持部３２と、陽電気（＋）および陰電気（−）を発生させる電源部３３と、白金（Ｐｔ）等からなる電極板３４と、電源部３３と電極板３４との間を接続して電極板３４に陰電気を供給するリード線３５ａと、電源部３３と半導体ウェハ１の外周縁部５に形成された導電層１７との間を接続して導電層１７に陽電気を供給するリード線３５ｂの等を備えている。

図５、図６において、３７はマスク部材としてのレジストマスクであり、フォトリソグラフィにより半導体ウェハ１の上面側にスピンコート法等により塗布されたポジ型またはネガ型のレジストを露光および現像処理して形成されたマスクパターンであって、本実施例のエッチング工程やイオン注入工程等におけるマスクとして機能する。
以下に、図５、図６を用いてＰで示す工程に従って本実施例の半導体ウェハの製造方法について説明する。

Ｐ１（図５）、予め製作された支持基板２、埋込み酸化膜３および、外周縁部５と素子形成部６と分割線８と陽極酸化領域１４とが設定されたＳＯＩ層４を有する半導体ウェハ１を準備する。
Ｐ２（図５）、フォトリソグラフィにより、分割線８に囲まれたＳＯＩ層４の中央部のＮウェル層１１の形成領域のＳＯＩ層４を露出させたレジストマスク３７を形成し、これをマスクとしてＮ型不純物（本実施例では、リン）イオンを選択的に注入し、ＳＯＩ層４にＮ型不純物を比較的低濃度に拡散させたＮウェル層１１を形成する。

Ｐ３（図５）、剥離剤を用いて工程Ｐ２で形成したレジストマスク３７を除去し、ＳＯＩ層４上の全面に、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、酸化シリコンを堆積して絶縁カバー膜１６を形成し、フォトリソグラフィにより、Ｎウェル層１１上の導電プラグ１９、コンタクトプラグ２６の形成領域（図２参照）の絶縁カバー膜１６を露出させたレジストマスク３７を形成し、これをマスクとして異方性エッチングにより絶縁カバー膜１６をエッチングして、絶縁カバー膜１６を貫通してＳＯＩ層４に達する貫通穴４０を形成する。

Ｐ４（図５）、剥離剤を用いて工程Ｐ３で形成したレジストマスク３７を除去し、スパッタ法により、貫通穴４０内に導電材料（本実施例では、チタン）を埋め込んで導電プラグ１９およびコンタクトプラグ２６を形成し、その上面を、エッチバックまたはＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により平坦化処理して絶縁カバー膜１６の上面を露出させる。

次いで、ＣＶＤ法により、絶縁カバー膜１６上の全面に導電材料（本実施例では、アルミニウム）を堆積して導電材料層を形成し、フォトリソグラフィにより、導電材料層上に外周縁部５、分割線８、接続配線１８、測定配線２５の形成領域を覆うレジストマスク３７（不図示）を形成し、これをマスクとして異方性エッチングにより導電材料層をエッチングして絶縁カバー膜１６を露出させ、前記のレジストマスク３７を除去して、外周縁部５上および分割線８上に導電層１７を形成すると共に、接続配線１８および測定配線２５を形成する。

Ｐ５（図５）、フォトリソグラフィにより、Ｎウェル層１１の中央部の陽極酸化領域１４より大きい領域のＮウェル層１１を含むＳＯＩ層４を露出させた、つまり陽極酸化領域１４と、陽極酸化領域１４に隣接するＮウェル層１１の腐食耐性カバー膜２１の厚さに相当する一部および、陽極酸化領域１４に隣接するＳＯＩ層４の腐食耐性カバー膜２１の厚さに相当する一部との絶縁カバー膜１６を露出させたレジストマスク３７を形成し、これをマスクとして異方性エッチングにより絶縁カバー膜１６をエッチングしてＮウェル層１１を含むＳＯＩ層４を露出させ、絶縁カバー膜１６に陽極酸化領域１４より大きい領域を露出させた開口部４２を形成する。

Ｐ６（図６）、剥離剤を用いて工程Ｐ５で形成したレジストマスク３７を除去し、ＣＶＤ法により、ＳＯＩ層４上の全面に、陽極酸化処理における電解液２２に対する腐食耐性を有する材料（本実施例では、炭化シリコン）を堆積して、ＳＯＩ層４上の全面を覆う腐食耐性カバー膜２１を形成する。
Ｐ７（図６）、次いで、フォトリソグラフィにより、陽極酸化領域１４のＮウェル層１１および外周縁部５の導電層１７上の腐食耐性カバー膜２１を露出させたレジストマスク３７を形成し、これをマスクとして異方性エッチングにより腐食耐性カバー膜２１をエッチングして、腐食耐性カバー膜２１にＮウェル層１１の陽極酸化領域１４を露出させた開口部４４を形成すると共に、外周縁部５の導電層１７を露出させる。

そして、剥離剤を用いて工程Ｐ７で形成したレジストマスク３７を除去した後に、図３に示すように、工程Ｐ７で形成された半導体ウェハ１を陽極酸化装置３０の電解槽３１の底部に、支持部３２によって、リード線３５ｂと外周縁部５の導電層１７とを電気的に接続した状態で取付け、電解液２２を注入して電極板３４を電解液２２中に設置し、その後に電源部３３から電極板３４にリード線３５ａを介して陰電気を、導電層１７にリード線３５ｂを介して陽電気を供給し、電極板３４を陰極とし、分割線８上の導電層１７または外周縁部５上の導電層１７と接続配線１８および導電プラグ１９を介して接続するＮウェル層１１を陽極として、これらの間に直流電圧を印加して直流電流を流し、腐食耐性カバー膜２１をマスクとして、陽極酸化領域１４のＮウェル層１１に陽極酸化処理による多数の空孔を形成し、Ｎウェル領域１１の中央部に多孔質層１３を形成する。

このようにして、本実施例の埋込み酸化膜３上のＳＯＩ層４に陽極酸化処理により多孔質層１３を形成した半導体ウェハ１が形成される。
その後に、半導体ウェハ１のＳＯＩ層４側の全面に、ＣＶＤ法等により窒化シリコン（Ｓｉ_３Ｎ_４）からなるパッシベーション膜を形成し、図２に示すように、測定配線２５に電気的に接続する測定パッド２４を形成する。

これにより、測定パッド２４間に存在する多孔質層１３の抵抗値を測定することが可能になる。
また、測定パッド２４の形成後に、分割線８に沿って半導体ウェハ１を個片に分割して、本実施例の多孔質層１３が形成された半導体素子９を形成することができる。
上記のように、本実施例では、半導体ウェハ１のＳＯＩ層４の外周縁部５上に形成した導電層１７に陽電気を供給して、接続配線１８および導電プラグ１９を介して接続するＮウェル層１１を陽極として機能させるので、支持基板２に対して埋込み酸化膜３により絶縁されたＳＯＩ層４に陽極酸化処理により多孔質層１３を容易に形成することができる。

また、通常は導電層１７を形成することがない分割線８上に、導電層１７を形成して接続配線１８および導電プラグ１９を介してＮウェル層１１に陽電気を供給するので、半導体ウェハ１内の分割線８に囲まれた各領域のＮウェル層１１と陰極との間に印加される電圧を均一化することができ、半導体ウェハ１に均一性の高い多孔質層１３を形成することができる。

なお、本実施例では、導電プラグ１９はＮウェル層１１の一の端部に接続するように形成するとして説明したが、図７に示すように、Ｎウェル層１１の両側の端部に接続するように形成してもよい。
このようにすれば、一端に供給された電圧の、Ｎウェル層１１の抵抗による他端における電圧低下を抑制して、１つのＮウェル層１１内における電圧分布を更に均一化することができ、多孔質層１３に形成される空孔の均質化を図ることができる。

なお、両端部に導電プラグ１９を形成した場合には、図７に示すように、多孔質層１３の形成後に、導電プラグ１９への接続配線１８を切断するための開口部４６を形成するとよい。このようにしなければ、測定パッド２４間で測定される抵抗値が分割線８上の導電層１７の抵抗値になってしまうからである。
以上説明したように、本実施例では、ＳＯＩ構造の半導体ウェハのＳＯＩ層の分割線に囲まれた領域に選択的にＮ型不純物を拡散させてＮウェル層を形成し、そのＮウェル層の中央部の多孔質層の形成領域およびそれに隣接するＮウェル層の一部を除く領域に絶縁カバー膜を形成し、その絶縁カバー膜を貫通してＮウェル層に電気的に接続する導電プラグを形成し、ＳＯＩ層の外周縁部および分割線上の絶縁カバー膜の上面に導電層および、導電層と導電プラグとを電気的に接続する接続配線を形成し、多孔質層の形成領域および前記外周縁部の導電層を除く領域に腐食耐性カバー膜を形成しておき、外周縁部の導電層に陽電気を供給し、Ｎウェル層を陽極として陽極酸化処理により多孔質層を形成するようにしたことによって、支持基板に対して埋込み酸化膜により絶縁されたＳＯＩ層に陽極酸化処理により多孔質層を容易に形成することができる。

また、分割線上に導電層を形成し、その導電層と導電プラグとを電気的に接続する接続配線を形成してＮウェル層に陽電気を供給するようにしたことによって、半導体ウェハ内の分割線に囲まれた各領域のＮウェル層と陰極との間に印加される電圧を均一化することができ、半導体ウェハに均一性の高い多孔質層を形成することができる。
なお、上記実施例においては、半導体ウェハ１のＳＯＩ層４の外周縁部５および分割線８上に導電層１７を形成して、Ｎウェル層１１に陽電気を供給するとして説明したが、ＳＯＩ層４自体も導電性を有しているので、図８に示すように、ＳＯＩ構造の半導体ウェハのＳＯＩ層４の分割線８に囲まれた領域に選択的にＮ型不純物を拡散させてＮウェル層１１を形成し、そのＮウェル層１１の中央部の多孔質層１３の形成領域およびＳＯＩ層４の外周縁部５を除く領域に、上記工程Ｐ６、Ｐ７と同様にして、腐食耐性カバー膜２１を形成しておき、そのＳＯＩ層４の外周縁部５に陽電気を供給し、Ｎウェル層１１を陽極として陽極酸化処理により多孔質層１３を形成するようにしても、支持基板２に対して埋込み酸化膜３により絶縁されたＳＯＩ層４に陽極酸化処理により多孔質層１３を容易に形成することができる。

この場合に、ＳＯＩ層４の外周縁部５に、上記工程Ｐ４と同様にして、直接導電層１７を形成するようにすれば、ＳＯＩ層４の外周縁部５の全周から陽電気を供給することができ、半導体ウェハ１内の各Ｎウェル層１１と陰極との間に印加される電圧をより均一化することが可能になる。

図９は実施例２の赤外線センサの外観を示す説明図である。
なお、上記実施例１と同様の部分は、同一の符号を付してその説明を省略する。
本実施例の赤外線センサ５０は、上記実施例１で形成された多孔質層１３を有する半導体素子９を利用して形成され、図９に示すように、ＳＯＩ層４のＮウェル層１１に形成されたセンサ部として機能する多孔質層１３の下方に、酸化シリコンを選択的にエッチングするウェットエッチング等により埋込み酸化膜３をエッチングして形成された空洞部５２、多孔質層１３の両側のＮウェル層１１を異方性エッチング等によりエッチングして形成され、多孔質層１３を空洞部５２上で支持すると共に電極としても機能する梁部５３、多孔質層１３の上面側に設けられた赤外線吸収膜５５等を備えており、図示しないパッケージに収納される。

上記のように形成された赤外線センサ５０は、パッケージ内を真空にして空洞部５２を真空にし、多孔質層１３の周辺環境の断熱性を高めた状態で、図９に矢印で示す赤外線吸収膜５５の上方から光を照射すると、その赤外線が赤外線吸収膜５５に吸収され、多孔質層１３の温度を上昇させてその熱抵抗を変化させ、梁部５３を介して測定される多孔質層１３の抵抗値により、赤外線量を測定することができる。

この場合に、梁部５３を多孔質層１３で形成すれば、赤外線量の測定感度を更に高めることが可能になる。
このように、本実施例の赤外線センサ５０は、埋込み酸化膜３に空洞部５２を形成して、センサ部として機能する多孔質層１３を断熱するので、赤外線センサ５０の厚さを薄くすることができ、赤外線センサ５０の小型化を図ることができる。

実施例１の半導体ウェハの上面を示す説明図 実施例１の半導体素子の上面を示す説明図 実施例１の半導体素子の断面を示す説明図 実施例１の陽極酸化装置の断面を示す説明図 実施例１の半導体ウェハの製造方法を示す説明図 実施例１の半導体ウェハの製造方法を示す説明図 実施例１の半導体素子の他の形態の上面を示す説明図 実施例１の半導体素子の他の形態の断面を示す説明図 実施例２の赤外線センサの外観を示す説明図

符号の説明

１ 半導体ウェハ
２ 支持基板
３ 埋込み酸化膜
４ ＳＯＩ層
５ 外周縁部
６ 素子形成部
８ 分割線
９ 半導体素子
１１ Ｎウェル層
１３ 多孔質層
１４ 陽極酸化領域
１６ 絶縁カバー膜
１７ 導電層
１８ 接続配線
１９ 導電プラグ
２１ 腐食耐性カバー膜
２２ 電解液
２４ 測定パッド
２５ 測定配線
２６ コンタクトプラグ
３０ 陽極酸化装置
３１ 電解槽
３２ 支持部
３３ 電源部
３４ 電極板
３５ａ、３５ｂ リード線
３７ レジストマスク
４０ 貫通穴
４２、４４、４６ 開口部
５０ 赤外線センサ
５２ 空洞部
５３ 梁部
５５ 赤外線吸収膜

Claims (6)

1. 支持基板と、
   前記支持基板上に形成された埋込み酸化膜と、
   前記埋込み酸化膜上に形成され、格子状の分割線が設定されたＳＯＩ層と、
   前記ＳＯＩ層の前記分割線に囲まれた領域に、選択的にＮ型不純物を拡散させて形成されたＮウェル層と、
   前記Ｎウェル層の中央部に形成された多孔質層と、
   前記多孔質層および前記ＳＯＩ層の外周縁部を除く領域に形成された、陽極酸化処理の電解液に対する腐食耐性を有する腐食耐性カバー膜と、を備えた半導体ウェハであって、
   陽極酸化処理のときに、前記ＳＯＩ層の外周縁部に陽電気を供給し、前記Ｎウェル層を陽極として前記多孔質層を形成したことを特徴とする半導体ウェハ。
2. 請求項１において、
   前記ＳＯＩ層の上面の外周縁部に導電層を形成し、
   前記陽極酸化処理のときに、前記導電層を介して前記ＳＯＩ層に陽電気を供給することを特徴とする半導体ウェハ。
3. 支持基板と、
   前記支持基板上に形成された埋込み酸化膜と、
   前記埋込み酸化膜上に形成され、格子状の分割線が設定されたＳＯＩ層と、
   前記ＳＯＩ層の前記分割線に囲まれた領域に、選択的にＮ型不純物を拡散させて形成されたＮウェル層と、
   前記Ｎウェル層の中央部に形成された多孔質層と、
   前記多孔質層および前記多孔質層に隣接するＮウェル層の一部を除く領域に形成された絶縁カバー膜と、
   前記絶縁カバー膜を貫通して前記Ｎウェル層に電気的に接続する導電プラグと、
   前記ＳＯＩ層の外周縁部上および前記分割線上の、前記絶縁カバー膜の上面に形成された導電層と、
   前記導電層と前記導電プラグとを電気的に接続する接続配線と、
   前記多孔質層および前記外周縁部の導電層を除く領域に形成された、陽極酸化処理の電解液に対する腐食耐性を有する腐食耐性カバー膜と、を備えた半導体ウェハであって、
   陽極酸化処理のときに、前記外周縁部の導電層に陽電気を供給し、前記Ｎウェル層を陽極として前記多孔質層を形成したことを特徴とする半導体ウェハ。
4. 支持基板と、前記支持基板上に形成された埋込み酸化膜と、前記埋込み酸化膜上に形成され、格子状の分割線が設定されたＳＯＩ層と、前記ＳＯＩ層の前記分割線に囲まれた領域に形成されたＮウェル層と、前記Ｎウェル層に形成された多孔質層と、を備えた半導体ウェハの製造方法であって、
   前記ＳＯＩ層の前記分割線に囲まれた領域に、選択的にＮ型不純物を拡散させてＮウェル層を形成する工程と、
   前記Ｎウェル層の中央部の前記多孔質層の形成領域および前記ＳＯＩ層の外周縁部を除く領域に、陽極酸化処理の電解液に対する腐食耐性を有する腐食耐性カバー膜を形成する工程と、
   前記ＳＯＩ層の外周縁部に陽電気を供給し、前記Ｎウェル層を陽極として陽極酸化処理により前記多孔質層を形成する工程と、を備えることを特徴とする半導体ウェハの製造方法。
5. 請求項４において、
   前記ＳＯＩ層の上面の外周縁部に、導電層を形成する工程を備え、
   前記陽極酸化処理のときに、前記導電層を介して前記ＳＯＩ層に陽電気を供給することを特徴とする半導体ウェハの製造方法。
6. 支持基板と、前記支持基板上に形成された埋込み酸化膜と、前記埋込み酸化膜上に形成され、格子状の分割線が設定されたＳＯＩ層と、前記ＳＯＩ層の前記分割線に囲まれた領域に形成されたＮウェル層と、前記Ｎウェル層に形成された多孔質層と、を備えた半導体ウェハの製造方法であって、
   前記ＳＯＩ層の前記分割線に囲まれた領域に、選択的にＮ型不純物を拡散させてＮウェル層を形成する工程と、
   前記Ｎウェル層の中央部の前記多孔質層の形成領域およびその形成領域に隣接するＮウェル層の一部を除く領域に絶縁カバー膜を形成する工程と、
   前記絶縁カバー膜を貫通して前記Ｎウェル層に電気的に接続する導電プラグを形成する工程と、
   前記ＳＯＩ層の外周縁部上および前記分割線上の、前記絶縁カバー膜の上面に導電層および、前記導電層と前記導電プラグとを電気的に接続する接続配線を形成する工程と、
   前記多孔質層の形成領域および前記外周縁部の導電層を除く領域に、陽極酸化処理の電解液に対する腐食耐性を有する腐食耐性カバー膜を形成する工程と、
   前記外周縁部の導電層に陽電気を供給し、前記Ｎウェル層を陽極として陽極酸化処理により前記多孔質層を形成する工程と、を備えることを特徴とする半導体ウェハの製造方法。

Images