JP2009302411A - 半導体ウェハおよびその製造方法 - Google Patents
半導体ウェハおよびその製造方法 Download PDFInfo
- Publication number
- JP2009302411A JP2009302411A JP2008157254A JP2008157254A JP2009302411A JP 2009302411 A JP2009302411 A JP 2009302411A JP 2008157254 A JP2008157254 A JP 2008157254A JP 2008157254 A JP2008157254 A JP 2008157254A JP 2009302411 A JP2009302411 A JP 2009302411A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- soi
- porous
- well layer
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Landscapes
- Weting (AREA)
Abstract
【解決手段】支持基板と、支持基板上に形成された埋込み酸化膜と、埋込み酸化膜上に形成され、格子状の分割線が設定されたSOI層と、SOI層の分割線に囲まれた領域に、選択的にN型不純物を拡散させて形成されたNウェル層と、Nウェル層の中央部に形成された多孔質層と、多孔質層および多孔質層に隣接するNウェル層の一部を除く領域に形成された絶縁カバー膜と、絶縁カバー膜を貫通してNウェル層に電気的に接続する導電プラグと、SOI層の外周縁部上および分割線上の絶縁カバー膜の上面に形成された導電層と、導電層と導電プラグとを電気的に接続する接続配線と、多孔質層および外周縁部の導電層を除く領域に形成された、陽極酸化処理の電解液に対する腐食耐性を有する腐食耐性カバー膜と、を備えた半導体ウェハであって、陽極酸化処理のときに、外周縁部の導電層に陽電気を供給し、Nウェル層を陽極として多孔質層を形成する。
【選択図】 図3
Description
また、SOI構造の半導体ウェハを製造する場合に、単結晶シリコン基板に、陽極酸化処理により多孔質シリコン層を形成し、その多孔質シリコン層上に単結晶シリコン層等の非多孔質層を形成し、その上面に熱酸化法等により酸化シリコン層を形成した後に、酸化シリコン層上に支持基板を貼合せ、その後に単結晶シリコン基板および多孔質シリコン層をエッチング等により除去してSOI構造の半導体ウェハを製造しているものもある(例えば、特許文献3参照。)。
また、前記に加えて、分割線上に形成された導電層によりNウェル層に陽電気を供給するので、半導体ウェハ内の分割線に囲まれた各領域のNウェル層と陰極との間に印加される電圧を均一化することができ、半導体ウェハに均一性の高い多孔質層を形成することができるという効果が得られる。
なお、図3、図5、図6は、図1に示す半導体ウェハの外周縁部の近傍に形成される半導体素子の断面を示したものである。
本実施例の半導体ウェハ1のSOI層4には、その外周縁部5に囲まれた素子形成部6に格子状の分割線8が設定されており、この分割線8に囲まれたSOI層4の領域に半導体素子9が形成される。
図3において、16は絶縁カバー膜であり、酸化シリコン等の絶縁材料で形成された絶縁膜であって、多孔質層13および多孔質層13に隣接するNウェル層11の一部を除く領域を覆って形成されている。
なお、図3等に示すように、導電層17、接続配線18、導電プラグ19は、区別のために網掛けを付して示す。
図4において、30は陽極酸化装置であり、電解液22が注入される電解槽31と、電解槽31の底部で半導体ウェハ1を支持する支持部32と、陽電気(+)および陰電気(−)を発生させる電源部33と、白金(Pt)等からなる電極板34と、電源部33と電極板34との間を接続して電極板34に陰電気を供給するリード線35aと、電源部33と半導体ウェハ1の外周縁部5に形成された導電層17との間を接続して導電層17に陽電気を供給するリード線35bの等を備えている。
以下に、図5、図6を用いてPで示す工程に従って本実施例の半導体ウェハの製造方法について説明する。
P2(図5)、フォトリソグラフィにより、分割線8に囲まれたSOI層4の中央部のNウェル層11の形成領域のSOI層4を露出させたレジストマスク37を形成し、これをマスクとしてN型不純物(本実施例では、リン)イオンを選択的に注入し、SOI層4にN型不純物を比較的低濃度に拡散させたNウェル層11を形成する。
P7(図6)、次いで、フォトリソグラフィにより、陽極酸化領域14のNウェル層11および外周縁部5の導電層17上の腐食耐性カバー膜21を露出させたレジストマスク37を形成し、これをマスクとして異方性エッチングにより腐食耐性カバー膜21をエッチングして、腐食耐性カバー膜21にNウェル層11の陽極酸化領域14を露出させた開口部44を形成すると共に、外周縁部5の導電層17を露出させる。
その後に、半導体ウェハ1のSOI層4側の全面に、CVD法等により窒化シリコン(Si3N4)からなるパッシベーション膜を形成し、図2に示すように、測定配線25に電気的に接続する測定パッド24を形成する。
また、測定パッド24の形成後に、分割線8に沿って半導体ウェハ1を個片に分割して、本実施例の多孔質層13が形成された半導体素子9を形成することができる。
上記のように、本実施例では、半導体ウェハ1のSOI層4の外周縁部5上に形成した導電層17に陽電気を供給して、接続配線18および導電プラグ19を介して接続するNウェル層11を陽極として機能させるので、支持基板2に対して埋込み酸化膜3により絶縁されたSOI層4に陽極酸化処理により多孔質層13を容易に形成することができる。
このようにすれば、一端に供給された電圧の、Nウェル層11の抵抗による他端における電圧低下を抑制して、1つのNウェル層11内における電圧分布を更に均一化することができ、多孔質層13に形成される空孔の均質化を図ることができる。
以上説明したように、本実施例では、SOI構造の半導体ウェハのSOI層の分割線に囲まれた領域に選択的にN型不純物を拡散させてNウェル層を形成し、そのNウェル層の中央部の多孔質層の形成領域およびそれに隣接するNウェル層の一部を除く領域に絶縁カバー膜を形成し、その絶縁カバー膜を貫通してNウェル層に電気的に接続する導電プラグを形成し、SOI層の外周縁部および分割線上の絶縁カバー膜の上面に導電層および、導電層と導電プラグとを電気的に接続する接続配線を形成し、多孔質層の形成領域および前記外周縁部の導電層を除く領域に腐食耐性カバー膜を形成しておき、外周縁部の導電層に陽電気を供給し、Nウェル層を陽極として陽極酸化処理により多孔質層を形成するようにしたことによって、支持基板に対して埋込み酸化膜により絶縁されたSOI層に陽極酸化処理により多孔質層を容易に形成することができる。
なお、上記実施例においては、半導体ウェハ1のSOI層4の外周縁部5および分割線8上に導電層17を形成して、Nウェル層11に陽電気を供給するとして説明したが、SOI層4自体も導電性を有しているので、図8に示すように、SOI構造の半導体ウェハのSOI層4の分割線8に囲まれた領域に選択的にN型不純物を拡散させてNウェル層11を形成し、そのNウェル層11の中央部の多孔質層13の形成領域およびSOI層4の外周縁部5を除く領域に、上記工程P6、P7と同様にして、腐食耐性カバー膜21を形成しておき、そのSOI層4の外周縁部5に陽電気を供給し、Nウェル層11を陽極として陽極酸化処理により多孔質層13を形成するようにしても、支持基板2に対して埋込み酸化膜3により絶縁されたSOI層4に陽極酸化処理により多孔質層13を容易に形成することができる。
なお、上記実施例1と同様の部分は、同一の符号を付してその説明を省略する。
本実施例の赤外線センサ50は、上記実施例1で形成された多孔質層13を有する半導体素子9を利用して形成され、図9に示すように、SOI層4のNウェル層11に形成されたセンサ部として機能する多孔質層13の下方に、酸化シリコンを選択的にエッチングするウェットエッチング等により埋込み酸化膜3をエッチングして形成された空洞部52、多孔質層13の両側のNウェル層11を異方性エッチング等によりエッチングして形成され、多孔質層13を空洞部52上で支持すると共に電極としても機能する梁部53、多孔質層13の上面側に設けられた赤外線吸収膜55等を備えており、図示しないパッケージに収納される。
このように、本実施例の赤外線センサ50は、埋込み酸化膜3に空洞部52を形成して、センサ部として機能する多孔質層13を断熱するので、赤外線センサ50の厚さを薄くすることができ、赤外線センサ50の小型化を図ることができる。
2 支持基板
3 埋込み酸化膜
4 SOI層
5 外周縁部
6 素子形成部
8 分割線
9 半導体素子
11 Nウェル層
13 多孔質層
14 陽極酸化領域
16 絶縁カバー膜
17 導電層
18 接続配線
19 導電プラグ
21 腐食耐性カバー膜
22 電解液
24 測定パッド
25 測定配線
26 コンタクトプラグ
30 陽極酸化装置
31 電解槽
32 支持部
33 電源部
34 電極板
35a、35b リード線
37 レジストマスク
40 貫通穴
42、44、46 開口部
50 赤外線センサ
52 空洞部
53 梁部
55 赤外線吸収膜
Claims (6)
- 支持基板と、
前記支持基板上に形成された埋込み酸化膜と、
前記埋込み酸化膜上に形成され、格子状の分割線が設定されたSOI層と、
前記SOI層の前記分割線に囲まれた領域に、選択的にN型不純物を拡散させて形成されたNウェル層と、
前記Nウェル層の中央部に形成された多孔質層と、
前記多孔質層および前記SOI層の外周縁部を除く領域に形成された、陽極酸化処理の電解液に対する腐食耐性を有する腐食耐性カバー膜と、を備えた半導体ウェハであって、
陽極酸化処理のときに、前記SOI層の外周縁部に陽電気を供給し、前記Nウェル層を陽極として前記多孔質層を形成したことを特徴とする半導体ウェハ。 - 請求項1において、
前記SOI層の上面の外周縁部に導電層を形成し、
前記陽極酸化処理のときに、前記導電層を介して前記SOI層に陽電気を供給することを特徴とする半導体ウェハ。 - 支持基板と、
前記支持基板上に形成された埋込み酸化膜と、
前記埋込み酸化膜上に形成され、格子状の分割線が設定されたSOI層と、
前記SOI層の前記分割線に囲まれた領域に、選択的にN型不純物を拡散させて形成されたNウェル層と、
前記Nウェル層の中央部に形成された多孔質層と、
前記多孔質層および前記多孔質層に隣接するNウェル層の一部を除く領域に形成された絶縁カバー膜と、
前記絶縁カバー膜を貫通して前記Nウェル層に電気的に接続する導電プラグと、
前記SOI層の外周縁部上および前記分割線上の、前記絶縁カバー膜の上面に形成された導電層と、
前記導電層と前記導電プラグとを電気的に接続する接続配線と、
前記多孔質層および前記外周縁部の導電層を除く領域に形成された、陽極酸化処理の電解液に対する腐食耐性を有する腐食耐性カバー膜と、を備えた半導体ウェハであって、
陽極酸化処理のときに、前記外周縁部の導電層に陽電気を供給し、前記Nウェル層を陽極として前記多孔質層を形成したことを特徴とする半導体ウェハ。 - 支持基板と、前記支持基板上に形成された埋込み酸化膜と、前記埋込み酸化膜上に形成され、格子状の分割線が設定されたSOI層と、前記SOI層の前記分割線に囲まれた領域に形成されたNウェル層と、前記Nウェル層に形成された多孔質層と、を備えた半導体ウェハの製造方法であって、
前記SOI層の前記分割線に囲まれた領域に、選択的にN型不純物を拡散させてNウェル層を形成する工程と、
前記Nウェル層の中央部の前記多孔質層の形成領域および前記SOI層の外周縁部を除く領域に、陽極酸化処理の電解液に対する腐食耐性を有する腐食耐性カバー膜を形成する工程と、
前記SOI層の外周縁部に陽電気を供給し、前記Nウェル層を陽極として陽極酸化処理により前記多孔質層を形成する工程と、を備えることを特徴とする半導体ウェハの製造方法。 - 請求項4において、
前記SOI層の上面の外周縁部に、導電層を形成する工程を備え、
前記陽極酸化処理のときに、前記導電層を介して前記SOI層に陽電気を供給することを特徴とする半導体ウェハの製造方法。 - 支持基板と、前記支持基板上に形成された埋込み酸化膜と、前記埋込み酸化膜上に形成され、格子状の分割線が設定されたSOI層と、前記SOI層の前記分割線に囲まれた領域に形成されたNウェル層と、前記Nウェル層に形成された多孔質層と、を備えた半導体ウェハの製造方法であって、
前記SOI層の前記分割線に囲まれた領域に、選択的にN型不純物を拡散させてNウェル層を形成する工程と、
前記Nウェル層の中央部の前記多孔質層の形成領域およびその形成領域に隣接するNウェル層の一部を除く領域に絶縁カバー膜を形成する工程と、
前記絶縁カバー膜を貫通して前記Nウェル層に電気的に接続する導電プラグを形成する工程と、
前記SOI層の外周縁部上および前記分割線上の、前記絶縁カバー膜の上面に導電層および、前記導電層と前記導電プラグとを電気的に接続する接続配線を形成する工程と、
前記多孔質層の形成領域および前記外周縁部の導電層を除く領域に、陽極酸化処理の電解液に対する腐食耐性を有する腐食耐性カバー膜を形成する工程と、
前記外周縁部の導電層に陽電気を供給し、前記Nウェル層を陽極として陽極酸化処理により前記多孔質層を形成する工程と、を備えることを特徴とする半導体ウェハの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008157254A JP2009302411A (ja) | 2008-06-16 | 2008-06-16 | 半導体ウェハおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008157254A JP2009302411A (ja) | 2008-06-16 | 2008-06-16 | 半導体ウェハおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009302411A true JP2009302411A (ja) | 2009-12-24 |
Family
ID=41548983
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008157254A Ceased JP2009302411A (ja) | 2008-06-16 | 2008-06-16 | 半導体ウェハおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009302411A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107492565A (zh) * | 2016-06-10 | 2017-12-19 | 三星显示有限公司 | 显示装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05327017A (ja) * | 1992-05-22 | 1993-12-10 | Toshiba Corp | 半導体発光素子 |
JP2005251878A (ja) * | 2004-03-02 | 2005-09-15 | Sony Corp | 半導体集積回路装置およびその製造方法、並びに半導体発光装置 |
-
2008
- 2008-06-16 JP JP2008157254A patent/JP2009302411A/ja not_active Ceased
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05327017A (ja) * | 1992-05-22 | 1993-12-10 | Toshiba Corp | 半導体発光素子 |
JP2005251878A (ja) * | 2004-03-02 | 2005-09-15 | Sony Corp | 半導体集積回路装置およびその製造方法、並びに半導体発光装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107492565A (zh) * | 2016-06-10 | 2017-12-19 | 三星显示有限公司 | 显示装置 |
CN107492565B (zh) * | 2016-06-10 | 2023-10-10 | 三星显示有限公司 | 显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2822656B2 (ja) | 半導体装置およびその製造方法 | |
JP4545679B2 (ja) | コンタクトホールを有する半導体装置の製造方法 | |
EP4269996A2 (en) | Depositing a passivation layer on a graphene sheet | |
US20120119216A1 (en) | Semiconductor Device, Method of Manufacturing A Semiconductor Device, and Display Device | |
TW201308559A (zh) | 基板、紅外線感測器、及貫通電極形成方法 | |
JP5499455B2 (ja) | SOI(Silicononinsulator)構造の半導体装置およびその製造方法 | |
JP4069028B2 (ja) | 貫通電極付き基板、その製造方法及び電子デバイス | |
JP2006261553A (ja) | 半導体装置及びその製造方法 | |
JPH1154478A (ja) | シリコン基板における陽極化成方法及び表面型の加速度センサの製造方法 | |
US8350363B2 (en) | Electric via comprising lateral outgrowths | |
JP2009302411A (ja) | 半導体ウェハおよびその製造方法 | |
JPS6135705B2 (ja) | ||
JP2006153512A (ja) | 湿度センサ | |
US6759265B2 (en) | Method for producing diaphragm sensor unit and diaphragm sensor unit | |
KR20210008920A (ko) | 플라즈마 에칭을 위한 하드 마스크로서 애노드성 알루미늄 옥사이드 | |
US6521313B1 (en) | Method for producing a diaphragm sensor unit and diaphragm sensor unit | |
JP5528430B2 (ja) | 酸化層の形成方法 | |
US11474063B2 (en) | Semiconductor device having a porous metal oxide film and a semiconductor substrate with a connection electrically connected to the porous metal oxide film | |
JP2004288920A (ja) | 半導体基板のエッチング方法 | |
JP2007523490A (ja) | パターン付けされたシリコン・オン・インシュレータ(SOI)/シリコン・オン・ナッシング(SON)複合構造体の多孔性Si技術による形成 | |
JP6701810B2 (ja) | 構造体及びその製造方法 | |
JP4243447B2 (ja) | メンブランセンサーユニットの製造方法、メンブランセンサーユニットおよびメンブランセンサーアレー | |
WO2023149313A1 (ja) | キャパシタ及びキャパシタの製造方法 | |
JPH07169828A (ja) | 絶縁体上のシリコンの基板内の漏れ電流の減少 | |
KR100881581B1 (ko) | 막 센서 유닛 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110530 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130618 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130814 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130903 |
|
A045 | Written measure of dismissal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20140128 |