TW201308559A - 基板、紅外線感測器、及貫通電極形成方法 - Google Patents

基板、紅外線感測器、及貫通電極形成方法 Download PDF

Info

Publication number
TW201308559A
TW201308559A TW101108516A TW101108516A TW201308559A TW 201308559 A TW201308559 A TW 201308559A TW 101108516 A TW101108516 A TW 101108516A TW 101108516 A TW101108516 A TW 101108516A TW 201308559 A TW201308559 A TW 201308559A
Authority
TW
Taiwan
Prior art keywords
base substrate
substrate
conductor
hole
forming
Prior art date
Application number
TW101108516A
Other languages
English (en)
Other versions
TWI536531B (zh
Inventor
Tsuyoshi Yoda
Nobuaki Hashimoto
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of TW201308559A publication Critical patent/TW201308559A/zh
Application granted granted Critical
Publication of TWI536531B publication Critical patent/TWI536531B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14649—Infrared imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Abstract

於元件電路形成前之基底基板形成通孔，並進行在上述基底基板之元件電路形成面與上述通孔之內表面形成熱氧化層之熱氧化。於上述熱氧化步驟後在上述基底基板形成具有導電部之元件電路，之後於上述通孔內埋入形成導電體。

Description

基板、紅外線感測器、及貫通電極形成方法
本發明係關於一種具備貫通電極之基板、紅外線感測器及貫通電極形成方法。
於三維安裝封裝體中，藉由將複數個晶片(具備元件之基板)垂直地堆積而形成一個封裝體，從而能夠減小佔有面積。因此，能夠藉由利用垂直地貫穿矽晶圓或晶粒之類之晶片之通孔的貫通電極，來進行晶圓或晶粒彼此之垂直方向之電性連接。
具備此種貫通電極之晶片包含半導體基板、及形成於半導體基板之貫通電極而構成。於此種晶片中，半導體基板相對於形成在半導體基板上之電路設為固定之電位，從而與貫通電極之間存在電位差，該貫通電極與電路導通，因此存在於貫通電極與半導體基板之間產生洩漏電流之情形。因此，專利文獻1中，為了防止洩漏電流，而於貫通電極或連接於貫通電極之電極與基板之間形成有樹脂絕緣層。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2010-177237號公報
然而，於使用樹脂絕緣層形成微細且高縱橫比之貫通電極之情形時，無法形成充分厚度之樹脂絕緣層，從而存在絕緣功能降低之課題。
本發明著眼於上述課題而完成，其目的在於提供一種具備元件之基板、紅外線感測器、及貫通電極形成方法，該具備元件之基板包括具備微細、縱橫比高且絕緣特性優異之絕緣膜之貫通電極。
本發明藉由採用以下之應用例而可達成上述目的之至少一部分。
[應用例1]一種具備元件之基板，其特徵在於包括：基底基板，其形成有於一面與另一面開口之通孔；第1絕緣層，其包含形成於上述基底基板之一面與上述通孔內之面之熱氧化層；導電體，其由上述第1絕緣層所包圍，且設置於上述通孔內；配線層，其連接於上述導電體，且隔著上述第1絕緣層設置於上述基底基板之一面；及元件電路，其與上述配線層電性連接；上述基底基板之一面之上述第1絕緣層之厚度與上述通孔內之面之上述第1絕緣層之厚度相同。
藉由採用此種構成，可藉由熱氧化自基底基板之一面直至通孔內之面而形成緻密且均一之壁厚之絕緣膜，從而可獲得洩漏電流容易發生之基底基板之一面與通孔內之面所形成之角部(通道角部分)的絕緣特性良好之具備元件之基板。
[應用例2]應用例1之具備元件之基板中，包括第2絕緣層，該第2絕緣層連接於上述第1絕緣層，且設置於上述基底基板之另一面。
根據該構成，基底基板之另一面與通孔內之面所形成之角部的絕緣特性亦可變得良好。
[應用例3]應用例1或2之具備元件之基板中，上述導電體包括向上述基底基板之另一面突出之突起部。
根據該構成，容易將具備元件之基板垂直地積層，從而三維積層封裝體之製造變得容易。
[應用例4]一種貫通電極形成方法，其特徵在於包括：通孔形成步驟，其自基底基板之一面形成通孔；熱氧化步驟，其藉由熱氧化而於上述基底基板之一面與上述通孔內之面形成熱氧化層；元件電路形成步驟，其於上述熱氧化步驟後，在上述基底基板之一面形成具有導電部之元件電路；及導電體形成步驟，其於上述元件電路形成步驟後，於上述通孔埋入形成導電體。
根據上述構成，不會發生遷移之問題，可形成具備微細且縱橫比高之絕緣特性優異之絕緣膜的貫通電極。
[應用例5]應用例4之貫通電極形成方法中，於上述熱氧化步驟與上述元件電路形成步驟之間包含向上述通孔內埋入臨時埋入材料之步驟；且於上述元件電路形成步驟與上述導電體形成步驟之間包含除去上述臨時埋入材料之步驟。
根據上述構成，即便預先形成通孔，亦可有效地防止因通孔空洞部之殘留氣體於元件形成步驟中膨脹而導致元件電路對基底基板之密接力下降。
[應用例6]應用例4或5之貫通電極形成方法中，於上述元件電路形成步驟與上述導電體形成步驟之間，包含將上述基底基板之另一面研磨而於上述基底基板之另一面設置與上述熱氧化層相連之第2絕緣層之步驟。
此種構成中，可有效地抑制基底基板之另一面與通孔內之面所形成之角部的洩漏電流之發生。
[應用例7]於應用例6之貫通電極形成方法中，包括於上述導電體形成步驟後在上述基底基板之另一面形成與上述導電體連接之端子之步驟。
此種構成中，可於基底基板之另一面進行外部連接。
[應用例8]應用例7之貫通電極形成方法中，於研磨上述基底基板之另一面前，將支持構件貼附於上述基底基板之一面。
藉此，可確保對薄板化之基底基板之加工性。
[應用例9]應用例8之貫通電極形成方法中，將貼附於上述基底基板之一面之上述支持構件於上述端子形成後除去。
藉此，無需向下一步驟搬送支持基板。
[應用例10]應用例4之貫通電極形成方法中，於上述通孔形成步驟中，形成貫通上述基底基板之通孔。
此種構成中，即便預先形成通孔，空洞部亦不會殘留氣體，因而無需使用臨時之埋入材料，從而使得步驟短縮化。
[應用例11]應用例4至10中任一項之貫通電極形成方法中，上述導電體形成步驟中，藉由鍍敷形成上述導電體。
由此，可容易地進行在微細且縱橫比高之通孔內埋入導電體，從而無需使用高額之CVD(Chemical Vapor Deposition，化學氣相沈積)等之裝置。
[應用例12]一種紅外線感測器，其特徵在於包括：基底基板，其形成有於一面與另一面開口之通孔；第1絕緣層，其包含形成於上述基底基板之一面與上述通孔內之面之熱氧化層；導電體，其由上述第1絕緣層所包圍，且設置於上述通孔內；配線層，其連接於上述導電體，且隔著上述第1絕緣層而設置於上述基底基板之一面；及紅外線檢測元件，其電性連接於上述配線層；且上述基底基板之一面之上述第1絕緣層之厚度與上述通孔內之面之上述第1絕緣層之厚度相同。
藉由採用此種構成，可藉由熱氧化自基底基板之一面直至通孔內之面而形成緻密且均一之壁厚之絕緣膜，從而可獲得洩漏電流容易發生之基底基板之一面與通孔內之面所形成之角部(通道角部分)的絕緣特性良好之具備元件之基板。而且，因可形成微細且高縱橫比之貫通電極，故可高密度地設置紅外線檢測元件。
根據本發明之構成，因利用在元件電路形成前後分斷之步驟來完成構成貫通電極之通孔及絕緣層之形成、與包含導電體之埋入電極之形成，故容易製作具有微細、高縱橫比、多通道之貫通電極構造的具備元件電路之基板構造體。具體而言，可形成對應於微細、高縱橫比之元件電路形成前之貫通電極之絕緣特性佳的熱氧化絕緣膜，不會發生遷移之問題而可藉由元件電路形成後之鍍敷埋入導電體，且可使用容易之裝置或施工方法。
以下一面參照圖式一面對本發明之具備元件之基板、紅外線感測器及貫通電極形成方法之具體的實施形態進行詳細說明。
再者，下述之實施形態為一例，在不脫離本發明之主旨之範圍內可採取各種變形構成。
<具備元件之基板之構成>
圖1係實施形態之具備元件之基板10之剖面圖。如該圖所示，於該具備元件之基板10中設置藉由在厚度方向上貫通基底基板12而形成之貫通電極14。於作為該貫通電極14之一端側之基底基板12之表面側，隔著配線層16設置與上述貫通電極14連接之元件電路18。另一方面，貫通電極14之另一端側自基底基板12之背面突出，並在此處形成外部電極端子20而形成突起電極21。藉此，將該具備元件之基板10垂直地堆積於其他晶片上，從而可製作佔有面積少之一個封裝體。
更具體而言，構成為如下。首先，作為基底基板12，本實施形態中使用Si半導體基板。貫通電極14自Si基底基板12之背面到達形成於元件電路18之形成面即基底基板12之表面之配線層16，將該配線層16與形成於Si基底基板12之背面之外部電極端子20電性連接。又，於上述配線層16之上形成彼此由絕緣膜22隔開之元件電路18。配線層16藉由形成於其之間之配線間絕緣膜22的通道配線24而電性連接於元件電路18。再者，配線層16亦可係積層有複數個金屬層而成者。
貫通電極14中，SiO2等無機材料之第1絕緣層28覆蓋形成於Si基底基板12之通孔(基底基板貫通孔)26之內壁。該第1絕緣層28於1000℃左右之溫度環境下藉由熱氧化而形成，且介於上述Si基底基板12與元件電路18(具體而言配線層16)之間，連續地到達通孔26內壁面。因由熱氧化形成絕緣膜，故相對於上述Si基底基板12之元件電路18形成面與通孔26內壁面，以緻密且厚度均等之方式一體形成。該第1絕緣層28之厚度設為通孔26之直徑之約5~10%，若通孔直徑設為約20 μm，則以成為約1~2 μm之壁厚之方式成膜。由此，通孔26之配線層16側之角部分被緻密且壁厚之第1絕緣層28所覆蓋，因此絕緣破壞容易產生之角部分之絕緣特性提高，洩漏電流之抑制效果增高。
進而，於面向通孔26之開口之元件電路18之配線層16與第1絕緣層28之內壁，形成有TiW等之金屬膜(以下稱作障壁層32)，作為防止形成於其內周之埋入導電體30向Si基板之擴散之障壁層及密接層。
於障壁層32之內壁埋入形成有Cu、Ni、Au等導電體30。埋入導電體30可完全地填充於由障壁層所包圍之孔空間內。或者亦可係沿著孔空間之內壁膜狀地覆蓋者。該情形時，較理想的是於導體膜之內側之孔部埋入用於加強之樹脂等第三絕緣物。
又，於Si基底基板12之與元件電路18形成面為相反側之背面上，為了將背面側通道角部絕緣，而將包含樹脂或者SiO2、SiN等無機材料等的第2絕緣層34以與第1絕緣層28相連的方式形成。進而，於第2絕緣層34之外表面部，上述埋入導電體30向上述基底基板12之背面側突出，形成與該突出部連接之外部電極端子20，而設為突起電極21。
藉此，背面側通道角部與表面側通道角部同樣地，確實地由第1絕緣層28與第2絕緣層34所覆蓋，容易產生絕緣破壞的角部分之絕緣特性提高，洩漏電流之抑制效果高。
再者，該實施形態中，如圖1所示，列舉貫通電極14設為筆直貫通電極之例，但亦可為將通孔26設為錐形狀之錐形狀的貫通電極。
<具備元件之基板之製造製程>
圖2中表示用於製作如上述般之具備元件之基板10之基本製程。即，於元件電路18之形成前，於Si基底基板12形成通孔26(步驟1)，繼而，藉由將Si基底基板12熱氧化直至形成絕緣膜(第1絕緣層28)為止(步驟2)。此時，通孔26內未設置埋入導電體30。其後，於通孔26之開口側形成元件電路18(步驟4)，但若通孔26保持空洞狀態而積層形成元件電路18，則密閉之空洞內充滿了環境氣體，從而存在元件電路18對Si基底基板12之密接力降低之可能性，因而預先在通孔26內填充臨時之埋入材料36(步驟3)。於元件電路18之形成後，對與該元件電路18之形成面為相反側之Si基底基板12之背面側進行研磨而薄型化(步驟5)，將通孔26中之臨時埋入材料36除去而使基底背面側開口(步驟6)。繼而，於Si基底基板12之背面形成絕緣膜(第2絕緣層34)(步驟7)。最後，於先行製作之通孔26內埋入有導電材料(導電體30)(步驟8)。即，於元件電路18之形成前，形成至通孔26與第1絕緣層28為止，於形成元件電路18後在通孔26之內部埋入形成導電體30。
如此，藉由於元件電路18之形成前藉由熱氧化而於通孔26內形成絕緣膜(第1絕緣層28)，從而先前技術中難以實現之非常緻密且絕緣性高之膜可均一地形成。又，只要是元件電路18之形成後，則不會發生遷移之問題，可藉由鍍敷而埋入Cu等導電材料作為埋入導電體30。導電體30之埋入處理，可將與元件電路18之形成面為相反側之基底基板12之背面薄型化，而自背面進行埋入。任一步驟均不使用如CVD般之高價裝置，而可藉由廉價機器完成。如此利用其他步驟進行絕緣膜(第1絕緣層28)之形成與導電體30之埋入，藉此可形成微細且縱橫比高之貫通電極。
<紅外線感測器之構成>
圖5係表示構成本發明之紅外線感測器之紅外線檢測元件之剖面圖。紅外線感測器300係將包含紅外線檢測元件220之感測器單元排列複數個而構成。再者，紅外線感測器300之詳細構成將於後述。
如圖5所示，紅外線感測器300包括紅外線檢測元件220、及搭載紅外線檢測元件220之Si基底基板12。於Si基底基板12形成有通孔26，於基底基板12之一面與通孔26內之面藉由熱氧化而形成有第1絕緣層28。又，於Si基底基板12之另一面設置有第2絕緣層34。而且，由設置於通孔內之導電體構成貫通電極14。
紅外線檢測元件220經由包含熱氧化層之第1絕緣層28而搭載於Si基底基板之一面，且包含電容器230。電容器230包括熱電體232、連接於熱電體232之下表面之第1電極(下部電極)234、及連接於熱電體232之上表面之第2電極(上部電極)236，且分極量根據溫度而變化。
於電容器230之表面設置有層間絕緣膜260。於層間絕緣膜260形成有通向第1電極234之第1接觸孔252及通向第2電極236之第2接觸孔254。
於層間絕緣膜260之表面設置有第1、第2電極配線層222、224，第1電極配線層222通過第1接觸孔252而連接於第1電極。同樣地，第2電極配線層224通過第2接觸孔254而連接於第2電極。
於第1、第2電極配線層222、224之一方連接有貫通電極14。該貫通電極14連接於Si基底基板12之另一面中經由後述之列選擇電路(列驅動器)、或者行線而讀取來自檢測器之資料之讀取電路。
圖6係表示本發明之紅外線感測器之構成例之圖。如圖6(A)所示，該紅外線感測器300包含感測器陣列310、列選擇電路(列驅動器)320、讀取電路330。而且，可包含A/D轉換部340、控制電路350。藉由使用該感測器，例如可實現夜視機器等中所使用之紅外線相機等。
於感測器陣列310中在二軸方向上排列(配置)有複數個感測器單元。而且，設置有複數個列線(字元線、掃描線)與複數個行線(資料線)。再者，列線及行線之一者之根數可為1根。例如列線為1根之情形時，圖6(A)中在沿著列線之方向(橫方向)上排列有複數個感測器單元。另一方面，於行線為1根之情形時，在沿著行線之方向(縱方向)上排列有複數個感測器單元。
如圖6(B)所示，感測器陣列310之各感測器單元配置(形成)於各列線與各行線之交叉位置所對應的部位。例如圖6(B)之感測器單元配置於列線WL1與行線DL1之交叉位置所對應的部位。其他感測器單元亦同樣。列選擇電路320連接於1個或複數個列線。而且，進行各列線之選擇動作。若例如以圖6(B)之QVGA(320×240像素)之感測器陣列310(焦點面陣列)為例，進行依序選擇(掃描)列線WL0、WL1、WL2...WL239之動作。即，將選擇該等列線之信號(字元選擇信號)輸出至感測器陣列310。
讀取電路330連接於1個或複數個行線。而且，進行各行線之讀取動作。若以QVGA之感測器陣列310為例，則進行讀取來自行線DL0、DL1、DL2...DL319之檢測信號(檢測電流、檢測電荷)之動作。
A/D轉換部340進行將於讀取電路330中取得之檢測電壓(測定電壓、到達電壓)A/D轉換為數位資料之處理。而且，輸出A/D轉換後之數位資料DOUT。具體而言，A/D轉換部340中對應於複數個行線之各行線設置有各A/D轉換器。而且，各A/D轉換器於對應之行線進行藉由讀取電路330取得之檢測電壓之A/D轉換處理。再者，亦可對應於複數個行線設置一個A/D轉換器，使用該一個A/D轉換器，將複數個行線之檢測電壓分時進行A/D轉換。
控制電路350(時序生成電路)生成各種控制信號，並輸出至列選擇電路320、讀取電路330、A/D轉換部340。例如生成並輸出充電或放電(重設)之控制信號。或者，生成並輸出控制各電路之時序之信號。
根據本發明之紅外線感測器，藉由利用熱氧化而於Si基底基板12之一面與通孔26內之面形成絕緣層(第1絕緣層28)，從而可均一地形成非常緻密且絕緣性高之膜。又，可形成微細且高縱橫比之貫通電極，因而可高密度地設置紅外線檢測元件。因此，可實現高精度之紅外線相機等。
[實施例1]
圖3表示本發明之具備元件之基板之貫通電極形成方法之實施例1之製程。
<第1步驟：基底基板之準備>
作為基底基板12，該實施例中使用Si半導體基板。
<第2步驟：通孔形成(Si蝕刻)>
自Si基底基板12之表面側朝向背面側進行蝕刻，形成到達Si基底基板12之任意之部位為止之通孔26。作為方法，有RIE(Reactive ion etch，反應性離子蝕刻)、ICP(Inductance coupling plasma，電感耦合電漿)等乾式蝕刻之方法，及藉由雷射而形成之方法。
若以乾式蝕刻為例，則使用交替重複地進行蝕刻、沈積並且持續刻蝕之波希製程(Bosch process)。作為此時之氣體，蝕刻中使用SF6、O2，沈積中使用C4F8、O2。作為方法，利用抗蝕劑等除去欲開孔部分並進行被覆保護，於乾式蝕刻處理後，除去抗蝕劑等被覆膜。
本實施例中，就微細、高縱橫比、多通道用而言，將通孔26設為Φ 10 μm~20 μm而形成為筆直形狀。通孔之深度設為70~100 μm，縱橫比確保為5~7。通孔26之排列可為陣列狀(矩陣)，亦可為周圍排列。以間距15~30 μm形成。於區域陣列之情形時形成為7萬通道~33萬通道/晶片。
<第3步驟：通孔內、基板表面之絕緣>
通孔26之側壁、Si基底基板12之整個表面由第1絕緣層28被覆。藉由CVD法可形成SiO2、SiN等無機膜，可藉由有效利用元件電路18之形成前之優點且加工容易、裝置廉價之熱氧化形成SiO2膜。藉由以1000℃以上進行數小時加熱，從而設為0.5 μm~3 μm程度之膜厚。熱氧化膜與藉由CVD法形成之膜相比非常緻密，因而絕緣特性非常高。
<第4步驟：埋入材料(犧牲層)之臨時埋入>
於側壁絕緣之通孔26內埋入臨時之埋入材料36。若通孔26內保持空洞狀態，則會存在如下可能性：元件電路形成步驟中之熱製程中空洞內之空氣膨脹而元件電路18對基底基板12之密接性降低。就埋入材料而言，選定熱之擴散少且與絕緣膜之配合性佳者。此次使用多晶矽。多晶矽對通道內之埋入性佳。
<第5步驟：元件電路形成>
於形成有通孔26之Si基底基板12之表面側形成元件電路18。元件可為積體電路，亦可為感測器電路。此次形成紅外線檢測元件，紅外線檢測元件包括熱電體、連接於熱電體之上表面之上部電極、及連接於熱電體之下表面之下部電極。該紅外線檢測元件之製造步驟中必需進行700℃以上之加熱。若利用通道快速施工方法而於元件形成前將埋入導電體30埋入至通孔內，則就導電材料而言，不易因700℃以上之熱而擴散且不會污染紅外線檢測元件者成為必需。又，一般來說使用鎢等高熔點材料，但就第2步驟中之Si通孔形狀而言，非常難以利用CVD埋入。即便假如能夠埋入亦需要專用之裝置，從而無法避免成本上升。
<第6步驟：支持基板之貼附>
於Si基底基板12之元件電路18之形成面經由接著劑等而貼附玻璃支持晶圓38。該玻璃支持晶圓38藉由對加工得較薄之Si基底基板12進行加強，而防止其後之薄型加工以後之步驟流動中的裂紋且確保流動性。玻璃存在於後步驟中伴隨加熱之可能性，因此理想的是線膨脹係數與Si基底基板12較近者。例如，可使用耐熱玻璃、石英玻璃等。
<第7步驟：晶圓之薄型化>
藉由對與元件電路18之形成面為相反面之Si基底基板12之背面進行背面研磨，而例如薄壁化為50~100 μm厚的程度為止。對於背面研磨之面，例如可藉由乾式蝕刻、旋轉蝕刻、拋光等方法，將由背面研磨而形成之Si之破碎層除去。此次進行薄型直至通道之表面稍微露出為止。
<第8步驟：埋入材料(犧牲層)除去>
對於第4步驟中填充於通孔26中之臨時埋入材料36，將自元件電路18之形成面之相反面(Si基底基板12之背面)側突出的通孔內之埋入材料除去。化學性地或者物理性地除去均可。藉由除去犧牲層而於通孔26之底部露出作為元件電路18之導電部之配線層16。
<第9步驟：第2絕緣層之形成>
於與元件電路18之形成面為相反面(Si基底基板12之背面)之經薄型化之面設置第2絕緣層34。關於該第2絕緣層34，可藉由利用CVD法形成SiO2、SiN等無機膜而構成，亦可為樹脂材料。樹脂材料之成膜可藉由旋塗法、噴塗法、印刷法等進行。膜厚於孔側壁形成為0.3~3 μm，於晶圓背面上形成為3 μm以上。晶圓背面上之膜厚為5 μm以上對於降低寄生電容之觀點而言較為理想。此次藉由CVD法設置SiO2。於該第2絕緣層34之形成後，存在亦於通孔底之與元件電路18之導電部(配線層16)形成絕緣膜之可能性，因此可利用抗蝕劑對薄型化之面加以保護，並藉由乾式蝕刻除去。裝置係使用氧化膜蝕刻系統，作為其製程氣體，使用C2F6、CF4、CHF3。再者，第9步驟可先於第8步驟而進行。
<第10步驟：障壁層(密接層)、籽晶層之形成>
於面向通孔26之開口之元件電路18之配線層16與第1絕緣層28之內壁，形成防止形成於其內周之埋入導電體30向Si基板之擴散之障壁層32。作為障壁層，可使用Ti、TiW、TiN等。而且，其後，形成用於下一鍍敷步驟之籽晶層。籽晶層材料例如可使用Cu。該等步驟可利用濺鍍、CVD而形成。膜厚例如為TiW: 10~100 nm、Cu: 10~300 nm。
再者，為了將形成於元件電路18之導電部(配線層16)之自然氧化膜除去，亦可於障壁膜形成前進行逆濺鍍。逆濺鍍之處理量例如以SiO2換算相當於300 nm蝕刻。
<第11步驟：矽貫通電極、再配置配線、背面端子之形成>
當對通孔26填充埋入導電體30時，於基底基板12之背面側形成鍍敷用之抗蝕劑。該抗蝕劑係貫通電極部、或者用以與貫通電極部及形成於背面之再配置配線、外部元件連接之端子部開口。對貫通孔內進行鍍敷填充，繼而進行基底基板背面之外部電極端子20之鍍敷。
再者，已表示將通孔26之填孔與背面之端子形成、再配置配線之形成於一連串之鍍敷步驟中形成之例，該等亦可由不同之步驟形成。此次於貫通電極部上部形成外部電極端子20。外部電極端子20之厚度例如可設為6 μm厚。該實施例中使用Cu，但最表面亦可積層Sn、Ag等低熔點金屬或Au等貴金屬。
<第12步驟：障壁層(密接層)、籽晶層之蝕刻>
於對通孔26內之鍍敷填充與基底基板背面之外部電極端子20之鍍敷結束後，剝離剩餘之鍍敷抗蝕劑，將端子作為遮罩而利用蝕刻除去基底金屬(例如TiW、Cu)。
<第13步驟：玻璃支持晶圓剝離>
最後將支持Si基板之玻璃支持晶圓38剝離。
使用以上之製程製作之具有微細、高縱橫比、多通道之貫通電極構造之構造體進行利用溫度循環試驗之可靠性測試，結果，未發現因元件電路導電部與貫通電極間或絕緣膜部分之剝離等引起之不良。
[實施例2]
圖4中表示本發明之具備元件之基板之貫通電極形成方法之實施例2之製程。
基本上與實施例1相同，但一部分製程不同。即，於實施例1之第2步驟之用以形成通孔之Si蝕刻之後(步驟2-1)，亦自背面側進行Si蝕刻，從而製作在厚度方向上貫通Si基底基板12之貫通孔(步驟2-2)。其後經由大致相同之步驟。因預先設置貫通孔，故可防止由於元件電路形成步驟中之溫度所引起之通孔內之空氣造成元件電路對Si基底基板12之密接力降低。因此，可省略將臨時埋入材料36填充於通孔26之步驟(實施例1之步驟4)、及臨時埋入材料36之除去步驟(實施例1之步驟8)。再者，該圖4之步驟圖中另外針對晶圓之薄型化而記載了於Si基底基板12之背面側進行基板蝕刻步驟(步驟7-1)與第1絕緣層28之平滑化(步驟7-2)。關於其他步驟，在與第1實施例相同之步驟中附上一個步驟編號((1)~(13))。
使用以上之製程而製作之具有微細、高縱橫比、多通道之貫通電極構造之構造體進行利用溫度循環試驗之可靠性測試，結果，未發現因元件電路導電部與貫通電極間或絕緣膜部分之剝離等引起之不良。
[產業上之可利用性]
本發明可利用於紅外線相機、水晶振盪器封裝體等之製造技術中。
10．．．具備元件之基板
12．．．基底基板
14．．．貫通電極
16．．．配線層
18．．．元件電路
20．．．外部電極端子
21．．．突起電極
22．．．絕緣膜
24．．．通道配線
26．．．通孔(基底基板貫通孔)
28．．．第1絕緣層
30．．．埋入導電體
32．．．障壁層
34．．．第2絕緣層
36．．．臨時埋入材料
38．．．玻璃支持晶圓
圖1係模式性地表示本發明之具備元件之基板之要部剖面圖。
圖2係表示本發明之具備元件之基板之貫通電極形成方法之基本步驟之流程圖。
圖3係表示第1實施形態之具備元件之基板之貫通電極形成方法之步驟之流程圖。
圖4係表示第2實施形態之具備元件之基板之貫通電極形成方法之步驟之流程圖。
圖5係本發明之紅外線感測器之1單元量之紅外線檢測元件之剖面圖。
圖6(A)、圖6(B)係表示將紅外線檢測元件二維配置之紅外線感測器之構成例之圖。
10．．．具備元件之基板
12．．．基底基板
14．．．貫通電極
16．．．配線層
18．．．元件電路
20．．．外部電極端子
21．．．突起電極
22．．．絕緣膜
24．．．通道配線
26．．．通孔
28．．．第1絕緣層
30．．．埋入導電體
32．．．障壁層
34．．．第2絕緣層

Claims (24)

  1. 一種基板，其特徵在於包括：基底基板，其形成有於一面與另一面開口之通孔；第1絕緣層，其包含形成於上述基底基板之一面與上述通孔內之面之熱氧化層；導電體，其由上述第1絕緣層所包圍，且設置於上述通孔內；及配線層，其連接於上述導電體，且隔著上述第1絕緣層設置於上述基底基板之一面；上述基底基板之一面之上述第1絕緣層之厚度與上述通孔內之面之上述第1絕緣層之厚度相同。
  2. 如請求項1之基板，其包括第2絕緣層，該第2絕緣層連接於上述第1絕緣層，且設置於上述基底基板之另一面。
  3. 如請求項1或2之基板，其中上述導電體包括向上述基底基板之另一面突出之突起部。
  4. 一種貫通電極形成方法，其特徵在於包括：通孔形成步驟，其自基底基板之一面形成通孔；熱氧化步驟，其藉由熱氧化而於上述基底基板之一面與上述通孔內之面形成熱氧化層；元件電路形成步驟，其於上述熱氧化步驟後，在上述基底基板之一面形成具有導電部之元件電路；及導電體形成步驟，其於上述元件電路形成步驟後，於上述通孔埋入形成導電體。
  5. 如請求項4之貫通電極形成方法，其中於上述熱氧化步驟與上述元件電路形成步驟之間包含向上述通孔內埋入臨時埋入材料之步驟；於上述元件電路形成步驟與上述導電體形成步驟之間包含除去上述臨時埋入材料之步驟。
  6. 如請求項4之貫通電極形成方法，其中於上述元件電路形成步驟與上述導電體形成步驟之間，包含將上述基底基板之另一面研磨而於上述基底基板之另一面設置與上述熱氧化層相連之絕緣層之步驟。
  7. 如請求項6之貫通電極形成方法，其包括於上述導電體形成步驟後在上述基底基板之另一面形成與上述導電體連接之端子之步驟。
  8. 如請求項7之貫通電極形成方法，其中於研磨上述基底基板之另一面之前，將支持構件貼附於上述基底基板之一面。
  9. 如請求項8之貫通電極形成方法，其中將貼附於上述基底基板之一面之上述支持構件於上述端子形成後除去。
  10. 如請求項4之貫通電極形成方法，其中上述通孔形成步驟中，形成貫通上述基底基板之通孔。
  11. 如請求項4至10中任一項之貫通電極形成方法，其中上述導電體形成步驟中，藉由鍍敷形成上述導電體。
  12. 一種紅外線感測器，其特徵在於包括：基底基板，其形成有於一面與另一面開口之通孔；第1絕緣層，其包含形成於上述基底基板之一面與上述通孔內之面之熱氧化層；導電體，其由上述第1絕緣層所包圍，且設置於上述通孔內；配線層，其連接於上述導電體，且隔著上述第1絕緣層而設置於上述基底基板之一面；及紅外線檢測元件，其電性連接於上述配線層；且上述基底基板之一面之上述第1絕緣層之厚度與上述通孔內之面之上述第1絕緣層之厚度相同。
  13. 如請求項1之基板，其中上述基底基板為矽基板；上述熱氧化層為矽氧化層。
  14. 如請求項12之紅外線感測器，其中上述基底基板為矽基板；上述熱氧化層為矽氧化層。
  15. 如請求項1之基板，其包括電性連接於上述配線層之元件電路。
  16. 如請求項12之紅外線感測器，其包括電性連接於上述配線層之元件電路。
  17. 一種基板，其特徵在於包括：基底基板，其包含一面與另一面；導電體，其設置於上述基底基板內，且將上述基底基板之一面與另一面電性連接；熱氧化層，其形成於上述基底基板之一面，且形成於上述基底基板與上述導電體之間；及配線層，其連接於上述導電體，且隔著上述熱氧化層設置於上述基底基板之一面；且上述基底基板之一面之上述熱氧化層之厚度、與上述基底基板與上述導電體之間的上述熱氧化層之厚度相同。
  18. 如請求項17之基板，其包括絕緣層，該絕緣層係連接於上述熱氧化層且設置於上述基底基板之另一面。
  19. 如請求項17之基板，其中上述導電體包括自上述基底基板之另一面突出之突起部。
  20. 如請求項17之基板，其中上述基底基板為矽基板；上述熱氧化層為矽氧化層。
  21. 一種紅外線感測器，其特徵在於包括：基底基板，其包含一面與另一面；導電體，其設置於上述基底基板內，且將上述基底基板之一面與另一面電性連接；熱氧化層，其形成於上述基底基板之一面，且形成於上述基底基板與上述導電體之間；配線層，其連接於上述導電體，且隔著上述熱氧化層設置於上述基底基板之一面；及紅外線檢測元件，其電性連接於上述配線層；且上述基底基板之一面之上述熱氧化層之厚度、與上述基底基板與上述導電體之間的上述熱氧化層之厚度相同。
  22. 如請求項21之紅外線感測器，其包括絕緣層，該絕緣層連接於上述熱氧化層且設置於上述基底基板之另一面。
  23. 如請求項21之紅外線感測器，其中上述導電體包括自上述基底基板之另一面突出之突起部。
  24. 如請求項21之紅外線感測器，其中上述基底基板為矽基板；上述熱氧化層為矽氧化層。
TW101108516A 2011-03-17 2012-03-13 基板、紅外線感測器、及貫通電極形成方法 TWI536531B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011059798A JP2012195514A (ja) 2011-03-17 2011-03-17 素子付き基板、赤外線センサー、および貫通電極形成方法

Publications (2)

Publication Number Publication Date
TW201308559A true TW201308559A (zh) 2013-02-16
TWI536531B TWI536531B (zh) 2016-06-01

Family

ID=46044306

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101108516A TWI536531B (zh) 2011-03-17 2012-03-13 基板、紅外線感測器、及貫通電極形成方法

Country Status (6)

Country Link
US (1) US9070637B2 (zh)
EP (1) EP2500935A3 (zh)
JP (1) JP2012195514A (zh)
KR (1) KR20120106643A (zh)
CN (1) CN102686018A (zh)
TW (1) TWI536531B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10297531B2 (en) 2017-03-29 2019-05-21 Toshiba Memory Corporation Method for producing semiconductor device and semiconductor device

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140063271A (ko) * 2012-11-16 2014-05-27 삼성전자주식회사 관통 전극을 갖는 반도체 장치 및 그 제조 방법
KR101411734B1 (ko) * 2013-01-08 2014-06-25 앰코 테크놀로지 코리아 주식회사 관통 전극을 갖는 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
JP2014204062A (ja) * 2013-04-09 2014-10-27 サムコ株式会社 プラズマエッチング方法
JP6354188B2 (ja) * 2014-02-10 2018-07-11 セイコーエプソン株式会社 導通構造、導通構造の製造方法、液滴吐出ヘッドおよび印刷装置
JP6499400B2 (ja) * 2014-04-04 2019-04-10 キヤノン株式会社 半導体装置の製造方法
JP2016122759A (ja) * 2014-12-25 2016-07-07 キヤノン株式会社 貫通配線を有する電子デバイスの作製方法
CN105140197A (zh) * 2015-07-14 2015-12-09 华进半导体封装先导技术研发中心有限公司 一种含TSV的Fan-out的封装结构及其封装方法
JP6260604B2 (ja) * 2015-11-16 2018-01-17 ウシオ電機株式会社 光照射装置
CN111443109A (zh) * 2019-01-16 2020-07-24 国网宁夏电力有限公司 变电站机构箱凝露报警感应板
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
IT201900006740A1 (it) * 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging
CN116666405B (zh) * 2023-07-31 2023-09-26 山西创芯光电科技有限公司 用于测试表面漏电流的器件结构及其制备方法和测试方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002190477A (ja) 2000-12-22 2002-07-05 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6458696B1 (en) * 2001-04-11 2002-10-01 Agere Systems Guardian Corp Plated through hole interconnections
JP2003045875A (ja) 2001-07-30 2003-02-14 Nec Kagobutsu Device Kk 半導体装置およびその製造方法
JP2005243689A (ja) * 2004-02-24 2005-09-08 Canon Inc 半導体チップの製造方法および半導体装置
JP2005241457A (ja) * 2004-02-26 2005-09-08 Hamamatsu Photonics Kk 赤外線センサ及びその製造方法
WO2005101476A1 (ja) * 2004-04-16 2005-10-27 Japan Science And Technology Agency 半導体素子及び半導体素子の製造方法
JP5175003B2 (ja) 2005-09-07 2013-04-03 光正 小柳 三次元積層構造を持つ集積回路装置の製造方法
TWI324800B (en) * 2005-12-28 2010-05-11 Sanyo Electric Co Method for manufacturing semiconductor device
JP5143382B2 (ja) * 2006-07-27 2013-02-13 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP5355863B2 (ja) * 2007-04-17 2013-11-27 アプライド マテリアルズ インコーポレイテッド 三次元半導体デバイスの製造方法、基板生産物の製造方法、基板生産物、及び三次元半導体デバイス
US20080284041A1 (en) * 2007-05-18 2008-11-20 Samsung Electronics Co., Ltd. Semiconductor package with through silicon via and related method of fabrication
KR101458958B1 (ko) * 2008-06-10 2014-11-13 삼성전자주식회사 반도체 칩, 반도체 패키지 및 반도체 칩의 제조 방법
US8138036B2 (en) * 2008-08-08 2012-03-20 International Business Machines Corporation Through silicon via and method of fabricating same
JP4945545B2 (ja) * 2008-11-10 2012-06-06 株式会社日立製作所 半導体装置の製造方法
JP2010129952A (ja) 2008-12-01 2010-06-10 Nippon Telegr & Teleph Corp <Ntt> 貫通電極配線の製造方法
JP2010177237A (ja) 2009-01-27 2010-08-12 Seiko Epson Corp 半導体装置、半導体装置の製造方法、貫通電極、貫通電極の製造方法、発振器、及び電子機器
JP5330863B2 (ja) 2009-03-04 2013-10-30 パナソニック株式会社 半導体装置の製造方法
KR101667656B1 (ko) * 2010-03-24 2016-10-20 삼성전자주식회사 패키지-온-패키지 형성방법
KR20120000748A (ko) * 2010-06-28 2012-01-04 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8349735B2 (en) * 2010-09-22 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming conductive TSV with insulating annular ring
KR20120031811A (ko) * 2010-09-27 2012-04-04 삼성전자주식회사 반도체 장치 및 그 제조 방법
US8525343B2 (en) * 2010-09-28 2013-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. Device with through-silicon via (TSV) and method of forming the same
US8987137B2 (en) * 2010-12-16 2015-03-24 Lsi Corporation Method of fabrication of through-substrate vias

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10297531B2 (en) 2017-03-29 2019-05-21 Toshiba Memory Corporation Method for producing semiconductor device and semiconductor device

Also Published As

Publication number Publication date
JP2012195514A (ja) 2012-10-11
EP2500935A3 (en) 2016-10-12
US9070637B2 (en) 2015-06-30
EP2500935A2 (en) 2012-09-19
KR20120106643A (ko) 2012-09-26
US20120235261A1 (en) 2012-09-20
TWI536531B (zh) 2016-06-01
CN102686018A (zh) 2012-09-19

Similar Documents

Publication Publication Date Title
TWI536531B (zh) 基板、紅外線感測器、及貫通電極形成方法
US6492244B1 (en) Method and semiconductor structure for implementing buried dual rail power distribution and integrated decoupling capacitance for silicon on insulator (SOI) devices
CN102290425B (zh) 具有三维层叠结构的半导体器件的制造方法
TWI380404B (zh)
US9371223B2 (en) MEMS device and fabrication method
US10797103B2 (en) Method for producing a bolometric detector
JP2007036060A (ja) 半導体装置及びその製造方法
KR20140005107A (ko) 기판, 기판의 제조 방법, 반도체 장치, 및 전자 기기
CN104425453A (zh) 3dic互连装置和方法
KR20160015178A (ko) 압전층 배열체 제조 방법 및 상응하는 압전층 배열체
JP5821284B2 (ja) 配線基板、赤外線センサー及び貫通電極形成方法
JP2020181953A (ja) 半導体装置及びその製造方法
JP4863214B2 (ja) 薄膜化シリコンからなる電子チップの製造方法
JP2006297502A (ja) 半導体装置及びその製造方法
US11862586B2 (en) Semiconductor device and method of manufacturing the same
CN100361272C (zh) 多层器件及其制作方法
JP3962443B2 (ja) 半導体装置とその製造方法
JP5272176B2 (ja) トレンチ絶縁コンタクト端子を有する画像センサの作製方法
JP2016029731A (ja) 回路基板及びセンサー
JP6028887B2 (ja) 配線基板、赤外線センサー及び貫通電極形成方法
CN103700648B (zh) 用于高温电路的金属互连结构及制备方法
CN101993031B (zh) 接触垫的保护结构与半导体结构
CN101819943B (zh) 铜互连层上的熔丝制程方法及其半导体器件
TWI588873B (zh) 基於電極之裝置的原子層沉積製程的光罩方法
JP2013113833A (ja) センサー装置の製造方法及びセンサー装置