JP4954379B2 - 多孔質シリコン層の形成方法およびリフトオフ方法 - Google Patents
多孔質シリコン層の形成方法およびリフトオフ方法 Download PDFInfo
- Publication number
- JP4954379B2 JP4954379B2 JP2001066519A JP2001066519A JP4954379B2 JP 4954379 B2 JP4954379 B2 JP 4954379B2 JP 2001066519 A JP2001066519 A JP 2001066519A JP 2001066519 A JP2001066519 A JP 2001066519A JP 4954379 B2 JP4954379 B2 JP 4954379B2
- Authority
- JP
- Japan
- Prior art keywords
- porous layer
- substrate
- layer
- solution
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title description 24
- 229910021426 porous silicon Inorganic materials 0.000 title description 9
- 239000000758 substrate Substances 0.000 claims description 49
- 239000000243 solution Substances 0.000 claims description 35
- 238000004519 manufacturing process Methods 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 4
- 239000007864 aqueous solution Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 238000010297 mechanical methods and process Methods 0.000 claims description 2
- 230000005226 mechanical processes and functions Effects 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 29
- 229910052710 silicon Inorganic materials 0.000 description 29
- 239000010703 silicon Substances 0.000 description 28
- 238000000926 separation method Methods 0.000 description 18
- 238000006243 chemical reaction Methods 0.000 description 17
- 230000015572 biosynthetic process Effects 0.000 description 15
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 12
- 238000005530 etching Methods 0.000 description 12
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 10
- 235000012431 wafers Nutrition 0.000 description 10
- 229910052739 hydrogen Inorganic materials 0.000 description 9
- 239000001257 hydrogen Substances 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 239000010408 film Substances 0.000 description 8
- 239000011148 porous material Substances 0.000 description 7
- -1 fluoride ions Chemical class 0.000 description 6
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 4
- 239000012528 membrane Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 229910008284 Si—F Inorganic materials 0.000 description 2
- 238000002048 anodisation reaction Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000003487 electrochemical reaction Methods 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 238000000527 sonication Methods 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 239000004094 surface-active agent Substances 0.000 description 2
- 229910017855 NH 4 F Inorganic materials 0.000 description 1
- 229910008045 Si-Si Inorganic materials 0.000 description 1
- 229910006411 Si—Si Inorganic materials 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 150000001450 anions Chemical class 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/0203—Making porous regions on the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Weting (AREA)
- Photovoltaic Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、マイクロエレクトロニクスの分野、より正確には、多孔質シリコン層（ｐｏｒｏｕｓ ｓｉｌｉｃｏｎ ｌａｙｅｒｓ：ＰＳＬ）の形成、および、シリコンオンインシュレータ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ：ＳＯＩ）構造を製造するためのＰＳＬのリフトオフ、または、光電池の製作を目的として他の安価な基板にＰＳＬを結合するためのＰＳＬのリフトオフ分野に関する。
【０００２】
【従来の技術】
光電池を製造するとき、シリコンウェハの上部の数μｍのみが、太陽エネルギーの変換に積極的に参加する。高価なシリコンウェハのほとんどは、セルに機械的強度を提供するだけである。この機能は、太陽電池製作処理と両立できる他の任意の安価な基板によって達成できる。従って、シリコンの使用を減ずることにより、コスト削減が可能である。
【０００３】
シリコンオンインシュレータ（ＳＯＩ）構造は、当該技術、例えば、高効率の安価な太陽電池の製造において周知である。効果のいくつかは、ラッチアップの防止、低い寄生容量、高速動作、および、ウェリング（ｗｅｌｌｉｎｇ）処理の必要がないことである。
【０００４】
一般的に、ＰＳＬの形成、および、それらを他の基板に移す既存の技術は、図１で示され、以下の３つのステップを含む。
１）シリコン基板１において、表面に多孔度（ｐｏｒｏｓｉｔｙ）の低い層２を形成する。その下に、ＰＳＬ形成中に電流密度を変化させることによるフッ酸中のシリコンの陽極酸化によって多孔度の高い層３を形成する。
２）水素中で高温アニ−ルを行うことにより、高多孔度層３の下に分離層４を形成する。この分離層は高多孔度層であり、機械的にかなり弱い。例えば、超音波処理、または、牽引の小さな機械的力によって簡単に切断できる。
３）得られた構造を、接着剤６を用いて他の基板５に結合する。
【０００５】
この処理は、図１の（ａ）から図１の（ｆ）を通して開示される。
【０００６】
これらの技術は、「オーストリア、ウィーンで開かれた光起電力太陽エネルギー変換についての第２回世界会議および展示（２ｎｄ ｗｏｒｌｄ ｃｏｎｆｅｒｅｎｃｅ ａｎｄ ｅｘｈｉｂｉｔｉｏｎ ｏｎ ｐｈｏｔｏｖｏｌｔｉｃ ｓｏｌａｒ ｅｎｅｒｇｙ ｃｏｎｖｅｒｓｉｏｎ，Ｖｉｅｎｎａ，Ａｕｓｔｒｉａ）」１２７２ページ（１９９８）において、Ｈ．Ｔａｙａｎａｋａ等によって議論された。また、Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ａ ６８（１９９９）の７０５ページから７０７ページにおいて、Ｔ．Ｊ．Ｒｉｎｋｅｒ等によって議論された。
【０００７】
Ｅｌｅｃｔｒｉｃａｌ Ｓｏｃｉｅｔｙ Ｐｒｏｃｅｅｄｉｎｇｓ、９９−３巻の１１１ページにおいて、Ｔ．Ｙｏｎｅｈａｒａ等によって開示されている他の方法は、他の基板上に薄いシリコンエピ層を移すために、機械的研磨、選択エッチング、および、水素アニ−ルを使用する。欧州特許出願第ＥＰ０８６７９２０号は、シリコン基板から薄層を分離するレーザービームの使用について議論した。
【０００８】
薄い多孔質層を形成し、それを基板から分離する上述の手順の全ては、複合ステップからなり、それらのいくつかは複雑である。各々のステップは、ＳＯＩ構造または太陽電池の費用を追加する。
【０００９】
【発明の目的】
本発明の第１の目的は、多孔質層膜の新しいワンステップの製造方法を提供することである。本発明のさらなる目的は、孔深さの十分な制御を可能にする多孔質層膜の新しい製造方法を提供することである。本発明のもう１つの目的は、さらなる多孔質層膜の製造のために多孔質層膜のリフトオフを行った後、基板が後処理なしに利用できる、多孔質層膜の新しい製造方法を提供することである。
【００１０】
【発明の概要】
本発明は、半導体基板における多孔質層の製造方法に関し、少なくとも１つの表面を備え、カソードとして働く半導体基板を提供するステップと、アノードを提供するステップと、前記の表面と前記のアノードとの間に、前記の基板から材料を除去するために適当なＦ−イオンを含む溶液を加えるステップと、前記のアノードと前記のカソードとの間に、あらかじめ決められた電流を印可するステップと、前記の表面における低多孔度層、および、前記の低多孔度層の下に位置した高多孔度層を得るために、前記の溶液と前記の電流とを十分な時間維持するステップとからなる。
【００１１】
この新規な方法を用いて、低多孔度層と高多孔度層とを備える多孔質半導体膜が、１ステップの方法で、すなわち、どのパラメータも変化させることなく得られる。より具体的にいうと、溶液は交換されず、電流は変化されない。本発明において、層は、基板の他の部分から区別できる基板の一部として理解される。
【００１２】
電流と溶液の組成とが維持されなければならない時間は、電流の値と溶液中のＦ−イオン濃度の値によって決まり、詳細な説明で開示される例に基づいて当業者によって決定できる。Ｆ−イオン含有溶液は、ＨＦ、Ｆ−イオン含有緩衝液、ＮＨ４Ｆ、ＮａＦ、または、任意の他のＦ−イオン含有化合物を水溶液に溶かすことによって得られる。さらに、前記の溶液は、好ましくは、さらに、有機溶媒、好ましくは、それに限られないが、エタノールまたは酢酸のような界面活性剤を含む。
【００１３】
従って、本発明の方法により、低多孔度層とその下に位置された高多孔度層とを備える多孔質層が得られる。
【００１４】
Ｆ−イオンの濃度は、フッ素含化合物の電離定数によって決まる。好ましくは、前記の溶液におけるＦ−の濃度は、１０％から４０％の間である。
【００１５】
好ましくは、前記の電流値は、５０ｍＡ／ｃｍ２よりも大きい。その電流の上限は、大抵、装置および／または材料の制約によって定められる。
【００１６】
本発明の方法は、さらに、電流の印可を短時間中断し、その電流を再び印可して、より厚い多孔質層を得るステップを含む。電流印可の中断により、水素は、その圧力によって水平クラックが生じうる前に、脱出できる。これを複数回繰り返すことによって、望まれる厚さをもつ多孔質層が容易に得られる。
【００１７】
さらなる実施の形態において、本発明の方法は、さらに、前記の基板から前記の低多孔度層と前記の高多孔度層の一部とをリフトオフする機械的処理を含むことが可能である。前記の機械的処理は、超音波処理、牽引などのような任意の既知の処理であってよい。
【００１８】
第２のさらなる実施の形態において、本発明の方法は、さらに、前記の基板から前記の低多孔度層と前記の高多孔度層の一部とをリフトオフするために、前記の溶液と前記の電流をさらなる時間維持することを含む。これは、適当な低価格基板に接合できる分離された多孔質層膜を得ることを可能にする。前記の分離多孔質層膜は、前記の低多孔度層と前記の高多孔度層の一部とを含んでもよい。前記の高多孔度層の一部は、分離前の高多孔度層として、または、その高多孔度層よりもいくらか薄いものとして理解されない。
【００１９】
第３のさらなる実施の形態において、本発明の方法は、さらに、電流を維持する一方で、基板を電解研磨し、基板から低多孔度層と高多孔度層の一部とを分離およびリフトオフし、かつ、基板に研磨された新しい表面を提供するために適当な第２の水溶液を適用することを含む。同様の効果を得る代替の方法は、さらなるステップにおいて、溶液を維持する一方で、基板を電解研磨し、基板から低多孔度層と高多孔度層の一部とを分離およびリフトオフし、かつ、基板に新しく研磨された表面を提供するために適当なより大きい電流を適用することである。この処理を使用することによって、半導体基板表面は、多孔質層の除去後、研磨され、従って、さらなる多孔質層膜の製造を進める半導体基板の後処理は全く必要とされない。
【００２０】
以下に、添付の図面を参照して、本発明が詳細に述べられる。いくつかの実施の形態が開示される。しかし、当業者は、本発明を実施する他の複数の同等な実施形態、または、他の方法を想像でき、その精神と範囲は、添付の請求項によってのみ制限されることは明らかである。
【００２１】
本発明は、薄膜の形成、および、薄膜の基板からのリフトオフ（分離）の簡単な技術を提供する。この方法で、（薄層を除去した後の）残留ウェハは、より薄い膜を製造する出発製品として再び使用できる。
【００２２】
本発明によるＰＳＬの形成と分離の方法は、他の全ての現存する方法で必要とされる複合された複雑なステップと比較すると、単一のステップのみを必要とする。多孔質シリコン層は、フッ酸をベースにした溶液におけるシリコンの電気化学的エッチングである陽極酸化によって形成される。十分な時間と所定の電流密度の陽極酸化が実行されるなら、穴は、シリコン中を垂直に縦断する。ある穴の深さに到達すると、反応地点のフッ素の一価の陰イオン濃度が減少する。穴の分岐は分離層を生じさせる。分離層は、任意の望まれる用途に使用できる。従って、この点で、薄膜の形成、および、その薄膜の基板からの分離の以下のステップを避けることができる。
（ａ）Ｆ−イオンを含む溶液の交換が全く必要とされない。
（ｂ）ダブル多孔度構造（ｄｏｕｂｌｅ ｐｏｒｏｓｉｔｙ ｓｔｒｕｃｔｕｒｅ）を形成するために電流密度における変化が全く必要とされない。
（ｃ）分離層を作成するために水素中の高温度アニールが全く必要とされない。
（ｄ）基板から層を分離させるために機械的力が全く必要とされない。
【００２３】
基板から層を分離させることについて、より優れた制御を提供するもう１つの方法は、２つのステップを伴う。第１のステップにおいて、前述されたように電気化学的エッチングが実行され、第２のステップにおいて、分離層を形成する電解研磨状態が活用される。
【００２４】
本発明は、例１から例４を参照して説明される。例１は、多孔質シリコン形成に使用される装備を述べる。多孔質シリコン形成、および、電気化学的エッチングによる再利用可能基板からの分離は、例２に述べられる。分離層または独立層の形成機構は例３に述べられる。例４において、電気化学的反応は、電解研磨として知られる溶液中のフッ化物イオンによって制限される。ある条件を伴う電気化学的エッチングと電解研磨との組合せは、ＰＳＬ、および、その再利用可能基板からの分離に使用できる。
【００２５】
例１：実験装備
図２は、多孔質シリコン層形成に使用される実験装備を説明する。参照番号１１は、フッ酸溶液である。多孔質シリコン形成において、フッ酸に耐性である白金電極１０は、負極として動作する。シリコンウェハ１（研磨された側）と接触する底部プレート７（例えば、ステンレス鋼プレート）は、カソードとして動作する。ゴムリング８は、溶液が「テフロン（登録商標）」ビーカ９とウェハ基板１との接触領域から流出することを防ぐ。そのゴムリング８は、ビーカ９によって圧力をかけられ続ける。ビーカ９は、かわりに、ステンレス鋼ねじ込み（ｔｈｒｅａｄｅｄ）リング（図示されない）によって加圧される。
【００２６】
例２：
実験は、ＨＦ、酢酸、および、イオンが除去された水の混合物を用いて実行された。その混合物において、ＨＦの濃度は、種々の実験において１０％から４０％まで変化し、電流密度は、２５ｍＡ／ｃｍ２から２００ｍＡ／ｃｍ２まで変化する。酢酸は、界面活性剤として使用され、良好な穴分布を得るために十分な機能性を提供する。また、エタノールも使用できるが、環境の理由から酢酸が好ましい。所定の電流密度と、所定のＨＦ濃度のために、反応が一定時間続けられると、図３Ａに示されるような分離層すなわち多孔度がかなり高い層すなわち独立層が得られる。低多孔度層１２、リフトオフ直前の高多孔度（分離）層１３、および、シリコンウェハ基板１４が図３Ａでみられる。２５％のＨＦ溶液および１５０ｍＡ／ｃｍ２の電流密度に関して、この時間は約４５秒−５５秒であり、得られる薄層の厚さは、約７μｍから１０μｍである。電流密度と溶液中のＨＦ濃度を変化させることにより、異なる層厚が達成できる。エッチング中、孔は、図３Ｂに示されるように、シリコンウェハにおいて下向きに伸びる。孔の形状は、完全に円筒状ではない。全ての実験について、＜１００＞配向の高ドープシリコンウェハが使用された。
【００２７】
例３：
電流が印可されると、ＨＦ溶液／シリコンインタフェースにおいて、シリコンの電気化学的エッチングが起こる。バルクシリコンから生じた正孔が、そのインタフェースに到達すると、Ｓｉ−Ｈ結合は、ＨＦ溶液からのフッ化物イオンの衝突によって、Ｓｉ−Ｆ結合に置換される。これらのＳｉ−Ｆ結合によって誘発される分極は、Ｓｉ−Ｓｉ結合の電子密度を低下させ、しかも、これらの結合は切断される。シリコンは、四価のフッ化ケイ素（ＳｉＦ４）として溶解し、そのＳｉＦ４はＨＦと反応して、フルオロケイ酸（Ｈ２ＳｉＦ６）を生成する。この電気化学的反応は正孔に限られ、その結果、孔が形成される。図４は、孔形成が起こるバルクシリコンとＨＦ溶液との間のインタフェースを示す。符号１５はバルクシリコン、符号１６はＨＦ溶液、符号１７は正孔、符号１８はフッ化物イオン、および、符号１９はインタフェースを示す。
【００２８】
一旦、ある位置で孔形成が始まると、図５に示されるように、それはシリコンにおいて真下の方向に進む。符号２１はバルクシリコン、符号２２は孔、符号２３は反応地点を示す。孔が十分に深くないとき、反応は、図５の（ａ）および図５の（ｂ）で示されるように、孔の底部で起こる。この時、底部には利用できる十分なフッ化物イオンが存在するが、それらは孔を通して反応地点に拡散するので、表面で利用できるフッ化物イオンの数よりも少ないことは確かである。層の多孔度は、溶液中のＨＦ濃度が減少するにつれて増加する。最初のＦ−含有溶液は交換されないけれども、濃度のｉｎ−ｓｉｔｕ変化が得られる。故に、深く進むほど、層の多孔度は増加する。多孔度勾配は、フッ化物イオンの有効性が、孔を通した拡散によって影響を受ける地点から発生する。
【００２９】
孔がシリコン中に十分深くなると、反応地点におけるフッ化物イオン濃度は表面の濃度と比較して非常に低レベルまで減少する。この結果、孔の最も低い部分の抵抗がとても高いために、図５の（ｃ）および図５の（ｄ）に示されるように、反応地点がやや高いレベルまでシフトする。この反応におけるシフトは、図５の（ｅ）および図５の（ｆ）に示されるように、孔の分岐の形成を引き起こす。図５の（ｅ）において、符号２４は水素分子を示し、符号２５は、分子によって作用される流体力学的力の方向である。１つのシリコン原子が溶解する毎に、１つの水素分子が電気機械的エッチングの生成物となる。水素分子は、孔の壁に力を作用させる。いくつかの地点で、孔の分岐のために、その壁はとても薄くなり、水素分子によって作用される流体力学的圧力に耐えられない。その結果、層中に水平クラック２６が生じる。十分な水平クラックが存在する結果、層は基板から分離する。その後、その層は、図５の（ｇ）および図５の（ｈ）に示されるように、基板から独立できる。
【００３０】
例４：
２５％のＨＦ溶液と１５０ｍＡ／ｃｍ２の電流密度の場合について、ＰＳＬの分離は、４５秒−５５秒付近で起こる。高い電流密度のために、反応はとても速く起こる。実験装備の構造のために、層の中心部分はウェハと分離するが、周辺はシリコンと接合したままである。それ故、分離層の形成後、もし、反応が継続することが可能なら、副産物、水素は、層の下に集まり、膜上に圧力を作用する。この圧力のために、膜は破壊される。それ故、反応の正確な制御が必要とされる。
【００３１】
２つのステップを伴うもう１つの方法において、分離層を形成するために、電気化学的エッチングと共に電解研磨が使用できる。この発明において、研磨は、表面の一様でない形態が減少するように粗い表面をエッチングするものとして理解されるべきである。電気化学的エッチングは、例１で述べられた装置で実行される。第１のステップにおいて、多孔質シリコンが形成される。第２のステップにおいて、溶液を高濃度Ｆ−から低濃度Ｆ−まで変化させることは、結果として、電解研磨となる。例えば、第１のステップにおいて、４５秒間、２５％のＨＦと１５０ｍＡ／ｃｍ２の電流密度が使用される。第２のステップについて、ＨＦ濃度の低い、例えば、１７％の溶液が使用される。インタフェースにおける反応は、フッ化物イオン濃度によって制限され、バルクシリコンと多孔質層とのインターフェースで電解研磨が起こる。第２のステップで分離層を形成するために必要とされる時間は、６０秒から８０秒まで変化する。また、この電解研磨効果は、同じ溶液を維持し、電流を変化（増大）させることによっても得られる。
【００３２】
さらにもう１つの方法において、最も深い多孔質層で起こる反応を、水平クラックが全く生じない方法で制御できる。これは、例えば、分離が通常通りに発生する直前の短期間電流を止め、その後、電流を再び短期間印可することにより実行できる。これを繰り返して行うことにより、容易に厚い多孔質層が得られる。７０μｍの厚さは、容易に得られる。水平クラックが発生する十分な時間、電流を印可すると、そのような厚い多孔質層を基板から容易に分離できる。電流印可の中断は、水素が孔から脱出することを可能にし、よって、水素圧による水平クラックの形成を延期できる。
【図面の簡単な説明】
【図１】 多孔質層の形成、および、その基板からの分離に使用される従来技術のステップを示す図。
【図２】 実験装備を説明する図。
【図３Ａ】 分離直前のバルクシリコンと多孔質層との間のインタフェースの写真。
【図３Ｂ】 孔構造の写真。
【図４】 ＨＦ溶液とシリコンとのインタフェースにおける電気化学的エッチング反応を示す図。
【図５】 多孔質シリコン層形成と、その再利用可能な基板からの分離機構とを説明する図。
【符号の説明】
１２ 低多孔度層
１３ リフトオフ直前の高多孔度（分離）層
１４ シリコンウェハ基板
【発明の属する技術分野】
本発明は、マイクロエレクトロニクスの分野、より正確には、多孔質シリコン層（ｐｏｒｏｕｓ ｓｉｌｉｃｏｎ ｌａｙｅｒｓ：ＰＳＬ）の形成、および、シリコンオンインシュレータ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ：ＳＯＩ）構造を製造するためのＰＳＬのリフトオフ、または、光電池の製作を目的として他の安価な基板にＰＳＬを結合するためのＰＳＬのリフトオフ分野に関する。
【０００２】
【従来の技術】
光電池を製造するとき、シリコンウェハの上部の数μｍのみが、太陽エネルギーの変換に積極的に参加する。高価なシリコンウェハのほとんどは、セルに機械的強度を提供するだけである。この機能は、太陽電池製作処理と両立できる他の任意の安価な基板によって達成できる。従って、シリコンの使用を減ずることにより、コスト削減が可能である。
【０００３】
シリコンオンインシュレータ（ＳＯＩ）構造は、当該技術、例えば、高効率の安価な太陽電池の製造において周知である。効果のいくつかは、ラッチアップの防止、低い寄生容量、高速動作、および、ウェリング（ｗｅｌｌｉｎｇ）処理の必要がないことである。
【０００４】
一般的に、ＰＳＬの形成、および、それらを他の基板に移す既存の技術は、図１で示され、以下の３つのステップを含む。
１）シリコン基板１において、表面に多孔度（ｐｏｒｏｓｉｔｙ）の低い層２を形成する。その下に、ＰＳＬ形成中に電流密度を変化させることによるフッ酸中のシリコンの陽極酸化によって多孔度の高い層３を形成する。
２）水素中で高温アニ−ルを行うことにより、高多孔度層３の下に分離層４を形成する。この分離層は高多孔度層であり、機械的にかなり弱い。例えば、超音波処理、または、牽引の小さな機械的力によって簡単に切断できる。
３）得られた構造を、接着剤６を用いて他の基板５に結合する。
【０００５】
この処理は、図１の（ａ）から図１の（ｆ）を通して開示される。
【０００６】
これらの技術は、「オーストリア、ウィーンで開かれた光起電力太陽エネルギー変換についての第２回世界会議および展示（２ｎｄ ｗｏｒｌｄ ｃｏｎｆｅｒｅｎｃｅ ａｎｄ ｅｘｈｉｂｉｔｉｏｎ ｏｎ ｐｈｏｔｏｖｏｌｔｉｃ ｓｏｌａｒ ｅｎｅｒｇｙ ｃｏｎｖｅｒｓｉｏｎ，Ｖｉｅｎｎａ，Ａｕｓｔｒｉａ）」１２７２ページ（１９９８）において、Ｈ．Ｔａｙａｎａｋａ等によって議論された。また、Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ａ ６８（１９９９）の７０５ページから７０７ページにおいて、Ｔ．Ｊ．Ｒｉｎｋｅｒ等によって議論された。
【０００７】
Ｅｌｅｃｔｒｉｃａｌ Ｓｏｃｉｅｔｙ Ｐｒｏｃｅｅｄｉｎｇｓ、９９−３巻の１１１ページにおいて、Ｔ．Ｙｏｎｅｈａｒａ等によって開示されている他の方法は、他の基板上に薄いシリコンエピ層を移すために、機械的研磨、選択エッチング、および、水素アニ−ルを使用する。欧州特許出願第ＥＰ０８６７９２０号は、シリコン基板から薄層を分離するレーザービームの使用について議論した。
【０００８】
薄い多孔質層を形成し、それを基板から分離する上述の手順の全ては、複合ステップからなり、それらのいくつかは複雑である。各々のステップは、ＳＯＩ構造または太陽電池の費用を追加する。
【０００９】
【発明の目的】
本発明の第１の目的は、多孔質層膜の新しいワンステップの製造方法を提供することである。本発明のさらなる目的は、孔深さの十分な制御を可能にする多孔質層膜の新しい製造方法を提供することである。本発明のもう１つの目的は、さらなる多孔質層膜の製造のために多孔質層膜のリフトオフを行った後、基板が後処理なしに利用できる、多孔質層膜の新しい製造方法を提供することである。
【００１０】
【発明の概要】
本発明は、半導体基板における多孔質層の製造方法に関し、少なくとも１つの表面を備え、カソードとして働く半導体基板を提供するステップと、アノードを提供するステップと、前記の表面と前記のアノードとの間に、前記の基板から材料を除去するために適当なＦ−イオンを含む溶液を加えるステップと、前記のアノードと前記のカソードとの間に、あらかじめ決められた電流を印可するステップと、前記の表面における低多孔度層、および、前記の低多孔度層の下に位置した高多孔度層を得るために、前記の溶液と前記の電流とを十分な時間維持するステップとからなる。
【００１１】
この新規な方法を用いて、低多孔度層と高多孔度層とを備える多孔質半導体膜が、１ステップの方法で、すなわち、どのパラメータも変化させることなく得られる。より具体的にいうと、溶液は交換されず、電流は変化されない。本発明において、層は、基板の他の部分から区別できる基板の一部として理解される。
【００１２】
電流と溶液の組成とが維持されなければならない時間は、電流の値と溶液中のＦ−イオン濃度の値によって決まり、詳細な説明で開示される例に基づいて当業者によって決定できる。Ｆ−イオン含有溶液は、ＨＦ、Ｆ−イオン含有緩衝液、ＮＨ４Ｆ、ＮａＦ、または、任意の他のＦ−イオン含有化合物を水溶液に溶かすことによって得られる。さらに、前記の溶液は、好ましくは、さらに、有機溶媒、好ましくは、それに限られないが、エタノールまたは酢酸のような界面活性剤を含む。
【００１３】
従って、本発明の方法により、低多孔度層とその下に位置された高多孔度層とを備える多孔質層が得られる。
【００１４】
Ｆ−イオンの濃度は、フッ素含化合物の電離定数によって決まる。好ましくは、前記の溶液におけるＦ−の濃度は、１０％から４０％の間である。
【００１５】
好ましくは、前記の電流値は、５０ｍＡ／ｃｍ２よりも大きい。その電流の上限は、大抵、装置および／または材料の制約によって定められる。
【００１６】
本発明の方法は、さらに、電流の印可を短時間中断し、その電流を再び印可して、より厚い多孔質層を得るステップを含む。電流印可の中断により、水素は、その圧力によって水平クラックが生じうる前に、脱出できる。これを複数回繰り返すことによって、望まれる厚さをもつ多孔質層が容易に得られる。
【００１７】
さらなる実施の形態において、本発明の方法は、さらに、前記の基板から前記の低多孔度層と前記の高多孔度層の一部とをリフトオフする機械的処理を含むことが可能である。前記の機械的処理は、超音波処理、牽引などのような任意の既知の処理であってよい。
【００１８】
第２のさらなる実施の形態において、本発明の方法は、さらに、前記の基板から前記の低多孔度層と前記の高多孔度層の一部とをリフトオフするために、前記の溶液と前記の電流をさらなる時間維持することを含む。これは、適当な低価格基板に接合できる分離された多孔質層膜を得ることを可能にする。前記の分離多孔質層膜は、前記の低多孔度層と前記の高多孔度層の一部とを含んでもよい。前記の高多孔度層の一部は、分離前の高多孔度層として、または、その高多孔度層よりもいくらか薄いものとして理解されない。
【００１９】
第３のさらなる実施の形態において、本発明の方法は、さらに、電流を維持する一方で、基板を電解研磨し、基板から低多孔度層と高多孔度層の一部とを分離およびリフトオフし、かつ、基板に研磨された新しい表面を提供するために適当な第２の水溶液を適用することを含む。同様の効果を得る代替の方法は、さらなるステップにおいて、溶液を維持する一方で、基板を電解研磨し、基板から低多孔度層と高多孔度層の一部とを分離およびリフトオフし、かつ、基板に新しく研磨された表面を提供するために適当なより大きい電流を適用することである。この処理を使用することによって、半導体基板表面は、多孔質層の除去後、研磨され、従って、さらなる多孔質層膜の製造を進める半導体基板の後処理は全く必要とされない。
【００２０】
以下に、添付の図面を参照して、本発明が詳細に述べられる。いくつかの実施の形態が開示される。しかし、当業者は、本発明を実施する他の複数の同等な実施形態、または、他の方法を想像でき、その精神と範囲は、添付の請求項によってのみ制限されることは明らかである。
【００２１】
本発明は、薄膜の形成、および、薄膜の基板からのリフトオフ（分離）の簡単な技術を提供する。この方法で、（薄層を除去した後の）残留ウェハは、より薄い膜を製造する出発製品として再び使用できる。
【００２２】
本発明によるＰＳＬの形成と分離の方法は、他の全ての現存する方法で必要とされる複合された複雑なステップと比較すると、単一のステップのみを必要とする。多孔質シリコン層は、フッ酸をベースにした溶液におけるシリコンの電気化学的エッチングである陽極酸化によって形成される。十分な時間と所定の電流密度の陽極酸化が実行されるなら、穴は、シリコン中を垂直に縦断する。ある穴の深さに到達すると、反応地点のフッ素の一価の陰イオン濃度が減少する。穴の分岐は分離層を生じさせる。分離層は、任意の望まれる用途に使用できる。従って、この点で、薄膜の形成、および、その薄膜の基板からの分離の以下のステップを避けることができる。
（ａ）Ｆ−イオンを含む溶液の交換が全く必要とされない。
（ｂ）ダブル多孔度構造（ｄｏｕｂｌｅ ｐｏｒｏｓｉｔｙ ｓｔｒｕｃｔｕｒｅ）を形成するために電流密度における変化が全く必要とされない。
（ｃ）分離層を作成するために水素中の高温度アニールが全く必要とされない。
（ｄ）基板から層を分離させるために機械的力が全く必要とされない。
【００２３】
基板から層を分離させることについて、より優れた制御を提供するもう１つの方法は、２つのステップを伴う。第１のステップにおいて、前述されたように電気化学的エッチングが実行され、第２のステップにおいて、分離層を形成する電解研磨状態が活用される。
【００２４】
本発明は、例１から例４を参照して説明される。例１は、多孔質シリコン形成に使用される装備を述べる。多孔質シリコン形成、および、電気化学的エッチングによる再利用可能基板からの分離は、例２に述べられる。分離層または独立層の形成機構は例３に述べられる。例４において、電気化学的反応は、電解研磨として知られる溶液中のフッ化物イオンによって制限される。ある条件を伴う電気化学的エッチングと電解研磨との組合せは、ＰＳＬ、および、その再利用可能基板からの分離に使用できる。
【００２５】
例１：実験装備
図２は、多孔質シリコン層形成に使用される実験装備を説明する。参照番号１１は、フッ酸溶液である。多孔質シリコン形成において、フッ酸に耐性である白金電極１０は、負極として動作する。シリコンウェハ１（研磨された側）と接触する底部プレート７（例えば、ステンレス鋼プレート）は、カソードとして動作する。ゴムリング８は、溶液が「テフロン（登録商標）」ビーカ９とウェハ基板１との接触領域から流出することを防ぐ。そのゴムリング８は、ビーカ９によって圧力をかけられ続ける。ビーカ９は、かわりに、ステンレス鋼ねじ込み（ｔｈｒｅａｄｅｄ）リング（図示されない）によって加圧される。
【００２６】
例２：
実験は、ＨＦ、酢酸、および、イオンが除去された水の混合物を用いて実行された。その混合物において、ＨＦの濃度は、種々の実験において１０％から４０％まで変化し、電流密度は、２５ｍＡ／ｃｍ２から２００ｍＡ／ｃｍ２まで変化する。酢酸は、界面活性剤として使用され、良好な穴分布を得るために十分な機能性を提供する。また、エタノールも使用できるが、環境の理由から酢酸が好ましい。所定の電流密度と、所定のＨＦ濃度のために、反応が一定時間続けられると、図３Ａに示されるような分離層すなわち多孔度がかなり高い層すなわち独立層が得られる。低多孔度層１２、リフトオフ直前の高多孔度（分離）層１３、および、シリコンウェハ基板１４が図３Ａでみられる。２５％のＨＦ溶液および１５０ｍＡ／ｃｍ２の電流密度に関して、この時間は約４５秒−５５秒であり、得られる薄層の厚さは、約７μｍから１０μｍである。電流密度と溶液中のＨＦ濃度を変化させることにより、異なる層厚が達成できる。エッチング中、孔は、図３Ｂに示されるように、シリコンウェハにおいて下向きに伸びる。孔の形状は、完全に円筒状ではない。全ての実験について、＜１００＞配向の高ドープシリコンウェハが使用された。
【００２７】
例３：
電流が印可されると、ＨＦ溶液／シリコンインタフェースにおいて、シリコンの電気化学的エッチングが起こる。バルクシリコンから生じた正孔が、そのインタフェースに到達すると、Ｓｉ−Ｈ結合は、ＨＦ溶液からのフッ化物イオンの衝突によって、Ｓｉ−Ｆ結合に置換される。これらのＳｉ−Ｆ結合によって誘発される分極は、Ｓｉ−Ｓｉ結合の電子密度を低下させ、しかも、これらの結合は切断される。シリコンは、四価のフッ化ケイ素（ＳｉＦ４）として溶解し、そのＳｉＦ４はＨＦと反応して、フルオロケイ酸（Ｈ２ＳｉＦ６）を生成する。この電気化学的反応は正孔に限られ、その結果、孔が形成される。図４は、孔形成が起こるバルクシリコンとＨＦ溶液との間のインタフェースを示す。符号１５はバルクシリコン、符号１６はＨＦ溶液、符号１７は正孔、符号１８はフッ化物イオン、および、符号１９はインタフェースを示す。
【００２８】
一旦、ある位置で孔形成が始まると、図５に示されるように、それはシリコンにおいて真下の方向に進む。符号２１はバルクシリコン、符号２２は孔、符号２３は反応地点を示す。孔が十分に深くないとき、反応は、図５の（ａ）および図５の（ｂ）で示されるように、孔の底部で起こる。この時、底部には利用できる十分なフッ化物イオンが存在するが、それらは孔を通して反応地点に拡散するので、表面で利用できるフッ化物イオンの数よりも少ないことは確かである。層の多孔度は、溶液中のＨＦ濃度が減少するにつれて増加する。最初のＦ−含有溶液は交換されないけれども、濃度のｉｎ−ｓｉｔｕ変化が得られる。故に、深く進むほど、層の多孔度は増加する。多孔度勾配は、フッ化物イオンの有効性が、孔を通した拡散によって影響を受ける地点から発生する。
【００２９】
孔がシリコン中に十分深くなると、反応地点におけるフッ化物イオン濃度は表面の濃度と比較して非常に低レベルまで減少する。この結果、孔の最も低い部分の抵抗がとても高いために、図５の（ｃ）および図５の（ｄ）に示されるように、反応地点がやや高いレベルまでシフトする。この反応におけるシフトは、図５の（ｅ）および図５の（ｆ）に示されるように、孔の分岐の形成を引き起こす。図５の（ｅ）において、符号２４は水素分子を示し、符号２５は、分子によって作用される流体力学的力の方向である。１つのシリコン原子が溶解する毎に、１つの水素分子が電気機械的エッチングの生成物となる。水素分子は、孔の壁に力を作用させる。いくつかの地点で、孔の分岐のために、その壁はとても薄くなり、水素分子によって作用される流体力学的圧力に耐えられない。その結果、層中に水平クラック２６が生じる。十分な水平クラックが存在する結果、層は基板から分離する。その後、その層は、図５の（ｇ）および図５の（ｈ）に示されるように、基板から独立できる。
【００３０】
例４：
２５％のＨＦ溶液と１５０ｍＡ／ｃｍ２の電流密度の場合について、ＰＳＬの分離は、４５秒−５５秒付近で起こる。高い電流密度のために、反応はとても速く起こる。実験装備の構造のために、層の中心部分はウェハと分離するが、周辺はシリコンと接合したままである。それ故、分離層の形成後、もし、反応が継続することが可能なら、副産物、水素は、層の下に集まり、膜上に圧力を作用する。この圧力のために、膜は破壊される。それ故、反応の正確な制御が必要とされる。
【００３１】
２つのステップを伴うもう１つの方法において、分離層を形成するために、電気化学的エッチングと共に電解研磨が使用できる。この発明において、研磨は、表面の一様でない形態が減少するように粗い表面をエッチングするものとして理解されるべきである。電気化学的エッチングは、例１で述べられた装置で実行される。第１のステップにおいて、多孔質シリコンが形成される。第２のステップにおいて、溶液を高濃度Ｆ−から低濃度Ｆ−まで変化させることは、結果として、電解研磨となる。例えば、第１のステップにおいて、４５秒間、２５％のＨＦと１５０ｍＡ／ｃｍ２の電流密度が使用される。第２のステップについて、ＨＦ濃度の低い、例えば、１７％の溶液が使用される。インタフェースにおける反応は、フッ化物イオン濃度によって制限され、バルクシリコンと多孔質層とのインターフェースで電解研磨が起こる。第２のステップで分離層を形成するために必要とされる時間は、６０秒から８０秒まで変化する。また、この電解研磨効果は、同じ溶液を維持し、電流を変化（増大）させることによっても得られる。
【００３２】
さらにもう１つの方法において、最も深い多孔質層で起こる反応を、水平クラックが全く生じない方法で制御できる。これは、例えば、分離が通常通りに発生する直前の短期間電流を止め、その後、電流を再び短期間印可することにより実行できる。これを繰り返して行うことにより、容易に厚い多孔質層が得られる。７０μｍの厚さは、容易に得られる。水平クラックが発生する十分な時間、電流を印可すると、そのような厚い多孔質層を基板から容易に分離できる。電流印可の中断は、水素が孔から脱出することを可能にし、よって、水素圧による水平クラックの形成を延期できる。
【図面の簡単な説明】
【図１】 多孔質層の形成、および、その基板からの分離に使用される従来技術のステップを示す図。
【図２】 実験装備を説明する図。
【図３Ａ】 分離直前のバルクシリコンと多孔質層との間のインタフェースの写真。
【図３Ｂ】 孔構造の写真。
【図４】 ＨＦ溶液とシリコンとのインタフェースにおける電気化学的エッチング反応を示す図。
【図５】 多孔質シリコン層形成と、その再利用可能な基板からの分離機構とを説明する図。
【符号の説明】
１２ 低多孔度層
１３ リフトオフ直前の高多孔度（分離）層
１４ シリコンウェハ基板
Claims (8)
- 半導体基板における多孔質層の製造方法であって、
少なくとも１つの表面を備え、一定のドーピング濃度を有する、カソードとして働く半導体基板を提供するステップと、
アノードを提供するステップと、
前記の表面と前記のアノードとの間に、前記の基板から材料を除去するために適当なＦ−イオンを含む溶液を加えるステップと、
前記のアノードと前記のカソードとの間に、あらかじめ決められた一定の電流を印加するステップと、
前記の溶液と前記の一定の電流とを十分な時間維持して、前記の表面における第１多孔度を有する低多孔質層と、前記の低多孔質層の下に位置した低多孔質層より高い第２多孔度を有する高多孔質層とを得るステップと、からなる方法。 - 前記の溶液におけるＦ−の濃度が１０％から４０％の間であることを特徴とする請求項１に記載の多孔質層製造方法。
- 前記の電流値が５０ｍＡ／ｃｍ２よりも大きいことを特徴とする請求項１または２に記載の多孔質層製造方法。
- さらに、電流の印加を短時間中断し、その電流を再び印加して、より厚い多孔質層を得るステップを含むことを特徴とする請求項１〜３のいずれかに記載の多孔質層製造方法。
- さらに、前記の溶液と前記の電流をさらなる時間維持して、前記の基板から前記の低多孔質層と前記の高多孔質層の一部とをリフトオフすることを含む請求項１〜４のいずれかに記載の多孔質層製造方法。
- さらに、前記の基板から前記の低多孔質層と前記の高多孔質層の一部とをリフトオフする機械的処理を含むことを特徴とする請求項１〜４のいずれかに記載の多孔質層製造方法。
- 前記の低多孔質層と高多孔質層とを得るステップの後に、前記の電流を維持しながら、さらに、基板を電解研磨し、かつ、前記の基板から前記の低多孔質層と前記の高多孔質層の一部とを分離およびリフトオフするために適した、前記の溶液より低いＦ − 濃度を有する第２の水溶液を適用するステップを含む請求項１〜４のいずれかに記載の多孔質層製造方法。
- 前記の低多孔質層と高多孔質層とを得るステップの後に、前記の溶液を維持しながら、さらに、基板を電解研磨し、前記の基板から前記の低多孔質層と前記の高多孔質層の一部とを分離およびリフトオフし、かつ、基板に新しく研磨された表面を提供するために適した、前記の一定の電流より大きい電流を適用するステップを含む請求項１〜４のいずれかに記載の多孔質層製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP00870040.3A EP1132952B1 (en) | 2000-03-10 | 2000-03-10 | Method for the formation and lift-off of porous silicon layers |
| EP00870040-3 | 2000-03-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002093775A JP2002093775A (ja) | 2002-03-29 |
| JP4954379B2 true JP4954379B2 (ja) | 2012-06-13 |
Family
ID=8175714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001066519A Expired - Lifetime JP4954379B2 (ja) | 2000-03-10 | 2001-03-09 | 多孔質シリコン層の形成方法およびリフトオフ方法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP1132952B1 (ja) |
| JP (1) | JP4954379B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1385199A1 (en) | 2002-07-24 | 2004-01-28 | IMEC vzw, Interuniversitair Microelectronica Centrum vzw | Method for making thin film devices intended for solar cells or SOI application |
| EP1385200B1 (en) * | 2002-07-24 | 2010-07-07 | Imec | Method for making thin film devices intended for solar cells or SOI applications |
| JP2005008909A (ja) * | 2003-06-16 | 2005-01-13 | Canon Inc | 構造体の製造方法 |
| EP1583139A1 (en) | 2004-04-02 | 2005-10-05 | Interuniversitaire Microelectronica Centrum vzw ( IMEC) | Method for depositing a group III-nitride material on a silicon substrate and device therefor |
| US7060587B2 (en) | 2004-02-02 | 2006-06-13 | Interuniversitair Microelektronica Centrum (Imec) | Method for forming macropores in a layer and products obtained thereof |
| JP4257431B2 (ja) * | 2004-11-15 | 2009-04-22 | 国立大学法人群馬大学 | 多孔質半導体膜の形成方法 |
| JP4554643B2 (ja) * | 2007-06-18 | 2010-09-29 | 独立行政法人産業技術総合研究所 | 酸化物半導体電極材料の除去方法 |
| DE102009024613A1 (de) * | 2009-06-12 | 2010-12-23 | Institut Für Solarenergieforschung Gmbh | Verfahren zum Bilden von dünnen Halbleiterschichtsubstraten sowie Verfahren zum Herstellen eines Halbleiterbaulements, insbesondere einer Solarzelle, mit einem solchen Halbleiterschichtsubstrat |
| SG182081A1 (en) * | 2010-12-13 | 2012-07-30 | Rohm & Haas Elect Mat | Electrochemical etching of semiconductors |
| TWI558860B (zh) * | 2011-08-19 | 2016-11-21 | 威廉馬許萊斯大學 | 陽極電池材料及其製造方法 |
| WO2014107704A1 (en) * | 2013-01-07 | 2014-07-10 | William Marsh Rice University | Combined electrochemical and chemical etching processes for generation of porous silicon particulates |
| JP2020515033A (ja) * | 2016-12-16 | 2020-05-21 | エルファー エルエルシー | 多孔質炭化ケイ素構造を製造およびエッチングするための方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0226091A3 (en) * | 1985-12-17 | 1989-09-13 | Texas Instruments Incorporated | Semiconductor isolation using trenches and oxidation of anodized silicon sublayer |
| US5206523A (en) * | 1991-08-29 | 1993-04-27 | Goesele Ulrich M | Microporous crystalline silicon of increased band-gap for semiconductor applications |
| DE4202454C1 (ja) * | 1992-01-29 | 1993-07-29 | Siemens Ag, 8000 Muenchen, De | |
| JPH10135500A (ja) * | 1996-03-18 | 1998-05-22 | Sony Corp | 薄膜半導体、太陽電池および発光素子の製造方法 |
| EP0797258B1 (en) * | 1996-03-18 | 2011-07-20 | Sony Corporation | Method for making thin film semiconductor, solar cell, and light emitting diode |
| JP4420475B2 (ja) * | 1996-09-04 | 2010-02-24 | ソニー株式会社 | 薄膜半導体の製造方法 |
| JP3814886B2 (ja) * | 1996-09-05 | 2006-08-30 | ソニー株式会社 | インゴットの外周表面の陽極化成方法と、これを用いた薄膜半導体および薄膜太陽電池の製造方法と、陽極化成装置 |
| JP3754818B2 (ja) * | 1997-03-27 | 2006-03-15 | キヤノン株式会社 | 半導体基板の作製方法 |
| JP4032454B2 (ja) * | 1997-06-27 | 2008-01-16 | ソニー株式会社 | 三次元回路素子の製造方法 |
| JPH11242125A (ja) * | 1997-12-24 | 1999-09-07 | Kyocera Corp | シリコン基板とその形成方法 |
| JP4075021B2 (ja) * | 1997-12-26 | 2008-04-16 | ソニー株式会社 | 半導体基板の製造方法および薄膜半導体部材の製造方法 |
| DE19803013B4 (de) * | 1998-01-27 | 2005-02-03 | Robert Bosch Gmbh | Verfahren zum Ablösen einer Epitaxieschicht oder eines Schichtsystems und nachfolgendem Aufbringen auf einen alternativen Träger |
| JP3611290B2 (ja) * | 1998-07-23 | 2005-01-19 | キヤノン株式会社 | 半導体基材の作製方法および半導体基材 |
| US6180497B1 (en) * | 1998-07-23 | 2001-01-30 | Canon Kabushiki Kaisha | Method for producing semiconductor base members |
-
2000
- 2000-03-10 EP EP00870040.3A patent/EP1132952B1/en not_active Expired - Lifetime
-
2001
- 2001-03-09 JP JP2001066519A patent/JP4954379B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP1132952B1 (en) | 2016-11-23 |
| EP1132952A1 (en) | 2001-09-12 |
| JP2002093775A (ja) | 2002-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6649485B2 (en) | Method for the formation and lift-off of porous silicon layers | |
| US6964732B2 (en) | Method and apparatus for continuous formation and lift-off of porous silicon layers | |
| US6806171B1 (en) | Method of producing a thin layer of crystalline material | |
| KR100395077B1 (ko) | 복합부재의 분리방법 및 박막제작방법 | |
| US6448155B1 (en) | Production method of semiconductor base material and production method of solar cell | |
| JP4954379B2 (ja) | 多孔質シリコン層の形成方法およびリフトオフ方法 | |
| JP5135935B2 (ja) | 貼り合わせウエーハの製造方法 | |
| AU728331B2 (en) | Semiconductor substrate and method of manufacturing the same | |
| US6881644B2 (en) | Smoothing method for cleaved films made using a release layer | |
| US6410436B2 (en) | Method of cleaning porous body, and process for producing porous body, non-porous film or bonded substrate | |
| EP0926712A2 (en) | SOI substrate producing method and apparatus | |
| US20050020032A1 (en) | Method for making thin film devices intended for solar cells or silicon-on-insulator (SOI) applications | |
| TW201705382A (zh) | 用於絕緣體上半導體結構之製造之熱穩定電荷捕捉層 | |
| Solanki et al. | New approach for the formation and separation of a thin porous silicon layer | |
| JP5320954B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| TW201301371A (zh) | 半導體底材及其製造方法 | |
| JPH06326077A (ja) | シリコン基板内に孔構造を形成する方法 | |
| KR20150053914A (ko) | 층의 분리 방법 | |
| US20110086507A1 (en) | Method for providing oxide layers | |
| JP3472171B2 (ja) | 半導体基材のエッチング方法及びエッチング装置並びにそれを用いた半導体基材の作製方法 | |
| JPH1197654A (ja) | 半導体基板の製造方法 | |
| JP5254549B2 (ja) | 半導体複合構造体 | |
| US6217647B1 (en) | Method for producing a monocrystalline layer of a conducting or semiconducting material | |
| EP1385200B1 (en) | Method for making thin film devices intended for solar cells or SOI applications | |
| JP3320379B2 (ja) | 貼り合わせ基板の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111101 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120127 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120228 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120314 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4954379 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |