KR102495451B1 - 다공성 실리콘 카바이드 구조의 제조 및 에칭을 위한 방법 - Google Patents

다공성 실리콘 카바이드 구조의 제조 및 에칭을 위한 방법 Download PDF

Info

Publication number
KR102495451B1
KR102495451B1 KR1020197020596A KR20197020596A KR102495451B1 KR 102495451 B1 KR102495451 B1 KR 102495451B1 KR 1020197020596 A KR1020197020596 A KR 1020197020596A KR 20197020596 A KR20197020596 A KR 20197020596A KR 102495451 B1 KR102495451 B1 KR 102495451B1
Authority
KR
South Korea
Prior art keywords
silicon carbide
porous
carbide structure
etching
etching solution
Prior art date
Application number
KR1020197020596A
Other languages
English (en)
Other versions
KR20190088080A (ko
Inventor
라첼 카나라
엠마 레이 뮬렌
프레드 샤리피
Original Assignee
엘화 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘화 엘엘씨 filed Critical 엘화 엘엘씨
Publication of KR20190088080A publication Critical patent/KR20190088080A/ko
Application granted granted Critical
Publication of KR102495451B1 publication Critical patent/KR102495451B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/32—Anodisation of semiconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • C25F3/12—Etching of semiconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Weting (AREA)
  • Battery Electrode And Active Subsutance (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

본 개시내용은 다공성 실리콘 카바이드 구조와 같은 다공성 구조를 제조하는 방법들에 관한 것이다. 방법은, 다공성으로 될 구조를 제공하는 단계, 및 에칭 용액을 제공하는 단계를 포함할 수 있다. 방법들은 또한, 구조의 적어도 일 구역을 통해 세공들을 생성하여 다공성 구조의 형성을 초래하기 위해 구조를 전기 화학적으로 에칭하는 단계를 포함할 수 있다. 다공성 구조의 형태학적 구조는 전기 화학적 에칭 프로세스의 하나 이상의 파라미터들, 이를테면 에칭 용액의 강도 및/또는 인가된 전압에 의해 제어될 수 있다.

Description

다공성 실리콘 카바이드 구조의 제조 및 에칭을 위한 방법
본 개시내용은 다공성 실리콘 카바이드 구조들과 같은 다공성 구조들을 제조 또는 제작하는 방법들에 관한 것이다. 방법들은, 전기 화학적 에칭을 이용하여 제어된 그리고/또는 선택된 형태학적 구조(morphology)를 갖는 다공성 구조를 생성할 수 있다.
본 개시내용은 실리콘 카바이드 구조들과 같은 다공성 구조들을 제조 또는 제작하는 방법들에 관한 것이다. 방법들은, 전기 화학적 에칭을 이용하여 제어된 그리고/또는 선택된 형태학적 구조를 갖는 다공성 구조를 생성할 수 있다. 일부 실시예들에서, 방법들은, 다공성으로 될 구조를 제공하는 단계, 에칭 용액을 제공하는 단계, 및 구조의 적어도 일 구역을 통해 세공들을 생성하기 위해 구조를 전기 화학적으로 에칭하는 단계를 포함한다.
결과적인 다공성 구조는 원하는 바와 같이 선택 및/또는 제어될 수 있는 형태학적 구조를 포함할 수 있다. 예컨대, 세공 직경, 세공 벽 두께, 및 다공율과 같은 형태학적 구조의 다양한 특성들은 하나 이상의 제조 파라미터들을 선택하고, 변화시키고, 그리고/또는 조정함으로써 제어될 수 있다. 추가로, 형태학적 구조의 다양한 특성들은 원하는 바와 같이 선택적으로 그리고/또는 독립적으로 제어될 수 있다.
다양한 실시예들에서, 선택된 형태학적 구조는, 전기 화학적 에칭 프로세스 동안 에칭 전면(etch front)이 구조를 통해 진행될 때 에칭 전면의 전파율을 제어함으로써 달성될 수 있다. 전파율은 환원제의 농도 및/또는 인가되는 전압을 선택하고, 변화시키고, 그리고/또는 조정함으로써 제어될 수 있다. 전파율은 달성되는 다공율과 역관계를 갖거나 그에 반비례할 수 있다.
특정 실시예들에서, 본원에 개시된 방법들은 추가로, 실질적으로 균일한 형태학적 구조를 갖는 다공성 구조를 제조하는 것을 제공한다. 방법들은 또한, 전기 화학적 에칭 프로세스 동안 세공 형성을 모니터링하는 것을 제공할 수 있다.
부가적인 실시예들에서, 본원에 개시된 방법들은 또한 실리콘 카바이드 구조의 양 측을 에칭하는 것을 제공한다. 예컨대, "Si" 및/또는 "C" 면은 본원에 개시된 원리들에 따라 에칭되어 실질적으로 균일한 형태학적 구조를 갖는 다공성 구조를 생성할 수 있다.
전술한 요약은 단지 예시적인 것이며, 어떠한 방식으로든 제한하는 것으로 의도되지 않는다. 위에 설명된 예시적인 양상들, 실시예들, 및 특징들에 부가하여, 추가적인 양상들, 실시예들, 및 특징들이 도면들 및 후속하는 상세한 설명을 참조함으로써 명백해질 것이다
본원에 작성된 개시내용은 비-제한적이고 비-포괄적인 예시적인 실시예들을 설명한다. 도면들에 도시된 그러한 예시적인 실시예들 중 일부에 대한 참조가 이루어진다.
도 1a 내지 도 1c는 본 개시내용의 실시예에 따라 제조된 다양한 다공성 실리콘 카바이드 구조의 단면 주사 전자 현미경(SEM) 이미지들이다.
도 2a 내지 도 2c는 다공성 실리콘 카바이드 구조의 SEM 이미지들이며, 여기서, 도 2a 내지 도 2b는 단면 이미지들이고, 도 2c는 다공성 실리콘 카바이드 구조의 표면의 평면 이미지이다.
도 3a 내지 도 3c는 다른 다공성 실리콘 카바이드 구조의 SEM 이미지들이며, 여기서, 도 3a 내지 도 3b는 단면 이미지들이고, 도 3c는 다공성 실리콘 카바이드 구조의 표면의 평면 이미지이다.
도 4a 내지 도 4c는 다른 다공성 실리콘 카바이드 구조의 SEM 이미지들이며, 여기서, 도 4a 내지 도 4b는 단면 이미지들이고, 도 4c는 다공성 실리콘 카바이드 구조의 표면의 평면 이미지이다.
도 5a는 본 개시내용의 다른 실시예에 따른 다공성 실리콘 카바이드 구조의 단면 SEM 이미지이다.
도 5b는, 도 5a에 도시된 구조의 제조에 사용되는 전기 화학적 에칭 프로세스에 대응하는 양극산화 전류 대 시간의 플롯이다.
도 6a는 비교적인 다공성 실리콘 카바이드 구조의 단면 SEM 이미지이다.
도 6b는, 도 6a에 도시된 비교적인 구조의 제조에 사용되는 전기 화학적 에칭 프로세스에 대응하는 양극산화 전류 대 시간의 플롯이다.
도 7은 본 개시내용의 다른 실시예에 따른 다공성 실리콘 카바이드 구조의 단면 SEM 이미지이다.
도 8a 내지 도 8b는 본 개시내용의 다른 실시예에 따른 다공성 실리콘 카바이드 구조의 단면 SEM 이미지들이다.
도 8c는, 도 8a 내지 도 8b에 도시된 구조의 제조에 사용되는 전기 화학적 에칭 프로세스에 대응하는 양극산화 전류 대 시간의 플롯이다.
다음의 상세한 설명에서, 본 명세서의 일부를 형성하는 첨부된 도면들에 대한 참조가 이루어진다. 상세한 설명, 도면들 및 청구항들에 설명된 예시적인 실시예들은 제한하기 위한 것이 아니다. 본원에 제시된 주제의 사상 또는 범위를 벗어나지 않으면서, 다른 실시예들이 활용될 수 있고 다른 변경들이 이루어질 수 있다.
따라서, 본 개시내용의 방법들의 실시예들의 다음의 상세한 설명은, 청구된 바와 같은 본 개시내용의 범위를 제한하도록 의도되지 않으며, 단지 가능한 실시예들을 나타낸다. 게다가, 방법의 단계들이 반드시 임의의 특정 순서로 또는 심지어 순차적으로 실행될 필요는 없으며, 단계가 오직 한 번만 실행되어야 할 필요가 있는 것도 아니다.
정렬된(ordered) 형태학적 구조를 갖는 다공성 실리콘 카바이드 구조들과 같은 다공성 구조들은, 기존 기술의 개선들을 가능하게 하고 새로운 기술들의 기능성들을 제공할 수 있는 물리적, 화학적 및 전자적 특성들을 갖는다. 예컨대, 이들은, 화학적 및 생물학적 검출 및 제거, 촉매반응 및 전자 방출 표면들(냉음극 또는 전계 방출기들)을 위한 센서들 및 필터들로서 유용할 수 있다. 그러나, 다공성 구조들은 또한 균일성 및 정렬과 같은 애플리케이션-의존적인 구조적 특성들 및 세공 벽 두께 및 세공 직경과 같은 특정 미세 구조 특성을 요구할 수 있다. 또한, 일부 애플리케이션들에서, 다공성 구조의 다공율은 최종 디바이스의 최적 성능을 위해, 예컨대, (질량 또는 등가의 용적 기준) 90 %를 초과하여 높을 필요가 있을 수 있다.
예컨대, 충분한 스루풋을 가진 생물학적 필터는, 높은 다공율을 통해 투과성이 획득되는, 영역 내에서 거시적인 구조들을 요구할 수 있다. 그러한 애플리케이션들에서, 세공 직경에 대한 제어는 필터링에서의 선택도를 허용할 것이다.
다른 예로서, 촉매반응 구조들은 특정 활성 표면 영역들을 요구할 수 있다. 그러한 예시들에서, 다공성 구조의 유효 표면 영역의 제어는 설계된 촉매 반응률들을 허용할 것이다.
다른 예에서, 전계 방출기들은 다공성 구조들(예컨대, 다공성 반도체 구조들)로 제조될 수 있다. 그러한 애플리케이션들에서, 구조의 균일성은, 동작 동안 디바이스가 마모되는 경우에, 일관된 성능을 허용할 것이다. 또한, 전계 향상 계수는 세공 벽 두께 및 세공 직경에 의존할 수 있다.
자신의 폴리타입(polytype)들(예컨대, 3C, 4H, 6H 폴리타입들)을 비롯하여 실리콘 카바이드(SiC)(예컨대, 실리콘 카바이드 반도체)는, 위에 언급된 애플리케이션들 중 많은 애플리케이션들에 대해 유용한 재료이다. 실리콘 카바이드는 내화성이 있고 높은 영률(Young's modulus)을 포함한다. 실리콘 카바이드는 또한 극도로 높은 온도들에서도 강건하므로, 여러 환경들에서의 동작이 허용된다. 실리콘 카바이드의 특성들은 또한 열 또는 화학 작용제들을 통한 자기-세정을 허용하여, 생물학적 및 화학적 센서들에서 사용될 때 재사용능력이 가능해진다. 추가로, 실리콘 카바이드의 4H 및 6H 폴리타입들은 넓은 밴드 갭 반도체들이며; 전계 방출 애플리케이션에서, 이러한 특성은, 전자 친화도 효과에 의해 낮아진 일 함수를 통한 향상된 방출을 초래한다. 따라서, 제어된 형태학적 구조를 갖는 다공성 실리콘 카바이드 구조들을 제조하는 방법은 많은 방식들에서 바람직하고 유리하다.
본 개시내용은 그러한 방법들을 제공한다. 특히, 본 개시내용은 다공성 실리콘 카바이드 구조들과 같은 다공성 구조들을 제조 또는 제작하는 방법들을 제공한다. 아래에 상세히 설명되는 바와 같이, 상기 방법은 다공성 구조의 형성을 초래하는 구조의 구역을 통해 세공들을 생성하기 위해, 제어된 방식으로 전기 화학적 에칭 또는 "전해 에칭(electroetching)" 또는 "양극산화"를 이용한다. 특정 실시예들에서, 방법은, 제어된, 선택된, 그리고/또는 원하는 형태학적 구조를 갖는 다공성 구조를 제조하는 것을 제공한다. 본원에서 사용되는 바와 같이, "형태학적 구조"라는 용어는 세공 직경, 세공 벽 두께, 다공율 및/또는 세공 배열을 포함하지만 이에 제한되지 않는 다공성 구조의 다양한 특성들을 지칭할 수 있다. 이러한 형태학적 구조는 전기 화학적 에칭 프로세스의 하나 이상의 제조 파라미터들을 선택하고, 변화시키고 그리고/또는 조정함으로써 원하는 바와 같이 변화 및/또는 제어될 수 있다. 예컨대, 세공들의 직경, 세공 벽들의 두께, 다공성 구조의 다공율, 및 세공들의 배열(예컨대, 정렬)은 각각 본원에 개시된 원리들에 따라 선택적으로 그리고/또는 독립적으로 제어될 수 있다.
일 실시예에서, 제조 방법은 에칭되고 그리고/또는 다공성으로 될 구조 또는 재료를 제공하는 단계를 포함한다. 이러한 구조는 또한 시작 구조 또는 시작 재료로 지칭될 수 있다. 다양한 타입들의 구조들 및 재료들이 본원에 개시된 방법들에 따라 다공성으로 만들어질 수 있는데, 반도체 구조들 및 재료들(또한, 반도체들 또는 반도체 웨이퍼들 또는 슬라이스들로 지칭될 수 있음), 및 실리콘 카바이드 구조들 및 재료들(예컨대, 실리콘 카바이드 반도체들을 포함함)을 포함하지만 이들로 제한되지 않는다. 다른 타입들의 구조들 및 재료들이 또한 본원에 개시된 방법들에 따라 다공성으로 만들어질 수 있다.
다공성으로 될 구조들 및 재료들은 다양한 형상들, 크기들 및/또는 두께들을 가질 수 있는 것으로 고려된다. 예컨대, 다공성으로 될 구조들은 실질적으로 정육면체 형상, 실질적으로 직육면체 형상, 실질적으로 프리즘 형상(예컨대, 육각형 프리즘 형상), 또는 실질적으로 원통형 형상일 수 있다. 원통형 형상 구조들은 통상적인 반도체 웨이퍼들 및/또는 슬라이스들 또는 기판들을 포함하지만 이들로 제한되지 않는다. 다른 형상을 갖는 구조들이 또한 원하는 바와 같이 다공성으로 만들어질 수 있다. 부가적으로, 본원에 개시된 방법들은 임의의 특정 형상, 크기 및/또는 두께의 구조들로 제한되지 않는다는 것이 이해되어야 한다.
일부 실시예들에서, 다공성으로 될 구조는 하나 이상의 특성들을 포함하며, 특성들 각각은 미리 규정되거나 구조에 따라 규정될 수 있다. 예컨대, 일 실시예에서, 다공성으로 될 구조는 규정된 전기 캐리어 농도를 포함한다. n-타입 도핑의 실리콘 카바이드 구조의 예시적인 캐리어 농도들은 약 1.1 x 1018 cm-3 내지 약 1.8 x 1018 cm-3 또는 약 1.2 x 1018 cm-3 내지 약 1.4 x 1018 cm-3의 농도들을 포함할 수 있지만 이들로 제한되지 않는다.
다공성으로 될 구조는 또한 특정 결정질 구조 또는 명칭(designation)을 포함할 수 있다. 예컨대, 일부 실시예들에서, 구조는 결정질 구조를 포함한다. 그리고 특정 실시예들에서, 구조는 폴리타입의 실리콘 카바이드를 포함한다. 실리콘 카바이드의 예시적인 폴리타입들은 3C, 4H, 또는 6H 폴리타입들을 포함하지만 이들로 제한되지 않는다. 실리콘 카바이드 및 다른 재료들의 다른 폴리타입들 또는 결정질 구조들이 또한 사용될 수 있다.
특정 실시예들에서, 다공성으로 될 구조 또는 재료의 특성들은 전기 화학적 에칭 프로세스 및/또는 선택된 제조 파라미터들에 영향을 미치고 그리고/또는 다른 방식으로 영향을 줄 수 있다. 예컨대, 캐리어 농도는 세공 직경 및/또는 에칭 전파율에 영향을 줄 수 있다. 일 실시예에서, 캐리어 농도는 에칭 프로세스 동안 전기장선(electric field line)들이 차폐되는 길이 스케일을 설정하거나 규정한다. 그러한 실시예에서, 세공 직경은 캐리어 농도가 증가함에 따라 감소한다. 다른 실시예에서, 캐리어 농도는 재료의 전기 전도도를 설정하거나 규정한다. 그러한 실시예에서, 양극산화 전류(또는 에칭률)는 캐리어 농도가 증가함에 따라 증가한다. 일부 실시예들에서, 본원에 개시된 방법들은 구조 또는 재료의 특정 특성들을 설명할 수 있다. 예컨대, 전기 화학적 에칭 프로세스 전에 구조 또는 재료의 특성들(예컨대, 캐리어 농도 및/또는 결정질 구조)이 측정되고, 분석되고, 그리고/또는 다른 방식으로 알려질 수 있다. 그런 다음, 다공성으로 될 구조 또는 재료의 특성들에 따라 전기 화학적 에칭 프로세스의 제조 파라미터들(예컨대, 환원제의 농도, 계면활성제의 사용, 및/또는 전압 등)이 선택되어 선택된 또는 원하는 형태학적 구조가 달성될 수 있다.
본원에 개시된 제조 방법은 전해질 또는 양극산화 용액으로 또한 지칭될 수 있는 에칭 용액을 제공하는 단계를 더 포함한다. 일부 실시예들에서, 에칭 용액은 산화제(또는 옥시다이저(oxidizer)) 및 환원제(또는 리듀서(reducer))를 포함한다. 특정 실시예들에서, 에칭 용액은 계면활성제를 포함 하지만 이에 제한되지 않는 하나 이상의 부가적인 성분들 또는 첨가제들을 더 포함한다. 아래에서 더 상세히 설명되는 바와 같이, 에칭 용액은 전기 화학적 에칭 프로세스 동안 인가된 전압과 함께 작용하여, 다공성으로 될 구조의 영역에 그리고/또는 영역을 통해 세공들을 생성할 수 있다.
인식될 수 있는 바와 같이, 전기 화학적 에칭 프로세스 동안 전압이 인가될 때, 산화제는 에칭될 구조의 재료(예컨대, 실리콘 카바이드)와 반응하여 화학적 산화물(예컨대, 실리콘 산화물)을 형성할 수 있다. 예컨대, 산화제는, 전압이 인가될 때 에칭되고 제거되어 화학적 산화물을 형성할 구조의 재료에 유도되는 산소 원자들의 소스일 수 있다. 물, 알코올(예컨대, 에탄올, 메탄올 등), 과산화수소, 아세트산 또는 다른 산계(acid-based) 산화제들, 또는 이들의 혼합물들을 포함하지만 이들로 제한되지 않는 다양한 타입들의 산화제들이 사용될 수 있다. 특정 실시예에서, 에칭 용액은 물을 포함한다. 예컨대, 탈이온수 또는 증류수가 사용될 수 있다. 인식될 수 있는 바와 같이, 탈이온수는 더 적은 오염물들을 함유할 수 있어서, 전기 화학적 에칭 프로세스 동안 바람직하지 않은 부산물들의 형성이 최소화되고 그리고/또는 제거된다. 탈이온수는 또한 증류수보다 덜 전기 전도성일 수 있다. 특정 실시예들에서, 물(예컨대, 탈이온수)은, 상대적으로 무작위로 배열된 세공들(예컨대, 무작위 다공성 구조)을 포함하는 다공성 구조와 비교하여 상대적으로 정렬된 배열의 세공들(예컨대, 정렬된 세공 구조)을 포함하는 다공성 구조를 생성하는 데 사용될 수 있다.
환원제는 산화제에 의해 형성된 화학적 산화물을 제거하는 데 사용될 수 있다. 산성 환원제들을 포함하지만 이에 제한되지 않는 다양한 타입들의 환원제들이 사용될 수 있다. 특정 실시예들에서, 환원제는 플루오르화수소산을 포함한다. 다양한 강도들 및/또는 농도들의 플루오르화수소산이 사용될 수 있다. 예컨대, 환원제는 용적 기준(v/v %)으로, 약 1 % 내지 약 50 %, 약 1 % 내지 약 20 %, 약 1 % 내지 약 15 %, 약 1 % 내지 약 10 %, 약 1 % 내지 약 5 %, 또는 약 2 % 내지 약 5 %의 농도의 플루오르화수소산을 포함할 수 있다.
앞서 언급된 바와 같이, 특정 실시예들에서, 에칭 용액은 계면활성제를 더 포함한다. 계면활성제들은 에칭 용액의 점도를 감소시키는 데 사용될 수 있다. 일부 실시예들에서, 계면활성제로 점도를 감소시키는 것은 에칭률을 증가시키고, 더 제어되고 균일한 다공성 구조의 형성을 도울 수 있다. 예컨대, 에칭 용액의 점도를 감소시키는 것은, 에칭 프로세스 동안 다공성 구조를 통한 산화제 및/또는 환원제의 더 빠른 확산을 허용할 수 있다. 사용될 수 있는 예시적인 계면활성제들은 폴리옥시알킬렌 알킬 에테르를 포함하는 계면활성제들을 포함하지만 이들로 제한되지 않는다. 특정 실시예들에서, 안정되고 전기 화학적 조건들 하에서 쉽게 분해되지 않는 계면활성제들(예컨대, 플루오르화수소산의 용액들 및/또는 고전압을 겪을 때 쉽게 분해되지 않을 계면활성제들)이 사용된다.
본원에 개시된 제조 방법은, 재료를 제거하고 구조의 적어도 일 영역을 통해 세공들을 생성하여 다공성 구조를 형성하도록 구조를 전기 화학적으로 에칭하는 단계를 더 포함한다. 인식될 수 있는 바와 같이, 전기 화학적 에칭 단계는 다양한 상이한 기법들 및 장비를 사용하여 수행될 수 있다. 예컨대, 일 실시예에서, 전기 화학적으로 에칭될 구조는 전류(예컨대, 직류 전류) 소스의 포티지브 전극 또는 극과 전기적으로 연결되어 배치될 수 있다. 네거티브 전극이 또한 전기 소스와 전기 통신하도록 제공 및 배치될 수 있다. 예컨대, 백금 전극이 회로에 대한 전기적 연결을 용이하게 하기 위한 네거티브 전극으로서 사용될 수 있고, 에칭 용액에 침지될 수 있다. 그런 다음, 에칭될 구조 또는 그의 일부분이 에칭 용액에 침지될 수 있다. 그런 다음, 백금 전극 및 구조에 걸쳐 전압이 인가될 수 있다.
본원에 개시된 특정 실시예들에서, 전기 화학적으로 에칭하는 단계는 에칭되거나 다공성으로 될 구조의 선택된 구역에 전압을 인가하는 것을 포함한다. 이러한 전압은 구조의 선택된 구역을 통해 전류 밀도를 생성할 수 있다. 약 20 V 내지 약 40 V, 약 20 V 내지 약 30 V, 및/또는 약 20 V 내지 약 26 V의 범위들을 포함하지만 이들로 제한되지 않는 다양한 전압들이 사용될 수 있다. 아래에서 더 상세히 설명되는 바와 같이, 전류 밀도가 전기 화학적 에칭 프로세스 동안 모니터링되어, 형성되는 다공성 구조에 관한 정보가 제공될 수 있다. 전류 밀도는 또한 전기 화학적 에칭 프로세스 전체에 걸쳐 임계값 이상으로 유지되도록 모니터링될 수 있다.
전기 화학적 에칭 단계가 수행되는 시간 기간은, 세공들 및 공극들의 크기, 밀도, 및 구성 및 구조의 결과적인 다공율과 같은, 에칭될 구조의 원하는 특성들에 의존할 수 있다. 전기 화학적 에칭을 위한 예시적인 시간 기간들은 약 1 분 내지 약 8 시간, 약 5 분 내지 약 4 시간, 또는 약 5 분 내지 약 15 분이다. 더 큰 그리고/또는 더 적은 시간 기간들이 또한 사용될 수 있다. 부가적으로, 에칭 단계는 연속적이거나 간헐적일 수 있고, 에칭 단계는 구조의 하나 이상의 면들(예컨대, "Si" 면 및/또는 "C" 면) 또는 일부분 또는 모든 표면들에 대해 수행될 수 있다.
전기 화학적 에칭 단계는 또한 일반적으로 약 65 ℉(18 ℃) 내지 약 75 ℉(24 ℃)의 범위 내에 있는 것으로 고려되는 주변 온도들을 포함하지만 이에 제한되지 않는 다양한 온도들에서 수행될 수 있다. 전기 화학적 에칭 단계는 또한 에칭 용액의 어는점과 끓는점 사이의 온도들의 범위에서 수행될 수 있다.
구조가 전기 화학적 에칭 단계를 겪은 후에, 구조는 다공성으로 만들어진다. 특정 실시예들에서, 고도로 다공성인 구조들이 획득될 수 있다. 예컨대, 일부 실시예들에서, 다공성 구조의 다공율은 약 60 % 초과, 약 65 % 초과, 약 70 % 초과, 약 75 % 초과, 약 80 % 초과, 약 85 % 초과, 또는 약 90 % 초과이다. 추가적인 실시예들에서, 다공성 구조의 다공율은, 원하는 바와 같이, 약 60 % 내지 약 96 %, 약 70 % 내지 약 80 %, 약 80 % 내지 약 90 %, 또는 약 70 % 내지 약 94 %이다. 특정 실시예들에서, 다공율은 나노 다공성(nanoporous)으로 특성화될 수 있다. 본원에서 사용되는 바와 같은 "나노 다공성"이라는 용어는, 일반적으로 나노미터 범위 내의 크기를 갖는 다수의 세공 벽들을 포함하는 구조를 지칭한다.
앞서 언급된 바와 같이, 특정 실시예들에서, 본원에 개시된 방법들은, 제어된, 선택된, 그리고/또는 원하는 형태학적 구조를 갖는 다공성 구조를 제조하는 것을 제공한다. 예컨대, 다공성 구조의 형태학적 구조의 특성들은 전기 화학적 에칭 프로세스의 하나 이상의 제조 파라미터들을 선택하고, 변화시키고 그리고/또는 조정함으로써 제어될 수 있다. 제조 파라미터들은 일정 타입 및/또는 농도의 환원제, 산화제, 및 임의적으로는 계면활성제와 같은 에칭 용액의 성분들을 포함할 수 있다. 제조 파라미터들은 또한 전기 화학적 에칭 프로세스 동안 인가되는 전압을 포함할 수 있다.
특정 실시예들에서, 제어된 형태학적 구조는, 제어되거나 선택된 세공 직경, 세공 벽 두께, 다공율, 세공 배열(예컨대, 정렬), 또는 이들의 조합들을 포함한다. 예컨대, 특정 실시예들에서, 제어된 형태학적 구조는 제어된 세공 직경을 포함한다. 그러한 실시예들에서, 다공성 구조의 세공 직경들은 원하는 바와 같이 선택되고 제어될 수 있다. 예컨대, 더 크거나 더 작은 세공들이 원하는 바와 같이 생성될 수 있다. 일부 실시예들에서, 다공성 구조의 평균 세공 직경은, 그 직경이 약 0.1 ㎛ 내지 약 3 ㎛와 같은 특정 범위 내에 있도록 선택될 수 있다. 추가적인 실시예들에서, 다공성 구조의 세공 직경들은 그들이 다공성 구조의 다공성 구역 전체에 걸쳐 실질적으로 균일하도록 선택될 수 있다.
다공성 구조의 세공들은 그들이 실질적으로 원통형 형상이도록 선택될 수 있다. 다공성 구조의 세공들은 또한 그들이 실질적으로 수지상(dendritic) 형상이도록 선택될 수 있다. 추가로, 특정 실시예들에서, 다공성 구조 전체에 걸친 개별 세공들의 벽들이, 개별 세공들이 더 이상 존재하지 않거나 관측가능하지 않을 수 있도록 에칭되거나 열화될 수 있다. 그러한 실시예들에서, 남아있는 세공 벽들의 부분들은 외관상 바늘형인 다공성 구조를 생성할 수 있는데, 그 이유는, 세공 벽들의 남아있는 부분들이 서로 분리되어 바늘 또는 실질적으로 세장형 세그먼트들로서 나타날 수 있기 때문이다.
다른 실시예에서, 제어된 형태학적 구조는 제어된 세공 벽 두께를 포함한다. 그러한 실시예들에서, 다공성 구조의 세공 벽 두께는 원하는 바와 같이 선택되고 제어될 수 있다. 예컨대, 일 실시예에서, 다공성 구조의 세공 벽 두께는 그 두께가 약 2 nm 내지 약 200 nm이도록 선택될 수 있다. 다른 세공 벽 두께들이 또한 원하는 바와 같이 달성될 수 있다. 추가적인 실시예들에서, 다공성 구조의 세공 벽 두께들은 그들이 다공성 구조의 다공성 구역 전체에 걸쳐 실질적으로 균일하도록 선택될 수 있다.
다른 실시예에서, 제어된 형태학적 구조는 제어된 다공율을 포함한다. 그러한 실시예들에서, 다공성 구조의 다공율은 원하는 바와 같이 선택되고 제어될 수 있다. 예컨대, 일부 실시예들에서, 다공성 구조의 다공율은, 다공율이 약 60 % 초과, 약 65 % 초과, 약 70 % 초과, 약 75 % 초과, 약 80 % 초과, 약 85 % 초과, 또는 약 90 % 초과이도록 선택된다. 추가적인 실시예들에서, 다공성 구조의 다공율은, 다공율이 약 60 % 내지 약 96 %, 약 70 % 내지 약 80 %, 약 80 % 내지 약 90 %, 또는 약 70 % 내지 약 94 %이도록 선택된다. 다른 다공율들이 또한 원하는 바와 같이 달성될 수 있다. 추가적인 실시예들에서, 제어된 형태학적 구조는 선택된 재료 밀도를 포함한다.
다른 실시예에서, 제어된 형태학적 구조는 제어된 세공 배열을 포함한다. 그러한 실시예에서, 다공성 구조의 세공 배열은 더 무작위로 분포된 것과 비교하여 정렬되도록 선택될 수 있다. 예컨대, 일부 실시예들에서, 세공들은 서로 실질적으로 정렬되고 그리고/또는 평행할 수 있다. 세공들은 또한 실질적으로 균일한 방식으로 정렬(예컨대, 물리적으로 정렬) 및/또는 배열될 수 있다. 예컨대, 세공들은 다공성 구역 전체에 걸쳐 균일하게 분포되고 그리고/또는 서로 이격될 수 있다. 세공 벽들의 두께들 및 세공 직경들은 또한 다공성 구역 전체에 걸쳐 실질적으로 유사하고 그리고/또는 균일할 수 있다.
정렬된 구조는 원통형 형상의 세공들을 포함할 수 있다. 추가적인 실시예들에서, 제어된 형태학적 구조는 수지상 형상의 세공들을 포함하는 정렬된 구조를 포함한다. 예컨대, 특정 실시예들에서, 더 낮은 전압들이 사용되여 수지상 정렬된 구조를 포함하는 다공성 구조를 생성할 수 있다. 다른 실시예들에서, 제어된 형태학적 구조는 바늘형 구조를 포함한다. 예컨대, 특정 실시예들에서, 더 높은 전압들이 사용되어 바늘형 구조, 이를테면 앞서 논의된 바늘형 구조들을 포함하는 다공성 구조를 생성할 수 있다.
추가적인 실시예들에서, 제어된 형태학적 구조는 실질적으로 균일한 형태학적 구조 또는 다공성 구조를 포함한다. 예컨대, 형태학적 구조는, 형태학적 구조가 다공성 구조의 다공성 구역 전체에 걸쳐 실질적으로 균일하도록 선택될 수 있다. 추가로, 본원에 개시된 방법들은 또한 비교적 두꺼운 구조들에서 실질적으로 균일한 형태학적 구조를 달성하는 것을 제공한다. 예컨대, 일부 실시예들에서, 약 10 ㎛, 약 20 ㎛ 또는 그 초과의 두께를 갖는 구조들에서 실질적으로 균일한 형태학적 구조가 획득될 수 있다. 예컨대, 일부 실시예들에서, 실질적으로 균일한 형태학적 구조는 20 ㎛ 또는 그 초과의 두께들을 갖는 구조들에서 일정한 에칭 조건들 또는 파라미터들 하에서 달성될 수 있다. 추가적인 실시예들에서, 실질적으로 균일한 형태학적 구조는 에칭 파라미터들의 제어된 변화를 통해 달성될 수 있다. 예컨대, 실질적으로 균일한 형태학적 구조를 달성하기 위해 전기 화학적 에칭 프로세스 동안 화학적 구성성분들의 농도(예컨대, 환원제의 농도)가 변화될 수 있다. 아래에서 더 상세히 설명되는 바와 같이, 세공 형성이 전기 화학적 에칭 프로세스 전체에 걸쳐 모니터링되어 에칭 파라미터들의 제어된 변화를 도울 수 있다.
형태학적 구조에 대한 제어는 다양한 방식들로 달성될 수 있다. 예컨대, 일부 실시예들에서, 선택된 형태학적 구조는 전기 화학적 에칭 프로세스의 에칭 파라미터들 중 하나 이상을 제어함으로써 달성될 수 있다. 예컨대, 선택된 형태학적 구조는, 에칭 전면이 다공성으로 될 구조를 통해 진행될 때 에칭 전면의 전파율을 제어함으로써 달성될 수 있다. 용어 "에칭 전면"은 전기 화학적 에칭 프로세스 동안 에칭 용액에 의해 에칭되는 구조의 영역을 지칭할 수 있다. 에칭 전면이 구조를 통해 진행됨에 따라, 세공들이 생성된다. 전파율(에칭률)은 양극산화 전류에 의해 나타낼 수 있으며, 에칭이 전파됨에 따라 시간에 따라 단조롭게 감소할 수 있다. 일부 예시들에서, 이러한 감소는 세공 구조의 제한된 기하학적 구조로 인해 세공들을 통한 화학적 구성성분들의 확산이 더 어려워지는 것에 기인할 수 있다. 계면 화학 구성성분들이 고갈됨에 따라, 특정 에칭 조건들에 의존하는 임계 레벨에 도달할 수 있다. 이러한 임계 레벨에서, 시간에 따른 제거율의 불연속적인 변화가 반영되어, 양극산화 전류 대 시간 곡선의 기울기가 변한다. 이러한 불연속성을 갖는 신호가 또한 형태학적 구조의 변화를 표시한다.
인식될 수 있는 바와 같이, 에칭 프로세스 동안, 에칭 전면은 구조(예컨대, 반도체 웨이퍼) 내로 전파되는 2차원 평면이다. 에칭 전면이 내측으로 전파됨에 따라, 구조는 실질적으로 원통형 형상의 세공(또는 원하는 경우, 수지상 형상의 세공 등)을 형성할 수 있고, 장축은 전파 방향을 따르고 에칭 전면을 포함하는 2차원 평면에 수직이다. 실리콘 카바이드 구조들에서, 고유 평면 내 에칭률은 세공들의 장축을 따른 에칭률보다 높다. 따라서, 전파 속도가 감소되는 경우, 더 많은 재료가 평면 내에서 제거되어 고정된 전압(세공 직경)에 대해 더 얇은 세공 벽들 및 더 높은 다공율이 허용된다.
일부 실시예들에서, 에칭 전면의 전파율은 환원제(예컨대, 플루오르화수소산)의 농도 및/또는 인가된 전압을 선택하고, 변화시키고, 그리고/또는 조정함으로써 (그리고/또는 임의적으로는 계면활성제의 사용을 통해) 제어될 수 있다. 예컨대, 일부 실시예들에서, 환원제(예컨대, 플루오르화수소산)의 선택된 농도(또는 농도 범위)는 선택된 인가된 전압(또는 전압들의 범위)과 함께, 에칭 전면의 전파율이 크기 및 형상이 실질적으로 균일한 세공을 생성하도록 사용된다. 추가적인 실시예들에서, 환원제의 농도를 증가시키는 것은 에칭 전면의 전파율을 증가시킬 수 있다. 유사하게, 환원제의 농도를 감소시키는 것은 에칭 전면의 전파율을 감소시킬 수 있다.
특정 실시예들에서, 환원제(예컨대, 플루오르화수소산)의 농도(또는 농도 범위) 및/또는 인가된 전압(또는 인가된 전압들의 범위)은, 다공성 구조의 다공율이 에칭 전면의 전파율과 역관계를 갖거나 그에 반비례하도록 선택된다. 예컨대, 높은 전파율들(높은 양극산화 전류들)에서, 에칭 전면은 재료 내로 신속하게 이동되어, 세공들 내에서의 측방향 (확산) 에칭이 감소된다. 결과적으로, 세공들의 방향을 따른 에칭된 길이 당 제거되는 재료가 더 적고, 다공율이 감소된 조밀한 구조가 형성된다. 유사하게, 전파율이 감소함에 따라, 더 많은 재료가 제거되어 증가된 다공율이 초래된다.
특정 실시예들에서, 환원제(예컨대, 플루오르화수소산)의 농도(또는 농도 범위) 및/또는 인가된 전압(또는 인가된 전압들의 범위)은, 다공성 구조의 다공율이 환원제(예컨대, 플루오르화수소산)의 농도와 역관계를 갖거나 그에 반비례하도록 선택된다. 예컨대, 환원제(예컨대, 플루오르화수소산)의 농도 또는 강도가 증가함에 따라, 세공의 방향을 따른 에칭된 길이 당 제거되는 재료가 더 적고, 다공율이 감소된 조밀한 구조가 형성된다. 유사하게, 농도 또는 강도가 감소함에 따라, 더 많은 재료가 제거되어 증가된 다공율이 초래된다.
인가된 전압을 선택하고, 변화시키고, 그리고/또는 조절함으로써 세공 직경이 또한 제어될 수 있다. 예컨대, 일부 실시예들에서, 전압을 증가시키는 것은 또한 다공성 구조에 형성되는 평균 세공 직경을 증가시킨다. 유사하게, 전압을 감소시키는 것은 다공성 구조에 형성되는 평균 세공 직경을 감소시킬 수 있다.
일부 실시예들에서, 환원제의 농도들과 전압들의 선택된 조합이 사용될 수 있다. 예컨대, 환원제(예컨대, 플루오르화수소산)의 선택된 농도는, 용적 기준으로, 약 1 % 내지 약 50 %, 약 1 % 내지 약 20 %, 약 1 % 내지 약 15 %, 약 1 % 내지 약 10 %, 약 1 % 내지 약 5 %, 또는 약 2 % 내지 약 5 %일 수 있고, 선택된 전압은 약 20 V 내지 약 40 V, 약 20 V 내지 약 30 V, 또는 약 20 V 내지 약 26 V일 수 있다. 추가로, 특정 실시예들에서, 환원제(예컨대, 플루오르화수소산)의 선택된 농도 및/또는 선택된 전압은 에칭되거나 다공성으로 될 구조의 하나 이상의 특성들에 의존한다. 예컨대, 농도 및/또는 전압은 선택된 형태학적 구조가 달성될 수 있도록 알려진 또는 미리 결정된 캐리어 농도 및/또는 결정 구조를 갖는 구조에 대응하도록 선택될 수 있다.
앞서 언급된 바와 같이, 일부 실시예들에서, 실질적으로 일정하게 감소하는 에칭률 및/또는 실질적으로 균일한 세공 형성을 보장하기 위해, 에칭 전면의 전파율이 모니터링될 수 있다. 예컨대, 실질적으로 일정하게 감소하는 에칭률을 보장하기 위해, 다공성으로 될 구조에 걸쳐 전류 밀도가 모니터링될 수 있다. 예컨대, 양극산화 전류 대 시간 플롯에서, 임의의 특정 시간에서의 전류의 값은 에칭 프로세스의 제거율과 직접 관련된다. 이러한 플롯의 일정한 기울기는 재료의 제거율이 일정하게 감소함을 나타내며, 실질적으로 균일한 세공 형성이 초래된다. 이러한 기울기의 변화는 에칭률의 감소율의 변화를 나타내며, 또한 세공 형성 또는 형태학적 구조의 변화를 암시한다. 일부 실시예에서, 양극산화 기울기를 모니터링하는 것은, 양극산화 전류 대 시간 플롯에서의 일정한 기울기 및 실질적으로 균일한 세공 형성을 제공하기 위해, 화학적 구성성분들(예컨대, 플루오르화수소산)의 강도를 변경하는 것과 같은 조정들이 에칭 프로세스 동안 이루어지는 것을 허용할 수 있다.
본 개시내용의 다른 실시예에서, 방법들은 다공성 구조에서의 더 조밀한 표면 층의 최소화 및/또는 제거를 제공한다. 예컨대, 일부 통상적인 에칭 프로세스들에서, 다공성 구조의 형태학적 구조는 다공성 구조의 표면에서 상이하다. 예컨대, 일부 예에서, 다공성 구조는 표면에서 더 높은 밀도를 갖는다. 에칭 파라미터들 중 하나 이상을 제어함으로써, 더 조밀한 표면 층이 회피되거나 최소화될 수 있다. 예컨대, 일부 실시예들에서, 에칭 용액의 배경 계면 유전 상수는, 예컨대, 특정 옥시다이저들 및/또는 계면활성들의 사용을 통해, 또는 대안적으로는 시간에 따른 인가된 전압의 선택적 변화를 통해 변경될 수 있다. 더 조밀 한 표면층은 원할 경우 반응성 이온 에칭을 통해 제거될 수도 있다.
또 다른 실시예에서, 본 개시내용은 실리콘 카바이드 구조의 "Si" 면 또는 "C" 면으로부터 에칭하는 방법들을 제공한다. 인식될 수 있는 바와 같이, 실리콘 카바이드는 압전 재료이다. 압전 재료로서, 실리콘 카바이드 구조는 응력 또는 변형의 존재 하에서 생성되는 내부 전기장을 나타낼 수 있다. 실리콘 카바이드에서, 구조의 고유 응력은 내부 전기장을 초래할 수 있으며, 이는, 전계에 직교하는 2개의 표면들의 화학적 및 물리적 특성들의 차이들로 이어진다. 이러한 2개의 표면들은 "Si" 및 "C" 면들로 지칭될 수 있다.
"Si" 면 및 "C" 면의 상이한 특성들은 전기 화학적 에칭 프로세스에 영향을 미칠 수 있다. 예컨대, "C" 면 상에서, 내부 전기장은, 산화율이 감소될 수 있는 "Si" 면과 대조적으로, 전기 화학적 에칭 프로세스 동안 산화를 향상시킬 수 있다. 그러므로, "C" 면으로부터 에칭할 때 통상적으로 더 빠른 에칭 및 더 정렬되고 균일한 구조들이 획득되었다. 그러나, 에칭 파라미터들 중 하나 이상을 제어함으로써, 본원에 개시된 방법은, 실리콘 카바이드 구조의 "Si" 면 또는 "C" 면으로부터(예컨대, 그로부터 시작하여) 에칭할 때, 고도로 다공성이고, 정렬되고, 그리고 실질적으로 균일한 구조를 획득하는 데 사용될 수 있다.
다양한 실시예들에서, 본원에 개시된 방법들은 또한 다공성 구조의 형태학적 구조를 검정하고 그리고/또는 정량화하는 것을 돕는 이미징 단계를 포함한다. 예컨대, 방법은, 예를 들어 주사 전자 현미경을 사용하여 다공성 구조를 이미징하는 단계를 포함할 수 있다. 세공 벽 두께, 평균 세공 직경, 다공율 및 에칭 깊이를 포함하지만 이들로 제한되지 않는 형태학적 구조의 다양한 특성들이 평가될 수 있다. 관련 기술분야에 알려진 다른 방법들이 또한 사용되어 형태학적 구조의 특성들을 평가할 수 있다.
예컨대, 일부 실시예들에서, 다공성은 질량 측정 기법들을 사용하여 측정될 수 있다. 이러한 실시예들에서, 다공율은, 구조가 다공성으로 만들어지기 전과 후의 구조의 질량을 비교함으로써 측정될 수 있다. 다공율은 또한 전기 화학적 에칭 프로세스 동안 사용된 전류 및/또는 전하를 분석함으로써 측정될 수 있다. 예컨대, 양극산화 전류 대 시간 플롯 하에서 영역은 프로세스에서 사용된 총 전하를 산출할 수 있다. 전하는 제거된 원자들의 수에 비례하고, 또한 제거된 질량의 척도이며, 구조의 다공율을 결정하는 데 사용될 수 있다.
예
다음의 예들은 위에 설명된 바와 같은 본 개시내용의 실시예들의 예시이며, 어떠한 방식으로도 제한하기 위한 것이 아니다.
예 1:
에칭 전면의 전파율의 제어를 통해 달성되는 다공율 및 세공 벽 두께의 변화를 시연하기 위해, 3개의 실리콘 카바이드 구조들(샘플들 A-C)이 본원에 개시된 원리들에 따라 전기 화학적으로 에칭되었다. 실리콘 카바이드 구조들 각각은 실질적으로 동일한 크기, 형상 및 두께였고, 구조들 각각에 적용된 전기 화학적 에칭 프로세스는 실질적으로 동일하였다. 샘플들 각각에 대한 전기 화학적 에칭 프로세스 동안 인가된 전압은 대략적으로 20 V였다. 전기 화학적 프로세스에서의 유일한 변수는 환원제(플루오르화수소산)의 강도 또는 농도였다. 샘플들 각각에 사용된 에칭 용액들이 표 1에 도시된다.
샘플 번호 에칭 용액 (v/v %)

샘플 A		 4 % 플루오르화수소산(플루오르화수소산, 49 %(수용액))
30 % 에탄올
평형 탈이온수

샘플 B		 6 % 플루오르화수소산(플루오르화수소산, 49 %(수용액))
30 % 에탄올
평형 탈이온수

샘플 C		 9 % 플루오르화수소산(플루오르화수소산, 49 %(수용액))
30 % 에탄올
평형 탈이온수
샘플들이 에칭된 후, 전기 화학적 에칭 프로세스에서 사용된 전하가 분석되고 샘플들의 다공율이 결정되었다. 샘플들 각각의 다공율들이 표 2에 도시된다.
샘플 번호 전하 (C/㎛) 다공율 (%)
샘플 A 0.56 83 %
샘플 B 0.55 82 %
샘플 C 0.52 79 %
표 1 내지 표 2에 도시된 바와 같이, 다공율은 플루오르화수소산 환원제의 강도 또는 농도와 역관계를 갖거나 그에 비례한다. 플루오르화수소산의 농도가 증가됨에 따라 다공율이 감소되었다.
농도와 다공율 사이의 역관계는 또한 샘플들에서 취해진 SEM 이미지에서 관측될 수 있다. 도 1a는 샘플 A의 단면 SEM 이미지이고, 도 1b는 샘플 B의 단면 SEM 이미지이고, 도 1c는 샘플 C의 단면 SEM 이미지이다. 도면에 도시된 바와 같이, 플루오르화수소산의 농도가 증가함에 따라 세공 벽 두께가 증가하여, 다공율이 감소되고 밀도가 증가하게 된다.
도 1a 내지 도 1c에 추가로 도시된 바와 같이, 개별 샘플들 각각에서 형태학적 구조는 실질적으로 균일하다. 예컨대, 세공들의 직경 및 세공 벽 두께는 다공성 구조들 전체에 걸쳐 실질적으로 일정하게 유지된다. 세공들은 또한 샘플들 각각에서 정렬된다.
예 2:
전기 화학적 에칭 프로세스 동안 인가되는 전압의 제어를 통해 달성되는 다공율 및 세공 직경의 변화를 시연하기 위해, 본원에 개시된 원리들에 따라 실리콘 카바이드 구조들이 3개 더 전기화학적으로 에칭되었다. 실리콘 카바이드 구조들 각각은 실질적으로 동일한 크기, 형상 및 두께였고, 플루오르화수소산 환원제의 농도가 동일하게 유지되었다. 샘플들 각각에 사용된 에칭 용액은 동일하였으며, 표 3에 도시된다.
샘플 번호 에칭 용액 (v/v %)

샘플 D-F		 4 % 플루오르화수소산(플루오르화수소산, 49 %(수용액))
0.5 % 폴리옥시알킬렌 알킬 에테르 계면활성제
평형 탈이온수
전기 화학적 프로세스에서의 유일한 변수는 인가된 전압의 크기였으며, 이는 표 4에 도시된 바와 같이 20 V 내지 40 V로 변화되었다. 샘플들이 에칭된 후, 전기 화학적 에칭 프로세스에서 사용된 전하가 분석되고 샘플들의 다공율이 결정되었다. 샘플들 각각의 다공율들이 표 4에 도시된다.
샘플 번호 전압 (V) 전하 (C/㎛) 다공율 (%)
샘플 D 20 0.56 83 %
샘플 E 22 0.60 86 %
샘플 F 24 0.71 93 %
표 4에 도시된 바와 같이, 다공율은 인가된 전압의 크기와 직접 관련되었다. 전압이 증가함에 따라 다공율이 또한 증가했다.
인가된 전압과 세공 직경 및 다공율 사이의 관계는 또한 샘플들에서 취해진 SEM 이미지들에서 관측될 수 있다. 도 2a 내지 도 2c는 샘플 D의 SEM 이미지들이고, 도 3a 내지 도 3c는 샘플 E의 SEM 이미지들이고, 도 4a 내지 도 4c는 샘플 F의 SEM 이미지들이다. 더 구체적으로, 도 2a 내지 도 2b는 단면 SEM 이미지들이고, 도 2c는 샘플 D의 표면 SEM 이미지이고; 도 3a 내지 도 3b는 단면 SEM 이미지이고, 도 3c는 샘플 E의 표면 SEM 이미지이고; 도 4a 내지 도 4b는 단면 SEM 이미지들이고, 도 4c는 샘플 F의 표면 SEM 이미지이다. 도면에 도시된 바와 같이, 세공 직경 및 다공율은 전압이 증가함에 따라 증가한다. 다공율과 마찬가지로 세공 직경은 인가된 전압과 직접 관련된다. 더 높은 전압들은 더 큰 평균 세공 직경을 생성했다.
도 2a 내지 도 2b. 도 3a 내지 도 3b, 및 도 4a 내지 도 4b에 추가로 도시된 바와 같이, 개별 샘플들 각각에서 형태학적 구조는 실질적으로 균일하다. 예컨대, 세공들의 직경 및 세공 벽 두께는 다공성 구조들 전체에 걸쳐 실질적으로 일정하게 유지된다. 세공들은 또한 샘플들 각각에서 정렬된다.
예 3:
다른 실리콘 카바이드 구조가 본원에 개시된 원리들에 따라 전기 화학적으로 에칭되어 실질적으로 균일한 형태학적 구조를 갖는 다공성 실리콘 카바이드 구조(샘플 G)를 생성하였다. 사용된 에칭 용액이 표 5에 제공되며, 전기 화학적 에칭 프로세스에서 사용된 전압은 대략적으로 24 V였다.
샘플 번호 에칭 용액 (v/v %)

샘플 G		 3.5 % 플루오르화수소산(플루오르화수소산, 49 %(수용액))
0.5 % 폴리옥시알킬렌 알킬 에테르 계면활성제
평형 탈이온수
결과적인 다공성 구조(샘플 G)의 단면 SEM 이미지가 도 5a에 도시된다. 도 5a에 도시된 바와 같이, 다공성 실리콘 카바이드 구조의 형태학적 구조는 다공성 구역 전체에 걸쳐 실질적으로 균일했다. 예컨대, 세공들의 직경 및 세공 벽 두께는 다공성 구역 전체에 걸쳐 실질적으로 동일하다. 세공들은 또한 정렬된다.
샘플 G의 제어되고 균일한 다공율은 또한 도 5b에 도시된 양극산화 전류 대 시간 플롯에 의해 입증된다. 도 5b에 도시된 바와 같이, 대략적으로 50 초의 개시 시간이 존재하고, 그 개시 시간 후에 전류는 시간에 걸쳐 실질적으로 일정한 비율로 감소하여, 세공 형성이 전기 화학적 에칭 프로세스를 전체에 걸쳐 실질적으로 균일함을 나타낸다.
예 4:
예 3에서 논의된 실리콘 카바이드 구조에 대한 비교로서 실리콘 카바이드 구조는 전기 화학적으로 에칭되었다. 비교적인 실리콘 카바이드 구조(샘플 H)는 도 6a에 도시된 단면 SEM 이미지에 도시된 바와 같이 불균일한 형태학적 구조를 포함했다. 도 6a에 도시된 바와 같이, 다공율은 구조의 상부 부분에서 바닥 부분으로 뚜렷하게 변화한다. 불균일한 다공율은 또한 도 6b에 도시된 양극산화 전류 대 시간 플롯에 의해 입증된다. 도 6b에 도시된 바와 같이, 양극산화 전류의 기울기는 대략적으로 150 초에서 변화하여 형태학적 구조의 변화를 나타낸다.
본원에 논의된 특정 실시예들에서, 제조 파라미터들은 기울기의 변화가 관측될 때 수정되거나 조정될 수 있다. 예컨대, 환원제의 강도 또는 농도는 형태학적 구조 및 형태학적 구조의 균일성을 더 양호하게 제어하기 위해 증가되거나 조정될 수 있다.
예 5:
다른 실리콘 카바이드 구조가 본원에 개시된 원리들에 따라 전기 화학적으로 에칭되어 다공성 구역 전체에 걸쳐 실질적으로 균일한 밀도를 갖는 다공성 실리콘 카바이드 구조(샘플 I)를 생성하였다. 특히, 제조 파라미터들은, 다공성 구조가 상부 표면에서 상당히 조밀한 층을 나타내지 않도록 선택 및/또는 제어되었다. 사용된 에칭 용액이 표 6에 제공되며, 전기 화학적 에칭 프로세스에서 사용된 전압은 대략적으로 20 V였다.
샘플 번호 에칭 용액 (%v/v)

샘플 I		 4 % 플루오르화수소산(플루오르화수소산, 49 %(수용액))
0.5 % 폴리옥시알킬렌 알킬 에테르 계면활성제
평형 탈이온수
결과적인 다공성 구조(샘플 I)의 단면 SEM 이미지가 도 7에 도시된다. 도 7에 도시된 바와 같이, 다공성 실리콘 카바이드 구조의 형태학적 구조는 다공성 구역 전체에 걸쳐 실질적으로 균일했다. 예컨대, 세공들의 직경 및 세공 벽 두께는 다공성 구역 전체에 걸쳐 실질적으로 동일하다. 세공들은 또한 정렬된다. 더 조밀한 상부 표면 층이 또한 최소화되고 대부분 회피되었으며, 구조 전체에 걸쳐 다공율이 실질적으로 일정했다.
예 6:
또 다른 실리콘 카바이드 구조가 본원에 개시된 원리들에 따라 전기 화학적으로 에칭되어 실리콘 카바이드 구조의 "Si" 면으로부터의 전기 화학적 에칭을 시연한다(샘플 J). 사용된 에칭 용액이 표 7에 제공되며, 전기 화학적 에칭 프로세스에서 사용된 전압은 대략적으로 28 V였다.
샘플 번호 에칭 용액 (%v/v)

샘플 J		 7.5 % 플루오르화수소산(플루오르화수소산, 49 %(수용액))
19 % 에탄올
평형 탈이온수
결과적인 다공성 구조(샘플 J)의 단면 SEM 이미지가 도 8a 내지 도 8b에 도시되며, 여기서, 도 8b는 도 8a의 일부분의 확대된 이미지이다. 도 8a 내지 8b에 도시된 바와 같이, "Si" 면으로부터 에칭될 때, 실질적으로 균일한 형태학적 구조를 갖는 제어된 다공성 실리콘 카바이드 구조가 달성되었다. 제어되고 균일한 형태학적 구조는 또한 도 8c에 도시 된 양극산화 전류 대 시간 플롯에 의해 입증된다. 도 8c에 도시된 바와 같이, 전류는 시간에 걸쳐 실질적으로 일정한 비율로 감소하여, 세공 형성이 전기 화학적 에칭 프로세스를 전체에 걸쳐 실질적으로 균일함을 나타낸다.
본 명세서 전체에 걸친, "일 실시예" 또는 "실시예"에 대한 언급은, 그 실시예와 관련하여 설명된 특정한 특징, 구조, 또는 특성이 적어도 하나의 실시예에 포함된다는 것을 의미한다. 따라서, 본 명세서 전체에 걸쳐 언급되는 바와 같은 인용된 어구들 또는 그의 변형들이 모두 반드시 동일한 실시예를 지칭하는 것은 아니다.
유사하게, 실시예들의 위의 설명에서, 다양한 특징들은 때때로 본 개시내용을 간소화할 목적으로 단일 실시예, 도면, 또는 그 설명에 함께 그룹화된다는 것이 인식되어야 한다. 그러나, 본 개시내용의 이러한 방법은, 임의의 청구항이 그 청구항에서 명백히 언급된 것들보다 많은 특징들을 요구한다는 의도를 반영하는 것으로 해석되지 않아야 한다. 오히려, 다음의 청구항들이 반영하는 바와 같이, 발명의 양상들은 임의의 단일의 전술한 개시된 실시예의 모든 특징들보다는 적은 특징들의 조합으로 이루어진다.
이러한 작성된 개시내용에 뒤따르는 청구항들은 이로써 본원에 작성된 개시내용에 명백히 포함되며, 각각의 청구항은 별개의 실시예로서 독립적으로 기재된다. 본 개시내용은 독립항들과 그들의 종속항들의 모든 치환들을 포함한다. 더욱이, 후속하는 독립항 및 종속항으로부터 도출될 수 있는 부가적인 실시예들이 또한 본원에 작성된 설명에 명백하게 포함된다.
본원에서 다양한 양상들 및 실시예들이 개시되었지만, 다른 양상들 및 실시예들이 관련 기술분야의 통상의 기술자들에게 명백할 것이다. 본원에서 개시된 다양한 양상들 및 실시예들은 예시의 목적들을 위한 것이고, 제한적인 것으로 의도되지 않으며, 실제 범위 및 사상은 다음의 청구항들에 의해 나타내어진다.

Claims (38)

  1. 선택된 형태학적 구조(morphology)를 갖는 다공성 실리콘 카바이드 구조를 제조하는 방법에 있어서,
    실리콘 카바이드 구조를 제공하는 단계;
    환원제 및 산화제를 포함하는 에칭 용액을 제공하는 단계;
    상기 실리콘 카바이드 구조의 구역을 통해 세공들을 생성하여 다공성 실리콘 카바이드 구조를 형성하기 위해, 상기 에칭 용액으로 상기 실리콘 카바이드 구조를 전기 화학적으로 에칭하는 단계 ― 상기 실리콘 카바이드 구조를 전기 화학적으로 에칭하는 단계는, 상기 실리콘 카바이드 구조의 구역을 통해 전류 밀도를 생성하기 위해 상기 실리콘 카바이드 구조의 표면에 전압을 인가하는 단계를 포함함 ―;
    전류 대 시간 기울기를 모니터링하는 단계; 및
    모니터링된 기울기의 변화를 회피하고 상기 선택된 형태학적 구조를 달성하기 위해, 상기 실리콘 카바이드 구조의 구역을 통한 상기 에칭 용액의 에칭 전파율을 제어하는 단계 ― 상기 전류는 재료의 제거율에 비례하고, 상기 기울기는 음수임 ―
    를 포함하고,
    상기 실리콘 카바이드 구조는 "C" 면에서 시작하여 전기 화학적으로 에칭되는, 다공성 실리콘 카바이드 구조를 제조하는 방법.
  2. 제1항에 있어서,
    상기 실리콘 카바이드 구조는 3C, 4H, 또는 6H 폴리타입(polytype)의 실리콘 카바이드를 포함하는, 다공성 실리콘 카바이드 구조를 제조하는 방법.
  3. 제1항에 있어서,
    상기 실리콘 카바이드 구조는 실리콘 카바이드 반도체를 포함하는, 다공성 실리콘 카바이드 구조를 제조하는 방법.
  4. 제1항에 있어서,
    상기 실리콘 카바이드 구조는 미리 규정된 전자 캐리어 농도를 포함하는, 다공성 실리콘 카바이드 구조를 제조하는 방법.
  5. 제1항에 있어서,
    상기 실리콘 카바이드 구조는 미리 규정된 결정 명칭(crystalline designation)을 포함하는, 다공성 실리콘 카바이드 구조를 제조하는 방법.
  6. 제1항에 있어서,
    상기 산화제는 물, 알코올, 과산화수소, 또는 이들의 혼합물을 포함하는, 다공성 실리콘 카바이드 구조를 제조하는 방법.
  7. 제1항에 있어서,
    상기 환원제는 플루오르화수소산을 포함하는, 다공성 실리콘 카바이드 구조를 제조하는 방법.
  8. 제7항에 있어서,
    상기 플루오르화수소산의 농도는, 용적 기준으로, 1 % 내지 50 %, 1 % 내지 20 %, 1 % 내지 15 %, 1 % 내지 10 %, 1 % 내지 5 %, 또는 2 % 내지 5 %인, 다공성 실리콘 카바이드 구조를 제조하는 방법.
  9. 제7항에 있어서,
    상기 에칭 전파율은 상기 플루오르화수소산의 농도에 의존하는, 다공성 실리콘 카바이드 구조를 제조하는 방법.
  10. 선택된 형태학적 구조(morphology)를 갖는 다공성 실리콘 카바이드 구조를 제조하는 방법에 있어서,
    실리콘 카바이드 구조를 제공하는 단계;
    환원제 및 산화제를 포함하는 에칭 용액을 제공하는 단계;
    상기 실리콘 카바이드 구조의 구역을 통해 세공들을 생성하여 다공성 실리콘 카바이드 구조를 형성하기 위해, 상기 에칭 용액으로 상기 실리콘 카바이드 구조를 전기 화학적으로 에칭하는 단계 ― 상기 실리콘 카바이드 구조를 전기 화학적으로 에칭하는 단계는, 상기 실리콘 카바이드 구조의 구역을 통해 전류 밀도를 생성하기 위해 상기 실리콘 카바이드 구조의 표면에 전압을 인가하는 단계를 포함함 ―;
    전류 대 시간 기울기를 모니터링하는 단계; 및
    모니터링된 기울기의 변화를 회피하고 상기 선택된 형태학적 구조를 달성하기 위해, 상기 실리콘 카바이드 구조의 구역을 통한 상기 에칭 용액의 에칭 전파율을 제어하는 단계 ― 상기 전류는 재료의 제거율에 비례하고, 상기 기울기는 음수임 ―
    를 포함하고,
    상기 환원제는 플루오르화수소산을 포함하고, 상기 플루오르화수소산의 농도는 상기 다공성 실리콘 카바이드 구조의 다공율(porosity)에 반비례하는, 다공성 실리콘 카바이드 구조를 제조하는 방법.
  11. 제1항에 있어서,
    상기 에칭 용액은 계면활성제를 더 포함하는, 다공성 실리콘 카바이드 구조를 제조하는 방법.
  12. 제1항에 있어서,
    상기 전압은 20 V 내지 40 V, 20 V 내지 30 V, 또는 20 V 내지 26 V인, 다공성 실리콘 카바이드 구조를 제조하는 방법.
  13. 제1항에 있어서,
    상기 전류 밀도는 재료의 제거율에 비례하는, 다공성 실리콘 카바이드 구조를 제조하는 방법.
  14. 제1항에 있어서,
    상기 전류 밀도는 상기 전기 화학적 에칭 단계 동안 실질적으로 일정한 비율로 감소하는, 다공성 실리콘 카바이드 구조를 제조하는 방법.
  15. 제1항에 있어서,
    상기 선택된 형태학적 구조는 선택된 평균 세공 직경, 선택된 세공 벽 두께, 또는 선택된 다공율 중 적어도 하나를 포함하는, 다공성 실리콘 카바이드 구조를 제조하는 방법.
  16. 선택된 형태학적 구조(morphology)를 갖는 다공성 실리콘 카바이드 구조를 제조하는 방법에 있어서,
    실리콘 카바이드 구조를 제공하는 단계;
    환원제 및 산화제를 포함하는 에칭 용액을 제공하는 단계;
    상기 실리콘 카바이드 구조의 구역을 통해 세공들을 생성하여 다공성 실리콘 카바이드 구조를 형성하기 위해, 상기 에칭 용액으로 상기 실리콘 카바이드 구조를 전기 화학적으로 에칭하는 단계 ― 상기 실리콘 카바이드 구조를 전기 화학적으로 에칭하는 단계는, 상기 실리콘 카바이드 구조의 구역을 통해 전류 밀도를 생성하기 위해 상기 실리콘 카바이드 구조의 표면에 전압을 인가하는 단계를 포함함 ―;
    전류 대 시간 기울기를 모니터링하는 단계; 및
    모니터링된 기울기의 변화를 회피하고 상기 선택된 형태학적 구조를 달성하기 위해, 상기 실리콘 카바이드 구조의 구역을 통한 상기 에칭 용액의 에칭 전파율을 제어하는 단계 ― 상기 전류는 재료의 제거율에 비례하고, 상기 기울기는 음수임 ―
    를 포함하고,
    상기 선택된 형태학적 구조는 2 nm 내지 200 nm의 평균 세공 벽 두께를 포함하는, 다공성 실리콘 카바이드 구조를 제조하는 방법.
  17. 제1항에 있어서,
    상기 선택된 형태학적 구조는 0.1 ㎛ 내지 3 ㎛의 평균 세공 직경을 포함하는, 다공성 실리콘 카바이드 구조를 제조하는 방법.
  18. 선택된 형태학적 구조(morphology)를 갖는 다공성 실리콘 카바이드 구조를 제조하는 방법에 있어서,
    실리콘 카바이드 구조를 제공하는 단계;
    환원제 및 산화제를 포함하는 에칭 용액을 제공하는 단계;
    상기 실리콘 카바이드 구조의 구역을 통해 세공들을 생성하여 다공성 실리콘 카바이드 구조를 형성하기 위해, 상기 에칭 용액으로 상기 실리콘 카바이드 구조를 전기 화학적으로 에칭하는 단계 ― 상기 실리콘 카바이드 구조를 전기 화학적으로 에칭하는 단계는, 상기 실리콘 카바이드 구조의 구역을 통해 전류 밀도를 생성하기 위해 상기 실리콘 카바이드 구조의 표면에 전압을 인가하는 단계를 포함함 ―;
    전류 대 시간 기울기를 모니터링하는 단계; 및
    모니터링된 기울기의 변화를 회피하고 상기 선택된 형태학적 구조를 달성하기 위해, 상기 실리콘 카바이드 구조의 구역을 통한 상기 에칭 용액의 에칭 전파율을 제어하는 단계 ― 상기 전류는 재료의 제거율에 비례하고, 상기 기울기는 음수임 ―
    를 포함하고,
    상기 선택된 형태학적 구조는 0.1 ㎛ 내지 3 ㎛의 평균 세공 직경 및 2 nm 내지 200 nm의 평균 세공 벽 두께를 포함하는, 다공성 실리콘 카바이드 구조를 제조하는 방법.
  19. 선택된 형태학적 구조(morphology)를 갖는 다공성 실리콘 카바이드 구조를 제조하는 방법에 있어서,
    실리콘 카바이드 구조를 제공하는 단계;
    환원제 및 산화제를 포함하는 에칭 용액을 제공하는 단계;
    상기 실리콘 카바이드 구조의 구역을 통해 세공들을 생성하여 다공성 실리콘 카바이드 구조를 형성하기 위해, 상기 에칭 용액으로 상기 실리콘 카바이드 구조를 전기 화학적으로 에칭하는 단계 ― 상기 실리콘 카바이드 구조를 전기 화학적으로 에칭하는 단계는, 상기 실리콘 카바이드 구조의 구역을 통해 전류 밀도를 생성하기 위해 상기 실리콘 카바이드 구조의 표면에 전압을 인가하는 단계를 포함함 ―;
    전류 대 시간 기울기를 모니터링하는 단계; 및
    모니터링된 기울기의 변화를 회피하고 상기 선택된 형태학적 구조를 달성하기 위해, 상기 실리콘 카바이드 구조의 구역을 통한 상기 에칭 용액의 에칭 전파율을 제어하는 단계 ― 상기 전류는 재료의 제거율에 비례하고, 상기 기울기는 음수임 ―
    를 포함하고,
    상기 선택된 형태학적 구조는 60 % 내지 96 %의 다공율을 포함하는, 다공성 실리콘 카바이드 구조를 제조하는 방법.
  20. 제1항에 있어서,
    상기 선택된 형태학적 구조는 실질적으로 균일한 재료 밀도를 포함하는, 다공성 실리콘 카바이드 구조를 제조하는 방법.
  21. 제1항에 있어서,
    상기 에칭 전파율을 제어하는 단계는:
    환원제의 농도를 선택하는 단계; 및
    전압을 선택하는 단계
    를 포함하며, 상기 에칭 전파율은 상기 선택된 농도 및 상기 선택된 전압에서 상기 선택된 형태학적 구조의 다공율에 반비례하는, 다공성 실리콘 카바이드 구조를 제조하는 방법.
  22. 제21항에 있어서,
    상기 선택된 농도는, 용적 기준으로, 1 % 내지 50 %, 1 % 내지 20 %, 1 % 내지 15 %, 1 % 내지 10 %, 1 % 내지 5 %, 또는 2 % 내지 5 %이고, 상기 선택된 전압은 20 V 내지 40 V, 20 V 내지 30 V, 또는 20 V 내지 26 V인, 다공성 실리콘 카바이드 구조를 제조하는 방법.
  23. 삭제
  24. 삭제
  25. 다공성 구조를 제조하는 방법으로서,
    다공성으로 될 시작 구조(starting structure)를 제공하는 단계;
    선택된 환원제 및 산화제를 포함하는 에칭 용액을 제공하는 단계;
    상기 시작 구조의 구역을 통해 세공들을 생성하여 다공성 구조를 형성하기 위해, 상기 에칭 용액으로 상기 시작 구조를 전기 화학적으로 에칭하는 단계 ― 상기 시작 구조를 전기 화학적으로 에칭하는 단계는, 상기 구조의 구역을 통해 전류 밀도를 생성하기 위해 상기 구조의 표면에 전압을 인가하는 단계를 포함함 ―;
    전류 대 시간 기울기를 모니터링하는 단계; 및
    모니터링된 기울기의 변화를 회피하고 선택된 다공율을 달성하기 위해, 상기 구조의 구역을 통한 상기 에칭 용액의 에칭 전파율을 제어하는 단계 ― 상기 전류는 재료의 제거율에 비례하고, 상기 기울기는 음수임 ―
    를 포함하고,
    상기 시작 구조는 "C" 면에서 시작하여 전기 화학적으로 에칭되는, 다공성 구조를 제조하는 방법.
  26. 제25항에 있어서,
    상기 구조는 실리콘 카바이드를 포함하는, 다공성 구조를 제조하는 방법.
  27. 제25항에 있어서,
    상기 환원제는 플루오르화수소산을 포함하는, 다공성 구조를 제조하는 방법.
  28. 제25항에 있어서,
    상기 에칭 전파율을 제어하는 단계는:
    환원제의 농도를 선택하는 단계; 및
    전압을 선택하는 단계
    를 포함하며, 상기 에칭 전파율은 상기 선택된 농도 및 상기 선택된 전압에서 다공율에 반비례하는, 다공성 구조를 제조하는 방법.
  29. 제28항에 있어서,
    상기 선택된 농도는, 1 % 내지 50 %, 1 % 내지 20 %, 1 % 내지 15 %, 1 % 내지 10 %, 1 % 내지 5 %, 또는 2 % 내지 5 %이고, 상기 선택된 전압은 20 V 내지 40 V, 20 V 내지 30 V, 또는 20 V 내지 26 V인, 다공성 구조를 제조하는 방법.
  30. 삭제
  31. 삭제
  32. 전기 화학적 에칭 프로세스를 통해 다공성 반도체 구조를 제조하는 방법으로서,
    반도체 구조를 제공하는 단계;
    환원제 및 산화제를 포함하는 에칭 용액을 제공하는 단계;
    상기 환원제의 농도를 선택하는 단계;
    상기 반도체 구조의 구역을 통해 세공들을 생성하여 다공성 반도체 구조를 형성하기 위해, 상기 에칭 용액으로 상기 반도체 구조를 전기 화학적으로 에칭하는 단계 ― 상기 반도체 구조를 전기 화학적으로 에칭하는 단계는, 전압을 선택하는 단계, 및 상기 반도체 구조의 구역을 통해 전류 밀도를 생성하기 위해 상기 반도체 구조의 표면에 상기 선택된 전압을 인가하는 단계를 포함함 ―;
    전류 대 시간 기울기를 모니터링하는 단계; 및
    모니터링된 기울기의 변화를 회피하고 선택된 형태학적 구조를 달성하기 위해, 상기 반도체 구조의 구역을 통한 상기 에칭 용액의 에칭 전파율을 제어하는 단계 ― 상기 전류는 재료의 제거율에 비례하고, 상기 기울기는 음수임 ―
    를 포함하고,
    상기 다공성 반도체 구조는 선택된 다공율을 포함하고, 상기 반도체 구조는 "C" 면에서 시작하여 전기 화학적으로 에칭되는, 다공성 반도체 구조를 제조하는 방법.
  33. 제32항에 있어서,
    상기 반도체 구조는 실리콘 카바이드를 포함하는, 다공성 반도체 구조를 제조하는 방법.
  34. 제32항에 있어서,
    상기 선택된 다공율을 달성하기 위해 상기 반도체 구조의 구역을 통한 상기 에칭 용액의 에칭 전파율을 제어하는 단계를 더 포함하며,
    상기 에칭 전파율은 상기 선택된 농도 및 상기 선택된 전압에서 다공율에 반비례하는, 다공성 반도체 구조를 제조하는 방법.
  35. 제34항에 있어서,
    상기 선택된 농도는, 용적 기준으로, 1 % 내지 50 %, 1 % 내지 20 %, 1 % 내지 15 %, 1 % 내지 10 %, 1 % 내지 5 %, 또는 2 % 내지 5 %이고, 상기 선택된 전압은 20 V 내지 40 V, 20 V 내지 30 V, 또는 20 V 내지 26 V인, 다공성 반도체 구조를 제조하는 방법.
  36. 제32항에 있어서,
    에칭 전파율은 상기 선택된 농도에 의존하는, 다공성 반도체 구조를 제조하는 방법.
  37. 제32항에 있어서,
    상기 다공성 반도체 구조는 선택된 평균 세공 직경을 포함하는, 다공성 반도체 구조를 제조하는 방법.
  38. 제32항에 있어서,
    상기 전기 화학적 에칭 단계 동안 상기 전류 밀도를 모니터링하는 단계를 더 포함하는, 다공성 반도체 구조를 제조하는 방법.
KR1020197020596A 2016-12-16 2017-12-15 다공성 실리콘 카바이드 구조의 제조 및 에칭을 위한 방법 KR102495451B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662435605P 2016-12-16 2016-12-16
US62/435,605 2016-12-16
PCT/US2017/066584 WO2018112297A1 (en) 2016-12-16 2017-12-15 Methods for fabricating and etching porous silicon carbide structures

Publications (2)

Publication Number Publication Date
KR20190088080A KR20190088080A (ko) 2019-07-25
KR102495451B1 true KR102495451B1 (ko) 2023-02-02

Family

ID=62559792

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197020596A KR102495451B1 (ko) 2016-12-16 2017-12-15 다공성 실리콘 카바이드 구조의 제조 및 에칭을 위한 방법

Country Status (5)

Country Link
US (2) US11124889B2 (ko)
EP (1) EP3555908A4 (ko)
JP (1) JP2020515033A (ko)
KR (1) KR102495451B1 (ko)
WO (1) WO2018112297A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10128341B2 (en) 2016-03-18 2018-11-13 Massachusetts Institute Of Technology Nanoporous semiconductor materials and manufacture thereof
US11004943B2 (en) 2018-04-05 2021-05-11 Massachusetts Institute Of Technology Porous and nanoporous semiconductor materials and manufacture thereof
JP7186116B2 (ja) * 2019-03-19 2022-12-08 株式会社豊田中央研究所 エッチング液およびエッチング方法
CN111188082B (zh) * 2020-01-21 2021-01-26 宁波工程学院 一种4H-SiC一体化自支撑光阳极的制备方法及应用

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002093775A (ja) 2000-03-10 2002-03-29 Interuniv Micro Electronica Centrum Vzw 多孔質シリコン層の形成方法およびリフトオフ方法
JP2012234889A (ja) * 2011-04-28 2012-11-29 Meijo University 発光ダイオード素子及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE759910A (fr) 1969-12-06 1971-06-04 Philips Nv Substance magnetisable pour la detection et/ou l'enregistrementd'un rayonnement electromagnetique et d'electrons
US5454915A (en) * 1992-10-06 1995-10-03 Kulite Semiconductor Products, Inc. Method of fabricating porous silicon carbide (SiC)
US7560018B2 (en) * 2004-01-21 2009-07-14 Lake Shore Cryotronics, Inc. Semiconductor electrochemical etching processes employing closed loop control
US7410883B2 (en) * 2005-04-13 2008-08-12 Corning Incorporated Glass-based semiconductor on insulator structures and methods of making same
US8044379B2 (en) * 2006-10-05 2011-10-25 Hitachi Chemical Co., Ltd. Well-aligned, high aspect-ratio, high-density silicon nanowires and methods of making the same
GB2466940B (en) 2008-12-12 2013-09-11 Holdip Ltd Improvements relating to resonant circuits
WO2011053736A1 (en) * 2009-10-30 2011-05-05 Rice University Structured silicon battery anodes
JP5961557B2 (ja) * 2010-01-27 2016-08-02 イェイル ユニヴァーシティ ＧａＮデバイスのための導電率ベースの選択的エッチング及びその用途
WO2012065825A2 (en) * 2010-10-29 2012-05-24 Em-Silicon Nano-Technologies, S.L. Nanostructured semiconductor materials, method for the manufacture thereof and current pulse generator for carrying out said method
US8907553B2 (en) * 2012-01-24 2014-12-09 The United States of America as represented by the Secretary of Commerce, the National Institute of Standards and Technology Cold field electron emitters based on silicon carbide structures
US10088580B2 (en) 2012-05-31 2018-10-02 Minnesota Imaging And Engineering Llc Detector systems for radiation imaging
SG10201600832VA (en) * 2015-02-06 2016-09-29 Novellus Systems Inc Conformal deposition of silicon carbide films

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002093775A (ja) 2000-03-10 2002-03-29 Interuniv Micro Electronica Centrum Vzw 多孔質シリコン層の形成方法およびリフトオフ方法
JP2012234889A (ja) * 2011-04-28 2012-11-29 Meijo University 発光ダイオード素子及びその製造方法

Also Published As

Publication number Publication date
JP2020515033A (ja) 2020-05-21
US20200006074A1 (en) 2020-01-02
EP3555908A4 (en) 2020-08-26
US11732377B2 (en) 2023-08-22
EP3555908A1 (en) 2019-10-23
WO2018112297A1 (en) 2018-06-21
KR20190088080A (ko) 2019-07-25
US11124889B2 (en) 2021-09-21
US20220178043A1 (en) 2022-06-09

Similar Documents

Publication Publication Date Title
KR102495451B1 (ko) 다공성 실리콘 카바이드 구조의 제조 및 에칭을 위한 방법
Yi et al. Investigation of intrinsic mechanisms of aluminium anodization processes by analyzing the current density
US5139624A (en) Method for making porous semiconductor membranes
US9324534B2 (en) Cold field electron emitters based on silicon carbide structures
Sychikova et al. Dependence of the threshold voltage in indium-phosphide pore formation on the electrolyte composition
CN110299403B (zh) 碳化硅基板
Zhao et al. The formation mechanism of gradient porous Si in a contactless electrochemical process
JPH06326077A (ja) シリコン基板内に孔構造を形成する方法
Quill et al. Electrochemical Pore Formation in InP: Understanding and Controlling Pore Morphology
CN108028181B (zh) 半导体堆叠体
JP4637920B2 (ja) 多孔性シリコン及びその製造方法
Hippo et al. Formation mechanism of 100-nm-scale periodic structures in silicon using magnetic-field-assisted anodization
TWI237296B (en) Semiconductor member and the method for manufacturing the same
KR100937167B1 (ko) 나노 포어 어레이를 이용한 나노 구조체의 제조방법
JP2005244089A (ja) 陽極化成装置及び処理方法並びに半導体基板の製造方法
Li et al. Selective removal of 4H-SiC porous structures caused by photoelectric chemical etching via post oxidation annealing
KR102628459B1 (ko) α-Al2O3 상 양극산화 알루미늄 및 그 제조 방법
KR20140068481A (ko) 과산화나트륨염을 에천트로 이용한 실리콘카바이드 에칭방법
Langa et al. Nucleation and growth of macro pores on (100) n‐type Ge
Johnny et al. Modulation of Porous Silicon Morphology: Correlation with Dopant Concentration and Electrolyte Composition
JP3994166B2 (ja) 多溝性表面を有するシリコン基板及びその製造方法
Astrova et al. Electrochemical etching of macropores in silicon with grooved etch seeds
JP4411033B2 (ja) 構造体、及びその製造方法
Inada et al. Sustainable Electrochemical Mechanical Polishing (ECMP) for 4H-SiC wafer using chemical-free polishing slurry with hydrocarbon-based solid polymer electrolyte
Nadia et al. Effect of dopant concentration on the pore formation of porous silicon on n-type silicon

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant