JPS63310122A - ｎ型ドープ・シリコンの層又は基板に孔又は溝を形成する方法 - Google Patents

ｎ型ドープ・シリコンの層又は基板に孔又は溝を形成する方法

Info

Publication number
JPS63310122A
JPS63310122A JP63126908A JP12690888A JPS63310122A JP S63310122 A JPS63310122 A JP S63310122A JP 63126908 A JP63126908 A JP 63126908A JP 12690888 A JP12690888 A JP 12690888A JP S63310122 A JPS63310122 A JP S63310122A
Authority
JP
Japan
Prior art keywords
etching
minutes
silicon
type doped
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63126908A
Other languages
English (en)
Other versions
JP2694731B2 (ja
Inventor
ヘルムート、フエル
フオルカー、レーマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPS63310122A publication Critical patent/JPS63310122A/ja
Application granted granted Critical
Publication of JP2694731B2 publication Critical patent/JP2694731B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1012—Base regions of thyristors
    • H01L29/102—Cathode base regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H01L29/7392—Gated diode structures with PN junction gate, e.g. field controlled thyristors (FCTh), static induction thyristors (SITh)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/93—Variable capacitance diodes, e.g. varactors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体デバイス、特に高密度集積半導体回
路に使用されるｎ型ドープ・シリコンの層又は基板に孔
又は溝をマスク・エッチングによって形成する方法に関
するものである。
〔従来の技術〕
シリコンはマイクロエレクトロニクスの最重要材料とし
てその表面構造化に対して独特の適切な方法が要求され
る。この場合シリコン表面に溝や孔を形成することが中
心の技術課題となる。
孔又は溝の形の構造化に対しては従来化学エツチング又
はプラズマ・エツチングが採用されているが、これには
次の難点がある。
（ａ）　　等方性化学エツチングの場合、第７図に示す
ようにアンダーカットエツチング１０が起こり、可能な
エツチング形状の範囲が著しく限定される。
ら）異方性化学エツチングの場合、第８図に示すように
結晶面（１１１）および（１００）のためエツチング形
状の範囲が著しく限定される。
（Ｃ）　　例えばメガビット・メモリの溝セルの実現の
ために採用されるプラズマ・エツチングの場合、第９図
に示すように１μ−以下の寸法と１０以上の深さ対幅比
Ｔ／Ｂの達成は極めて困難である（文献［アイ・イー・
イー・イー・エレクトロン・デバイス・レターズ（ＩＥ
ＥＥ　［：１ｅｃｔｒｏｎ　Ｄｅｖｉｃｅ　Ｌｅｔｔｅ
ｒｓ）　Ｊ　Ｅ　Ｄ　Ｌ　−４，１１（１９Ｂ３）４１
１−４１４頁参照）、この場合矩形の溝断面形状は反応
ガス（トリフルオルブロム・メタン）のガス圧に強く依
存する。
（発明が解決しようとする課題〕 この発明の目的は、孔と溝の形態をエツチング・プロセ
スによりコントロールしながらできるだけ簡単に形成す
る方法として、マイクロエレクトロニクス用のシリコン
基板ならびに電力デバイス用のシリコン基板に任意の断
面形状の孔と溝を作ることができるものを提供すること
である。更にドーピング物質を収容する微細孔（パーボ
レーシラン）をシリコン板に作ることもこの発明の目的
である。
〔課題を解決するための手段〕
これらの目的は、一定又は時間的に可変の電位印加の下
にフッ化水素酸を含む電解質中で電解エツチングを実施
し、その際シリコン層又はシリコン基板を電解セルの正
電位電極として接続することによって達成される。
シリコン物体を背後から光照射することにより電解過程
を励起して少数キャリアの発生によりエツチングを渣を
制御するため光照射を一定に保つか時間と共に変化させ
ることもこの発明の枠内にある。
電解エツチングの前又は後又はその前後において化学エ
ツチング特に苛性カリ溶液中の化学エツチングを追加す
ると有利であることが確かめられた。このエツチングは
湿潤剤を加えて行うことができる。
シリコン物体にはエツチング電解質接触の外にオーム接
触又は別の電解質接触（多数キャリア用接触）を設ける
ことができる。
〔作用〕
ｎ型ドープ・シリコン板に電解エツチングによって孔を
あける場合を例にとって、この発明の方法の物理を更に
詳細に説明する。
第１０図にフッ化水素酸電解賞−ｎ型シリコン接触のｌ
−Ｕ特性曲線を示す、斜線を引いた区域では、陽極反応
としてシリコンの二価の溶解（Ｉ＜Ｌｒ５ｔ）が四価の
溶解区域（１＞Ｉｒ５Ｌ）に生ずるような電解研磨性の
表面層を形成することなく起こる。このことは印加電圧
の全部が空間電荷領域に加えられることを示している。
ここでＰＳＬは多孔質シリコン層を指しているが、この
層はｐ型ならびにｎ型シリコン表面上のフッ化水素酸の
陽極区域に形成される。を流は少数キャリヤ（正孔）が
存在するときに限って流れる。この少数キャリアは光照
射によって発生するから、電流は入射光強度の関数とな
る。ｎ型シリコン電極のこの特殊な特性に基づき、電流
密度が余り大きくないとき理想的な平滑面からの僅かな
偏差が増幅される。従ってエツチングによる最小の孔又
は溝が空間電荷領域の電場を曲げて近くにある総ての正
孔がこの孔に集まるようにして、孔の底部でエツチング
を増強する。第１１図に示したように直径りの孔はその
周囲の直径Ｄ＋２ｄの区域から正孔を集める。この過程
によりある時間の後に近接した微細孔から成る系が形成
される。この微細的な蜂の集状表面は光を強く吸収して
巨視的に暗黒面とする。
適当なマスクを使用し例えばカリアルカリ溶液中で予備
エツチングを行うことにより上記の僅かな偏差を作り、
それによって孔を局所に限定することができる０個々の
孔は空間電荷領域の特殊な形状により分岐して樹枝状の
孔構造を作るが、孔が一様な分布であると相互間の干渉
により成長方向は厳格に垂直となる。孔の形と寸法は次
のパラメータに関係して広い範囲で変化可能である。
（１）マスクによる孔の配置は空間電荷領域に及ぼす作
用を通して分岐や直線性等の孔の形状を決定する。
（２）カリアルカリ溶液中の予備エツチングはマスクに
よって与えられた理想平滑面からの僅かな偏差だけを改
善し、孔の上方の縁端の形だけに作用する。
（３）　　シリコンと規準電極の間に印加された電圧は
空間電荷領域の電場を通して孔の壁面のあらさを決定す
る（破壊電圧領域の電圧では孔が細くとがり、孔の壁面
は先端放電による細い溝によって荒らされる）。
（４）試料表面を流れるエツチング電流は入射光強度の
関数であって主として孔の広さを決定するが、破壊放電
の機構にも影響を及ぼす。
（５）孔の深さは近ｉ以的にエツチング時間に比例する
。
（６）基板のドーピングは空間電荷領域の拡がりと電場
を決定する。ドーピングの多重化に際して孔の幾何学的
寸法が約２倍に拡大されることは、スケーリング則から
導くことができる。
（７）　　フッ化水素酸濃度と温度の影響はまだ充分法
（調べられていないが、従来よりも僅かであると推定さ
れる。
（８）例えばカリアルカリ液中の後エツチングは、過程
に応じて形成された多孔質シリコン層（第４図のＰＳＬ
）を除去すると共に、微細横道のチャネルを結合して例
えば溝の形の粗大構造とする。
［実施例〕 ５つの実施例と第１図ないし第６図についてこの発明と
その応用情況を更に詳細に説明する。
第１図に電解セル中で行われるエツチング過程で使用さ
れる試料ホルダの断面を示す。１はｎ型ドープ・シリコ
ン結晶板であり、その一方の表面にマスク層が設けられ
、そこに孔、溝等の構造が作られる。このシリコン結晶
板１はテフロン製の試料ホルダ２に固定される。このホ
ルダはフッ化水素酸溶液の電解質３がその内部に密封さ
れるように形成されている。シリコン結晶板１はオーム
接触４を通して電源の正極５に結ばれる。９極７に結ば
れる対電極６はフッ化水素酸に侵されない材料例えば白
金で作られる。必要なｔ流密度を達成するためシリコン
結晶板ｌは背後から適当な強度の光８で照射される。こ
れらの条件の下で電圧を印加すると、マスク層で覆われ
ていないシリコン結晶板表面に陽極溶解が起こる。その
際形成される溝又は孔の深さは主としてエツチング時間
によって調整される。
玉工夫胤暦： これは例えばトレンチ・セル等のメモリ・デバイスに第
２図に示すような孔を作る実施例である。
ｎ型シリコンにＤＲＡＭのバラクタと選択トランジスタ
を収容する直径１μ情、深さ１０μｍの孔を作るものと
する。第１工程段では従来の技術により例えば窒化シリ
コンのマスクがｎ型ドープ・シリコン結晶板の表面に設
けられる。このマスクによって与えられた位置に例えば
１０％の苛性カリ溶液を使用する１０分間のアルカリエ
ッチングにより第８図に示すような孔が予備エッチされ
る。続く処理過程においてはシリコン結晶板が第１図に
示されているホルダ又は生産用として改善されたホルダ
に固定される。
ホルムアルデヒド系の湿潤剤を１リシトル当たり３滴加
えられた２、５重量％フッ化水素酸溶液中の電解エツチ
ングが次のパラメータをもって実施される（ただしこれ
らの実施例において採用されているパラメータの値は大
まかな目安に過ぎず、実施に際しては目的に応じて最適
化し又時間変化を行なわなければならない）。
規準電極と試料のオーム接触の間の電位差Ｕは、試料を
エイへとして１Ｖに設定される（Ｕ＝ＩＶ）。
エッチング電流は孔１つ当たり０．１　ｎ　Ａであり、
これは波長が例えば８００　ｎｍの光で前後から照射す
ることにより調整される。電流Ｉは一定とするかあるい
は形成する孔の形状に対応して減少させる。
エツチング時間ｔは２０分である。ｎ型ドープ基板は抵
抗率１ｎｃｍにドープされ、（１００）面カットである
。
エツチングは室温で行われる。
最後にエツチングに際して形成された多孔質シリコン層
（第１０図にＰＳＬとして示されている）を除去するた
め、１％苛性カリ溶液中の後エツチングが実施される。
玉主夫範班： 時にはシリコン結晶板の厚さの全体を貫通する垂直方向
の深いドーピングを僅かな水平方向ドーピングをもって
実現する。これは大面積のコンデンサ又はｐｎ接合を小
さい体積内に作ることを可能にするものである。
カリアルカリ液中の前処理と後処理は第１実施例と同様
に行われる。電解質の濃度と光照射に関しても同様な値
が採用される。
規準電極と試料のオーム接触間の電位差Ｕは２Ｖに、エ
ツチング電流Ｉは１ｎＡに、エツチング時間ｔは１００
分に、ドーピング濃度Ｎｎは０．１ないし１Ωｃｍの抵
抗率に調整される。
続いて行われるドーピング（第３図に点線で示す）は公
知の技術による。
員主夫施五： 第４図に示すように、領域ＡとＢを電気的に分離するた
めの深くて狭い溝をＳ＋基板に掘る。
ここで採用されるパラメータは次のものを除いて第１実
施例および第２実施例と同様である。
規準電極と試料のオーム接触間の電位差Ｕは２ないし２
０Ｖに、エツチング電流Ｉは１ｎＡに、エツチング時間
はｌ・００分に調整される。ドーピング濃度Ｎｎは１な
いし１００Ωｃ１の抵抗率となるように選定される。
マスクによって決められた位置に掘られた個々の孔が１
つの連続した溝を形成するように、カリアルカリ液中の
後エツチングが増強される。これはエツチング時間を長
（するか、１ｉ解濃度を高めるか、電解液温度を高くす
ることによって実現する。
第」」ｕ１桝： 例えばＧＴＯサイリスクにおいてキャリアを迅速に排除
するため、第５図に示すように深部にある層に接触を作
る。
パラメータは次のものを除き前記の実施例と同じである
。
規準電極と試料のオーム接触の間の電位差Ｕは２Ｖに、
エツチング電流■は１ないし１００ｎＡに、エツチング
時間ｔは１００分に調整される。
ドーピング濃度Ｎｎは１から１００Ωｃｍの範囲内の抵
抗率となるように選定される。ｐ型頭域に存在する少数
キャリアはエツチングによって作られ、必要に応じて金
属化されたチャネルを通して排除される。
第５図のＡ、におよびＧはそれぞれサイリスタの陽極、
陰極およびゲートである。
里ｌ叉施■： 第６図は電圧制御サイリスクの製作を示すものである。
次のものを除いて実施例筒１ないし第４と同じパラメー
タが使用される。
規＊ｔｉとオーム接触の間の電位差Ｕは２ｖに、エッチ
ング時間は１００分に、ドーピング濃度は１０ないし１
００Ωｌの抵抗率となるように調整される。エツチング
時間の２／３が経過したとき、１から１００ｎＡ範囲の
エツチング電流が２ないし１０倍に高められ、孔が拡げ
られる。
孔を取り囲む空間電荷領域を電圧に関係して拡大するこ
とにより、デバイスの陽極Ａと陰極にの間のｔ流が制御
される。Ｇはゲート接続端である。
【図面の簡単な説明】
第１図はこの発明により電解セル内で行われるエツチン
グ過程を図式的に示し、第２図ないし第６図にはエツチ
ングによって作られた構造の断面を示し、第７図ないし
第９図は従来の方法により種々のエツチング過程によっ
て作られる孔の形態を示し、第１０図はフッ化水素酸電
解質・ｎ型ドープ・シリコン接触のＩ−Ｕ特性曲線であ
り、第１１図は小さな凹凸があるｎ型ドープ・シリコン
電極とフッ化水素酸電解質との接触に電圧を印加したと
きシリコン電極内の少数キャリアが電極の孔に集められ
る情況を示す。 １；ｎ型ドープ・シリコン結晶板 ２・・・試料ホルダ ３・・・電解質 ４・・・オーム接触 ５・・・電源の正極 ６・・・対向電極 ８・・・照射光 どｆｉｌ１８）代理人ｇ理士冨村　潰　、！：ｌ　鳥二 ＦＩＧｉｌ

Claims (1)

  1. 【特許請求の範囲】 １）フッ化水素酸を含む電解質（３）中で一定電位又は
    時間的に変化する電位を印加して電解エッチングが実施
    され、その際シリコンの層又は基板（１）が電解セルの
    正電位電極（５）として接続されることを特徴とする半
    導体デバイスの製作に際して使用されるｎ型ドープ・シ
    リコンの層又は基板にマスク・エッチングによって孔又
    は溝を形成する方法。２）エッチング・マスクとして構
    造化された窒化シリコン層が使用されることを特徴とす
    る請求項１記載の方法。 ３）電解エッチングの前又はその後で化学エッチング、
    特にアルカリ液中のエッチングが追加実施されることを
    特徴とする請求項１又は２記載の方法。 ４）電解質（３）に湿潤剤が加えられることを特徴とす
    る請求項１ないし３の１つに記載の方法。 ５）ホルムアルデヒドをベースとする湿潤剤が使用され
    ることを特徴とする請求項４記載の方法。 ６）シリコン体（１）を背後から光照射（８）すること
    により電解が励起されることを特徴とする請求項１ない
    し５の１つに記載の方法。 ７）エッチング電流を制御するため光照射（８）が一定
    に保持されるか時間的に変化して続けられることを特徴
    とする請求項６記載の方法。 ８）電解質（３）中のフッ化水素酸濃度が約２．５重量
    ％に調整されることを特徴とする請求項１ないし７の１
    つに記載の方法。 ９）エッチングに際して電解質接触（５）の外に別の接
    触（４）が多数キャリア用として付加されることを特徴
    とする請求項１ないし８の１つに記載の方法。 １０）接触（４）としてオーム接触が使用されることを
    特徴とする請求項９記載の方法。１１）抵抗率１Ωｃｍ
    程度のｎ型ドープ・シリコン基板に直径約１μｍ、深さ
    約１０μｍの孔をあけるためエッチング電流は孔あたり
    ０．１ｎＡに、電圧は１Ｖに、エッチング時間は２０分
    に設定されることを特徴とする請求項１ないし１０の１
    つに記載の方法。 １２）抵抗率が０．１ないし１．０Ωｃｍ領域のｎ型ド
    ープ・シリコン基板にドーパントを収容する微細孔形の
    溝を作り、また大面積のコンデンサ又はｐｎ接合を小体
    積内に作るためエッチング電流は１ｎＡに、電圧は２Ｖ
    に、エッチング時間は１００分に設定されることを特徴
    とする請求項１ないし１０の１つに記載の方法。 １３）抵抗率が１ないし１００Ωｃｍ領域のｎ型ドープ
    ・シリコン基板に絶縁物を収容する直径５μｍ程度、深
    さ約２０μｍの溝を作るためエッチング電流は１ｎＡに
    、電圧は２ないし２０Ｖ領域に、エッチング時間は１０
    ０分に設定されることを特徴とする請求項１ないし１０
    の１つに記載の方法。 １４）後のエッチングが１ないし１０重量％濃度の苛性
    カリ溶液中で１０分間行われることを特徴とする請求項
    １ないし１３の１つに記載の方法。 １５）前のエッチングが１０重量％の苛性カリ溶液中で
    １０分間行われることを特徴とする請求項１ないし１４
    の１つに記載の方法。 １６）サブミクロン領域のメモリデバイス用の溝セルコ
    ンデンサ（トレンチセル）を収容する溝の形成に採用さ
    れることを特徴とする請求項１ないし１５の少なくとも
    １つに記載の方法。 １７）高密度集積半導体回路の絶縁分離溝の形成に採用
    されることを特徴とする請求項１ないし１５の少なくと
    も１つに記載の方法。 １８）制御可能のコンデンサ（バリキャップ）の製作に
    採用されることを特徴とする請求項１ないし１５の少な
    くとも１つに記載の方法。 １９）ターンオフ可能のサイリスタに使用されるシリコ
    ン基板の深部に置かれている層に接触孔を形成するのに
    使用され、その際エッチング電流は１ないし１００ｎＡ
    の範囲にあり、電圧は２Ｖ、エッチング時間は１００分
    であることを特徴とする請求項１ないし１５の少なくと
    も１つに記載の方法。 ２０）電圧制御のサイリスタの製作に利用され、その際
    孔の拡大のためエッチング電流がエッチング時間の３分
    の２が経過したとき２倍から１０倍に高められることを
    特徴とする請求項１９記載の方法。
JP63126908A 1987-05-27 1988-05-24 ｎ型ドープ・シリコンの層又は基板に孔又は溝を形成する方法 Expired - Fee Related JP2694731B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3717851.2 1987-05-27
DE3717851 1987-05-27

Publications (2)

Publication Number Publication Date
JPS63310122A true JPS63310122A (ja) 1988-12-19
JP2694731B2 JP2694731B2 (ja) 1997-12-24

Family

ID=6328522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63126908A Expired - Fee Related JP2694731B2 (ja) 1987-05-27 1988-05-24 ｎ型ドープ・シリコンの層又は基板に孔又は溝を形成する方法

Country Status (4)

Country Link
US (1) US4874484A (ja)
EP (1) EP0296348B1 (ja)
JP (1) JP2694731B2 (ja)
DE (1) DE3879771D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000042641A1 (fr) * 1999-01-13 2000-07-20 Mitsubishi Denki Kabushiki Kaisha Procede de fabrication d'un dispositif de silicium

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0400387B1 (de) * 1989-05-31 1996-02-21 Siemens Aktiengesellschaft Verfahren zum grossflächigen elektrischen Kontaktieren eines Halbleiterkristallkörpers mit Hilfe von Elektrolyten
RU2082258C1 (ru) * 1991-08-14 1997-06-20 Сименс АГ Схемная структура с по меньшей мере одним конденсатором и способ ее изготовления
US5277769A (en) * 1991-11-27 1994-01-11 The United States Of America As Represented By The Department Of Energy Electrochemical thinning of silicon
DE4202454C1 (ja) * 1992-01-29 1993-07-29 Siemens Ag, 8000 Muenchen, De
DE4202455C1 (ja) * 1992-01-29 1993-08-19 Siemens Ag, 8000 Muenchen, De
US6033534A (en) * 1992-05-20 2000-03-07 Siemens Aktiengesellschaft Method for producing an Al-containing layer with a planar surface on a substrate having hole structures with a high aspect ratio in the surface
DE4219031C2 (de) * 1992-06-10 1994-11-10 Siemens Ag Multi-Chip-Modul mit Kondensator, der auf dem Träger aus Silizium (monokristalines Substrat) realisiert ist
US5318676A (en) * 1992-06-22 1994-06-07 The Regents Of The University Of California Photolithographic fabrication of luminescent images on porous silicon structures
US5338415A (en) * 1992-06-22 1994-08-16 The Regents Of The University Of California Method for detection of chemicals by reversible quenching of silicon photoluminescence
DE4304846A1 (de) * 1993-02-17 1994-08-18 Fraunhofer Ges Forschung Verfahren und Anordnung zur Plasma-Erzeugung
DE4310205C1 (de) * 1993-03-29 1994-06-16 Siemens Ag Verfahren zur Herstellung einer Lochstruktur in einem Substrat aus Silizium
DE4310206C2 (de) * 1993-03-29 1995-03-09 Siemens Ag Verfahren zur Herstellung einer Solarzelle aus einer Substratscheibe
EP0630058A3 (de) * 1993-05-19 1995-03-15 Siemens Ag Verfahren zur Herstellung einer Pyrodetektoranordnung durch elektronisches Ätzen eines Silizium Substrats.
US5421958A (en) * 1993-06-07 1995-06-06 The United States Of America As Represented By The Administrator Of The United States National Aeronautics And Space Administration Selective formation of porous silicon
DE4331798B4 (de) * 1993-09-18 2004-08-26 Robert Bosch Gmbh Verfahren zur Herstellung von mikromechanischen Bauelementen
US5798042A (en) * 1994-03-07 1998-08-25 Regents Of The University Of California Microfabricated filter with specially constructed channel walls, and containment well and capsule constructed with such filters
US5985164A (en) * 1994-03-07 1999-11-16 Regents Of The University Of California Method for forming a filter
US5770076A (en) * 1994-03-07 1998-06-23 The Regents Of The University Of California Micromachined capsules having porous membranes and bulk supports
US5651900A (en) * 1994-03-07 1997-07-29 The Regents Of The University Of California Microfabricated particle filter
US5645684A (en) * 1994-03-07 1997-07-08 The Regents Of The University Of California Multilayer high vertical aspect ratio thin film structures
US5660680A (en) * 1994-03-07 1997-08-26 The Regents Of The University Of California Method for fabrication of high vertical aspect ratio thin film structures
US5985328A (en) * 1994-03-07 1999-11-16 Regents Of The University Of California Micromachined porous membranes with bulk support
DE19600782C1 (de) * 1996-01-11 1997-03-06 Itt Ind Gmbh Deutsche Verfahren zum Herstellen von nebeneinanderliegenden Gräben oder Löchern in einem elektrisch nichtisolierenden Substrat, insbesondere einem Halbleitersubstrat
WO1997040527A1 (de) * 1996-04-22 1997-10-30 Siemens Aktiengesellschaft Verfahren zur herstellung eines dotierten gebietes in einem halbleitersubstrat
US5773369A (en) * 1996-04-30 1998-06-30 The Regents Of The University Of California Photoelectrochemical wet etching of group III nitrides
US6767840B1 (en) * 1997-02-21 2004-07-27 Canon Kabushiki Kaisha Wafer processing apparatus, wafer processing method, and semiconductor substrate fabrication method
US5938923A (en) * 1997-04-15 1999-08-17 The Regents Of The University Of California Microfabricated filter and capsule using a substrate sandwich
US5997713A (en) * 1997-05-08 1999-12-07 Nanosciences Corporation Silicon etching process for making microchannel plates
US6121552A (en) * 1997-06-13 2000-09-19 The Regents Of The University Of Caliofornia Microfabricated high aspect ratio device with an electrical isolation trench
DE19732250A1 (de) * 1997-07-26 1999-01-28 Bosch Gmbh Robert Verfahren zur Herstellung metallischer Mikrostrukturen
DE59803645D1 (de) 1997-07-28 2002-05-08 Nft Nano Filtertechnik Gmbh Verfahren zur herstellung eines filters
US5965005A (en) * 1997-09-22 1999-10-12 National Science Council Mask for porous silicon formation
DE19756603C1 (de) * 1997-12-18 1999-06-24 Siemens Ag Integrierte Schaltungsanordnung mit einem Kondensator und einem Zündelement sowie Verwendung einer solchen Schaltungsanordnung
KR100265289B1 (ko) * 1998-01-26 2000-09-15 윤종용 플라즈마식각장치의 캐소우드 제조방법 및 이에 따라 제조되는 캐소우드
US6228734B1 (en) 1999-01-12 2001-05-08 Semiconductor Components Industries Llc Method of manufacturing a capacitance semi-conductor device
DE19919903A1 (de) * 1999-04-30 2000-11-02 Nft Nano Filtertechnik Gmbh Verfahren zur Herstellung eines Filters
US6954613B1 (en) * 1999-09-10 2005-10-11 Virtual Geosatellite Holdings, Inc. Fixed satellite constellation system employing non-geostationary satellites in sub-geosynchronous elliptical orbits with common ground tracks
KR100468252B1 (ko) * 2000-05-24 2005-01-27 미쓰비시덴키 가부시키가이샤 광 조사식 전기 화학 에칭 장치 및 그 방법
US7470546B2 (en) 2000-05-31 2008-12-30 Infineon Technologies Ag Method and arrangement for taking up a first medium, which is present in a first phase, into a capillary device
JP2004510145A (ja) * 2000-09-20 2004-04-02 モレキュラー・リフレクションズ 共鳴センサーとして使用するための微細加工された超音波アレイ
US6750153B2 (en) 2000-10-24 2004-06-15 Nanosciences Corporation Process for producing macroscopic cavities beneath the surface of a silicon wafer
DE10055712B4 (de) * 2000-11-10 2006-07-13 Infineon Technologies Ag Verfahren zur Herstellung von Grabenkondensatoren für hochintegrierte Halbleiterspeicher
DE10055711B4 (de) * 2000-11-10 2008-04-30 Qimonda Ag Verfahren zur Herstellung von Grabenkondensatoren
CA2369204A1 (en) * 2001-01-26 2002-07-26 Ebara Corporation Solar cell and method of manufacturing same
CA2370731A1 (en) * 2001-02-07 2002-08-07 Ebara Corporation Solar cell and method of manufacturing same
DE10117363A1 (de) * 2001-04-06 2002-10-17 Infineon Technologies Ag Verfahren zum Herstellen einer porösen Si0¶2¶-Scheibe
DE10127950B4 (de) 2001-06-08 2007-04-12 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE10133688A1 (de) * 2001-07-11 2002-09-26 Infineon Technologies Ag Verfahren zur Herstellung der unteren Kondensatorelektrode eines Grabenkondensators
CN100349314C (zh) * 2002-01-03 2007-11-14 尼电源系统公司 其上具有共形导电层的多孔燃料电池电极结构
DE10210626A1 (de) * 2002-03-11 2003-09-25 Transmit Technologietransfer Verfahren zur Herstellung von Hohlfasern
DE10217569A1 (de) * 2002-04-19 2003-11-13 Infineon Technologies Ag Vorrichtung auf Basis von partiell oxidiertem porösen Silizium
WO2003102633A2 (en) 2002-06-04 2003-12-11 Lake Shore Cryotronics, Inc. Spectral filter for green and shorter wavelengths and method of manufacturing same
WO2004036265A2 (en) * 2002-10-16 2004-04-29 Lake Shore Cryotronics, Inc. Spectral filter for green and longer wavelengths
DE10345573A1 (de) * 2003-09-29 2005-04-21 Univ Muenster Wilhelms Ortsaufgelöstes Verfahren zur Permeabilitätsanalyse an Zellschichten und Grenzflächengeweben
US7560018B2 (en) * 2004-01-21 2009-07-14 Lake Shore Cryotronics, Inc. Semiconductor electrochemical etching processes employing closed loop control
DE102005008798A1 (de) * 2005-02-25 2006-09-07 Infineon Technologies Ag Miniaturisierter Detektionsspulenkörper zur NMR-Spektroskopie
US20060256428A1 (en) * 2005-05-16 2006-11-16 Lake Shore Cryotronics, Inc. Long wave pass infrared filter based on porous semiconductor material and the method of manufacturing the same
DE102005033254B4 (de) * 2005-07-15 2008-03-27 Qimonda Ag Verfahren zur Herstellung eines Chip-Trägersubstrats aus Silizium mit durchgehenden Kontakten
US7705342B2 (en) 2005-09-16 2010-04-27 University Of Cincinnati Porous semiconductor-based evaporator having porous and non-porous regions, the porous regions having through-holes
DE102005046711B4 (de) * 2005-09-29 2007-12-27 Infineon Technologies Austria Ag Verfahren zur Herstellung eines vertikalen MOS-Halbleiterbauelementes mit dünner Dielektrikumsschicht und tiefreichenden vertikalen Abschnitten
US20070131860A1 (en) * 2005-12-12 2007-06-14 Freeouf John L Quadrupole mass spectrometry chemical sensor technology
DE102006047244B4 (de) * 2006-10-04 2018-01-18 Infineon Technologies Austria Ag Halbleiterbauelement mit einem monokristallinen Halbleiterkörper und Verfahren zur Herstellung desselben
DE102006049562A1 (de) * 2006-10-20 2008-04-24 Qimonda Ag Substrat mit Durchführung und Verfahren zur Herstellung desselben
DE102007019552B4 (de) * 2007-04-25 2009-12-17 Infineon Technologies Ag Verfahren zur Herstellung eines Substrats mit Durchführung sowie Substrat und Halbleitermodul mit Durchführung
US7977798B2 (en) 2007-07-26 2011-07-12 Infineon Technologies Ag Integrated circuit having a semiconductor substrate with a barrier layer
DE102008012479B3 (de) * 2008-03-04 2009-05-07 Christian-Albrechts-Universität Zu Kiel Verfahren zur schnellen Makroporen-Ätzung in n-Typ Silizium
US8188595B2 (en) 2008-08-13 2012-05-29 Progressive Cooling Solutions, Inc. Two-phase cooling for light-emitting devices
US20100132404A1 (en) * 2008-12-03 2010-06-03 Progressive Cooling Solutions, Inc. Bonds and method for forming bonds for a two-phase cooling apparatus
DE102009042321A1 (de) 2009-09-21 2011-03-31 Martin-Luther-Universität Halle-Wittenberg Poren aufweisender n-dotierter Siliziumkörper sowie Verfahren zu seiner Herstellung
DE102013201479A1 (de) * 2013-01-30 2014-08-14 Siemens Aktiengesellschaft Verfahren zur Durchkontaktierung eines Halbleitersubstrats und Halbleitersubstrat
US9679774B2 (en) 2014-03-18 2017-06-13 Infineon Technologies Ag Method for removing crystal originated particles from a crystalline silicon body

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5265672A (en) * 1975-11-28 1977-05-31 Hitachi Ltd Formation of grrove in semiconductor wafer
JPS5956482A (ja) * 1982-08-30 1984-03-31 Daikin Ind Ltd エツチング剤組成物
JPS6068650A (ja) * 1984-08-27 1985-04-19 Mitsubishi Electric Corp 半導体装置の製造方法
JPS60160129A (ja) * 1983-12-30 1985-08-21 アメリカン　テレフオン　アンド　テレグラフ　カムパニ− ｎ形シリコン半導体を含むデバイスの製作方法
JPS60229342A (ja) * 1984-04-27 1985-11-14 Sord Comput Corp 貫通孔を有するｎ形シリコンウエハ及びその製造方法
JPS60245161A (ja) * 1984-05-18 1985-12-04 Matsushita Electric Ind Co Ltd 半導体メモリ及びその製造方法
JPS61152022A (ja) * 1984-12-25 1986-07-10 Yokogawa Electric Corp 丸形シリコンダイアフラムの製造方法
JPS6266661A (ja) * 1985-09-19 1987-03-26 Oki Electric Ind Co Ltd 大容量メモリセルの形成方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USB161573I5 (ja) * 1961-12-22
US3471922A (en) * 1966-06-02 1969-10-14 Raytheon Co Monolithic integrated circuitry with dielectric isolated functional regions
NL144778B (nl) * 1966-12-20 1975-01-15 Western Electric Co Werkwijze voor het vervaardigen van een halfgeleiderinrichting door anisotroop etsen alsmede aldus vervaardigde inrichting.
CH469362A (de) * 1968-01-16 1969-02-28 Bbc Brown Boveri & Cie Verfahren und Einrichtung zur Einstellung des Zündstromes eines steuerbaren Halbleiterelementes auf einen gewünschten Wert
US3661741A (en) * 1970-10-07 1972-05-09 Bell Telephone Labor Inc Fabrication of integrated semiconductor devices by electrochemical etching
JPS5013153B1 (ja) * 1970-12-04 1975-05-17
US3801390A (en) * 1970-12-28 1974-04-02 Bell Telephone Labor Inc Preparation of high resolution shadow masks
US3962713A (en) * 1972-06-02 1976-06-08 Texas Instruments Incorporated Large value capacitor
DE2359511A1 (de) * 1973-11-29 1975-06-05 Siemens Ag Verfahren zum lokalisierten aetzen von siliciumkristallen
US3962052A (en) * 1975-04-14 1976-06-08 International Business Machines Corporation Process for forming apertures in silicon bodies
FR2339953A1 (fr) * 1976-01-29 1977-08-26 Anvar Procede d'obtention de films minces en silicium de type n, de diodes a barriere de surface comportant de tels films, et detecteurs de particules comportant de telles diodes
US4180439A (en) * 1976-03-15 1979-12-25 International Business Machines Corporation Anodic etching method for the detection of electrically active defects in silicon
DE3068851D1 (en) * 1979-05-02 1984-09-13 Ibm Apparatus and process for selective electrochemical etching
DE3029792A1 (de) * 1980-08-06 1982-03-11 Siemens AG, 1000 Berlin und 8000 München Verfahren zum zerteilen eines halbleiterkristalls in scheiben
US4689125A (en) * 1982-09-10 1987-08-25 American Telephone & Telegraph Co., At&T Bell Labs Fabrication of cleaved semiconductor lasers
US4414066A (en) * 1982-09-10 1983-11-08 Bell Telephone Laboratories, Incorporated Electrochemical photoetching of compound semiconductors
DE3586735D1 (de) * 1984-10-19 1992-11-12 Bbc Brown Boveri & Cie Abschaltbares leistungshalbleiterbauelement.
US4628591A (en) * 1984-10-31 1986-12-16 Texas Instruments Incorporated Method for obtaining full oxide isolation of epitaxial islands in silicon utilizing selective oxidation of porous silicon

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5265672A (en) * 1975-11-28 1977-05-31 Hitachi Ltd Formation of grrove in semiconductor wafer
JPS5956482A (ja) * 1982-08-30 1984-03-31 Daikin Ind Ltd エツチング剤組成物
JPS60160129A (ja) * 1983-12-30 1985-08-21 アメリカン　テレフオン　アンド　テレグラフ　カムパニ− ｎ形シリコン半導体を含むデバイスの製作方法
JPS60229342A (ja) * 1984-04-27 1985-11-14 Sord Comput Corp 貫通孔を有するｎ形シリコンウエハ及びその製造方法
JPS60245161A (ja) * 1984-05-18 1985-12-04 Matsushita Electric Ind Co Ltd 半導体メモリ及びその製造方法
JPS6068650A (ja) * 1984-08-27 1985-04-19 Mitsubishi Electric Corp 半導体装置の製造方法
JPS61152022A (ja) * 1984-12-25 1986-07-10 Yokogawa Electric Corp 丸形シリコンダイアフラムの製造方法
JPS6266661A (ja) * 1985-09-19 1987-03-26 Oki Electric Ind Co Ltd 大容量メモリセルの形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000042641A1 (fr) * 1999-01-13 2000-07-20 Mitsubishi Denki Kabushiki Kaisha Procede de fabrication d'un dispositif de silicium

Also Published As

Publication number Publication date
EP0296348A1 (de) 1988-12-28
US4874484A (en) 1989-10-17
DE3879771D1 (de) 1993-05-06
JP2694731B2 (ja) 1997-12-24
EP0296348B1 (de) 1993-03-31

Similar Documents

Publication Publication Date Title
JPS63310122A (ja) ｎ型ドープ・シリコンの層又は基板に孔又は溝を形成する方法
US10109512B2 (en) Photovoltaic cell with porous semiconductor regions for anchoring contact terminals, electrolitic and etching modules, and related production line
Chen et al. Nanopores in GaN by electrochemical anodization in hydrofluoric acid: Formation and mechanism
Foell et al. Pores in III–V semiconductors
US9558907B2 (en) Cold field electron emitters based on silicon carbide structures
KR20070074055A (ko) 태양 전지 및 이의 제조 방법
KR20010020773A (ko) 전계 방사형 전자원 및 그 제조방법
Shor et al. Dopant-selective etch stops in 6H and 3C SiC
Bischoff et al. Frontside micromachining using purous-silicon sacrificial-layer technologies
US6750153B2 (en) Process for producing macroscopic cavities beneath the surface of a silicon wafer
JPH06326077A (ja) シリコン基板内に孔構造を形成する方法
Li et al. Electrochemically etched pores and wires on smooth and textured GaAs surfaces
JPH1117217A (ja) 発光素子材料の製造方法
KR20220008007A (ko) 실리콘 기판의 금속촉매습식식각 방법
JP3587156B2 (ja) 電界放射型電子源およびその製造方法
Dehu et al. P wells made of porous silicon for power devices: determination of the formation steps
CN100461367C (zh) 通过多孔硅技术形成构图的绝缘体上硅/悬空硅复合结构
Kelly et al. Porous‐etched Semiconductors: Formation and Characterization
Vyatkin Macroporous silicon: material science and technology
KR20230173138A (ko) 게르마늄 층의 에피택셜 성장을 위한 게르마늄 기판의 제조 방법 및 게르마늄 기판 구조
Kwon et al. Thin film silicon substrate formation using electrochemical anodic etching method
Myamlin et al. Use of Electrochemical Methods for Investigating Properties and Treating the Surface of Semiconductor Materials
KR100925136B1 (ko) 다공성 Ｓｉ 엔지니어링에 의한 패터닝된실리콘-온-인슐레이터(ＳＯＩ)/실리콘-온-낫싱 (ＳＯＮ)복합 구조물의 형성
KR960000188B1 (ko) 다공질 실리콘 형성 장치 및 방법
Orlov et al. Kinetics of the formation of oxide nanostructures on n-Si in the potentiostatic mode of water anodization

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees