JPS60160129A - n形シリコン半導体を含むデバイスの製作方法 - Google Patents

n形シリコン半導体を含むデバイスの製作方法

Info

Publication number
JPS60160129A
JPS60160129A JP59274228A JP27422884A JPS60160129A JP S60160129 A JPS60160129 A JP S60160129A JP 59274228 A JP59274228 A JP 59274228A JP 27422884 A JP27422884 A JP 27422884A JP S60160129 A JPS60160129 A JP S60160129A
Authority
JP
Japan
Prior art keywords
semiconductor
manufacturing
type silicon
silicon semiconductor
electrolyte
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59274228A
Other languages
English (en)
Inventor
デユアン ユージン ベーコン
ジエフレイ ローランド ベセツテ
ポール アルバート コール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc, AT&T Corp filed Critical American Telephone and Telegraph Co Inc
Publication of JPS60160129A publication Critical patent/JPS60160129A/ja
Pending legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25FPROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00Electrolytic etching or polishing
    • C25F3/02Etching
    • C25F3/14Etching locally
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25FPROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00Electrolytic etching or polishing
    • C25F3/02Etching
    • C25F3/12Etching of semiconducting materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063Electrolytic etching

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はn形シリコンを含むデバイスの製作プロセス及
びn形シリコンの光化学エツチングに係る。
発明の背景 新制作技術の発見により、過去数年、半導体技術は大き
な進歩をみせ、半導体デバイス上の幾何学的パターンは
より小さくなり、半導体デバイス上のある種の幾何学的
パターンの配置は、一層精密になった。このようにして
、半導体回路要素を含む回路要素を、半導体材料上に直
接製作する各種の集積回路が、開発されてきた。製作技
術が改善されるにつれ、回路要素の密度は増加した。許
容限界はますます狭くなり、幾何学的形状はより小さく
かつより精密に、また位置合わせの精密さはより高くな
った。
半導体技術の大変革は、シリコン半導体技術において、
最も明らかになった。はとんどの半導体デバイスは、こ
の材料で作られている。大きなバルクが容易に得られる
優れた機械的特性をもち、容易に純化でき1、半導体特
性に関しては、比較的良く理解されている。
半導体技術はシリコンに関しては、約1ミクロンの設計
パラメータを有するデバイスが製作されるまでの状態に
進んだ。約256 、000ビツトの蓄積容量をもつメ
モリと、それに付随した回路が、約1平方センチメート
ルの面積をもつシリコンチップ上に作られている。
過去数年において、シリコン技術でみられた大きな進展
を示す他の例がある。
そのようなデバイスの製作において、エッチ速度、エッ
チすべき領域及びエッチすべき幾何学形状が制御できる
エツチングプロセスをもつこと杜、非常に有利である。
そのようなエツチングプロセスは、通常非等方性エツチ
ングプロセスと呼ばれる。そのようなプロセスは、チャ
ネル、貫通孔、鏡、レンズ、回折格子の作成及び半導体
ウェハ上の個々のチップの分離用に、有用であろう。
H−v半導体化合物の光化学エラ、チップについては、
1983年6月21日ピー・エイ・コール(P、 A、
 Kohl )に付与された米国特許第4.389.2
91号、1983年8月16日にアール・アール・バッ
クレイ(R,R。
Buckley )に付与された米国特許第4,399
,004号、1983年9月13日にピー・エイ・コー
ル(P、A、Kohl )らに付与された米国特許第4
.404.072号及びディー・ルブシュンズ(D、L
ubzens ) 、rMM波伝送発振器の製作用In
Pの光エッチングJ (Photoetching o
fInP Mesas for Production
 of MM −WaveTransferred 0
acillatore )エレクトロニクス争しターズ
(Electronics Letters ) %1
3.17・1頁(1977)を含む多くの報告の中で述
べられている。
発明の概要 本発明はh形シリコンを含むデバイスの製作フロセスに
係り、n形シリコンの光化学エツチングを含む。光化学
エツチングに用いる電解溶液は、アルコール及びフッ化
物イオンを含む。一般に、脂肪族アルコールは、10炭
素原子まで用いられる。低分子量アルコール(1−3炭
素原子)が、メタノールとともに、最も好ましい。通常
塩の形の添加物が導電性を増すために、加えられる。フ
ッ化物はフッ化水素酸、フッ化物塩等を含む各種の形で
、加えられる。メタノール中のHF及びHα(好ましい
濃度範囲は各酸に対し、0.1ないし5M)及びメタノ
ール中のNH,F2K及びKFで、優れた結果が得られ
た。プロセスはn形シリコンに電気化学ポテンシャルを
印加し、一方n形シリコンは電解液に接触させることを
含む。半導体表面におけるポテンシャルの大きさは、具
体的な電解液中のn形シリコンの特性により決る特定の
範囲内にすべきである。エッチすべき表面は、価電子帯
中に正孔を発生させるのに十分なエネルギーの放射で照
射する。プロセスはウェハから個々のチップを分離する
ための溝、レンズ、円筒状孔等を含む各種の幾何生物形
状を生成するために用いられる。特に、有利なことは、
輪郭のエツチングプロセスで生じる平滑な表面である。
実施例の説明 本発明はn形シリコンを含むデバイスの製作プロセスに
係シ、n形シリコンの光化学エツチングを含む。その場
合、エツチングはフッ化物イオンを含むアルコール溶液
中で行われる。溶液の性質は、適切なエツチング速度及
び優れたエツチング結果を保障する上で、特に重要であ
る。プロセスには、n形シリコンに一定電圧の電位を印
加し、一方エツチすべき領域にn形シリコンの価電子帯
中に、正孔を発生させるのに十分なエネルギーの放射を
照射することが含まれる。本発明をより良く理解するた
めに、プロセスについて、以下で最善の結果を得るのに
厳密さを必要とするプロセスパラメータとともに述べる
電気化学的なフォトエツチングプロセスにおいて、半導
体は酸化−還元反応の一部とされる。半導体は陽極とさ
れ、対向電極(通常白金又は白金メッキチタンのような
不活性金属)は陰極とされる。電位が半導体に印加され
、その値について以下で述べる。電極電位を測定し、か
つモニターするために、標準電極がしばしばプロセス中
で用いられる。エツチングは半導体及び電解液間の界面
における光生成正孔により誘発された分解反応により、
起る。
このプロセスはn形のシリコン半導体材料に、最も適用
可能である。一般に、市販のシリコンは、特別にドーピ
ングをしなければn形である。光化学エツチングプロセ
スは、真性又は補償シリコン材料に適用できるが、その
ような材料は容易には得られないと、確信される。
本発明は本質的に純粋なシリコン、すなわちn形半導体
にするための通常の不純物とドーパントを含むシリコン
につい゛”c’、一般に、本発明はn形ドナがp形ドナ
よジ多いシリコンに限られる。典型的な場合、ドーパン
トはリン又はヒ素で、一般にドーパント濃度は1立方セ
ンチメートル当り1015ないし1019原子の範囲で
ある。
エッチすべき表面は、半導体及び電解液間の界面で得ら
れる価電子帯中の正孔を発生させるのに十分なエネルギ
ーをもづ光(又は放射)で照射する。一般に、このこと
はシリコンの禁製帯に等しいか大きいエネルギー(室温
で約1.12電子ボルト)をもつ放射を必要とするが、
各種の不純物状態により、かずかに低いエネルギーの放
射でも、同じ結果が得られるよ−うになる。広帯域又は
単色光(たとえばレーザ)源も、用いられる。好ましい
放射を除去するために、広帯域源と劣もに、フィルタを
用いてもよい。水銀のような螢光源も、有用である。
エツチングのために必要な放射′は、エツチングプロセ
ス、及びシリコン表面で起る各種プロセスで、重要な働
きをする。少くとも放射の一部は価電子帯中に正孔を発
生させるのに十分なエネルギーをもつべきである。一般
に、この条件はシリコンの禁制帯より大きなフォトンエ
ネルギー(約1.12電子ボルト)で満されるが、しば
しば禁制帯中の不純物準位により、わずかに低いフォト
ンエネルギーの放射の使用も可能である。
実用的な目的には、エツチングは放射の存在下でのみ起
り、エツチング速度は放射強度に比例する。従って、エ
ツチングは放射(又は適当なエネルギー)が表面上に入
射したシリコン表面の領域に、限定される。また、放射
の性質(たとえば光線の方向及び空間的な強度分布)は
、シリコン表面上の各種幾何学的形状を得るために使用
できる。たとえば、マスクを通る平行な光を用いると、
孔及び溝のような直線的な壁の幾何学的形状が得られる
。(1983年6月21日、ピー・エイ・コール(P、
A、Kohl ) らに付与された米国特許第4.38
9.291号を参照のこと)また、入射放射に適切な計
画の下に強度変化をもた也ると、レンズなどのような幾
何学的形状が得られる。(1983年11月15日、ア
ール・エイチ・バートン(R,H,Burton )ら
に付与された米国特許第4.415.414号を参照の
こと) 半導体に電位を与え、酸化−還元反応を促進するために
、電源が用いられる。標準セル(通常飽和カロメル電極
、SCEに対するもので、やはり電解液中に置かれる)
により半導体に印加される電位と電流を測定するために
、メータが用いられる。電流はエッチ速度に比例し、従
ってエツチングプロセスの便利なモニターである。
光エッチングすべき半導体に印加さ栽る電居糾 s#w
舌亜ψ九1 弗ノ外ムぼ 蕾行肴高すぎると、放射がな
くてもエツチングが起シ、電位が低すぎると、放射があ
っても、エツチングが妨げられる。一般的な条件として
、電位は用いられる具体的な電気化学溶液中の半導体の
価電子帯における最大電位と、同じ条件下のフラットバ
ンド電位の間にすべきである。フラットバンド電位はn
形半導体の伝導帯最小値にほぼ等しく、真性半導体の価
電子帯と伝導帯間の約半分である。これらの電位はしば
しば各種の文献でわかり、見出すことができる。n形シ
リコンの場合の典型的な値は、フッ化物イオンを含むメ
タノール中のSCE目盛上で、−02ボルトないし+1
,0ボルトである。
具体的な問題点は、アルコール溶液中のシリコンに存在
する。印加される電位は、半導体表面における電位とは
、かなり異る。なぜならば、半導体と電解液間に絶縁層
が存在し、アルコール電解液中での電圧降下が大きいか
らである。アルコール溶液は水溶液に通常伴われる高導
電性をもたず、光化学エツチングプロセス中で用いられ
る電流において、アルコール溶液中に著しい電圧降下が
存在する。
これらの理由により、SCE目盛上での印加電位は、半
導体表面上での必要な電圧を確保するために、通常エボ
ルトないし5ボルトの範囲である。
具体的な一連の実験条件下で、最善の印加電圧を決定す
るプロセスが存在する。このプロセスには、エッチプロ
セスを行う特定の条件下で、半導体の電圧分布を測定す
ることが含まれる。ここで、エツチング速度はシリコン
の表面上に放射入射がある場合及びない場合、印加され
る電圧の関数として、上で述べたように、電流を観測す
ることにより、測定される。電位の一領域において、(
高電流により明らかなように)、放射があると高いエツ
チングが観察されるが、放射がなければ、本質的にエツ
チングはない(はぼゼロ電流)。
スペクトル出力の少くとも一部が、化合物半導体の表面
において、価電子帯中に正孔を発生させるのに十分なエ
ネルギーを含む限り、各種の光源を用いることができる
。この条件は半導体の禁制帯(約1.12電子ボルト)
に等しいかそれ以上のエネルギーを有する放射を用いる
ことにより、容易に満される。いくつかの条件下では、
禁制帯中のエネルギー状態のため、化合物半導体の禁制
帯より小さな光エネルギーを、用いることもできる。し
ばしば、これらのエネルギー状態は、不純物、ドーピン
グ元素、補償元素及び結晶欠陥による。しかし、便利で
ありかつエツチング速度のため、禁制帯より大きなエネ
ルギーを有する放射が好ましい。(タングステンランプ
からのような)広帯域放射又は(レーザからのような)
本質的に単色光の放射を用いてもよい。所望の光線方向
、放射の濃度を得るために、レンズ及び他の光学手段を
用いてもよい。
多くの用途に対し、放射(従って、エツチング)を特定
の領域に限定するために、マスクを用いてもよい。表面
のある部分上の光透過を変えることによシ、半導体の表
面のある部分のエツチング速度を変えるためにも、マス
クを用いてもよい。部分的に反射性又は吸収性のマスク
を用いてもよい。しばしばそのようなマスクを作成する
ため、フォトグラフィク乳剤が用いられる。印加される
放射の光線方向も重要である。たとえば、マスクを通し
た平行な光線は、直線状、直角の壁をもつ孔又は溝のよ
うな直線状の壁をもつ形状をエッチするために使用でき
る。
電解液の性質は、本発明を実施するために、非常に重要
である。電解液は酸化−還元反応が起るように十分導電
性(たとえば、 0.00001 ウcrn)であシ、エツチングすべき
表面から半導体の酸化生成物を除去するために、置換成
分を含むべきである。主な成分は10炭素原子までの−
ないし複数のアルコールである。一般に、アルコール成
分は溶液中の主成分である。重要なことは、溶液中に含
まれろ水を最小にすることであるが、成分(たとえばH
F、Hα)の性質により、ある程度の水が存在する。含
まれる水は、5重量パーセント以下が好ましい。加えて
、溶媒は少くとも95重量パーセントのアルコールで作
ることが好ましく、よシ好ましことは、溶媒は1重量パ
ーセント以下の水しか含まないことである。
各種のアルコールを使用できるが、低数の炭素(1−3
炭素原子)をもつアルコールが好ましく、メタノールが
最も好ましい。好ましい理由は、他のアルコールに比べ
、メタノール中には多量の塩を溶解できることであると
信じられる。これにより電解液の導電性が増し、高いエ
ツチング速度が可能になる。
フォトエツチングプロセスの酸化生成物を確実に除去し
、電気伝導のため、電流キャリヤを供給するために、ア
ルコール溶液にある種の物質を加える。電解溶液はシリ
コン酸化生成物を確実に除去するために、ある種のフフ
化物イオンを含む必要がある。フッ化物イオンは、各種
の方法で導入してよく、それにはKFXNH4F等のフ
ッ化物塩の添加、フッ化水素酸の添加、NH4F2H又
は同様の化合物の添加が含まれる。これら溶媒の溶解度
と両立する高濃度が、一般に望ましい。
多くの電解溶液で、優れた結果が得られた。
たとえば、メタノール中のHF及びHαの組合せ(濃度
はそれぞれ01ないし5モル濃度)により、例外なく平
滑な表面が得られる。酸は溶液中の水の量を最小にする
ために、濃水溶液の形で、通常添加される。電解液に水
φ;加わるのを防ぐために、HFガス及びHαガスを用
いるのが自然であるが、ガスを用いることは、しばしば
製水溶性酸を用いるほど便利ではない。
毒性が小さく、添加する化学物質から水が添加されない
もう一つの溶液は、メタノール中にNH4F2H、l!
: Kl(を加えたものである。飽和溶液を形成するた
めにNH4F、Hを加え、KHの濃度は0.1ないし5
モル濃度の間である。
本プロセスは第1図で示された装置で行われる。この装
置10は本質的に投影システムで、フォトマスクの像が
所望の光強度パターンを生成するために、個々のデバイ
スを含むシリコンウェハの表面上に、投影される。投影
システムにおいて、像形成レンズ11(ローデンスドッ
ク、アポ−ローダガン50+am。
f2.8 色消し拡大レンズ)が、ホルダ14によシ固
定された半導体ウェハ13上に、フォトマスク12を投
影するために用いられる。
マスク12は109ワツト・タングステンハロゲンラン
プ16、非球面コリメータレンズ(箱の中にあるが図示
されていない)を含む集光系及び水フィルタ(図示され
ていない)を含む投影光源15により、照射される。ま
た、フィラメントを投影レンズ上に焦点を合わせるよう
に、レンズ111が用いられる。投影レンズ17とセル
間の薄膜ビームスプリンタ18がウェハから反射された
光を、顕微鏡19中に入るように向け、顕微鏡はマスク
像の調整が可能なように、長い操作距離をもつ。
セル20はプレキシガラスによシ作られ、3千行移動及
び3回転の自由度を可能にするステージ上に、マウント
される。セル20の方向及び横方向の位置は、マスク像
に対するウェハの位置に合せて調整される。レンズ11
及びセル20の縦方向の位置は、倍率及び焦点が正しく
なるように、調整される。光強度は所望の電流密度が得
られるように、中性密度フィルタで調整される。また、
電気化学セル中に白金で作られた対向電極21と、sc
g基準電極22がある。電気化学反応には分圧器23に
より、電気的パワーが与えられる。
第2図は本発明に従い作られた個々のチップ31及び溝
32を有するシリコンウェハ30を示す。
第3図はp形シリコン41、n形シリコン42、金属電
極43及び絶縁体44(一般に二酸化シリコン)で作ら
れたダイオード構造を有するウェハ40の一部の断面図
を示す。
n形及びp影領域の幅は、約50μm である。
降伏電圧を最大にするために、ダイオードはn形シリコ
ンへの損傷を最小にするように、分離しなければならな
い。このこと(は個々のダイオードを(通常へき開によ
シ)分離する前に、n形シリコン領域45を貫いてエツ
チングすることにより行える。本発明に従ってエツチン
グを行う時、垂直な壁の溝が生じ、それはウェハ上のダ
イオード密度を最小にする。
第4図はシリコン中に狭いチャネルをエツチングし、絶
縁性の溝を形成するために、チャネル中に酸化物を成長
させることにより作られたシリコン材料51及び絶縁性
溝52を有するシリコン半導体デバイス50(詳細は図
示されていない)を示す。溝は半導体回路の一部を、電
気的に分離するために用いられる。
【図面の簡単な説明】
第1図は本発明を実施するのに有用な典型的な装置を示
す図、 第2図はウェハを個々のデバイスに分離するために、溝
がエッチされた典型的なシリコンウェハを示す図、 第3図は個々のダイオードデバイスに分離する前にエッ
チされた溝を有するシリコンウェハの側面図、 第4図はシリコン集積回路の絶縁された領域の上面図及
び切断側面図である。 〔主要部分の符号の説明〕 13・・・半導体 14・・・電解液 FIG、/

Claims (1)

  1. 【特許請求の範囲】 1、電流が半導体を貫いて流れ、電解溶液は0.000
    01 U/cm 以上の導電率と陽極を有する半導体の
    少くとも一部のエツチング工程を含むn形シリコン半導
    体を含むデバイスの製作方法において、 該エツチング工程は電気化学フォトエツチング工程で、
    それは a、該半導体に電解液中の半導体の価電子帯の最大電位
    と、電解液中の半導体の伝導帯の最小電位間の電位を印
    加する工程; b、エッチすべき半導体の一部に、価電子帯中に正孔を
    生成するのに十分なエネルギーをもつ放射を照射する工
    程; C0該電解液は溶媒及びフッ化物イオンを含み、前記溶
    媒は10炭素原子までのアルコールを含み、前記溶媒は
    5重量パーセント以下の水を有する工程; とを含むことを特徴とするn形シリコン半導体を含むデ
    バイスの製作方法。 2、特許請求の範囲第1項に記載された方法において葛 該溶媒は1重量パーセント以下の水しか含まないことを
    特徴とする。形シリコン半導体を含むデバイスの製作方
    法。 3、特許請求の範囲第2項に記載された方法において、 該溶媒は10炭素原子までのアルコールから、本質的に
    成ることを特徴とするn形シリコン半導体を含むデバイ
    スの製作方法。 4、特許請求の範囲第3項に記載された方法において、 該溶媒は本質的にメタノールから成ることを特徴とする
    n形シリコン半導体を含むデバイスの製作方法。 5、特許請求の範囲第1項に記載された方法において、 該電解液はHFを含むことを特徴とするn形シリコン半
    導体を含むデバイスの製作方法。 6、特許請求の範囲第5項に記載された方法において、 該電解液は匪及びHαを含み、濃度はともに0.1ない
    し5モル濃度の範囲であることを特徴とするn形シリコ
    ン半導体を含むデバイスの製作方法。 7、特許請求の範囲第1項に記載された方法において、 該電解液はNH,F、Hを含むことを特徴とするn形シ
    リコン半導体を含むデバイスの製作方法。 8、特許請求の範囲第7項に記載された方法において、 該NH4F、Hは飽和溶液を形成し、KFは0.1ない
    し5モル濃度の濃度範囲で存在することを特徴とするn
    形シリコン半導体を含むデバイスの製作方法。 9、特許請求の範囲第1項に記載された方法において、 該放射のフォトンエネルギーは、1.12電子ボルトよ
    り大きいことを特徴とするn形シリコン半導体を含むデ
    バイスの製作方法。 10、特許請求の範囲第1項に記載された方法において
    、 該半導体の表面における印加電位は、 8CE目盛上で、−02ボルトないし+1.0ボルト又
    は1ボルトないし5ボルトである′ことを特徴とするn
    形シリコン半導体を含むデバイスの製作方法。 11、特許請求の範囲第1項に記載された方法において
    、 該シリコンは1立方センチメートル当り10 Il!な
    いし1019原子の濃度範囲で、リン又はひ素がドープ
    されていることを特徴とするn形シリコン半導体を含む
    デバイスの製作方法。
JP59274228A 1983-12-30 1984-12-27 n形シリコン半導体を含むデバイスの製作方法 Pending JPS60160129A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/567,050 US4482443A (en) 1983-12-30 1983-12-30 Photoelectrochemical etching of n-type silicon
US567050 1983-12-30

Publications (1)

Publication Number Publication Date
JPS60160129A true JPS60160129A (ja) 1985-08-21

Family

ID=24265530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59274228A Pending JPS60160129A (ja) 1983-12-30 1984-12-27 n形シリコン半導体を含むデバイスの製作方法

Country Status (2)

Country Link
US (1) US4482443A (ja)
JP (1) JPS60160129A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63310122A (ja) * 1987-05-27 1988-12-19 シーメンス、アクチエンゲゼルシヤフト n型ドープ・シリコンの層又は基板に孔又は溝を形成する方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4559116A (en) * 1984-07-09 1985-12-17 Minnesota Mining And Manufacturing Company Process of etching semiconductor electrodes
GB8429701D0 (en) * 1984-11-23 1985-01-03 British Telecomm Integrated optoelectronic devices
US4622114A (en) * 1984-12-20 1986-11-11 At&T Bell Laboratories Process of producing devices with photoelectrochemically produced gratings
US4613417A (en) * 1984-12-28 1986-09-23 At&T Bell Laboratories Semiconductor etching process
DE3608604A1 (de) * 1986-03-14 1987-09-17 Siemens Ag Strukturierbares fotoelektrochemisches abtragen
DE4036895A1 (de) * 1990-11-20 1992-05-21 Messerschmitt Boelkow Blohm Elektrochemisches verfahren zum anisotropen aetzen von silizium
KR940005622B1 (ko) * 1991-10-22 1994-06-21 현대전자산업 주식회사 화합물 반도체의 광전기 화학적 식각장치
US5338416A (en) * 1993-02-05 1994-08-16 Massachusetts Institute Of Technology Electrochemical etching process
US5348627A (en) * 1993-05-12 1994-09-20 Georgia Tech Reserach Corporation Process and system for the photoelectrochemical etching of silicon in an anhydrous environment
US5464509A (en) * 1994-05-20 1995-11-07 Massachusetts Institute Of Technology P-N junction etch-stop technique for electrochemical etching of semiconductors
JP3384879B2 (ja) * 1994-07-01 2003-03-10 科学技術振興事業団 シリコンのエッチング方法
US5690807A (en) * 1995-08-03 1997-11-25 Massachusetts Institute Of Technology Method for producing semiconductor particles
DE19638881A1 (de) * 1996-09-21 1998-04-02 Forschungszentrum Juelich Gmbh Verfahren und Vorrichtung zur beleuchtungsunterstützten Strukturierung von porösem Silicium
WO1998044174A1 (en) * 1997-03-27 1998-10-08 Corning Incorporated Surface figuring of optical surfaces of silicon carbide by photoelectrochemical etching
US6074546A (en) * 1997-08-21 2000-06-13 Rodel Holdings, Inc. Method for photoelectrochemical polishing of silicon wafers
EP1220307A4 (en) 2000-05-24 2006-05-03 Mitsubishi Electric Corp METHOD AND APPARATUS FOR RADIATOR SUPPORTED ELECTROCHEMICAL ESTABLISHMENT AND ASSISTED PRODUCT
DE10206687B4 (de) * 2002-02-18 2004-02-19 Infineon Technologies Ag Vorrichtung und Verfahren zur lichtinduzierten chemischen Behandlung eines Werkstücks
US6852643B1 (en) * 2003-09-30 2005-02-08 National Central University Method for using ammonium fluoride solution in a photoelectrochemical etching process of a silicon wafer
US20150109456A1 (en) 2012-01-23 2015-04-23 Flir Systems, Inc. Tir imaging lens, image capturing system having the same, and associated methods
US20130208353A1 (en) 2012-01-23 2013-08-15 Jeremy Huddleston Lwir imaging lens, image capturing system having the same, and associated methods
US9348120B2 (en) 2012-01-23 2016-05-24 Flir Systems Trading Belgium Bvba LWIR imaging lens, image capturing system having the same, and associated method
US10115599B2 (en) * 2012-09-28 2018-10-30 The Board Of Trustees Of The University Of Illinois Spectrally and temporally engineered processing using photoelectrochemistry

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2861931A (en) * 1956-08-29 1958-11-25 Westinghouse Electric Corp Electrolytic etching processes
US3079536A (en) * 1959-09-21 1963-02-26 Bell Telephone Labor Inc Film-forming metal capacitors
US3041258A (en) * 1960-06-24 1962-06-26 Thomas V Sikina Method of etching and etching solution for use therewith
US3527682A (en) * 1967-04-24 1970-09-08 Philco Ford Corp Process for electrolytically etching indium antimonide
US4399004A (en) * 1981-06-11 1983-08-16 Bell Telephone Laboratories, Incorporated Photoelectrochemical gold plating process
US4389291A (en) * 1981-06-19 1983-06-21 Bell Telephone Laboratories, Incorporated Photoelectrochemical processing of InP-type devices
US4404072A (en) * 1981-06-22 1983-09-13 Bell Telephone Laboratories, Incorporated Photoelectrochemical processing of III-V semiconductors
US4415414A (en) * 1982-09-10 1983-11-15 Bell Telephone Laboratories, Incorporated Etching of optical surfaces

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63310122A (ja) * 1987-05-27 1988-12-19 シーメンス、アクチエンゲゼルシヤフト n型ドープ・シリコンの層又は基板に孔又は溝を形成する方法

Also Published As

Publication number Publication date
US4482443A (en) 1984-11-13

Similar Documents

Publication Publication Date Title
JPS60160129A (ja) n形シリコン半導体を含むデバイスの製作方法
US4415414A (en) Etching of optical surfaces
US5431766A (en) System for the photoelectrochemical etching of silicon in an anhydrous environment
US4613417A (en) Semiconductor etching process
US4391683A (en) Mask structures for photoetching procedures
JPS5966126A (ja) 半導体デバイスの製作方法
US5306647A (en) Method for manufacturing a solar cell from a substrate wafer
JP2963617B2 (ja) 発光シリコン
US5895223A (en) Method for etching nitride
JP2003258285A (ja) 表面凹凸構造の作製方法及び太陽電池
KR100192549B1 (ko) 마스크의 구조 및 제조방법
US4482442A (en) Photoelectrochemical etching of n-type gallium arsenide
US4622114A (en) Process of producing devices with photoelectrochemically produced gratings
US4389291A (en) Photoelectrochemical processing of InP-type devices
US4689125A (en) Fabrication of cleaved semiconductor lasers
EP0108475B1 (en) Fabrication of cleaved semiconductor lasers
US4576691A (en) Etching optical surfaces on GaAs
Kohl et al. Photoelectrochemical methods for III-V compound semiconductor device processing
Samid et al. Embedded heterostructure epitaxy: A technique for two‐dimensional thin‐film definition
JP3076783B2 (ja) 窒化物材料のエッチング方法
Etcheberry et al. Bias‐dependent photoluminescence of InP in aqueous iodine solutions
Grebel et al. Photoelectrochemical etching of n‐InP in a thin‐film cell
Fink et al. Photoelectrochemical etching of GaAs/AlGaAS multilayer structures
Tenerz et al. Micromachining of three-dimensional silicon structures using photoelectrochemical etching
JPS6362860B2 (ja)