JPS5966126A - 半導体デバイスの製作方法 - Google Patents

半導体デバイスの製作方法

Info

Publication number
JPS5966126A
JPS5966126A JP58165353A JP16535383A JPS5966126A JP S5966126 A JPS5966126 A JP S5966126A JP 58165353 A JP58165353 A JP 58165353A JP 16535383 A JP16535383 A JP 16535383A JP S5966126 A JPS5966126 A JP S5966126A
Authority
JP
Japan
Prior art keywords
compound
semiconductor
item
method described
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58165353A
Other languages
English (en)
Inventor
ステヘン・ロス・フオレスト
ポ−ル・アルバ−ト・コ−ル
リチヤ−ド・ロ−レンス・パノツク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of JPS5966126A publication Critical patent/JPS5966126A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/467—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • C25F3/12—Etching of semiconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H01L21/30635—Electrolytic etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はｎ形および真性半導体化合物中に損傷のない表
面を有する半導体デバイスを製作する方法に係る。
本発明の背景 Ｂ−ｖ半導体化合物の発展によシ産業用途に有用な各種
のデバイスの製作が可能になった。典型的なデバイスは
レーザー、発光ダイオード、光検出器を含む各種検出器
、メモリーなとである。これら■−■化合物の特性を適
切に利用するためには、しばしば半導体化合物に特有の
プロセス工程を必要とする。典型的な場合、これらの技
術はよシ小さな寸法、半導体材料上への各種の形状のよ
シ精密な配置、化合物半導体でのみ有用な独得な幾何学
的形状などである。
適切で具体的な場合は、化合物半導体上への各種幾何学
的形状の生成である。たとえは半導体化合物中に垂直な
壁の穴をエッチすることが、しばしば必要である。その
ような形状は、はとんどのエツチングプロセスの等方的
な性質により作成が困難である。加えて、多くの光デバ
イスの場合、デバイスの活性領域に７１する好１しくな
い損傷を最小にするため損傷のないエツチングが好まし
い。
そのようなデバイス、特に光デバイスの製作におい又、
エッチ速度、エッチすべき領域およびエッチすべき形状
を制御できるエツチングプロセスを有することが非常に
有利である。また、そのようなプロセスにより、損傷の
ない形状、特にエツチングプロセスがデバイスの活性領
域に近いか一部分である材料を含む場合に非′帛にイ］
第１」である。そのようなプロセスは光検出器のような
各種光デバイス中に、チャネル１だは穴を形成する場合
に不用てあろう。
エツチングプロセスが半導体の特性に依存することも有
用である。たとえば、ＩＩ形および真性Ｉｔ　ｉ」のみ
がエッチされ、ｐ形材料がエッチされないことは、しく
はしは有利である。
本発明の要約 本発明ばＩ］形才たは真性化合物半導体をフオトエツチ
ンクすることにより、本質的に損傷のない表面を有する
半導体テハイスを製作する電気化合プロセスである。こ
のプロセスは、電解液中で化合物半導体を酸１ヒー還元
電気化学プロセスの一部とし、標四７Ｌ極に対し化合物
半導体に電位を与え、エッチすべき値域を、価電子帯中
に正孔を発生させるのに十分なエネルキーを有する光で
照射することを　。
含む。バイアス電位は、正孔が酸化−還元反応に寄与す
るように選ばれる。化合物半導体のバイアス電位（飽和
に、Ｃ７カロメル電極、ＳＣＥ・／こ討ｊ−る化合物半
導体の電位）は、特定の化合物半導体が（大きさおよび
ドーピングの形も含め）エツチングされ、エツチングが
行われる電解液の組成に依存して精密な限界内（である
べきである。本明細書を通じて、電位は飽和ＫＣｌカロ
メル屯雨（ＳＣＥ）に対して表わすとする。ＳＣＥ基準
から飽和水素取返基準へ特定の電位を変換するためには
０２４２ボルトを加える。一般に、電位は用いられる具
体的な電１４年液中の特定の化合物半導体に対し、その
１ｌｉｌｉ電子帯最大瞳と云導帯峡小値の間にずべきで
ある。エツチング速度は光強度に比例するから、エッチ
されつつある表面上で光強度を変えることにより、ある
種の形状を作ることかできる。また、元の方間は幾何学
的形状に効果を与えるためにも用いることができる。具
体的（では、集められた光は垂直な壁の溝または穴を得
るために使用できる。このプロセスはフォトダイオード
において、単一ファイバが双方向伝送系捷たは光源モニ
タシステムに醍用できるよう、穴あけ″するのに待（て
有用である。このプロセスシこよって多くの光用途に対
し寿に有用な桶膓のない構造が生じる３、／Ｃとえば、
上で述べ／ヒ光検出ＨＫ中の穴の場合、焦損１易エッチ
により光・険出器中（て穴をあけるとき、光倹：Ｂ器の
特性劣化は最小になる。
詳細な記述 本発明゛よ−ヒＤ広さから、高い方向性エツチングは電
気化学フォトエツチングプロセスを用いて達成されるこ
と、このエツチングプロはスは半導体・ｆｊ荘の劣化が
エッチされる・頭載に近い限り、無損傷であるという発
見に依存する。そのような無損傷プロセス、は、たとえ
ば検出器、レーザー、発光ダイオード等を含む各種半導
体光デバイスにに−Ｉ　Ｌ峙に有利である。
′電気化学フォトエツチングプロセスは、ある種の半導
体すなわち■−■およびＩＩ−Ｖｌ化合物半導体を含む
化合物半導体である。典型的な半導１本ｉｄ二ＣｄＳ、
　ＣｄＳｃ、　ＨｇＣｄＴｃ、　ＧａＰ、　ＧａＡｓ。
ＡｌＡｓ、　ＡｌＰ、　ＡｌＳｂ、　ＩｎＳｂ、　Ｉｎ
ＡＳ、　ＩｎＰ、ＧａＩｎ、Ａｓ。
Ｇａ１ｎＰ、　Ｇａ１ｎＡｓＰ、　（）ａＡ６Ｐおよび
ＧａＡｌＡｓ　　である３、真性および１１形桐科の両
方が本発明のプロセスによりエッチできる。真性半導体
というのは、正孔および成子の数がほぼ等しい（通常ｉ
ｏｏ倍以Ｐヨの違い）半導体をさす。
真性半導体というの（ｄ、アンドープ半導体および補償
半導１本（不純物または池のドーパノドをｉ由イ賞する
ために、トラップをドープし・た半導体）を含む。典型
二］′ノな場合、そのような半導体は抵抗率か１０６０
−鍋より大きな半絶縁囲である。場合によっては、抵抗
率は１０７あるいば１０８Ω−ｃｒｎ以北である。しば
しばそのような材料は、それらの半絶縁特ＰＩＥにより
基板として有用てめる。
また、電子が正孔より多い１〕形化合物半導体も含まれ
る。通常１１形半導体はＶ族元素の代９にドナ（すなわ
ちイオウ、セレンまたはテルル）を、あるいは■族元素
の代りにシリコンをドープすることによりイ４１られる
。典型的５ケト−ピングレベル１ｒ１．．１立方センチ
メートル当り１０１５ないし１０１９原了で、多くの用
途には１立方センチメートル当り１０１６ないＬ　１　
ｏ１８原子が好ましい。このプロセス（ｄ価電子帯中の
正孔牛ヤリャ密度に著しい影響を力える特定のエネルギ
ー・どもつ放射の場合。
化合物半導ｊ４．：　９（対して市川である。一般に、
このことは正孔牛ヤリャ密度が非元照材化合物半導体中
の電子牛ヤリャ密度を、１００培以上超えないことを意
味する。
便宜上、エツチングプロセスについてろつの部分に分け
て述べる。峨気化学的部分、照射部分、プロセスに用い
られる電解溶液の特性についてである。
広義：・では、エッチすべき化合物半導体は酸化−還元
電気ｊヒ学プロセスの一部をなし、化“合物半導体はア
ノードに、不活性材料を対向電極まだはカソードにする
。典型的な場合、カソード（ｄ白金捷たは白金メンキし
たチタンのような不、舌は金属−７′りるが、多くの種
類の材料を使うことができる。
電源（電池または電子的電源）は化合物半導体上の電位
を以下で述べる範囲に、ｉｉ１整し、酸［ヒー還元反応
のためのパワーを供給するだめに用いられる。加えて化
合物半導体上の電位を測定するため、標準型面（通常Ｓ
ＣＥ電１傘）が用いられる。
第１図を参照することにより、本発明の理解が容易にな
る。ここに、プロセスの電気化学的部分が示されている
。装置（１０）は竜角イア夜（１２）およびエッチすべ
き半導（本（１ろ）を含む容器（１１）でできている。
電源（１４）が酸化−還元反応のだめのエネルギーを供
給するために用いられる。酸［ヒ捷たけエツチングは化
合物半導１２Ｆ（，１３）上で起こり、還元は対同磁極
（１５）またはカソード上で起こる。電源（１４）によ
り供給される電位は変えられ、飽和カロメル電極（１６
）により測定される。電位は電圧計（１７）で測定され
、電流・）ま電流計（１８）で測定される。一般的な心
気化学フォトエツチングプロセスにおいて、化合物半導
体の表面は、以下で述べる放射により照射される。
フォトエッチされる化合物半導体上の一位は、高すぎ”
ると光なしでもエツチングが起こり、低すぎると光を照
射してもエツチングが妨げられるため時に重要である。
一般的原則として、゛一位は用いられる具１本的な成解
孜中での価電子帯の最高電位と、同じ条件下での伝導帯
の最低゛電位の間にナベきである。しばしば、これら各
イ重電位は周犬［」であり、６４重の文献に見出すこと
ができる。１１形１　ｎ　Ｐの場合の典型的な値は１モ
ル塩酸中のＳＣＥ上の好捷　しい範囲−０１ボルトから
＋０５ボルト−二対し、−０５ないし＋１０で約＋０２
ボルトがエツチングに対し最も好ましい。ｌｌ形Ｇ　ａ
　Ａ　Ｓの場合、範囲は−０７ないし＋１０で、−０，
４ないし＋０４ボルトが好ましく、塙酸中では約０．０
ボルトがエツチングに最も好ましい。一般に好ましいに
位は約七〇１ボルト変化してもよい。一般に、これらの
電位は酸から塩基へ１　　ｐＨずれる毎に、約６０ミリ
ボルト負の方へ変化する。
より正確にいうと、電位は価電子帯最大１直とフラット
ハンド電位の間にすべきである。
電位に対する最大範囲ンよフラットハンド電位が１１形
材料の場合のように、伝導帯最小値に近いか等しい場合
で必る。冥１生材料の場合、フラットハンド電位は禁制
帯の外側近くにある。
適切な電（Ｊｙ”Ｌが知られていないか、あるいはよシ
正確な電位が必要な場合、これらの量のの直接測定が特
定の化合物半導体の鑞位差をとることにより行なえる。
上で述べたような典型的なｄ気化学的構成１こ２ける電
流ば、化合物半導体に印加される電位の関数として測定
されろ。これは光のある場合および光照射しない場合の
両方Ｑてついて行なう。一位の−領域において、光照射
により（高電デＬで明らかなように）高いエツチング速
度か観測さ７Ｉｔ、ブＣ照肘Ｓニジ（はとんど電流ゼ１
−１）では本質的にエツチングはされなかった。電気化
学フォトエツチングプロセスに〜Ｌ−いて興味があるの
＋ｄ　、電位のこの領域である２光照射なしでエツチン
グが起る電位はｌ１ＩＩｉ電子帯荘子最大値より正の電
位であり、光照射によりこれが起る電位は１１．杉材料
の場合はｔｇ伝伝導層最小値りる。真ｉ主１わ叫の場合
、電位は通常ｍｌｉ岨子帯最大値および伝導帯最小値間
の中央、・こ位置したフラットハンド電位である。
ヘリウム−ネオンレーザ−（波長６６２８ナノメータ）
からのブＣがある場合り典−Ｗ的・７ホルタモグラムが
第２図Ｖこ示されている。これらの測定は光照財ニヘリ
ウムーネオンレーザーを用いて、ｌ］形［ｎＰの６方向
について行なった。ドーピング濃度は約１０１６原子／
ｃｃであった。測定は１モル般度塩酸溶液中で行なつ）
ζ。レーザーパワーは約１１０マイクロワツトであった
。異なる曲線は異なる結晶面ＩＣついてである。すなわ
ち、曲線（２１）は（１ＤＯ）面Ｄエツチング、曲線（
２２）は（１１１）面のエツチング、曲、腺（２３）は
（〒〒１）面のエツチングについてである。
光照射の場合のボルタ丑グラムのみが示されており、光
照射のない場合は、曲ｒｍ　／ｉ約１４ホルトたけより
正電使方ｌ１５］にすれる。図７テン・られかるように
、電位が約−０，２ボルトから増加すると、電流は増加
し約０２ボルトで最大直に達する。電流は電気化学フォ
トエツチングの速度の尺度である。な、ｔらかな最大値
における醒流の量（エツチング速度）は、電位には依存
せず化合物半導体上に入射する光強度にのみ比′ｌｙす
する。化合物半導体上に多様な幾何学形状を生成するこ
とが・可能になるのは、電気化学フォトエツチングプロ
セスのこの特性である。第２図Ｖこ示されたのと同様の
曲線は、ＨＦ水溶液、ＨＢｒ水溶液中でＧａＡｓ　　お
よびＧａＡｌＡｓ　　のような他の化合物半導体につい
て１（す１ル：した。ｌ〕形１１１Ｐの場合、光照射な
しのエツチングは、−＋役に約＋１０ボルトで起る。
通７；’Ｉ゛、心気化学フォトエツチングプロレスはボ
ルタ丑グラムの平坦部上の直圧で、光照射なしでエツチ
ングが起る直圧より十分離れだ成用で行なうのが最もよ
い。たとえは、ｎ形Ｊ、ｎ　Ｐのｊ場合、これは約＋０
２ホル１・の電位においてでりる。ここて、市ｆ１ｒに
対し感度でもたないエツチングの利点が得られ、光照射
なしでのエツチングの量は最小（、でなる。別の観点て
は、エツチングは光強及に最も感度が工く、印ｊ）［＋
　４圧に討しては最も感度がない。
光照射は、画祇子帯中に正孔を生成するために月］いら
れる。−フＩ使に、光のエネルギーはこれを３成するの
（Ｃ十分なほど大きくすべきである。理論的には、光の
フォトンエネルギーは、少なくとも半導体の＄’＋Ｉｊ
’Ｊ　、ｌｒ　１呈度に太きくすべきである。場合によ
っては、禁割帯中の（不純物、ドーピング要素、補償ｍ
　Ｚ、結晶欠陥等による）占有状態のために、より低い
エネルギーを用いることができる。しかしプロセスは化
合−Ｉ！ＩＪ形ｎ体の禁）６１１漸より大きなエネルギ
ーで最も容易に且つ最も急速（に行なえる。広帯域およ
び単色ブＣの両方の光を用いることができる。
このプロセスの特別の利点は、エツチング速度か光強度
に比例することである。従って適当な光強１度分布およ
び光線方向で、各種の幾何学的形状かエッチできる。た
とえば、垂直な壁の穴またはチャネルは、エッチすべき
領域パ＼の光を制限するために、集めたブＣとマスクを
用いて作れる。
本発ｔｊｊＪの４：・こ重要なことは、電解液の性質お
よび組成でめる。直解液に対１〜、一般Ｈワシζ必要な
ことは、適度な一気化学フオドエッチ速度を得るために
、十分導電１生であることである。通常、Ｏ，ＯＤ　Ｏ
１？Ｊ／ｃｒａ以上の導電率がこの条件を満すのに十分
であるが、ｏ、ｏｉ６７α以上が好ましい。この条件は
窒化ナトリウムのような塩を導入することにより満さ、
１するか、通常はエッチされつつりる化合物半２．９体
の虐１′し生成吻全除宍するためＨ＝を用いられる曲の
１ヒ学−ｌ’ａ　’Ｅの存在によって満される。
もう一つ別の条件は述べるのは容易であるが、実で１す
るのはそれ（旦と容易でないことで電解液は酸化−還元
義気１ヒ学反応またはブＣ照射プロセスに有否とならな
いことである。一段に、このことは電解液の成分が電・
層のいずれの′屯ｆヶに１゜・いても酸化または貨元を
受けず、プロセスに用いる光に対し不透明でない（すな
わち著しく吸収しない）ことである。特定の条件下にお
いて、カソードＶこおいて還元かより容易に起るように
、電解液ｖｃ適度の酸化剤を導入するのが便利あるいは
有利である。
同様の条件は適度の還元剤に対して得られるが、はとん
どの場合、アノード（半導体材料）およびカソード（対
向電極）における祇気化学条件に対する女定注が好′ま
しい。、一般に、カソードにおける還元には水の還元に
よる水素カスの発生が含まれる。
たとえば、本発明を実施する」二で多数の酸が用いられ
るが、一般に１ＩＮＱ５　　の還元またはＩＩ　、１　
の酸化の０］′能住により、、　１１ＮＯ，酸とＨＩは
除かれる。
電解液の最も厳密な条件は、それがフォトエツチングプ
ロセスの酸化生成物を急速に、かつエツチング速度を制
限しないように除去することである。これら酸化生ｊ戊
物の溶Ｍ＊＆が高いことは＋＋’ｌＮかに重要であるが
、各種酸化生成物の溶解速度がほぼ等しい（かつ恐らく
速い）ことは特に望ましい。この目的を達成するためＶ
′こ、酸および塩丞の両方を用いることができ、一般に
ｐＨ値は５以下または９以上である。より速い速度を得
るためにｐＨ値ばろより小さいか、あるいは１１よシ大
きくすべきことが望ましい。アル刀り溶液は通常水酸化
ナトリウムまたは水酸化カリウムのようなアルカリ物質
を加えることにより通常作られる。キレート剤もまたエ
ツチングプロセスの酸化生成物を確実に速く除去するの
に有用であり、伝導帯最小値および価電子帯最大値の喧
位を変えるためて用いることができる。
一般に、最もよい結果は化合物半導体中の各種成分の酸
化生成物の溶解速度がほぼ同じになる場合に得られる。
ハロゲン酸、ＨＪ−。
ＨＯ２およびｆｌＢｒが最もよい結果を生じることがわ
かった。これらの酸ｔま速いエツチング速度を生じるだ
けでなく、電気化学フォトエツチングプロセスで用いら
れるＬ位できわめて女定である。硫酸溶液もまたある種
の化合物半導体（すなわちＧａＡｓ　　）で優れた結果
を生じるが、インジウムを宮む化合物半導Ｉ４：（すな
わちＩｎＰ）に対しては通常避けるべきである。
酸濃度は約０．０５モル濃度がら１ｏモル濃度を含む広
い範囲で変えられるが、最もよい結果は通常０．２ない
し２０モル濃変の範囲で得られる。訓えてほとんどの」
弱含、安定ｉ生、急速なエツチングおよび製作中の光デ
バイス中のづ損傷が最・」飄になるということのため、
塩酸が好捷しい。一般に、エツチング速度は広い範囲で
変わるが、通常１平方センチメートル当シ１ないし１５
０ミリアンペアの速度が優れた結果を生む。
オ６図は、双方向光伝送システムおよび光伝送システム
中の光源（通常レーサー）用モニターシステムとして含
まれる各種用途に有用なフォトタイオード構造を示す。
そのような伝送システムまたはモニターシステムにおい
て、光ファイバが使われ、その場合、端部は薄い部分と
厚い部分で作られる。薄い部分はフォトタイオード中の
穴にあい、光信号を光源から伝達する。厚い部分は光信
号または放射を含み、それらはフォトダイオードで検出
される。損傷のないエツチングおよび高い方向性のエツ
チングの重要性は、図かられかる。なぜならば、穴の外
の損傷まだは垂直な壁からのずれは、フォトダイオード
の感度を下けるからである。
オ６図に示されたフォトダイオードの構造について、詳
細］に述べる。フォトダイオード（６０）は底面に金属
層（６２）を有する。＋トープＴｎＰ（３１）（（１０
０）ｍ）から成る。この金属層中の窓の直径は、辿當約
５００μｍでめる。この金属層は通常金−ススのよ」−
一 ウな金合金て作られる。ｎ　　　Ｉ　ｎ　Ｐは約１０１
８ドナ原子／１立方センチメートルの正味ａ度にトープ
された基板イン料である。ｎ＋−ＩｎＰの最上部に約１
０μｍのｈさのＩＩ　ｊ’ｉ）　ＩｎＰの薄い層（６６
）がちシ、次にｎ形ＩｎＧａＡｓ　　の薄い層Ｃ６４）
（約１０μｎｌ厚）がある。この最」二部にｐ＋形Ｉｎ
０ａＡｓ　　の薄い層（５５）（約１．５μｍη）があ
る。これらの薄い層コま通常液相エピタキシーによシ作
られ、ＩｎＧａＡｓ　　の組成は約１．７μｍの波長に
対する感度のために５３モルパーセント・インジウム、
４７モルパーセント・カリウムである。フオトタ゛イオ
ード＋１４造の最上部の中央に向け、通常金−亜鉛のよ
うな金合金で作られた金属ｗ＜６６）がある。この型の
構造は通常メサｐ−１−ｒ）フォトダイオードと呼ばれ
ている。メサの直径は約４６０μ＋１１である。この構
造の中央を通って、通常直径約１５０μｍの穴（６７）
が本発明に従い作られる。この構造の利点は特に二方向
伝送システムまたは光源用モニターシステムで用いた場
合にある。薄い部分および厚い部分を有する光ファイバ
において、湯い部分は穴（６７）にあい、それにより光
検出器はファイバの外側■光を検出し、パルスのような
光信号はファイバの薄い部分を通して反対方向に送るこ
とができる。
本発明については、特定の応用すなわち第６図に示され
たフォトダイオード構造中の穴のエツチングを例（によ
く説明される。通常穴は、フォトタイオード構造がウェ
ハ状で個々のテハイスに分離される前にその中に作られ
る。従って、多くのフォトダイオードが同時に処理され
るが、単一のフォトダイオード構造について説明する。
構造は通常の手段（一般にｎ形Ｉｎ、Ｐ結晶上への層の
液相エピタキシャル堆２Ｊｔ　）によシ作られ、金属層
が堆積される。（すなわち金、亜鉛、金及び金、スス、
金層）］４４造は図に示されたものと非常によく似てい
るが、穴のないことが異なシ、底部金合金層は作るべき
穴だけの幅（１００μｍ）を有する。この１５０μｎ１
の窓を有する金−合金層は寛解メッキで作ると便利で、
基板表面上にフォトレジストマスクを蒸着まだはスパツ
クする。金合金層は、また、フォトエツチングプロセス
のだめのマスクとして働く。
フォトエツチングの前に、表向は（容積にして）１の過
酸化水素、１の硫酸および１゜の水から成る溶液中で６
ｏ秒１…エツチンクすることにより浄化される。次に、
ウェハは１モル塩酸水溶液中に浸きれ、第１図に示され
たのと同様の電気化学的溝成の一部とされる。
ＨＦ＃液も用いられ、典型的な場合０．７５モル’ｉｒ
Ａ　ＩｆのＨＦおよび０．７５モル濃度のＫ　Ｆが用い
られる。白金の金１４片がカソードとして用いられる。
垂直な壁がエッチされた穴には必要で集光された光が用
いられる。タングステン電球が光源として用いられ、光
を集め必要な表面領域上に光を集中させるためレンズが
用いられる。＋０．２ボルトの電位が用いられ、回路中
で１ｌｉｌｌ　定された電流によシエッチングが観測さ
れる。エツチングは、穴がｐ″−＝Ｉ　ｎ　Ｏａ　Ａｓ
　　層に延ひるまで進む。ある棟の用途においては、こ
のｐ形層は残してもよいが、この特別の場合を除いて、
ｐ層もまたエッチされる。（本発明のプロセスはｎ形ま
たは真性材料のみをエッチするものであるから）これに
はもう一つのプロセスが必要である。
ｐ形層をエッチするためには、多くのプロセスを用いる
ことができる。それには暗状態でさえ、エツチングが起
る萱で電位を増加させた（ｍ常ｐ形Ｉｎ　（Ｆａ　Ａｓ
　　の場合、約＋０．５ボルト以上）通常の化学エッチ
、あるいは１９８６年１月１８日に承認された米国特許
　第４．３６９，０９９号に述べられているように、酸
化および還元パルスを交互に用いる方法が用いられる。
ここで、金属性の低い（より電子的に負の）元素（Ｉｌ
ｌ−Ｖ化合物中の■族元素せたばＩＩ−Ｖｌ化合物中の
■族元素）が光照射の存在で還元され、用いられる溶液
により溶解あるいは除去される。次に、半導体は電気化
学的に酸化され、それによシ、より金属性（より％予約
に正）の元素（Ｉｌｌ−Ｖ化合物中のｍ族元素またはｎ
　−）ｑ化合物中のＤ族元素）が酸化される。
上に述べた例において、化学エッチが用いられ（臭素１
、メタノール１００）、ｐ形ＬＩＴＧａＡｓ　層を貫い
てエツチングにより穴があけられた。（マスクとして用
いられた）裏面」二の過剰の金属は、直径５００μｍの
開口がエッチされる。エッチされる金属の位置を決め直
径を５００μｍに制限するだめにフォトレジスト材料が
用いられた。
ここで示された穴では、非常に垂直な壁が観測された。
暗電流、降伏電圧および光応答を分析すると、フォトエ
ツチングプロセスによる損傷が最小でるることが示され
た。またフォトタイオード」二の位置の関数として感度
を」り定した。址だ、エッチされた穴に非常に近接した
場合でも、デバイス特性の劣化は発見されなかった。
【図面の簡単な説明】
第１図は本発明を実施するのに有用な装置を示す図、 第２図は酸溶液中の典型的な化合物半導体の場合の光を
照射したときのエッチ速度対バイアス電圧のグラフを示
す図、 第６図は本発明に従って作られる穴を有する光検出器の
側面１Δである。 〔主要部分の符号の説明〕

Claims (1)

  1. 【特許請求の範囲】 １、　化合物半導体、０．０００１０７ｃｍ以上の導電
    率を有する電解液およびカソードに電流を通ずことによ
    り酸化物質を生成するために、化合物半導体の表面の少
    くとも一部を電気化ｑ的にエツチングする工程から成る
    少くとも一つの真性またはｎ形化合物半導体から成り本
    質的に損傷のない表面を有する半導体デバイスの製作方
    法において、 該エツチングを、電解液中の半纏体化合物の価電子帯の
    最大電位および電解液中の半導体化合物の伝導帯の最小
    電位間の電位を半導体化合物に印加する工程と； エッチされる化合物半導体表面の一部に、価電子帯中に
    正孔を生成するのに十分な光を照射する工程と； 電解液の組成には化合物半導体の表面から酸化物質を除
    去する物質を含める工程とを含むフ第１−エツチングと
    して行うことを特徴とする半導体デバイスの製作方法。 ２、　前記第１項に記載された方法において、電解液の
    ｐ　ＩＩは９以上、好甘しくは１１以上であることを特
    徴とする半導体デバイスの製作方法。 ６　前記第１項に記載された方法において、電解液のｐ
    　Ｈは５以下、好ましくは３以下であることを特徴とす
    る半導体デバイスの製作方法。 ４、　前記第３項に記載された方法において、電解液は
    Ｉ−Ｉ　Ｐ、ＨＣｌおよびＨＢ＋から選択された酸妙・
    ら成ることを！Ｐｊｍとする半導体デバイスの製作方法
    。 ５、　前記第４項に記載された方法において、酸濃度は
    約０．０５ないし１０モル濃度で変化し、好ましくは０
    ．２ないし２．０モル濃度であることを特徴とする半導
    体デバイスの製作力ｌ去っ ６．　前記第１項に記載された方法において、化合物は
    Ｇａ　Ｐ　、　　０ａＡｓ　、　ＡｌＡｓ　、　　ＡＩ
    Ｐ　。 ＡｌＳｂ、　　ＩｎＳｂ、　　■１１Ａｓ、　　ＩｎＰ
    、　　ＧａＩｎＡｓ。 ＵａｌｕＬ’、ＧａｆｎＡｓＰ、ＧａＡ／ＪＰ、及びＧ
    Ｘ］Ａ６Ａｓのような■−■化合物半導体盪だは　Ｃｄ
    Ｓ。 ＣｃｌＳｃ　、　　Ｉ］ｇＣｃｌＴｅのようなＩｔ　−
    ■化合物半導体から選択されることを特徴とする半導体
    デバイスの製作方法。 ７　前記牙１項に記載された方法において、化合物半導
    体ば１］形で、ドーピンクレベルは１立方センチメート
    ル当り１０　ないＬ　１　Ｄ原子であることを特徴とす
    る半導体デバイスの製作方法。 ８、前記第１項まだは第４項または第５項に記載された
    方法において、 化合物はｎ形ＩｏＰで、１モルａ度塩酸中において電位
    はＳＣＥ基準で−０，５ないし＋１．０ボルト、好まし
    くは−０，１ないし＋０．５ボルトであることを特徴と
    する半導体デバイスの製作方法。 ９　前記第１項寸だば第４項一１／こは第５項に記載さ
    れた方法において、 化合物半導体はｎ形（ＪａＡｓ　　で、１モル濃度塩酸
    中において、電位はＳ　ＣＥ基準て−０，７ないし＋１
    ．０ボルト間、好ましくは−０，４ないし＋　０．４ボ
    ルトであることを特徴とする半導体デバイスの製作方法
    。 １０、　　前記牙１項に記載された方法において、光の
    エネルキーは化合物半導体の禁制帯より大きいことを％
    徴とする半導体デバイスの製作方法。 １１　　前記第１項に記載された方法において、デバイ
    スは１］形ＩｎＰ基板、■］形１：ｎＰの薄い層、Ｉ］
    形Ｉｎ（）ａＡｓの薄い層、ｐ形ＩｎＧａＡｓの渦゛い
    層を翁するフォトタイオードで、１］形層および′ＪＡ
    性層をｓｃｇ基準で０．２±０，１ボルトの電位、１モ
    ル濃度塩酸から成る電解液で電気化学的フォトエツチン
    グすることによシフオドダイオード構造の中央に穴がフ
    ォトエッチされることを特徴とする半導体デバイスの製
    作方法。 １２、　　前記第１１項に記載された方法において。 適当な化学エッチによりｐ形層をエッチすることを特徴
    とする半導体デバイスの製作方法。
JP58165353A 1982-09-10 1983-09-09 半導体デバイスの製作方法 Pending JPS5966126A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/416,472 US4414066A (en) 1982-09-10 1982-09-10 Electrochemical photoetching of compound semiconductors
US416472 1989-10-03

Publications (1)

Publication Number Publication Date
JPS5966126A true JPS5966126A (ja) 1984-04-14

Family

ID=23650116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58165353A Pending JPS5966126A (ja) 1982-09-10 1983-09-09 半導体デバイスの製作方法

Country Status (5)

Country Link
US (1) US4414066A (ja)
EP (1) EP0106477A3 (ja)
JP (1) JPS5966126A (ja)
CA (1) CA1198620A (ja)
ES (1) ES525514A0 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4689125A (en) * 1982-09-10 1987-08-25 American Telephone & Telegraph Co., At&T Bell Labs Fabrication of cleaved semiconductor lasers
US4608138A (en) * 1984-02-16 1986-08-26 Mitsubishi Denki Kabushiki Kaisha Electrolytic method and apparatus
US4559116A (en) * 1984-07-09 1985-12-17 Minnesota Mining And Manufacturing Company Process of etching semiconductor electrodes
US4730198A (en) * 1984-11-26 1988-03-08 American Telephone And Telegraph Company, At&T Bell Laboratories Aligning arrays of optoelectronic devices to arrays of optical fibers
US4622114A (en) * 1984-12-20 1986-11-11 At&T Bell Laboratories Process of producing devices with photoelectrochemically produced gratings
US4613417A (en) * 1984-12-28 1986-09-23 At&T Bell Laboratories Semiconductor etching process
DE3608604A1 (de) * 1986-03-14 1987-09-17 Siemens Ag Strukturierbares fotoelektrochemisches abtragen
EP0296348B1 (de) * 1987-05-27 1993-03-31 Siemens Aktiengesellschaft Ätzverfahren zum Erzeugen von Lochöffnungen oder Gräben in n-dotiertem Silizium
US5322814A (en) * 1987-08-05 1994-06-21 Hughes Aircraft Company Multiple-quantum-well semiconductor structures with selective electrical contacts and method of fabrication
US5250471A (en) * 1988-12-26 1993-10-05 The Furukawa Electric Co. Method for manufacturing compound semiconductor devices including a step where the semiconductor is etched without exposure to light
JPH0465815A (ja) * 1990-07-06 1992-03-02 Matsushita Electric Ind Co Ltd パターン作成方法
DE4036895A1 (de) * 1990-11-20 1992-05-21 Messerschmitt Boelkow Blohm Elektrochemisches verfahren zum anisotropen aetzen von silizium
US6034001A (en) * 1991-10-16 2000-03-07 Kulite Semiconductor Products, Inc. Method for etching of silicon carbide semiconductor using selective etching of different conductivity types
US5238529A (en) * 1992-04-20 1993-08-24 Texas Instruments Incorporated Anisotropic metal oxide etch
US5374330A (en) * 1992-04-20 1994-12-20 Texas Instruments Incorporated Anisotropic barium strontium titanate etch
US5312516A (en) * 1992-04-20 1994-05-17 Texas Instruments Incorporated Anisotropic tantalum pentoxide etch
US5238530A (en) * 1992-04-20 1993-08-24 Texas Instruments Incorporated Anisotropic titanate etch
US5279702A (en) * 1992-09-30 1994-01-18 Texas Instruments Incorporated Anisotropic liquid phase photochemical copper etch
US5418114A (en) * 1992-09-30 1995-05-23 Texas Instruments Incorporated Anisotropic liquid phase photochemical mercury cadmium telluride etch
US5338416A (en) * 1993-02-05 1994-08-16 Massachusetts Institute Of Technology Electrochemical etching process
US5464509A (en) * 1994-05-20 1995-11-07 Massachusetts Institute Of Technology P-N junction etch-stop technique for electrochemical etching of semiconductors
JPH1041285A (ja) * 1996-07-23 1998-02-13 Advantest Corp ＩｎＧａＰ層の食刻方法
JP4445716B2 (ja) * 2003-05-30 2010-04-07 日立ソフトウエアエンジニアリング株式会社 ナノ粒子製造方法
US7968273B2 (en) * 2004-06-08 2011-06-28 Nanosys, Inc. Methods and devices for forming nanostructure monolayers and devices including such monolayers
US7776758B2 (en) 2004-06-08 2010-08-17 Nanosys, Inc. Methods and devices for forming nanostructure monolayers and devices including such monolayers
US20090136785A1 (en) * 2007-01-03 2009-05-28 Nanosys, Inc. Methods for nanopatterning and production of magnetic nanostructures
US20080246076A1 (en) * 2007-01-03 2008-10-09 Nanosys, Inc. Methods for nanopatterning and production of nanostructures
KR20110074724A (ko) * 2007-12-14 2011-07-01 나노시스, 인크. 기판 요소들의 형성 방법
US8540889B1 (en) 2008-11-19 2013-09-24 Nanosys, Inc. Methods of generating liquidphobic surfaces

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3041258A (en) * 1960-06-24 1962-06-26 Thomas V Sikina Method of etching and etching solution for use therewith
GB1556778A (en) * 1977-03-11 1979-11-28 Post Office Preparation of semiconductor surfaces
US4351706A (en) * 1980-03-27 1982-09-28 International Business Machines Corporation Electrochemically eroding semiconductor device
US4276098A (en) * 1980-03-31 1981-06-30 Bell Telephone Laboratories, Incorporated Batch processing of semiconductor devices
US4389291A (en) * 1981-06-19 1983-06-21 Bell Telephone Laboratories, Incorporated Photoelectrochemical processing of InP-type devices

Also Published As

Publication number Publication date
EP0106477A3 (en) 1985-01-09
ES8405998A1 (es) 1984-06-16
ES525514A0 (es) 1984-06-16
EP0106477A2 (en) 1984-04-25
US4414066A (en) 1983-11-08
CA1198620A (en) 1985-12-31

Similar Documents

Publication Publication Date Title
JPS5966126A (ja) 半導体デバイスの製作方法
US5431766A (en) System for the photoelectrochemical etching of silicon in an anhydrous environment
US4415414A (en) Etching of optical surfaces
US4613417A (en) Semiconductor etching process
US5569932A (en) Porous silicon carbide (SIC) semiconductor device
US4391683A (en) Mask structures for photoetching procedures
JPS6146078B2 (ja)
JPS60160129A (ja) ｎ形シリコン半導体を含むデバイスの製作方法
US4482442A (en) Photoelectrochemical etching of n-type gallium arsenide
JPH0434301B2 (ja)
US4389291A (en) Photoelectrochemical processing of InP-type devices
US4622114A (en) Process of producing devices with photoelectrochemically produced gratings
JPS61191081A (ja) 光電検出素子の製造方法
JPS58500920A (ja) 金メツキプロセス
US4689125A (en) Fabrication of cleaved semiconductor lasers
US3636354A (en) Near-infrared detector employing cadmium tin phosphide
EP0108475B1 (en) Fabrication of cleaved semiconductor lasers
US4597004A (en) Photodetector
US4576691A (en) Etching optical surfaces on GaAs
Kohl et al. Photoelectrochemical methods for III-V compound semiconductor device processing
JPH03104287A (ja) 半導体受光素子の製造方法
Etcheberry et al. Bias‐dependent photoluminescence of InP in aqueous iodine solutions
JP2008251881A (ja) 受光素子およびその製造方法
JPH04342174A (ja) 半導体受光素子
Fink et al. Photoelectrochemical etching of GaAs/AlGaAS multilayer structures