JPS58500920A - 金メツキプロセス - Google Patents

金メツキプロセス

Info

Publication number
JPS58500920A
JPS58500920A JP57501923A JP50192382A JPS58500920A JP S58500920 A JPS58500920 A JP S58500920A JP 57501923 A JP57501923 A JP 57501923A JP 50192382 A JP50192382 A JP 50192382A JP S58500920 A JPS58500920 A JP S58500920A
Authority
JP
Japan
Prior art keywords
gold
plating
process described
solution
compound semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57501923A
Other languages
English (en)
Inventor
バツクレイ・レジナルド・ラス
デアサロ・ルシアン・ア−サ−
コ−ル・ポ−ル・アルバ−ト
オスタ−メイヤ−・フレデリツク・ウイリアム・ジユニヤ
ウオロウオデウク・キヤサリ−ン
Original Assignee
ウエスタ−ン エレクトリツク カムパニ−,インコ−ポレ−テツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ウエスタ−ン エレクトリツク カムパニ−,インコ−ポレ−テツド filed Critical ウエスタ−ン エレクトリツク カムパニ−,インコ−ポレ−テツド
Publication of JPS58500920A publication Critical patent/JPS58500920A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/48Electroplating: Baths therefor from solutions of gold
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemically Coating (AREA)
  • Electroplating And Plating Baths Therefor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 金メツキプロセス 技術分野 本発明はI−V族半導体表面に電気的に付着した金属表面上に、金をメッキする プロセスに係る。本発明の一実施例において、金はある種の型のトランジスタ構 造中の小さな貫通孔を通してメッキされる。
本発明の背景 新材料の発見及びよりよい材料の新製法の開発にょシ、半導体分野に多くの新し い用途が導き出された。
これらの新らしい用途はしばしば異なる製作技術を特徴とする特に、微小寸法に 関連し、デバイスの各種形状をより精密に配置すること、半導体表面に金属物質 を固着させることなどに関してである。
具体的な例の一つは、化合物半導体を含むデバイスである。各種の型のデバイス は化合物半導体を用いて作られ、半導体レーザー、検出器、発光ダイオード及び 増幅器を含む。典型的な例は、各種化合物半導体で作られるある種のマイクロ波 半導体デバイスの製作と構造に付随している。ここで、寄生インダクタンスを最 小にすることが、よいデバイス特性をf)乙うえで重要である。それにより、高 周波動作が可能になり、高周波でよシ高い利得と帯域幅が得られる。また、金属 (2) パッドに金をよシ確実に固着させることにより、よい電気的接触とよい熱接触が 確実になる。これによりデバイスの高パワー処理能力が可能になシ、デバイ3の より高くより予測可能な周波数特性が得られるようになる。
特に望ましいのは、化合物半導体構造上のあらかじめ決められた領域に、メッキ をする信頼性あるプロセスである。半導体プロセスにおいては、個々のデバイス に電気的接続をすることなくこのことが実現できると特に望ましい。特に金メツ キプロセスのようなメッキプロセスの正確な方向は、各種半導体デバイスの製作 において特に有利である。各種Q文献で半導体上への金属の堆積について述べら れておシ、その中にはエイ、ビー、ジエイ、サリバン(A、B、J、5ulli van )による11新しい半導体電極技術” (” New Sem1con ductor ContactTechnology ’“)と題する論文、エ レクトロニック・レタース(Electronic Letters )牙12 巻、牙6号(1976年6月18日)166頁が含まれる。
本発明の要約 本発明はI−V族化合物半導体デバイスの製作プロセスに係り、その中で少くと も一工程は化合物半導体に電気的に付着された金属上に金をメッキすることを含 む。この金メッキは化合物半導体の光或気化学酸化により引き起こされる。化合 物半導体はアンド−プ、(5) 半絶縁性(補償)まだはn形でよい。金メツキプロセスは、金を含む物質の金属 表面における化学的還元を含む。他の任意の金属表面も使用できるが、金属表面 もまた金である。金属の厚さは数ミクロンから分子の厚さまで必要に応じ変えて もよい。プロセスは半導体の酸化物を溶解し、還元によシ金属金を生じるメッキ すべき金の源を含む電解質中で行われる。本発明の特に有利な実施例は、窓を通 してのガリウムひ素電界効果トランジスタ(GaAs−F ET )中への金メ ッキである。このプロセスはメッキパワー源、デバイスへの電気的接続またはワ イヤを用いず金メッキが可能である。
通常のメッキプロセスでは小さすぎる溝および孔中にでも優れたメッキの結果が 得られる。このプロセスにより、金属表面に対し良好な熱的および電気的接触を 有する金メッキが生じる。加えて、GaAs−F B Tデバイスのソースパッ ドを、孔を通すことによシ、ヘッダに電気的接続をするためにこのプロセスを用 いるとき、良好な熱的および周波数容量を有する、より信頼性の高い再現性のよ いデバイスが得られる。池の用途には、半導体表面上の電極、他の金属層、ソー スパッド、トレインパッドおよびゲートパッドの製作が含まれる。
図面の簡単な説明 矛1図は貫通孔を通して金をメッキした後の半導体ウェハの一部分の側面図、 (4) 1′2図は半導体デバイスおよび金を満たした窓に付着した金ヘッダを有する半 導体ウェハの一部分の側面本発明は化合物半導体表面に固着した金属表面上への 金メツキのための光電気化学プロセスを含む。このプロセスは本質的に化合物半 導体の光酸化と化合物半導体の表面に固着した金属表面上での還元から成る。
溶液には還元で金属金を生じる可溶物質を含ませる。
溶液にはまた、化合物半導体の光酸化で生じた酸化物を溶解する物質を加える。
これによりメッキプロセスが確実に続く。
本発明は特に純粋な(アンドープ)化合物半導体、禁制帯中にトラップを形成す るようにドーピングすることにより作られた半絶縁性化合物半導体およびn形化 合物半導体に適用される。本質的には化合物半導体は著しいp形であってはなら ない。一般に、正孔濃度は100倍以上電子濃度を越えてはならない。本質的に 、半導体特性は正孔濃度が照射によるプロセスの光−酸化部分で著しく変化する ようなものにすべきである。これにより正孔が表面まで運ばれ、光−酸化反応を 起こす。これらの正孔は空間電荷層中の電界により表面に運ばれる。これらの半 導体は主として市販の重要なデバイスに用いられるため、本発明は特にl−V特 表昭58−500920(3) 化合物半導体に係る。
典型的なI−V族半導体化合物はGaP、 GaAs、 AlAs。
Add、 AASb、 InP、 InSb、 InAs、 GaInAs、  GaInP、 GaInAsP。
GaAj’PおよびCaMASである。本発明は補償された材料とともに、アン ドープ材料に適用すると有用である。
典型的な補償材料は、クロムドープのガリウムひ素である。ここで、ドーピング は通常1015から1017Cr/ca’の範囲である。このプロセスで一般に 1060−α以上の抵抗率が生じる。酸素はまた補償用材料としても有用である 。
本発明はまたn形化合物半導体のプロセスにも有用である。当業者には周知の各 種の方法は、n形化合物半導体を作るために用いられる。IN−V族化合物に典 型的なのは、半導体中の■族元素を置換するために、■族元素(すなわち、Si 、 Ge、 Sn)をドーピングするか、半導体中のV族元素を置換するために 、■族元素(S、 Se、 Te )をドーピングするかである。典型的なドー ピングレベルは、1立方センチメートル当り10ないし10 ドナ原子である。
光電気化学メッキプロセスは、本質的に同時に起こる各種のプロセスを含む。メ ッキすべき金属表面を含む化合物半導体は、以下でより詳細に述べる電解質溶液 中に浸される。化合物半導体の表面を、電子−正孔対を発生する光で照射する。
光のフォトンエネルギー(6) は二つのエネルギー帯中で牛ヤリャを発生するように、禁制帯に等しいかそれよ り大きくすべきである。しばしば広帯域の源を用いるのが便利であるが、光の正 確な位置が有用な場合はレーザー源が用いられる。光はまた、酸化が起る領域か ら、メッキが起る金属表面への光導電性を−起こすのにも有用である。これは低 導電率がメッキ速度を制限するクロムドープガリウムひ素のような半絶縁性半導 体に対し特に望ましい。また、金属層の特定の領域にメッキを制限するため、メ ッキが望ましくない金属層の部分は、しばしばマスクで除去される。このマスク はマウントする表面、通常は基板へ金属層を固着させることによシ、しばしば笑 現される。典型的な場合、半導体ウェハは支持のため、サファイア盤のような透 明な基板に固着される。電解質溶液は金の源(より正確には、還元で金属金を生 じる金化合物)、化合物半導体の酸化物を溶解する1ないし複数の物質、電解質 溶液のイオン導電性を確実によくするだめの塩および必要に応じて、溶液のpH を安定化するだめの緩衝剤を含む。非常に多種類の金塩を用いてよく、それには 金シアン化複イオン、他の今後イオンおよび塩化金のような金塩が含まれる。人 手のしやすさおよび金の還元しやすさにより、金の源としては金シアン、化カリ ウムが望ましい。金物質の濃度はo、 o o iモル濃度から飽和までの広い 範囲で変えてよ(7) い。最適の濃度はプロセスの特性より、経済性に通常大きく依存する。このため 、0.01ないし0.2モル濃度のような比較的低濃度が通常好まれる。シアン 化イオンがもし存在するならば、それは金シアン化イオンの濃度の0.1ないし 10倍の範囲であろう。一般に、過剰のシアン化物は用いられない。
化合物半導体の酸化物を溶解するのに有用な物質は、含まれる特定の化合物に依 存する。溶解度を確実に得るためには、しばしば適度の酸または塩基で十分であ る。典型的な場合、この目的には4以下または8以上のpHを用いる。適当な陰 イオンが存在するならば、中間のpHO値を用いることもできる。アルミニウム およびある程度のインジウムの場合、塩基性溶液が好ましく、塩素イオンを加え ると、しばしば生成した酸化物の溶解に役立つ。ガリウムひ素の場合、緩衝剤の 一部であるりん酸イオンが存在すると、酸化生成物の溶解を促進する。導電性の 塩を加えるのも有益である。
典型的な量は0.05ないし1モル濃度溶液である。本質的にイオン化し、酸化 −還元プロセスを妨げない任。
意の物質を用いることができる。この要件は緩衝のような溶液中での池の機能を 果たす物質または半導体の酸化生成物を確実に溶解する物質が満たす。
緩衝剤はだのプロセスを実施する上で必要ではないが、それは電解質溶液中のp Hを確実に安定化し、そ(8) れにより反応は安定化する傾向がある。典型的な緩衝剤はりん酸塩系物質(りん 酸二水素塩−シん酸水素塩基およびりん酸水素塩−りん酸塩系の両方)およびク エン酸塩である。含まれる濃度は広範囲に変えてよく、通常の電解メッキプロセ スで用いられる典型的なものである。典型的には、0.05ないし10モル濃度 溶液が用いられる。
プロセスの温度は広範囲に変えてよく、電解質溶液の氷点から沸点まで含まれる 。しばしば室温が便利なため好まれるが、よシ急速なメッキが望ましい場合、4 0ないし75Cの温度が望ましい。50ないし60Cのメツ牛温度が最も好まし い。
本発明はデバイスについての説明およびデバイス製作における金メッキで用いら れるプロセスについての説明で、その利点が説明できる。牙1図は一部分完成し た個々の多くのGaAs FETを有する半導体ウェハ(10)の一部の側面図 である。ウェハは通常のワックス(12)を用いて、サファイア盤(11)上に マウントされる。多くのプロセスはすでにデバイスに対し行われる。デバイスの 主基体(13)は約1016のクロム原子/Cm’をガリウムひ素にドープする ことにより作られた半絶縁性ガリウムひ素で作られている。各種の層が半絶縁1 1GaAs上に形成されている。n形ガリウムひ素のエビタ牛シャル層(14) が半絶縁性ガ(9) 特表昭58−500921)(4) リウムひ素上に成長され、ドレインパッド(16)と同様、ソースパッド(15 )が図のように含まれる。
ゲートパッド(図示されていない)がソースパッドおよびドレインパッド間に配 置される。本発明のプロセスは図のように孔(17)を通し金(18)で全体ま たは一部を満たすのに有用である。通常孔は完全に満たす必要はない。個々のデ バイスは(しばしば単一のデバイス上に多数のソースおよびドレインの組合せを 有し)分離され、ヘッダにろう付けされる。ろう付は材料は通常金−すす合金で ある。金−すす合金はソースパッドおよび孔の内側部分から離すのが有利である 。
貫通孔の中に金メッキをする典型的なプロセスは、以下のとうりである。典型的 な場合、プラズマエツチング技術により貫通孔を作った後、ウェハは一連の浄化 工程を通る。オ・−に、ウェハは酸素で飽和した(典型的な場合02モル濃度K CNの)シアン化物溶液中に浸される。この溶液はプラズマエツチング中、ソー スパッドからスパッタされたあらゆる金を溶解した。
次に、表面は濃硫酸6.30パーセント過酸化水素溶液1および水1でできた溶 液で浄化される。この処理により、貫通孔の側面およびガリウムひ素の表面上へ の、寄生的なメッキが防止された。
サファイア盤上にマウントされたウェハは、4 gm /l KAu(ON)2 .100 gm/7 KI42POx 、 28 gm/l KOHか(10) ら成る水溶性メッキ液中に浸された。pHは約7で、メッキプロセスは約55c の浴槽温度で行われた。
適度な浴槽の攪拌を通常用い、金メツキ速度を調整するために光強度を用いても よい。光照射は500ワツトのタングステン・ハロゲンランプで行い、放射を集 め光線を本質的に並行にするためにレンズを用いた。
これらの装置は必ずしも必要ではないが、ランプからの光出力をより効率的にし 、半導体ウェハの表面上での光の分布をより均一にする。
光照射は(サファイア盤を通すか底面へ)デバイスのいずれの側または両側から できる。一般に、サファイア盤を通して光照射すると、より便利でよい結果が得 られる。
(通常、硫酸3、過酸化物溶液1および水1の水溶性エツチング液でG a A  sを化学的にエツチングした後)顕微鏡でこれらの貫通孔を調べると、メッキ によシ金で満ちた孔には空孔がなく、ソースパッドと優れた電気的および熱的接 触を形成していることが示された。
牙2図は半導体ウェハ(2o)の側面を示し、ウェハには多数のG a A s  −F E Tがありその中の貫通孔(21)は金で満たされ、デバイスの底面 上の金メッキ(22)は完了している。示されているのは、ソースパッド(23 )、ドレインパッド(24)および半絶縁性0aAs25)である。典型的なデ バイスの各種寸法も示され(11) でいる。
FIG、 / 国際調査報告

Claims (1)

  1. 【特許請求の範囲】 1 金の源を含む電解質溶液から、金属部領域の表面の少くとも7部分上に、金 をメッキすることから成るアンドープ、半絶縁性またはn形i−v族化合物半導 体材料を含むデバイスの製作プロセスにおいて、半導体の酸化を可能にし、金属 表面、上で金の源の還元を起こさせ、その上に金属部を堆積させるように、1− V族化合物半導体材料の禁制帯と少くとも同じがそれより大きなフォトンエネル ギーを有する光で、■−■族化合物半導体材料を照射することによシ、メッキを 行うことを特徴とするプロセス。 2、 前記牙1項に記載されたプロセスにおいて。 1−V族化合物半導体はGaP、 GaAs、 AdAs、 A7Sb 。 InP、 InSb、 InAs、 GaInAs、 GaInP、 GaIn AsP、 GaAlPおよびGaAlAsから成るグループの中から選択される ことを特徴とするプロセス。 3 前記牙1または牙2項に記載されたプロセスにおいて、 1015ないし10170r/α5の範囲の濃度でクロム4、 前記牙2項に記 載されたプロセスにおいて、Si、 Ge、 So、 S、 SeおよびTeか ら選択された少くとも1種類の元素をドープしたn形のl−V族化合物(13) 半導体を用いることを特徴とするプロセス。 5、 前記矛1〜4項のいずれかに記載されたプロセスにおいて、 金の源は001ないし02モル濃度の濃度を有する金シアン化カリウムのような 金シアン化複イオンであることを特徴とするプロセス。 6、 前記矛1〜5項のいずれかに記載されたプロセスにおいて、 電解質溶液は4以下または8以上のpHを有することを特徴とするプロセス。 7 前記オ・1〜6項のいずれかに記載されたプロセスにおいて、 金メツキプロセス中、電解質溶液の温度は4oないし75Cに保たれることを特 徴とするプロセス。 8 前記牙1〜7項のいずれかに記載されたプロセスにおいて、 化合物半導体はG aA sで、金は貫通孔を通し、ソースパッド上にメッキさ れ、電解質溶液は水、1−4゜gm/1KAu (ON )2.100 gm/  l! KJ(、、POllおよび28gm/ l KOHから成ることを特徴 とするプロセス。 9 前記牙1〜8項のいずれかに記載されたプロセスにおいて、 メッキに先だち、化合物半導体をシアン化物溶液に浸し、次に化合物半導体を本 質的に硫酸6、過酸化物(14) 溶液1および水1から成る溶液中に浸すことによシ、半導体を清浄化することを 特徴とするプロセス。 10、前記牙1〜9項のいずれ25〜に記載されたプロセスにおいて、 電解質溶液は塩素イオンまたは緩衝剤を含むことを特徴とするプロセス。 特表昭58−500920(2)
JP57501923A 1981-06-11 1982-05-07 金メツキプロセス Pending JPS58500920A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US272517NLESE 1981-06-11
US06/272,517 US4399004A (en) 1981-06-11 1981-06-11 Photoelectrochemical gold plating process

Publications (1)

Publication Number Publication Date
JPS58500920A true JPS58500920A (ja) 1983-06-02

Family

ID=23040135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57501923A Pending JPS58500920A (ja) 1981-06-11 1982-05-07 金メツキプロセス

Country Status (8)

Country Link
US (1) US4399004A (ja)
EP (1) EP0080492B1 (ja)
JP (1) JPS58500920A (ja)
KR (1) KR900003248B1 (ja)
CA (1) CA1202273A (ja)
DE (1) DE3269941D1 (ja)
GB (1) GB2100291B (ja)
WO (1) WO1982004445A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4499655A (en) * 1981-03-18 1985-02-19 General Electric Company Method for making alignment-enhancing feed-through conductors for stackable silicon-on-sapphire
US4586988A (en) * 1983-08-19 1986-05-06 Energy Conversion Devices, Inc. Method of forming an electrically conductive member
US4482443A (en) * 1983-12-30 1984-11-13 At&T Technologies Photoelectrochemical etching of n-type silicon
US4507181A (en) * 1984-02-17 1985-03-26 Energy Conversion Devices, Inc. Method of electro-coating a semiconductor device
US4578157A (en) * 1984-10-02 1986-03-25 Halliwell Michael J Laser induced deposition of GaAs
US5422294A (en) * 1993-05-03 1995-06-06 Noble, Jr.; Wendell P. Method of making a trench capacitor field shield with sidewall contact
US20060237324A1 (en) * 2003-05-21 2006-10-26 Fred Hayward Pulse plating process for deposition of gold-tin alloy
JP2005286273A (ja) * 2004-03-31 2005-10-13 Sohki:Kk 回路基板、回路基板の製造方法、電子デバイス、電子デバイスの製造方法
US8551313B2 (en) * 2007-11-15 2013-10-08 International Business Machines Corporation Method and apparatus for electroplating on soi and bulk semiconductor wafers
US9184777B2 (en) 2013-02-14 2015-11-10 Ford Global Technologies, Llc Method and system for personalized dealership customer service
WO2021182647A1 (en) 2020-03-11 2021-09-16 Songok Elijah Fortification of foods with carica papaya seeds for treatment of schistosomiasis
CN113832508B (zh) * 2021-09-30 2022-06-03 深圳市联合蓝海黄金材料科技股份有限公司 无氰电镀金镀液及其应用和电镀制金凸块的方法以及金凸块和电子部件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3013955A (en) * 1959-04-29 1961-12-19 Fairchild Camera Instr Co Method of transistor manufacture
JPS5092830A (ja) * 1973-12-20 1975-07-24
US4144139A (en) * 1977-11-30 1979-03-13 Solarex Corporation Method of plating by means of light
US4251327A (en) * 1980-01-14 1981-02-17 Motorola, Inc. Electroplating method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3890215A (en) * 1974-02-08 1975-06-17 Bell Telephone Labor Inc Electrochemical thinning of semiconductor devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3013955A (en) * 1959-04-29 1961-12-19 Fairchild Camera Instr Co Method of transistor manufacture
JPS5092830A (ja) * 1973-12-20 1975-07-24
US4144139A (en) * 1977-11-30 1979-03-13 Solarex Corporation Method of plating by means of light
US4251327A (en) * 1980-01-14 1981-02-17 Motorola, Inc. Electroplating method

Also Published As

Publication number Publication date
WO1982004445A1 (en) 1982-12-23
EP0080492A4 (en) 1983-09-02
KR900003248B1 (ko) 1990-05-12
US4399004A (en) 1983-08-16
EP0080492B1 (en) 1986-03-19
EP0080492A1 (en) 1983-06-08
GB2100291A (en) 1982-12-22
DE3269941D1 (en) 1986-04-24
CA1202273A (en) 1986-03-25
KR840000981A (ko) 1984-03-26
GB2100291B (en) 1984-10-10

Similar Documents

Publication Publication Date Title
US4204933A (en) Electrocoating process for producing a semiconducting film
US2697269A (en) Method of making semiconductor translating devices
JPS5966126A (ja) 半導体デバイスの製作方法
JPS58500920A (ja) 金メツキプロセス
CA1086682A (en) Preparation of semiconducting films of sulphide, sulphorelemide, selenide or telluride for solar cells
US4613417A (en) Semiconductor etching process
Phillips et al. Electrochemical and photoelectrochemical deposition of thallium (III) oxide thin films
US2995475A (en) Fabrication of semiconductor devices
JPS61500466A (ja) 光検出器
US4404072A (en) Photoelectrochemical processing of III-V semiconductors
JPS61106499A (ja) 光活性パイライト層、その製造法、および太陽電池
Iwasa et al. Electroless nickel plating on silicon
US4425196A (en) Photoelectrochemical plating of silver
JPS61191081A (ja) 光電検出素子の製造方法
TW442828B (en) Light emitting device
US4386142A (en) Surface treatment of semiconductor materials
US4576691A (en) Etching optical surfaces on GaAs
US3349476A (en) Formation of large area contacts to semiconductor devices
JPS5966184A (ja) 半導体レ−ザ−製造方法
JPH08125203A (ja) CdTe素子の製造方法
JPH0690018A (ja) 発光素子及びその製造方法
GB814527A (en) Improvements in or relating to processes for the production of electrodes on semi-conductor surfaces, and semi-conductor arrangements produced by such processes
US3242389A (en) Nonlinear tunnel resistor and method of manufacture
JPH0537013A (ja) 注入形発光素子及びその製造方法
JPH036069A (ja) 半導体発光素子の保護膜形成方法