DE102013201479A1

DE102013201479A1 - Verfahren zur Durchkontaktierung eines Halbleitersubstrats und Halbleitersubstrat

Info

Publication number: DE102013201479A1
Application number: DE201310201479
Authority: DE
Inventors: Harry Hedler; Susanne Kornely; Jörg Zapf
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 2013-01-30
Filing date: 2013-01-30
Publication date: 2014-08-14
Also published as: WO2014117975A1

Abstract

Die Erfindung betrifft ein Verfahren zur Durchkontaktierung eines Halbleitersubstrats (10), bei welchem zumindest die Schritte a) Bereitstellen des Halbleitersubstrats (10), b) Erzeugen wenigstens eines Sacklochs (28) mit einer vorgegebenen Tiefe in einer Vorderseite (20) des Halbleitersubstrats (10) mittels eines Trockenätzverfahrens, c) Vertiefen des Sacklochs (28) bis zu einer Rückseite (18) des Halbleitersubstrats (10) mittels eines elektrochemischen Ätzverfahrens und Herstellen eines sich zwischen der Vorderseite (20) und der Rückseite (20) des Halbleitersubstrats (10) erstreckenden Durchtrittskanals (32) und d) Herstellen einer Durchkontaktierung (24) zwischen der Vorderseite (20) und der Rückseite (18) des Halbleitersubstrats (10) durch Füllen des Durchtrittskanals (32) mit einem elektrisch leitfähigen Material (34) durchgeführt werden. Die Erfindung betrifft weiterhin ein Halbleitersubstrat (10) mit wenigstens einer Durchkontaktierung (24).

Description

Die Erfindung betrifft ein Verfahren zur Durchkontaktierung eines Halbleitersubstrats sowie ein Halbleitersubstrat mit wenigstens einer Durchkontaktierung.
Unter dem Begriff Durchkontaktierung versteht man in der Halbleitertechnik eine in der Regel vertikale elektrische Verbindung zwischen einer Vorderseite und einer Rückseite eines Halbleitersubstrats (engl. vertical interconnect access, via). Bei dem Halbleitersubstrat kann es sich beispielsweise um einen Wafer, einen Chip, eine Diode, eine Photodiode oder dergleichen handeln. Mit Hilfe von Durchkontaktierungen kann eine hohe dreidimensionale Integration (3D-Integration) von integrierten Schaltkreisen (IC) erzielt werden. Eine Durchkontaktierung besteht dabei aus einem Durchtrittskanal, der sich durch das Halbleitersubstrat erstreckt und teilweise oder vollständig mit einem elektrisch leitfähigen Material, insbesondere einem Metall bzw. einer Metalllegierung gefüllt ist. Besonderes Interesse für diese Technologie besteht dabei vor allem im Bereich von Silizium-Chips (Thru-Silicon-Via, TSV).
Die bekannten Verfahren zur Herstellung von Durchkontaktierungen zwischen der Vorderseite und der Rückseite von Halbleitersubstraten weisen jedoch den Nachteil auf, dass mit ihrer Hilfe nur Kanäle mit einem vergleichsweise großen und damit für viele Anwendungen zu großen Durchmesser hergestellt werden können. Der Grund hierfür liegt in der verwendeten Prozesstechnologie. Beispielsweise können bekannte Trockenätzverfahren zur Erzeugung von Vias produktiv nur mit Aspektverhältnissen von etwa 1:10 bis etwa 1:15 (Durchmesser:Tiefe des Durchtrittskanals) realisiert werden, was bei typischen Waferdicken von etwa 400 μm bis 900 μm zwangsläufig zu Kanälen mit deutlich mehr als 30 μm Durchmesser führt.
Das Füllen der Kanäle bzw. Vias mit metallischem Leitermaterial erfolgt typischerweise mittels Galvanik (Electroplating). Die geometrischen Grenzen für eine homogene (voidfreie) Füllung des Vias mit dem Leitermaterial liegen bei galvanischen Verfahren aber ebenfalls im Bereich des vorstehend genannten Aspektverhältnisses.
Im Ergebnis sind daher kleinere Durchkontaktierungen innerhalb von aktiven Schaltungen nur mit abgedünnten Halbleitersubstraten (Wafern) möglich. Dies verkompliziert und verteuert aber die Technologiekette und damit das Produkt erheblich. Beispielsweise kann ein derartiger Wafer-Herstellungsprozess nur mit Unterstützung eines sogenannten Handlingwafers durchgeführt werden. Das anschließende Ablösen dieses Handlingwafers vom eigentlichen Halbleitersubstrat ist aber bis heute ein Risikoschritt, der zu einer hohen Ausschussrate führt. Darüber hinaus verbleibt nach dem Ablösen ein entsprechend dünner Wafer, Chip, oder dergleichen, der die folgenden Montageschritte extrem verkompliziert, da sich dünne Wafer und Chips wegen ihrer inneren Spannung und ihrer geringen mechanischen Stabilität sehr leicht durchbiegen („rollen").
Für vergleichsweise dicke und damit mechanisch stabile bzw. selbsttragende Wafer sind bisher nur Technologien bekannt, mit deren Hilfe Vias mit Durchmessern von mindestens 50 μm und mehr hergestellt werden können. Wegen dieser vergleichsweise großen Mindestdurchmesser ist die TSV-Technologie in ihrer Anwendung bislang stark eingeschränkt, da die Durchkontaktierungen zuviel lateralen Platz auf dem Halbleitersubstrat benötigen. Kleinere eigenständige Chipbereiche, zum Beispiel Sensor-Pixel, die ähnlich groß sind wie die Durchkontaktierungen selbst, sind daher bislang nicht mit TSV-Techniken kontaktierbar. Benötigt eine Schaltung eine hohe Via-Anzahl, ist dies somit nur mit einem entsprechend großflächigen Halbleitersubstrat erreichbar. Damit ist aber beispielsweise die 3D-Kontaktierung von Zellen ausgedehnter Sensor-Arrays, deren Ausdehnung zwischen 20 μm und 100 μm beträgt, letztlich nicht möglich. Beispiele für derartige Sensor-Array sind alle direkten oder indirekten Röntgen-Detektoren für CT, PET, AX usw.
Zusammenfassend stellen also die derzeit herstellbaren und vergleichsweise großen Minimaldurchmesser für Durchkontaktierungen ein entscheidendes Hindernis bei der technischen Weiterentwicklung der SD-System-Integration in der Mikroelektronik dar.
Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Durchkontaktierung eines Halbleitersubstrats anzugeben, mit dessen Hilfe Durchkontaktierungen mit kleineren Durchmessern herstellbar sind. Eine weitere Aufgabe der Erfindung ist es, ein Halbleitersubstrat anzugeben, welches entsprechend verbesserte Durchkontaktierungen aufweist.
Die Aufgaben werden erfindungsgemäß durch ein Verfahren gemäß Patentanspruch 1 sowie durch ein Halbleitersubstrat mit den Merkmalen des Patentanspruchs 13 gelöst. Vorteilhafte Ausgestaltungen mit zweckmäßigen Weiterbildungen der Erfindung sind in den jeweiligen Unteransprüchen angegeben, wobei vorteilhafte Ausgestaltungen des Verfahrens als vorteilhafte Ausgestaltungen des Halbleitersubstrats und umgekehrt anzusehen sind.
Ein erster Aspekt der Erfindung betrifft ein Verfahren, mit dessen Hilfe Durchkontaktierung mit kleineren Durchmessern in einem Halbleitersubstrat herstellbar sind. Das erfindungsgemäße Verfahren umfasst hierzu zumindest die Schritte a) Bereitstellen des Halbleitersubstrats, b) Erzeugen wenigstens eines Sacklochs mit einer vorgegebenen Tiefe in einer Vorderseite des Halbleitersubstrats mittels eines Trockenätzverfahrens, c) Vertiefen des Sacklochs bis zu einer Rückseite des Halbleitersubstrats mittels eines elektrochemischen Ätzverfahrens und Herstellen eines sich zwischen der Vorderseite und der Rückseite des Halbleitersubstrats erstreckenden Durchtrittskanals und d) Herstellen der Durchkontaktierung zwischen der Vorderseite und der Rückseite des Halbleitersubstrats durch Füllen des Durchtrittskanals mit einem elektrisch leitfähigen Material. Die Erfindung beruht dabei auf der Erkenntnis, dass durch die Kombination zweier Ätzschritte zur Herstellung des Durchtrittskanals für die Durchkontaktierung, nämlich zunächst durch Trockenätzen wenigstens eines Sacklochs und durch anschließendes Vertiefen des Sacklochs durch elektrochemische Ätzen, die Herstellung von Kanälen (Vias) mit sehr kleinen Durchmessern durch das gesamte Halbleitersubstrat (z. B. einen Wafer) hindurch ermöglicht ist. In einfachster Ausgestaltung kann das Halbleitersubstrat aus einem homogenen Material, beispielsweise aus dotiertem Silizium bestehen, wobei das im Rahmen der Erfindung bereitzustellende Halbleitersubstrats grundsätzlich nicht auf ein bestimmtes Material beschränkt ist. Es versteht sich aber, dass das Halbleitersubstrat zumindest bereichsweise aus einem elektrochemisch ätzbaren Material bestehen muss. Das erfindungsgemäße Verfahren erlaubt im Gegensatz zum Stand der Technik die Herstellung von Durchkontaktierungen mit finalen Aspektverhältnissen von bis zu 1:300 (Durchmesser:Tiefe) oder mehr. Weitere Vorteile bestehen in der Möglichkeit, extrem feine Kanäle bzw. Vias, das heißt Durchkontaktierungen mit besonders kleinen Durchmessern und/oder eine sehr hohe Anzahl an Durchkontaktierungen pro Fläche auch durch dicke bzw. selbsttragende Halbleitersubstrate (z. B. Wafer mit Dicken > 300 μm) bzw. durch Halbleitersubstrate mit aktiven Strukturen herstellen zu können. Damit können verschiedenste bislang nicht oder nur schwer mögliche Anwendungen realisiert werden, in welchen zum Beispiel sehr viele und/oder sehr kleine Vias benötigt werden. Beispiele sind Sensor-Arrays mit relativ kleinen Pixeln (<100 μm), welche von der Vorder- zur Rückseite Durchkontaktierungen brauchen (z. B. indirekte X-Ray-Detektoren). Weiterhin ermöglicht das erfindungsgemäße Verfahren beispielsweise die Herstellung von TSV mit extrem kleinen Durchmessern durch Wafer mit sehr großen Dicken und/oder aus unterschiedlichen Halbleitertypen (Si, A₃B₅, Saphir etc.) zu führen, was mit den aus dem Stand der Technik bekannten Verfahren nicht möglich ist. Das erfindungsgemäße Verfahren stellt zudem keinen Eingriff in die allgemeine Halbleiter-Technologie dar und kann daher problemlos in bestehende Fertigungsstraßen etc. integriert und unter Verwendung von herkömmlichen bzw. industriell erhältlichen Halbleitersubstraten durchgeführt werden. Aus dem erfindungsgemäß hergestellten Halbleitersubstrat kann dann in weiteren Schritten das jeweils gewünschte Device, beispielsweise eine mikroelektronische und/oder mikromechanische Vorrichtung, ein Sensor, ein Aktor oder dergleichen hergestellt werden. Diesbezüglich bestehen ebenfalls keine Limitierungen durch das erfindungsgemäße Verfahren.
In einer vorteilhaften Ausgestaltung der Erfindung ist vorgesehen, dass in Schritt a) ein Halbleitersubstrat bereitgestellt wird, welches einen Schichtverbund aus zumindest zwei unterschiedlichen Halbleiterschichten umfasst. Mit anderen Worten ist es vorgesehen, dass als Halbleitersubstrat ein Verbundsubstrat verwendet wird, welches mindestens zwei unterschiedliche Halbleiterschichten umfasst. Hierdurch können mit Hilfe des erfindungsgemäßen Verfahrens unterschiedlichste Halbleitersubstrate durchkontaktiert werden, womit eine Vielzahl an neuen Anwendungsgebieten eröffnet wird.
Dabei kann weiterhin vorgesehen sein, dass wenigstens zwei Halbleiterschichten verwendet werden, die unterschiedliche Schichtdicken aufweisen und/oder aus unterschiedlichen Materialien bestehen und/oder durch wenigstens eine Isolatorschicht voneinander getrennt sind. Beispielsweise kann als Halbleitersubstrat ein Verbundwafer verwendet werden, der aus einer ersten Halbleiterschicht (Device-Ebene) und einer zweiten Halbleiterschicht (Trägerwafer) besteht. Die erste Halbleiterschicht kann dabei so dünn wie möglich ausgeführt sein, so dass lediglich die Funktionalität des späteren Devices sichergestellt sein sollte. Die als eine Art Trägerwafer dienende zweite Halbleiterschicht kann demgegenüber eine höhere Dicke aufweisen, um als Träger, beispielsweise während der Device- bzw. TSV-Prozessierung, eine stabile Unterlage für das Handling des Halbleitersubstrats in den entsprechenden Anlagen und später in der Applikation zu gewährleisten. Bevorzugt wird der erfindungsgemäße Schritt b) dabei nach einer vorhergehenden Device-Herstellung bzw. Bestückung der ersten Halbleiterschicht durchgeführt. Weiterhin kann vorgesehen sein, dass die beiden Halbleiterschichten aus unterschiedlichen Materialien bzw. aus unterschiedlich dotierten Materialien bestehen, so dass das Halbleitersubstrat optimal an unterschiedliche Anwendungszwecke angepasst werden kann. Grundsätzlich kann weiterhin vorgesehen sein, dass der Schichtverbund neben Halbleiterschichten zusätzlich eine oder mehrere Isolatorschichten aufweist. Beispielsweise kann das Halbleitersubstrat ein Verbundwafer wie etwa ein sogenannter „Silicon on Isolator-Wafer“ (SOI-Wafer), ein Epitaxiewafer oder dergleichen sein. Hierdurch können Halbleitersubstrate mit besonders kurzen Schaltzeiten, geringer Leistungsaufnahmen und hoher 3D-Integrationsfähigkeit weiterer Bauteile hergestellt werden. Die optionale Isolator- bzw. Zwischenschicht kann beispielsweise aus Silizium-Oxid, Silizium-Oxynitrid oder dergleichen bestehen. Alternativ oder zusätzlich können im Falle einer relativ kalten Prozessführung auch organische Polymere als Isolatorschicht vorgesehen sein.
In einer weiteren vorteilhaften Ausgestaltung der Erfindung ist vorgesehen, dass das Sackloch in Schritt b) derart ausgebildet wird, dass es sich zumindest vollständig durch die erste Halbleiterschicht des Schichtverbunds und bereichsweise in die zweite Halbleiterschicht des Schichtverbunds erstreckt. Mit anderen Worten ist es also erfindungsgemäß vorgesehen, dass mit Hilfe des Trockenätzverfahrens zunächst ein Sackloch erzeugt wird, welches sich vollständig durch die erste Halbleiterschicht des Schichtverbunds und gegebenenfalls weiter durch eine darunterliegende Isolatorschicht erstreckt, aber nur bereichsweise in die zweite Halbleiterschicht hineinragt. Im einfachsten Fall kann das Sackloch so hergestellt werden, dass es sich nur wenige nm in die zweite Halbleiterschicht hinein erstreckt. Anschließend wird das Sackloch in der zweiten Halbleiterschicht bis in den Bereich der Rückseite des Halbleitersubstrats mit Hilfe des elektrochemischen Ätzverfahrens vertieft, wobei das Sackloch in der zweiten Halbleiterschicht bzw. ab Verwendung des elektrochemischen Ätzverfahrens grundsätzlich einen größeren mittleren Durchmessern als in der ersten Halbleiterschicht bzw. als nach Verwendung des Trockenätzverfahrens aufweisen kann. Auf diese Weise kann der Durchtrittskanal für die Durchkontaktierung in der besonders wichtigen ersten Halbleiterschicht einen geringeren Durchmesser als in der in erster Linie als Trägerschicht dienenden zweiten Halbleiterschicht aufweisen, wodurch eine entsprechend hohe Via- bzw. Packungsdichte auf der Device-Ebene des Halbleitersubstrats erzielbar ist.
In einer weiteren vorteilhaften Ausgestaltung der Erfindung ist vorgesehen, dass in Schritt a) ein zumindest im Bereich seiner Rückseite dotiertes Halbleitersubstrat bereitgestellt wird und/oder dass das Halbleitersubstrat vor Schritt c) zumindest im Bereich seiner Rückseite dotiert wird. Eine derartige Rückseitendotierung verbessert die Kontaktierung und damit die Durchführung des elektrochemischen Ätzschritts, so dass das in Schritt b) hergestellte Sackloch besonders schnell und präzise vertieft und gegebenenfalls direkt zum Durchtrittskanal bzw. Durchgangsloch weitergebildet werden kann.
In einer weiteren vorteilhaften Ausgestaltung der Erfindung ist vorgesehen, dass das Halbleitersubstrat im Bereich der Durchkontaktierung mit einer Kontaktfläche, insbesondere einer Lötfläche versehen wird, wobei die Kontaktfläche vorzugsweise elektrisch leitfähig mit dem elektrisch leitfähigen Material im Durchtrittskanal des Halbleitersubstrats verbunden wird, und/oder dass das Halbleitersubstrat vor Schritt b) zumindest im Bereich der herzustellenden Durchkontaktierung mit einer Schutzschicht versehen wird. Indem das Halbleitersubstrat im Bereich der Durchkontaktierung mit einer Kontaktfläche versehen wird, die im selben Verfahrensschritt oder zu einem späteren Zeitpunkt elektrisch leitend mit der Durchkontaktierung verbunden wird, können besonders einfach Anschluss- bzw. Kontaktstellen für weitere Bauelemente bereitgestellt werden. Die Kontaktflächen können beispielsweise eine etwa 1,5-fach bis 20-fach größere Fläche als die Durchkontaktierungen selbst aufweisen. Mit Hilfe einer Schutzschicht kann das Halbleitersubstrat lokal vor unerwünschten Beschädigungen oder Beeinträchtigungen während bestimmter Verfahrensschritte geschützt werden. Die Schutzschicht kann beispielsweise auch als Maske während der Durchführung von Schritt b) und/oder c) fungieren.
In einer weiteren vorteilhaften Ausgestaltung der Erfindung wird in Schritt c) ein selbstjustierendes und/oder maskenloses Ätzverfahren und/oder ein PAECE-Verfahren verwendet. Hierdurch kann das betreffende, in Schritt b) erzeugte Sackloch, das auch als „buried via“ bezeichnet werden kann, besonders schnell und präzise vertieft werden, um den Durchtrittskanal auszubilden. Unter einem PAECE-Verfahren wird im Rahmen der Erfindung das sogenannte „photo-assisted electrochemical etching (bzw. machining)“-Verfahren verstanden.
Weitere Vorteile ergeben sich, wenn der Durchtrittskanal in Schritt c) hergestellt wird, indem Werkstoff von der Rückseite des Halbleitersubstrats zumindest im Bereich des Sacklochs entfernt, insbesondere zurückgeschliffen wird. Obwohl es nicht grundsätzlich ausgeschlossen ist, dass das Sackloch in Schritt c) mit Hilfe des elektrochemischen Ätzverfahrens direkt zum Durchtrittskanal weitergebildet wird, kann das Sackloch mit elektrochemischen Ätzverfahren in der Regel nur bis kurz vor Erreichen der Rückseite des Halbleitersubstrats bzw. kurz vor dem Durchstoßen des Sacklochs vertieft werden. Das restliche Material kann dann beispielsweise mit Hilfe eines Trennverfahrens wie beispielsweise Schleifen oder dergleichen entfernt werden, um den Durchtrittskanal auszubilden. Mit anderen Worten wird von der Rückseite des Halbleiterelements aus durch Aufhebung des Werkstoffzusammenhalts an der Bearbeitungsstelle das auch als „buried via“ zu bezeichnende Sackloch in ein auch als „via“ zu bezeichnendes Durchgangsloch umgewandelt. Grundsätzlich ist es natürlich auch möglich, dass ein oder mehrere (oder alle) Sacklöcher nicht zu Durchtrittskanälen weitergebildet werden, sondern als solche, das heißt als „buried vias“ im Halbleitersubstrat verleiben. Durch das im Folgenden näher beschriebene Füllverfahren können derartige Sacklöcher natürlich ebenfalls mit Leitmaterial gefüllt werden.
In einer weiteren vorteilhaften Ausgestaltung der Erfindung ist vorgesehen, dass das Halbleitersubstrat vor Schritt d) zumindest bereichsweise passiviert und/oder mit einem elektrisch isolierenden Material beschichtet wird. Hierdurch kann insbesondere im Oberflächenbereich des Durchtrittskanals eine elektrische Kontaktierung zwischen dem Halbleitermaterial des Halbleitersubstrats und dem in den Durchtrittskanal einzufüllenden elektrisch leitfähigen Material zuverlässig verhindert werden. Alternativ kann auch das gesamte Halbleitersubstrat passiviert bzw. beschichtet werden, wodurch eine unerwünschte Beschädigung des Halbleitersubstrats oder etwaiger aufgebrachter Kontaktflächen während des Füllens des Durchtrittskanals in Schritt d) zuverlässig verhindert werden. Zum Passivieren können in Abhängigkeit der während der folgenden Verfahrensschritte auftretenden Temperaturen beispielsweise Oxide, Oxynitride oder organische Polymere wie beispielsweise Parylene verwendet werden. Die Passivierung bzw. Beschichtung kann beispielsweise durch chemische und/oder physikalische Gasphasenabscheidung aufgebracht werden, um möglichst dünne und gleichmäßige Schichtdicken zu erzeugen.
Weitere Vorteile ergeben sich, wenn der Durchtrittskanal in Schritt d) unter einem gegenüber dem Normaldruck vermindertem Druck und/oder unter einem gegenüber dem Normaldruck erhöhten Druck und/oder mit einem verflüssigten Material, insbesondere einem Lot, befüllt wird, wobei das verflüssigte Material nach dem Befüllen im Durchtrittskanal ausgehärtet wird. Mit anderen Worten ist es erfindungsgemäß vorgesehen, dass der oder die Durchtrittskanäle zum Herstellen der Durchkontaktierung(en) unter positiver und/oder negativer Druckänderung und/oder mit einem speziellen Flüssig-Füll-Verfahren mit leitfähigem Material gefüllt werden. Hierdurch können Durchtrittskanäle mit nahezu beliebigen Konturverläufen und Aspektverhältnissen ohne die Notwendigkeit zusätzlicher Beschichtungs- oder Vorbereitungsschritte schnell, homogen und defektstellenfrei mit dem elektrisch leitfähigen Material befüllt werden. Beispielsweise kann das Halbleitersubstrat in ein Bad mit verflüssigtem Lot aus SnAg, AgSn oder dergleichen getaucht werden, wobei zusätzlich der Druck variiert werden kann, um eine gleichmäßige Befüllung des oder der Durchtrittskanäle sicherzustellen. Nach dem Befüllen kann das Halbleitersubstrat aus dem Bad entfernt und abgekühlt werden, wodurch das flüssige Lot in den Durchtrittskanälen aushärtet und die Durchkontaktierung bildet. Konventionelles Via-Füllen mittels Galvanik ist an Randbedingungen geknüpft, welche mit den durch das erfindungsgemäße Verfahren erzielbaren Durchmessern und Aspektverhältnissen üblicherweise nicht kompatibel ist. Beispielsweise benötigt konventionelle Galvanik metallische Startschichten. Weiterhin sind bei der konventionellen Galvanik keine Hinterschneidungen im Konturverlauf des Durchtrittskanals erlaubt. Schließlich sind konventionelle Galvanik-Verfahren auf geringe Aspektverhaltnisse bei größeren Mindestdurchmessern beschränkt. Mit Hilfe der hier vorgeschlagenen Flüssig-Füllmethode können demgegenüber alle „via“- und „buried via“-Formen und -Aspektverhältnisse – unabhängig davon, ob ein abgestufter Durchmesser, ein abgewinkelter Kanalverlauf etc. vorliegt – in einem Bad mit leitfähiger Flüssigkeit aus verflüssigtem leitfähigen Material gleichzeitig und homogen gefüllt werden. Vorzugsweise werden die Durchtrittskanäle vorher evakuiert, um eine beschleunigte und gleichmäßige Füllung auch von Sacklöchern bzw. Durchtrittskanälen mit besonders kleinen Durchmessern zu gewährleisten. Die Aspektverhältnisse der zu füllenden Durchtrittskanäle sind dabei nahezu unbegrenzt. Beim Füllen kann bedarfsweise ein äußerer Druck angelegt werden, der die Gegenkraft der Oberflächenspannung und Benetzung des jeweils verendeten Leitmaterials übersteigt. Beispielsweise können Überdrücke von ca. 6–8 bar zum Füllen von Durchtrittskanälen mit Durchmessern > 4 μm verwendet werden. Dabei ist die Tiefe der zu füllenden Durchtrittskanäle unbedeutend. Das vorliegende Flüssig-Füllverfahren benötigt zudem keine metallischen Startschichten oder dergleichen. Darüber hinaus kann die gesamte Tiefe der Durchtrittskanäle mit einem – und nur einem – Material ohne die Notwendigkeit von Interfaces oder dergleichen innerhalb der Durchtrittskanäle gefüllt werden.
In einer weiteren vorteilhaften Ausgestaltung der Erfindung ist vorgesehen, dass der wenigstens eine Durchtrittskanal mit einem Aspektverhältnis von mindestens 1:20, insbesondere von mindestens 1:100 und vorzugsweise von mindestens 1:250 hergestellt wird, wobei das Aspektverhältnis aus dem minimalen Durchmesser des Durchtrittskanals in μm geteilt durch die Tiefe des Durchtrittskanals in μm ermittelt wird. Unter einem Aspektverhältnis von mindestens 1:20 werden im Rahmen der Erfindung insbesondere Aspektverhältnisse von 1:20, 1:30, 1:40, 1:50, 1:60, 1:70, 1:80, 1:90, 1:100, 1:110, 1:120, 1:130, 1:140, 1:150, 1:160, 1:170, 1:180, 1:190, 1:200, 1:210, 1:220, 1:230, 1:240, 1:250, 1:260, 1:270, 1:280, 1:290, 1:300 oder mehr verstanden.
In einer weiteren vorteilhaften Ausgestaltung der Erfindung ist vorgesehen, dass nach Schritt d) ein weiterer Schritt e) durchgeführt wird, in welchem eine Schutzschicht zumindest bereichsweise von der Vorderseite des Halbleitersubstrats entfernt wird und/oder in welchem das in den Durchtrittskanal gefüllte Material an der Rückseite des Halbleitersubstrats metallisiert und/oder mit wenigstens einem elektrischen Anschlusselement versehen wird. Durch das Entfernen der Schutz- oder Passivierungsschicht können bereits vorhandene Kontaktflächen vorteilhaft wieder freigelegt und zum Kontaktieren von Leiterbahnen, Kontaktflächen, Durchkontaktierungen, buried vias und dergleichen mit weiteren Bauelementen verwendet werden. Durch eine zusätzliche Metallisierung des elektrisch leitfähigen Materials im Durchtrittskanal können vorteilhaft Verbindungsbereiche für folgende Leiterplatten oder sonstige elektrischen Kontaktierungen geschaffen werden.
Ein zweiter Aspekt der Erfindung betrifft ein Halbleitersubstrat mit wenigstens einer Durchkontaktierung. Erfindungsgemäß ist dabei vorgesehen, dass die wenigstens eine Durchkontaktierung mittels eines Verfahrens gemäß dem ersten Erfindungsaspekt erhältlich und/oder erhalten ist. Hierdurch können Halbleitersubstrate bereitgestellt werden, die eine oder mehrere Durchkontaktierungen mit variableren Durchmessern aufweisen. Insbesondere kann das Halbleitersubstrat Durchkontaktierungen mit besonders kleinen Durchmessern aufweisen. Weitere sich ergebende Merkmale und deren Vorteile sind den Beschreibungen des ersten Erfindungsaspekts zu entnehmen, wobei vorteilhafte Ausgestaltungen des ersten Erfindungsaspekts als vorteilhafte Ausgestaltungen des zweiten Erfindungsaspekts und umgekehrt anzusehen sind.
Weitere Vorteile ergeben sich, indem das Halbleitersubstrat eine Dicke zwischen 50 μm und 950 μm besitzt und/oder einen Schichtverbund mit mindestens zwei unterschiedlichen Halbleiterschichten aufweist, wobei die erste Halbleiterschicht vorzugsweise eine Dicke zwischen 1 μm und 35 μm und/oder die zweite Halbleiterschicht vorzugsweise eine Dicke zwischen 50 μm und 700 μm aufweist. Unter einer Dicke zwischen 50 μm und 950 μm sind insbesondere Dicken von 50 μm, 60 μm, 70 μm, 80 μm, 90 μm, 100 μm, 110 μm, 120 μm, 130 μm, 140 μm, 150 μm, 160 μm, 170 μm, 180 μm, 190 μm, 200 μm, 210 μm, 220 μm, 230 μm, 240 μm, 250 μm, 260 μm, 270 μm, 280 μm, 290 μm, 300 μm, 310 μm, 320 μm, 330 μm, 340 μm, 350 μm, 360 μm, 370 μm, 380 μm, 390 μm, 400 μm, 410 μm, 420 μm, 430 μm, 440 μm, 450 μm, 460 μm, 470 μm, 480 μm, 490 μm, 500 μm, 510 μm, 520 μm, 530 μm, 540 μm, 550 μm, 560 μm, 570 μm, 580 μm, 590 μm, 600 μm, 610 μm, 620 μm, 630 μm, 640 μm, 650 μm, 660 μm, 670 μm, 680 μm, 690 μm, 700 μm, 710 μm, 720 μm, 730 μm, 740 μm, 750 μm, 760 μm, 770 μm, 780 μm, 790 μm, 800 μm, 810 μm, 820 μm, 830 μm, 840 μm, 850 μm, 860 μm, 870 μm, 880 μm, 890 μm, 900 μm, 910 μm, 920 μm, 930 μm, 940 μm, 950 μm oder mehr zu verstehen. Unter einer Dicke zwischen von 1 μm und 35 μm sind insbesondere Dicken von 1 μm, 2 μm, 3 μm, 4 μm, 5 μm, 6 μm, 7 μm, 8 μm, 9 μm, 10 μm, 11 μm, 12 μm, 13 μm, 14 μm, 15 μm, 16 μm, 17 μm, 18 μm, 19 μm, 20 μm, 21 μm, 22 μm, 23 μm, 24 μm, 25 μm, 26 μm, 27 μm, 28 μm, 29 μm, 30 μm, 31 μm, 32 μm, 33 μm, 34 μm oder 35 μm zu verstehen. Hierdurch kann das Halbleitersubstrat insbesondere im Hinblick auf seine mechanische Stabilität, seine Schaltzeiten und seiner Leistungsaufnahme optimal an seinen späteren Anwendungszweck angepasst werden. Weiterhin kann vorgesehen sein, dass der Schichtverbund zusätzlich eine Isolatorschicht aufweist.
In einer weiteren vorteilhaften Ausgestaltung ist vorgesehen, dass ein Durchmesser des Durchtrittskanals in der ersten Halbleiterschicht zwischen 1 μm und 15 μm, vorzugsweise zwischen 2 μm und 5 μm und/oder in der zweiten Halbleiterschicht zwischen 1 μm und 45 μm, vorzugsweise zwischen 5 μm und 10 μm beträgt. Unter dem Durchmesser ist in diesem Zusammenhang insbesondere der mittlere Durchmesser in der betreffenden Halbleiterschicht zu verstehen. Beispielsweise kann der Durchmesser des Durchtrittskanals in der ersten Halbleiterschicht 1 μm, 2 μm, 3 μm, 4 μm, 5 μm, 6 μm, 7 μm, 8 μm, 9 μm, 10 μm, 11 μm, 12 μm, 13 μm, 14 μm oder 15 μm betragen. Die erste Halbleiterschicht ist dabei vorzugsweise als sogenannter „Device-Layer“ ausgebildet. Alternativ oder zusätzlich kann der Durchmesser des Durchtrittskanals in der zweiten Halbleiterschicht 1 μm, 2 μm, 3 μm, 4 μm, 5 μm, 6 μm, 7 μm, 8 μm, 9 μm, 10 μm, 11 μm, 12 μm, 13 μm, 14 μm, 15 μm, 16 μm, 17 μm, 18 μm, 19 μm, 20 μm, 21 μm, 22 μm, 23 μm, 24 μm, 25 μm, 26 μm, 27 μm, 28 μm, 29 μm, 30 μm, 31 μm, 32 μm, 33 μm, 34 μm, 35 μm, 36 μm, 37 μm, 38 μm, 39 μm, 40 μm, 41 μm, 42 μm, 43 μm, 44 μm oder 45 μm betragen.
Weitere Merkmale der Erfindung ergeben sich aus den Ansprüchen, den Ausführungsbeispielen sowie anhand der Zeichnungen. Die vorstehend in der Beschreibung genannten Merkmale und Merkmalskombinationen sowie die nachfolgend in den Ausführungsbeispielen genannten Merkmale und Merkmalskombinationen sind nicht nur in der jeweils angegebenen Kombination, sondern auch in anderen Kombinationen verwendbar, ohne den Rahmen der Erfindung zu verlassen. Dabei zeigt:
1 einen schematischen Querschnitt eines Halbleitersubstrats;
2 einen schematischen Querschnitt des Halbleitersubstrats, welches mit Kontaktflächen versehen wurde;
3 einen schematischen Querschnitt des Halbleitersubstrats, in dessen erste Halbleiterschicht mehrere Sacklöcher mit Hilfe eines Trockenätzverfahrens eingebracht sind;
4 einen schematischen Querschnitt des Halbleitersubstrats, auf dessen Vorderseite eine Schutzschicht aufgebracht ist;
5 einen schematischen Querschnitt des Halbleitersubstrats zu Beginn eines elektrochemischen Ätzverfahrens;
6 einen schematischen Querschnitt des Halbleitersubstrats gegen Ende des elektrochemischen Ätzverfahrens;
7 einen schematischen Querschnitt des Halbleitersubstrats, bei welchem sich zwischen der Vorder- und der Rückseite erstreckende Durchtrittskanäle hergestellt sind;
8 einen schematischen Querschnitt des Halbleitersubstrats, dessen Oberfläche mit einer Passivierungsschicht versehen ist;
9 einen schematischen Querschnitt des Halbleitersubstrats, in dessen Durchtrittskanäle verflüssigtes leitfähiges Material eingefüllt ist;
10 einen schematischen Querschnitt des Halbleitersubstrats, auf dessen Vorderseite die Passivierungsschicht zumindest bereichsweise entfernt wurde und auf dessen Rückseite zusätzliche Metallisierungen aufgebracht sind;
11 einen schematischen Querschnitt des Halbleitersubstrats, auf dessen Vorderseite die Kontaktflächen mit den Durchkontaktierungen verbunden sind und auf dessen Rückseite elektrische Anschlusselemente aufgebracht sind;
12 Mikroskopaufnahmen von Oberflächen- und Querschnittsbereichen des erfindungsgemäßen Halbleitersubstrats;
13 einen schematischen Querschnitt des erfindungsgemäßen Halbleitersubstrats;
14 eine Prinzipdarstellung des PAECE-Verfahrens;
15 bis 17 Prinzipdarstellungen der einzelnen Verfahrensschritte zum Befüllen der Durchtrittskanäle mit verflüssigtem Material;
18 eine Diagramm, in welchem die Liquidustemperaturen verschiedener Leitmaterialien gegen deren jeweiligen spezifischen Widerstand aufgetragen sind;
19 ein Diagramm, in welchem ein Zusammenhang zwischen einem Mindestfülldruck und einem mittleren Durchmesser der Durchtrittskanäle dargestellt ist; und
20 ein Diagramm, in welchem ein Zusammenhang zwischen dem Fülldruck und dem erzielten Füllgrad von Durchtrittskanälen unterschiedlicher Durchmesser dargestellt ist.
1 zeigt einen schematischen Querschnitt eines Halbleitersubstrats 10, welches vorliegend als an sich bekannter SOI-Wafer (silicon on insulator, Silizium auf einem Isolator) ausgebildet ist. Das Halbleitersubstrat 10 weist ein Schichtsystem 11 mit einer ersten Halbleiterschicht 12 auf, welche vorliegend aus Silizium besteht, das vorzugsweise defektfrei und kristallin ausgebildet ist. Auf die erste Halbleiterschicht 12 folgt eine Isolatorschicht 14, die beispielsweise aus einem Oxid, beispielsweise Siliziumoxid, einem Oxynitrid oder dergleichen bestehen kann. Alternativ oder zusätzlich kann die oberste Schicht des Schichtsystems 11 eine Isolatorschicht 14 sein. Auf die Isolatorschicht 14 folgt eine zweite Halbleiterschicht 16, die vorliegend aus einem Silizium-Wafer besteht und einen volumenbezogenen spezifischen Widerstand zwischen etwa 5 Ωcm und etwa 200 Ωcm aufweist. Die zweite Halbleiterschicht 16 ist im Bereich der Rückseite 18 des Halbleitersubstrats 10 dotiert, um das spätere elektrochemische Ätzverfahren zu unterstützen. Die die Vorderseite 20 des Halbleitersubstrats 10 bildende erste Halbleiterschicht 12 fungiert als sogenannter „Device-Layer“ und weist in Abhängigkeit ihres jeweiligen Anwendungszwecks beispielsweise eine Dicke zwischen 5 μm und 20 μm auf. Die erste Halbleiterschicht 12 kann aus einem kristallinen bzw. polykristallinen Material bestehen, in dem später die gewünschte Schaltung erzeugt wird. Die erste Halbleiterschicht 12 kann beispielsweise als CMOS ausgebildet werden. Das Material und die Dotierungen der Halbleiterschichten 12, 16 kann grundsätzlich unabhängig voneinander ausgewählt werden. Grundsätzlich kann das Schichtsystem 11 noch weitere Halbleiter- und/oder Isolatorschichten umfassen. Weiterhin kann vorgesehen sein, dass anstelle des Halbleiterelements 10 ein Halbleiterverbund, beispielsweise ein Wafer-Wafer-Verbund oder dergleichen verwendet wird. Die Verbindung kann durch Bonden hergestellt sein. Dabei kann das Halbleiterelement 10 bzw. die erste Halbleiterschicht 12 für den späteren Device-Layer sowohl aus Silizium als auch aus einem anderen für die Device-Herstellung geeigneten Material bestehen (z.B. GaAs, GaP, A₃B₅ usw.). Die optionale Isolatorschicht 14 kann beispielsweise aus Silizium-Oxid, Silizium-Oxynitrid oder ähnlichem bestehen. Im Falle einer relativ kalten Prozessführung können auch Polymere als Isolatorschicht 14 verwendet werden.
2 zeigt einen schematischen Querschnitt des Halbleitersubstrats 10, welches im Bereich 22 der späteren Durchkontaktierungen 24 (s. 9) mit Kontaktflächen 26 versehen wurde. Die Kontaktflächen 26 können beispielsweise eine Fläche von (a·b) μm² aufweisen, wobei a und b unabhängig voneinander aus der Menge 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19 und 20 gewählt sind. Mit anderen Worten können die Kontaktflächen 26 also Flächen zwischen 25 μm² und 400 μm² aufweisen. Demgegenüber können die Bereiche 22 bzw. die späteren Durchkontaktierungen 24 beispielsweise Flächen von (c·d) μm² aufweisen, wobei c und d unabhängig voneinander aus der Menge 2, 3, 4, 5, 6, 7, 8, 9 und 10 ausgewählt sind. Mit anderen Worten können die Bereiche 22 bzw. die späteren Durchkontaktierungen 24 somit Flächen zwischen 4 μm² und 100 μm² aufweisen. Es ist jedoch zu betonen, dass grundsätzlich auch abweichende Flächenmaße für die Kontaktflächen 26 und/oder die Bereiche 22 bzw. die späteren Durchkontaktierungen 24 vorgesehen sein können.
3 zeigt einen schematischen Querschnitt des Halbleitersubstrats 10, in dessen erste Halbleiterschicht 12 mehrere Sacklöcher 28 mit Hilfe eines Trockenätzverfahrens eingebracht sind. Man erkennt, dass die Sacklöcher 28 vollständig durch die erste Halbleiterschicht 12 und die Isolatorschicht 14 reichen, aber nur geringfügig in die zweite Halbleiterschicht 16 reichen. Das Trockenätzverfahren erlaubt dabei die Herstellung von Sacklöchern 28 (buried vias) mit mittleren Durchmessern 10 μm und 2 μm bzw. von Sacklöchern 28, die ein Aspektverhältnis (Durchmesser:Tiefe) zwischen 1:10 und 1:20 aufweisen.
4 zeigt einen schematischen Querschnitt des Halbleitersubstrats 10, auf dessen Vorderseite 20 eine Schutzschicht 30 aufgebracht ist. Die Schutzschicht 30 kann beispielsweise aus SiN oder einem organischen Polymer bestehen und dient insbesondere zum Schutz der Kontaktflächen 26, etwaig vorhandener Halbleiterstrukturen und dergleichen beim folgenden elektrochemischen Ätzverfahren.
5 zeigt einen schematischen Querschnitt des Halbleitersubstrats 10 zu Beginn des elektrochemischen Ätzverfahrens, wobei als Ätzverfahren das sogenannte „photo-assisted electrochemical etching“ (PAECE) verwendet wird. Hierzu wird das Halbleitersubstrats 10 in eine HF-Lösung eingebracht, wonach unter gleichzeitiger Beleuchtung des zu ätzenden Bereichs eine Spannung angelegt wird. Das PAECE-Verfahren wird im Folgenden näher beschrieben werden. Man erkennt, dass die Sacklöcher 28 ausgehend von der durch das Trockenätzen erzielten Tiefe gemäß den Pfeilen V in Richtung der Rückseite 18 weiter vertieft werden, wobei der mittlere Durchmesser der Sacklöcher 28 innerhalb der zweiten Halbleiterschicht 16 in der Regel größer ist als in der ersten Halbleiterschicht 12 bzw. in der Isolatorschicht 14. Abhängig vom Substratmaterial und den Ätzbedingungen kann der Durchmesser der Sacklöcher 28 kontrolliert und zumindest im Wesentlichen konstant gehalten werden. Beispielsweise können die Sacklöcher 28 bis auf Tiefen von mindestens 300 μm, insbesondere von mehr als 500 μm vertieft werden. Zur Erleichterung eines folgenden Passivierungsschritts kann der maximale Durchmesser der Sacklöcher 28 im Bereich der zweiten Halbleiterschicht 16 beispielsweise auf Werte zwischen 2 μm und 30 μm eingestellt werden. Grundsätzlich kann festgestellt werden, dass zur Sicherstellung einer besonders hohen Qualität und Reproduzierbarkeit eine möglichst periodische bzw. gleichmäßige Verteilung der Sacklöcher 28 sowie die Herstellung möglichst kleiner Durchmesser von Vorteil ist.
6 zeigt einen schematischen Querschnitt des Halbleitersubstrats 10 gegen Ende des elektrochemischen Ätzverfahrens. Man erkennt, dass die Dotierung der Rückseite 18 eine prinzipbedingte Barriere für das elektrochemische Vertiefen der Sacklöcher 28 darstellt.
7 zeigt einen schematischen Querschnitt des Halbleitersubstrats 10, bei welchem sich zwischen der Vorderseite 20 und der Rückseite 18 erstreckende Durchtrittskanäle 32 hergestellt sind. Mit anderen Worten sind die Sacklöcher 28 (buried vias) in Durchtrittslöcher bzw. Durchtrittskanäle 32 (vias) umgewandelt. Hierzu wurde das verbleibende Material an der Rückseite 18 des Halbleitersubstrats 10 mechanisch abgeschliffen. Weiterhin wurde die Schutzschicht 30 von der Vorderseite 20 entfernt.
8 zeigt einen schematischen Querschnitt des Halbleitersubstrats 10, dessen gesamte Oberfläche mit einer Schutzschicht 30 versehen ist. Die Schutzschicht 30 ist vorliegend eine Passivierungsschicht, die durch chemische Gasphasenabscheidung geeigneter Oxide bei etwa 650 °C hergestellt wurde. Wenn diese Temperaturen zu hoch sind, können stattdessen auch organische Polymere, beispielsweise Parylene verwendet und beispielsweise bei Raumtemperatur aufgebracht werden. Aufgrund der Ausgestaltung des Halbleitersubstrats 10 und der relativ gleichmäßigen Anordnung und Ausgestaltung der Durchtrittskanäle 32, kann dabei mit einfachen Mitteln eine schnelle und gleichmäßige Beschichtung sichergestellt werden.
9 zeigt einen schematischen Querschnitt des Halbleitersubstrats 10, in dessen Durchtrittskanäle 32 über seine Liquidustemperatur erwärmtes leitfähiges Material (Leitmaterial) 34 eingefüllt und durch Abkühlen verfestigt ist, wodurch die gewünschten Durchkontaktierungen 24 gebildet sind.
Indem das Leitmaterial 34, bei dem es sich beispielsweise um ein Lot handeln kann, flüssig eingebracht wird, spielt der Konturverlauf der Durchtrittskanäle 32 keine Rolle. Weiterhin kann auf spezielle Vorbeschichtungen (Haftschichten, Grundierungen etc.) vorteilhaft verzichtet werden. Man erkennt, dass eine gleichmäßige und defektstellenfreie Füllung der Durchtrittskanäle 32 erzielt wurde. Das genaue Füllverfahren wird im Folgenden näher erläutert werden.
10 zeigt einen schematischen Querschnitt des Halbleitersubstrats 10, auf dessen Vorderseite 20 die Passivierungsschicht 30 zumindest im Bereich der Kontaktflächen 26 entfernt wurde und auf dessen Rückseite 18 zusätzliche Metallisierungen 36 aufgebracht sind. Die verbleibende Passivierungsschicht 30 kann vorteilhaft als harte Schutzschicht 30 der Vorderseite 20 des Halbleitersubstrats 10 verwendet werden. Die grundsätzlich optionalen Metallisierungen 36 können beispielsweise aus Cu, Cu/Ni/Au oder anderen geeigneten Metallen bzw. Metalllegierungen bestehen und erleichtern das folgende Aufbringen elektrischer Anschlusselemente 38 (s. 11).
11 zeigt einen schematischen Querschnitt des Halbleitersubstrats 10, auf dessen Vorderseite 20 die Kontaktflächen 26 beispielsweise durch Bonding oder durch andere geeignete Verbindungstechniken elektrisch leitend mit den Durchkontaktierungen 24 verbunden sind. Auf der Rückseite 18 sind darüber hinaus elektrische Anschlusselemente 38 in Form von Lötkontakthügeln zur elektrisch leitenden Anbindung weiterer Bauelemente auf die zuvor hergestellten Metallisierungen 36 aufgebracht. Mit anderen Worten kann auf der Unterseite des Verbundwafers 10 durch eine weitere Metallisierungslage die Kontaktierung der Vias 24 und/oder von buried vias in Richtung einer nächsten Integrationsebene (Solder-Ball, Stud-Bump etc.) erfolgen. Die entstandene Struktur der TSV-Anordnung stellt somit einen Waferverbund aus einer dünnen Device-Ebene 12 mit einem dicken Trägerwafer 16 dar, in welchen Vias 24 von sehr kleinem Durchmesser durch die Device-Ebene 12 eingebracht sind. Die Fortführung der Vias bzw. Durchkontaktierungen 24 im Trägerwafer 16 erfolgt mit vorzugsweise größeren Durchmessern bis zur Rückseite 18. Die Füllung der Vias 24 mit leitfähigem Material 34 von der Vorderseite 20 bis zur Rückseite 18 kann mit einem durchgängigen Material ohne Interface oder Übergang erfolgen.
12 zeigt Mikroskopaufnahmen von Oberflächen- und Querschnittsbereichen des erfindungsgemäßen Halbleitersubstrats 10. Man erkennt, dass die Sacklöcher 28 in Form eines gleichmäßigen Rasters hergestellt sind, wobei alle Sacklöcher 28 jeweils eine Breite zwischen etwa 1 μm und 10 μm aufweisen und einen gegenseitigen Abstand zwischen etwa 1,2 μm und 50 μm. Man erkennt weiterhin, dass die Sacklöcher 28 mit sehr gleichförmigen Durchtrittskanälen 32 hergestellt werden konnten, die durch das gesamte Halbleitersubstrats 10 verlaufen und damit Tiefen von etwa 120 μm aufweisen.
13 zeigt einen schematischen Querschnitt des erfindungsgemäßen Halbleitersubstrats 10 sowie eine vergrößerte Detailansicht. Man erkennt erneut die besonders gleichförmige Ausbildung der Durchtrittskanäle 32, die in der vorliegenden Abbildung mit dem elektrisch leitfähigen Material 34 gefüllt sind und entsprechende Durchkontaktierungen 24 bilden.
14 zeigt eine Prinzipdarstellung des PAECE-Verfahrens, welches zum Vertiefen der Sacklöcher 28 verwendet wird. Das siliziumbasierte Halbleitersubstrat 10, in welches bereits Sacklöcher 28 mittels des Trockenätzverfahrens eingebracht sind, wird in eine wässrige Flusssäure-Lösung (HF-Lösung) eingebracht und mit einer elektrischen Spannung beaufschlagt. Zusätzlich wird die Rückseite 18 des Halbleitersubstrats 10 beleuchtet bzw. mit Lichtquanten beaufschlagt, wie dies durch die mit „hν“ bezeichneten Linien symbolisiert ist. Die Energie beträgt dabei etwa 1,1 eV. Ausgehend von der dotierten Rückseite 18, die als Kontaktierung für das elektrochemische Ätzen dient, werden formal Elektronen und Defektelektronen (Elektronenfehlstellen oder Löcher) erzeugt. Die Rückseite 18 ist dabei vorzugsweise stärker dotiert als sonstige Bereiche des Schichtverbunds 11. Die Elektronen sind in 14 durch Kreise mit Minuszeichen symbolisiert, während die Defektelektronen durch Kreise ohne Minuszeichen symbolisiert werden. Die Defektelektronen wandern, wie auch in der Detailvergrößerung XIV erkennbar, formal zu den Böden der Sacklöcher 28. Im Gegensatz zum Leitungsbandelektron kann sich das Defektelektron jedoch nicht frei bewegen. Es versteht sich, dass die Bewegung der Defektelektronen durch eine Art „Nachrücken“ von Valenzelektronen erfolgt. Dabei nimmt ein benachbartes Valenzelektron die unbesetzte Stelle (das Defektelektron) ein und hinterlässt an seinem Ursprungsort wiederum eine unbesetzte Stelle. Die Vertiefung der Sacklöcher 28 erfolgt dabei formal durch die Reaktionen: Si + 2 F^– + 2 e⁺ → SiF₂ SiF₂ + 2 HF → SiF₄ + H₂ SiF₄ + 2 HF → H₂SiF₆
Das wasserlösliche H₂SiF₆ löst sich in der wässrigen Flusssäure-Lösung und wird abtransportiert, wodurch es zum Materialabtrag am Boden der Sacklöcher 28 kommt. Die Ätzung erfolgt somit ausgehend von der durch das Trockenätzen hergestellten Tiefe selbstjustierend in Richtung der Rückseite 18 mit einem Durchmesser und einer Ätzrate, die durch den Arbeitspunkt der Ätzanlage (Strom, Spannung, Temperatur, Dotierung des Hableitersubstrats 10, Energie und Wellenlänge der Beleuchtung etc.) präzise einstellbar ist. Da im Trägerwafer 16 nicht die gleiche laterale Beschränkung der Viagröße besteht wie im Device-Layer 12, kann hier der Durchmesser leicht vergrößert werden, was eine nachfolgende Prozessierung und Kontaktierung vorteilhaft erleichtert.
15 bis 17 zeigen Prinzipdarstellungen der einzelnen Verfahrensschritte zum Befüllen der Durchtrittskanäle 32 mit verflüssigtem Leitmaterial 34. Im vorliegenden Ausführungsbeispiel wird dabei ein Halbleitersubstrat 10 mit leitfähigem Material 34 befüllt, welches sowohl Durchtrittskanäle 32 als auch Sacklöcher 28 aufweist. Das Halbleitersubstrat 10 wird in eine Prozesskammer 40 eingebracht und mit Hilfe von Heizelementen 42 erwärmt. Die Prozesskammer 40 wird evakuiert, wobei grundsätzlich ein Vakuum, ein Hochvakuum und/oder ein Ultrahochvakuum erzeugt werden können. Weiterhin kann vorgesehen sein, dass der Druck in der Prozesskammer 40 einmal oder mehrfach variiert wird. Wie in 16 erkennbar ist, wird das Halbleitersubstrat 10 anschließend gemäß Pfeil XVI in das verflüssigte Leitmaterial 34 eingetaucht. Das Leitmaterial 34 kann beispielsweise ein Lot wie SAC, AuSn oder dergleichen sein. Anschließend wird der Druck in der Prozesskammer 40 wieder erhöht. Je nach verwendetem Leitmaterial können dabei Überdrücke bis zu 8 bar oder mehr vorgesehen sein. Auch hier kann der Druck wieder einmal oder mehrmals variiert werden. Durch den vorhergehenden Unterdruck und die anschließende Druckerhöhung wird das Leitmaterial 34 unabhängig von der Form, dem Konturverlauf, der Tiefe, dem Volumen etc. gleichzeitig und homogen in die Sacklöcher 28 und Durchtrittskanäle 32 gepresst. Mit anderen Worten können auf diese Weise auch Sacklöcher 28 und/oder Durchtrittskanäle 32 befüllt werden, die extrem hohe Aspektverhältnisse (Druchmesser:Tiefe), beliebige Konturverläufe etc. aufweisen. Eine besondere Vorbehandlung oder Vorbeschichtung der Sacklöcher 28 und/oder Durchtrittskanäle 32 ist grundsätzlich nicht erforderlich. Grundsätzlich kann aber natürlich auch vorgesehen sein, dass unterschiedliche Sacklöcher 28 und/oder Durchtrittskanäle 32 mit unterschiedlichen (leitenden und/oder nicht-leitenden) Materialien befüllt werden. In diesem Fall hat es sich als vorteilhaft gezeigt, wenn die jeweils nicht zu befüllenden Sacklöcher 28 und/oder Durchtrittskanäle 32 mit geeigneten Mitteln vorübergehend verschlossen und anschließend wieder geöffnet werden, um ein Eintreten von jeweils unerwünschtem Material zu vermeiden.
Wie in 17 erkennbar ist, wird das befüllte Halbleitersubstrat 10 gemäß Pfeil XVII wieder aus dem verflüssigten Leitmaterial 34 entfernt. Das Leitmaterial 34 härtet in den Sacklöchern 28 und Durchtrittskanälen 32 aus, wodurch die Durchkontaktierungen 24 („vias“) bzw. die gefüllten Sacklöcher 28 („buried vias“) erhalten werden.
Es versteht sich, dass das beschriebene Füllverfahren grundsätzlich auch unabhängig von der Art, Anzahl, Anordnung, Herstellung usw. der Sacklöcher 28 bzw. Durchtrittskanäle 32 zum Befüllen beliebiger Vertiefungen in Halbleitersubstraten 10 mit leitfähigem Material 34 und/oder mit nicht-leitfähigem Material verwendet werden kann. Beispielweise können geometrisch beliebig ausgestaltete Vertiefungen befüllt werden, um leitfähige und/oder nicht-leitfähige Bahnen, 2D/3D Multichip-Systeme und dergleichen herzustellen.
18 zeigt eine Diagramm, in welchem die Liquidustemperaturen (LT [°C]) verschiedener Metalle und Legierungen gegen deren jeweiligen spezifischen Widerstand (ρ [μΩcm]) aufgetragen sind. Die gezeigten Metalle und Legierungen eignen sich grundsätzlich als Leitmaterialien 34 zur Verwendung im Rahmen des erfindungsgemäßen Verfahrens und können in Abhängigkeit der Anforderungen an das jeweilige Halbleitersubstrat 10 sowie in Abhängigkeit bestimmter Verfahrensparameter ausgewählt werden. Es ist zu betonen, dass 18 keine abschließende Aufzählung darstellt und dass grundsätzlich auch weitere Metalle, Legierungen etc. verwendet werden können.
19 zeigt ein Diagramm zur Verdeutlichung eines Zusammenhangs zwischen einem zum Füllen der Sacklöcher 28 und/oder Durchtrittskanäle 32 erforderlichen Mindestdruck (p [bar]) und einem mittleren Durchmesser (d [μm]) der Sacklöcher 28 bzw. Durchtrittskanäle 32 bei zwei ausgesuchten Temperaturen (265 °C, 230 °C). 20 zeigt zur weiteren Verdeutlichung ein Diagramm, in welchem ein Zusammenhang zwischen dem Fülldruck (p [bar]) und dem erzielten Füllgrad (FG [Vol.-%]) von Durchtrittskanälen 32 unterschiedlicher Durchmesser (2 μm, 4 μm, 6 μm) dargestellt ist. Man erkennt, dass der Mindestdruck im Wesentlichen dem Laplace-Gesetz für Zylindergeometrien gehorcht:
mit:

γ: = Oberflächenspannung;
δ: = Benetzungswinkel;
r: = Zylinderradius; und
R: = Flüssigkeitsradius,

r / R = –cos(δ)

Man erkennt, dass für kleinere Durchmesser grundsätzlich höhere Drücke erforderlich sind, um eine vollständige Befüllung der Sacklöcher 28 und Durchtrittskanäle 32 sicherzustellen.
Die in den Unterlagen angegebenen Parameterwerte zur Definition von Prozess- und Messbedingungen für die Charakterisierung von spezifischen Eigenschaften des Erfindungsgegenstands sind auch im Rahmen von Abweichungen – beispielsweise aufgrund von Messfehlern, Systemfehlern, Einwaagefehlern, DIN-Toleranzen und dergleichen – als vom Rahmen der Erfindung mitumfasst anzusehen.

Claims

Verfahren zur Durchkontaktierung eines Halbleitersubstrats (10), umfassend die Schritte: a) Bereitstellen des Halbleitersubstrats (10); b) Erzeugen wenigstens eines Sacklochs (28) mit einer vorgegebenen Tiefe in einer Vorderseite (20) des Halbleitersubstrats (10) mittels eines Trockenätzverfahrens; c) Vertiefen des Sacklochs (28) bis zu einer Rückseite (18) des Halbleitersubstrats (10) mittels eines elektrochemischen Ätzverfahrens und Herstellen eines sich zwischen der Vorderseite (20) und der Rückseite (20) des Halbleitersubstrats (10) erstreckenden Durchtrittskanals (32); und d) Herstellen einer Durchkontaktierung (24) zwischen der Vorderseite (20) und der Rückseite (18) des Halbleitersubstrats (10) durch Füllen des Durchtrittskanals (32) mit einem elektrisch leitfähigen Material (34).
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass in Schritt a) ein Halbleitersubstrat (10) bereitgestellt wird, welches einen Schichtverbund (11) aus zumindest zwei unterschiedlichen Halbleiterschichten (12, 16) umfasst.
Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass wenigstens zwei Halbleiterschichten (12, 16) verwendet werden, die unterschiedliche Schichtdicken aufweisen und/oder aus unterschiedlichen Materialien bestehen und/oder durch wenigstens eine Isolatorschicht (14) voneinander getrennt sind.
Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass das Sackloch (28) in Schritt b) derart ausgebildet wird, dass es sich zumindest vollständig durch die erste Halbleiterschicht (12) des Schichtverbunds (11) und bereichsweise in die zweite Halbleiterschicht (16) des Schichtverbunds (11) erstreckt.
Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass in Schritt a) ein zumindest im Bereich seiner Rückseite (18) dotiertes Halbleitersubstrat (10) bereitgestellt wird und/oder dass das Halbleitersubstrat (10) vor Schritt c) zumindest im Bereich seiner Rückseite (18) dotiert wird.
Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Halbleitersubstrat (10) im Bereich (22) der Durchkontaktierung (24) mit einer Kontaktfläche (26), insbesondere einer Lötfläche versehen wird, wobei die Kontaktfläche (26) vorzugsweise elektrisch leitfähig mit dem elektrisch leitfähigen Material (34) im Durchtrittskanal (32) des Halbleitersubstrats (10) verbunden wird, und/oder dass das Halbleitersubstrat (10) vor Schritt b) zumindest im Bereich (22) der herzustellenden Durchkontaktierung (24) mit einer Schutzschicht (30) versehen wird.
Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass in Schritt c) ein selbstjustierendes und/oder maskenloses Ätzverfahren und/oder ein PAECE-Verfahren verwendet wird.
Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass der Durchtrittskanal (32) in Schritt c) hergestellt wird, indem Werkstoff von der Rückseite (18) des Halbleitersubstrats (10) zumindest im Bereich des Sacklochs (28) entfernt, insbesondere zurückgeschliffen wird.
Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass das Halbleitersubstrat (10) vor Schritt d) zumindest bereichsweise passiviert und/oder mit einem elektrisch isolierenden Material beschichtet wird.
Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass der Durchtrittskanal (32) in Schritt d) unter einem gegenüber dem Normaldruck vermindertem Druck und/oder unter einem gegenüber dem Normaldruck erhöhten Druck und/oder mit einem verflüssigten Material (34), insbesondere einem Lot, befüllt wird, wobei das verflüssigte Material (34) nach dem Befüllen im Durchtrittskanal (32) ausgehärtet wird.
Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass der wenigstens eine Durchtrittskanal (32) mit einem Aspektverhältnis von mindestens 1:20, insbesondere von mindestens 1:100 und vorzugsweise von mindestens 1:250 hergestellt wird, wobei das Aspektverhältnis aus dem minimalen Durchmesser des Durchtrittskanals (32) in μm geteilt durch die Tiefe des Durchtrittskanals (32) in μm ermittelt wird.
Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass nach Schritt d) ein weiterer Schritt e) durchgeführt wird, in welchem eine Schutzschicht (30) zumindest bereichsweise von der Vorderseite (20) des Halbleitersubstrats (10) entfernt wird und/oder in welchem das in den Durchtrittskanal (32) gefüllte Material (34) an der Rückseite (18) des Halbleitersubstrats (10) metallisiert und/oder mit wenigstens einem elektrischen Anschlusselement (38) versehen wird.
Halbleitersubstrat (10) mit wenigstens einer Durchkontaktierung (24), dadurch gekennzeichnet, dass die Durchkontaktierung (24) mittels eines Verfahrens nach einem der Ansprüche 1 bis 12 erhältlich und/oder erhalten ist.
Halbleitersubstrat (10) nach Anspruch 13, dadurch gekennzeichnet, dass dieses eine Dicke zwischen 50 μm und 950 μm besitzt und/oder einen Schichtverbund (11) mit mindestens zwei unterschiedlichen Halbleiterschichten (12, 16) aufweist, wobei die erste Halbleiterschicht (12) vorzugsweise eine Dicke zwischen 1 μm und 35 μm und/oder die zweite Halbleiterschicht (16) vorzugsweise eine Dicke zwischen 50 μm und 700 μm aufweist.
Halbleitersubstrat (10) nach Anspruch 14, dadurch gekennzeichnet, dass ein Durchmesser des Durchtrittskanals (32) in der ersten Halbleiterschicht (12) zwischen 1 μm und 15 μm, vorzugsweise zwischen 2 μm und 5 μm und/oder in der zweiten Halbleiterschicht (16) zwischen 1 μm und 45 μm, vorzugsweise zwischen 5 μm und 10 μm beträgt.