DE102017117959B4 - Verfahren zum herstellen einer halbleitervorrichtung - Google Patents

Verfahren zum herstellen einer halbleitervorrichtung Download PDF

Info

Publication number
DE102017117959B4
DE102017117959B4 DE102017117959.3A DE102017117959A DE102017117959B4 DE 102017117959 B4 DE102017117959 B4 DE 102017117959B4 DE 102017117959 A DE102017117959 A DE 102017117959A DE 102017117959 B4 DE102017117959 B4 DE 102017117959B4
Authority
DE
Germany
Prior art keywords
layer
defect
substrate
opening
bulk
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017117959.3A
Other languages
English (en)
Other versions
DE102017117959A1 (de
Inventor
Pu-Fang Chen
Victor Lu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102017117959A1 publication Critical patent/DE102017117959A1/de
Application granted granted Critical
Publication of DE102017117959B4 publication Critical patent/DE102017117959B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend:Durchführen einer thermischen Behandlung an einem Substrat (10, 15, 100), wodurch eine defektfreie Schicht (20) in einer oberen Schicht des Substrats (10) ausgebildet wird, wobei eine verbleibende Schicht des Substrats (10, 15, 100) eine Bulk-Schicht (30) ist, wobei die Bulk-Schicht (30) Bulk-Mikrodefekte als Defekte enthält und eine Dichte der Defekte in der Bulk-Schicht größer gleich 1× 108cm-3ist,Ausbilden einer elektronischen Vorrichtung (40) über der defektfreien Schicht (20),Ausbilden einer Öffnung (60) in der defektfreien Schicht (20), so dass die Öffnung (60) nicht an die Bulk-Schicht (30) heranreicht,Füllen der Öffnung (60) mit einem leitfähigen Material (75), wodurch eine Durchkontaktierung (80) ausgebildet wird, undEntfernen der Bulk-Schicht (30), so dass ein unterer Teil der Durchkontaktierung (80) freigelegt wird,wobei eine Dichte von Defekten in der defektfreien Schicht (20) kleiner als 100 cm-3ist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung betrifft im Allgemeinen Halbleitervorrichtungen und insbesondere Halbleitervorrichtungen, die Siliziumdurchkontaktierungen aufweisen.
  • STAND DER TECHNIK
  • Siliziumdurchkontaktierungen (TSVs) werden in einem Halbleiterwafer ausgebildet, indem zunächst eine Öffnung zumindest teilweise in dem Halbleiterwafer (z.B. Si-Substrat) ausgebildet wird, und ein leitfähiges Material in der Öffnung ausgebildet wird. Die TSV verbindet elektrisch elektronische Vorrichtungen (z.B. Transistoren), die auf der Vorderfläche des Substrats ausgebildet sind, und einen an der Rückfläche (hinteren Fläche) des Substrats ausgebildeten Anschluss.
  • US 2013/207214 A1 betrifft Halbleiterbauelemente und Verfahren zur Herstellung solcher Bauelemente, wobei eine Bauelementschicht auf einer Vorderseite einer Halbleiterschicht, die im Wesentlichen defektfrei ist, gebildet wird. Weiterer Stand der Technik ist gegeben durch US 2014 / 0 264 756 A1 und US 2011 / 0 193 240 A1 .
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die Erfindung ist durch die Gegenstände der unabhängigen Ansprüche definiert. Die abhängigen Ansprüche betreffen entsprechende Weiterbildungen. Die vorliegende Offenbarung wird am besten aus der nachstehenden ausführlichen Beschreibung verstanden, wenn sie zusammen mit den begleitenden Figuren gelesen wird. Es wird betont, dass gemäß dem Standardverfahren in der Branche verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind und lediglich zu Veranschaulichungszwecken verwendet werden. Vielmehr können die Abmessungen der verschiedenen Merkmale zur Klarheit der Erörterung beliebig vergrößert oder verkleinert sein.
    • 1 zeigt ein Beispiel einer Querschnittsansicht, die eine der Stufen eines Herstellungsprozesses für eine Siliziumdurchkontaktierungsstruktur (TSV-Struktur) gemäß einer Ausführungsform der vorliegenden Offenbarung darstellt.
    • 2 zeigt ein Beispiel einer Querschnittsansicht, die eine der Stufen eines Herstellungsprozesses für eine Siliziumdurchkontaktierungsstruktur (TSV-Struktur) gemäß einer Ausführungsform der vorliegenden Offenbarung darstellt.
    • 3 zeigt ein Beispiel einer Querschnittsansicht, die eine der Stufen eines Herstellungsprozesses für eine Siliziumdurchkontaktierungsstruktur (TSV-Struktur) gemäß einer Ausführungsform der vorliegenden Offenbarung darstellt.
    • 4 zeigt ein Beispiel einer Querschnittsansicht, die eine der Stufen eines Herstellungsprozesses für eine Siliziumdurchkontaktierungsstruktur (TSV-Struktur) gemäß einer Ausführungsform der vorliegenden Offenbarung darstellt.
    • 5 zeigt ein Beispiel einer Querschnittsansicht, die eine der Stufen eines Herstellungsprozesses für eine Siliziumdurchkontaktierungsstruktur (TSV-Struktur) gemäß einer Ausführungsform der vorliegenden Offenbarung darstellt.
    • 6 zeigt ein Beispiel einer Querschnittsansicht, die eine der Stufen eines Herstellungsprozesses für eine Siliziumdurchkontaktierungsstruktur (TSV-Struktur) gemäß einer Ausführungsform der vorliegenden Offenbarung darstellt.
    • 7 zeigt ein Beispiel einer Querschnittsansicht, die eine der Stufen eines Herstellungsprozesses für eine Siliziumdurchkontaktierungsstruktur (TSV-Struktur) gemäß einer Ausführungsform der vorliegenden Offenbarung darstellt.
    • 8 zeigt ein Beispiel einer Querschnittsansicht, die eine der Stufen eines Herstellungsprozesses für eine Siliziumdurchkontaktierungsstruktur (TSV-Struktur) gemäß einer Ausführungsform der vorliegenden Offenbarung darstellt.
    • 9 zeigt ein Beispiel einer Querschnittsansicht, die eine der Stufen eines Herstellungsprozesses für eine Siliziumdurchkontaktierungsstruktur (TSV-Struktur) gemäß einer Ausführungsform der vorliegenden Offenbarung darstellt.
    • 10 zeigt ein Beispiel einer Vorrichtungsstruktur gemäß einer anderen Ausführungsform der vorliegenden Offenbarung.
    • 11 zeigt ein Beispiel einer Querschnittsansicht, die eine der Stufen eines Herstellungsprozesses für eine TSV-Struktur gemäß einer Ausführungsform der vorliegenden Offenbarung darstellt.
    • 12 zeigt ein Beispiel einer Querschnittsansicht, die eine der Stufen eines Herstellungsprozesses für eine TSV-Struktur gemäß einer Ausführungsform der vorliegenden Offenbarung darstellt.
    • 13 zeigt ein Beispiel einer Querschnittsansicht, die einen Herstellungsprozess einer TSV-Struktur gemäß einer anderen Ausführungsform der vorliegenden Offenbarung darstellt.
    • 14 zeigt ein Beispiel einer Querschnittsansicht, die eine der Stufen eines Herstellungsprozesses für eine TSV-Struktur gemäß einer anderen Ausführungsform der vorliegenden Offenbarung darstellt.
    • 15 zeigt ein Beispiel einer Querschnittsansicht, die eine der Stufen eines Herstellungsprozesses für eine TSV-Struktur gemäß einer anderen Ausführungsform der vorliegenden Offenbarung darstellt.
  • AUSFÜHRLICHE BESCHREIBUNG
  • 1 bis 9 zeigen Beispiele von Querschnittsansichten, die einen Herstellungsprozess einer Siliziumdurchkontaktierungsstruktur (TSV-Struktur) gemäß einer Ausführungsform der vorliegenden Offenbarung darstellen. Allgemeine Herstellungsvorgänge einer TSV können in US-Patent Nr. 8,680,682 , gefunden werden, dessen gesamter Inhalt hier durch Rückbezug aufgenommen ist.
  • In 1 wird ein Substrat 10 bereitgestellt. Das Substrat 10 weist eine erste Seite (z.B. eine Vorderseite) 11 und eine gegenüber der ersten Seite 11 liegende zweite Seite (Rückseite) 12 auf und kann ein Bulk-Siliziumwafer, der mit Verunreinigungen dotiert oder undotiert ist, oder eine aktive Schicht eines SOI-Substrats (Silizium auf einem Isolator) sein. Das Substrat 10 kann andere Halbleiter, wie z.B. Gruppe-IV-IV-Verbindungshalbleiter, wie z.B. SiC und SiGe, Gruppe-III-V-Verbindungshalbleiter, wie z.B. GaAs, GaP, GaN, InP, InAs, InSb, GaAsP, AlGaN, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP, oder Kombinationen davon umfassen.
  • In einer Ausführungsform wird ein Si-Substrat (Wafer) verwendet. Im Allgemeinen umfasst ein Siliziumwafer, wie von einem Wafer-Hersteller bereitgestellt, Defekte, wie z.B. Bulk-Mikrodefekte (BMDs). BMD beziehen sich im Allgemeinen auf Sauerstoff-Ausfällungen im Silizium, und können Sauerstoff-Ausfällungen, Hohlräume, Einschlüsse, Gleitlinien usw. umfassen. Es können Crystal Originated Particles (oder Gruben) (COP) in den BMD aufgenommen sein
  • Die BMDs in der Siliziumschicht unterhalb elektronischer Vorrichtungen (z.B. MOS-Transistoren) wirken als eine Getterstelle, um Verunreinigungen weg von den MOS-Transistoren zu halten. BMDs können detektiert werden, indem eine Probe mit IR-Licht (Infrarot) beleuchtet wird und mit einer gegenüber IR empfindlichen Kamera betrachtet wird.
  • In einer Ausführungsform der vorliegenden Offenbarung ist die Dichte von BMDs in dem Siliziumsubstrat 10 (anfängliche Zahl) größer gleich 1 × 108 cm-3. Eine typische Dichte von BMDs in einem Siliziumwafer, der mithilfe eines CZ-Verfahrens ausgebildet wird, kann durch Industrienormen, wie z.B. SEMI-Norm oder JEITA-Norm, definiert sein. Die Anzahl von BMDs kann durch Zählen von Ätzgruben, die durch Nassätzen unter Verwendung von KOH erzeugt werden, bestimmt werden.
  • In der vorliegenden Offenbarung wird eine defektfreie Schicht (BMD-freie Schicht oder denuded zone) 20 zumindest in dem Vorderflächenbereich (obere Fläche) des Substrats 10 ausgebildet, wie in 2 dargestellt. Die defektfreie Schicht 20 wird am Anfang des Waferprozesses ausgebildet. In einigen Ausführungsformen wird die defektfreie Schicht 20 vor jeglichen Ionenimplantations-, Strukturierungs- oder Filmausbildungsvorgängen ausgebildet. Mit anderen Worten werden die Vorgänge zum Ausbilden der defektfreien Schicht 20 auf einem sogenannten „nackten Wafer“, wie durch einen Waferhersteller hergestellt, durchgeführt.
  • In einer Ausführungsform wird eine thermische Behandlung durchgeführt, um die BMD-freie Schicht 20 auszubilden. Die thermische Behandlung kann ein RTA-Verfahren (schnelle thermische Ausheilung), ein Erhitzen in einem Ofen oder ein Laserausheilungsverfahren umfassen. Die thermische Behandlung wird an dem Substrat 10 nach einem Reinigen des Substrats 10 durchgeführt.
  • Bei der thermischen Behandlung wird in einigen Ausführungsformen das Substrat 10 bei einer Temperatur in einem Bereich von ungefähr 1150 °C bis ungefähr 1300 °C erhitzt. In bestimmten Ausführungsformen wird das Substrat 10 bei einer Temperatur in einem Bereich von ungefähr 1200 °C bis ungefähr 1250 °C erhitzt. Die Temperatur wird in einigen Ausführungsformen zum Beispiel von einer Raumtemperatur (25 °C) auf die gewünschte Temperatur mit einer Temperaturerhöhungsrate in einem Bereich von ungefähr 50 °C/s bis ungefähr 100 °C/s erhöht. Die thermische Behandlung wird in einigen Ausführungsformen für eine Zeitdauer in einem Bereich von ungefähr 5 s bis ungefähr 20 s durchgeführt. In bestimmten Ausführungsformen wird die thermische Behandlung für eine Zeitdauer in einem Bereich von ungefähr 10 s bis ungefähr 15 s durchgeführt. Nachdem die thermische Behandlung bei der vorstehenden Temperatur durchgeführt wurde, wird in einigen Ausführungsformen ein Kühlprozess mit einer Abkühlrate in einem Bereich von ungefähr 10 °C/s bis ungefähr 30 °C/s durchgeführt. In bestimmten Ausführungsformen wird der Kühlprozess mit einer Abkühlrate in einem Bereich von ungefähr 15 °C/S bis ungefähr 25 °C/s durchgeführt. Die Abkühlrate ist niedriger als die Temperaturerhöhungsrate. Es ist zu beachten, dass eine niedrigere Abkühlrate eine breitere defektfreie Schicht erzeugen kann. Der Kühlprozess kann mithilfe mehrerer Schritte mit verschiedenen Abkühlraten durchgeführt werden. In einigen Ausführungsformen wird ein schneller Kühlvorgang mit einer ersten Abkühlrate durchgeführt, auf den ein langsamer Kühlvorgang mit einer zweiten Abkühlrate folgt, die niedriger ist als die erste Abkühlrate. In einem solchen Fall liegt die erste Abkühlrate in einem Bereich von ungefähr 15 °C/s bis ungefähr 30 °C/s und die zweite Abkühlrate liegt in einem Bereich von ungefähr 10 °C/s bis ungefähr 25 °C/s. Drei oder mehr Schritte des Reduzierens der Abkühlrate können durchgeführt werden. In bestimmten Ausführungsformen wird die Abkühlrate allmählich verringert.
  • Durch Einstellen eines oder mehreren von der Temperatur, der Prozesszeit und der Abkühlrate kann die Dicke (Tiefe) D1 der defektfreien Schicht 20 gesteuert werden. In einigen Ausführungsformen liegt die Dicke D1 der defektfreien Schicht 20 in einem Bereich von ungefähr 30 µm bis ungefähr 200 µm. In bestimmten Ausführungsformen ist D1 größer gleich ungefähr 50 µm und kleiner gleich 100 µm, und in einer anderen Ausführungsform liegt D1 in einem Bereich von ungefähr 60 µm bis ungefähr 90 µm. Die verbleibende Schicht des Substrats 10 wird als eine Bulk-Schicht 30 bezeichnet, die weiterhin BMDs größer gleich 1 × 108 cm-3 enthält. Es ist zu beachten, dass die defektfreie Schicht 20 nicht zu dick gestaltet werden soll, da die BMDs in der Siliziumschicht unter einer elektronischen Vorrichtung als Getterstellen wirken.
  • Die Dichte von BMDs in der defektfreien Schicht 20 beträgt im Wesentlichen null (z.B. weniger als 100 cm-3). In bestimmten Ausführungsformen beträgt die Dichte von BMDs in der defektfreien Schicht 20 null.
  • In bestimmten Ausführungsformen wird je nach einem Verfahren der thermischen Behandlung eine defektfreie Schicht auch in der unteren Fläche (Rückfläche) des Substrats 10 ausgebildet.
  • Nachdem die defektfreie Schicht 20 ausgebildet wurde, werden Isolationsstrukturen (z.B. flache Grabenisolation (STI)) ausgebildet, Ionenimplantationsvorgänge werden durchgeführt, und elektronische Vorrichtungen, wie z.B. MOSFETs, Metallverdrahtungen und Kontakte usw., werden auf der defektfreien Schicht 20 gefertigt, wie in 3 dargestellt. In 3 sind lediglich ein MOSFET 40, der mit einer dielektrischen Zwischenschicht 50 bedeckt ist, und ein Kontakt 45, der durch die ILD-Schicht 50 hindurchführt, als konzeptionelle Darstellung der elektronischen Vorrichtungen gezeigt. Selbstverständlich werden auch mehrere Schichten von Verdrahtungsschichten, dielektrischen Zwischenschichten und Durchkontaktierungen/Kontakten oder anderen passiven oder aktiven elektronischen Vorrichtungen auf dem Substrat 10 ausgebildet, um die gewünschten strukturellen und funktionellen Anforderungen des gesamten Schaltungsentwurfs bereitzustellen. Die elektronischen Vorrichtungen können unter Verwendung beliebiger geeigneter Verfahren entweder innerhalb oder auf der Oberfläche des Substrats ausgebildet werden.
  • Die ILD-Schicht 50 wird über dem Substrat 10 und der elektronischen Vorrichtung 40 durch eine chemische Gasphasenabscheidung (CVD), Sputtern oder ein beliebiges anderes geeignetes Verfahren ausgebildet. Die ILD-Schicht 50 weist typischerweise eine planarisierte Fläche auf und kann Siliziumoxid umfassen, obwohl andere Materialien, wie z.B. Low-k-Materialien alternativ verwendet werden könnten.
  • Der Kontakt 45 erstreckt sich durch die ILD-Schicht 50, um einen elektrischen Kontakt mit mindestens einer der elektronischen Vorrichtungen 40 zu bilden. Der Kontakt 45 kann durch die ILD-Schicht 50 unter Verwendung von fotolithografischen und Ätztechniken ausgebildet werden. Der Kontakt 45 kann eine Sperr-/Haftschicht (nicht dargestellt) umfassen, um eine Diffusion zu verhindern und eine bessere Anhaftung zwischen dem Kontakt 45 und der ILD-Schicht 50 bereitzustellen. In einer Ausführungsform wird die Sperrschicht aus einer oder mehreren Schichten aus Titan, Titannitrid, Tantal, Tantalnitrid oder dergleichen ausgebildet. Die Sperrschicht kann mithilfe von CVD, Sputtern oder anderen Techniken ausgebildet werden. Die Sperrschicht kann in einigen Ausführungsformen zu einer kombinierten Dicke von ungefähr 1 nm bis ungefähr 50 nm ausgebildet werden. Der Kontakt 45 kann aus einem beliebigen geeigneten leitfähigen Material, wie z.B. einem hochleitfähigen, niederohmigen Metall, elementaren Metall, Übergangsmetall oder dergleichen, ausgebildet werden. In einem Ausführungsbeispiel werden die Kontakte 45 aus Wolfram ausgebildet, obwohl andere Materialien, wie z.B. Kupfer, Nickel, Kobalt, Aluminium oder eine Legierung davon, alternativ verwendet werden könnten.
  • Wie in 4 gezeigt, wird eine Öffnung 60 durch die ILD-Schicht 50 und in die defektfreie Schicht 20 des Substrats 10 ausgebildet. In der vorliegenden Offenbarung reicht die Öffnung 60 nicht an die Bulk-Schicht 30 des Substrats 10 heran, wie in 4 dargestellt. Ein Abstand zwischen der Unterseite der Öffnung 60 und der Bulk-Schicht 30 liegt in einigen Ausführungsformen in einem Bereich von ungefähr 50 nm bis ungefähr 200 nm.
  • Die Öffnung 60 kann durch Aufbringen und Entwickeln eines geeigneten Fotolacks (nicht dargestellt) und anschließendes Ätzen der ILD-Schicht 50 und zumindest eines Abschnitts der defektfreien Schicht 20 des Substrats 10 ausgebildet werden. Die Öffnung 60 wird derart ausgebildet, dass sie sich in das Substrat 10 zumindest weiter als die darin ausgebildeten elektronischen Vorrichtungen 40 erstreckt, aber nicht an die Bulk-Schicht 30 heranreicht. Dementsprechend ist die Tiefe D2 der Öffnung, die von der oberen Fläche des Substrats 10 gemessen wird, kleiner als die Dicke D1 der defektfreien Schicht 20. In einigen Ausführungsformen beträgt die Tiefe D2 ungefähr 70 % bis ungefähr 95 % der Dicke D1 der defektfreien Schicht 20 und in bestimmten Ausführungsformen beträgt D2 ungefähr 80 % bis ungefähr 90 % von D1. Außerdem weist in einigen Ausführungsformen die Öffnung 60 einen Durchmesser W1 in einem Bereich von ungefähr 2 µm bis ungefähr 70 µm auf.
  • Jedoch kann in anderen Ausführungsformen die Öffnung 60 gleichzeitig oder vor der Ausbildung der ILD-Schicht 50 ausgebildet werden. Ein beliebiges Ausbildungsverfahren zum Ausbilden der Öffnung 60 liegt innerhalb des Schutzumfangs des vorliegenden Gegenstands.
  • Nachdem die Öffnung 60 ausgebildet wurde, werden eine Sperrschicht 70 und eine leitfähige Hauptschicht 75 in der Öffnung 60 und über der oberen Fläche der ILD-Schicht 50 ausgebildet, wie in 5 dargestellt. Die Sperrschicht 70 wird konform ausgebildet, um die Seitenwände und die Unterseite der Öffnung 60 abzudecken, aber sie füllt die Öffnung 60 nicht vollständig. Die Dicke der Sperrschicht 70 liegt in einigen Ausführungsformen in einem Bereich von ungefähr 1 nm bis ungefähr 100 nm und sie liegt in anderen Ausführungsformen in einem Bereich von ungefähr 2 nm bis ungefähr 10 nm. Durch konformes Ausbilden der Sperrschicht 70 weist die Sperrschicht eine im Wesentlichen gleiche Dicke entlang der Seitenwände der Öffnung 60 und auch entlang der Unterseite der Öffnungen 60 auf.
  • Die Sperrschicht 70 kann unter Verwendung eines Prozesses ausgebildet werden, der ein konformes Ausbilden fördert, wie z.B. einer plasmaunterstützten CVD, einer plasmaunterstützten physikalische Gasphasenabscheidung (PEPVD) und einer Atomlagenabscheidung (ALD).
  • Die Sperrschicht 70 umfasst eine oder mehreren Schichten aus Ti, TiN, Ta und TaN. Außerdem kann in einigen Ausführungsformen die Sperrschicht 70 mit einem Legierungsmaterial, wie z.B. Kohlenstoff oder Fluor, legiert werden, obwohl der Gehalt an legiertem Material im Allgemeinen nicht mehr als ungefähr 15 % der Sperrschicht 70 beträgt und weniger als ungefähr 5 % der Sperrschicht 70 betragen kann. Das Legierungsmaterial kann durch eine der Vorstufen während der Ausbildung der Sperrschicht 70 in dem ALD-, PECVD oder PEPVD-Prozess eingeführt werden.
  • Die leitfähige Hauptschicht 75 kann Kupfer umfassen, obwohl andere geeignete Materialien, wie z.B. Aluminium, Legierungen davon, dotiertes Polysilizium, Kombinationen davon, alternativ verwendet werden können. Die leitfähige Hauptschicht 75 kann durch Elektroplattieren von Kupfer auf die Sperrschicht 70, wobei die Öffnungen 60 gefüllt und überfüllt werden, ausgebildet werden. In einigen Ausführungsformen wird eine Keimschicht (nicht dargestellt) auf der Sperrschicht vor dem Ausbilden der leitfähigen Hauptschicht 75 ausgebildet.
  • Nachdem die Öffnungen 60 gefüllt wurden, werden überschüssige Sperrschicht 70 und leitfähige Hauptschicht 75 außerhalb der Öffnungen 60 durch einen Planarisierungsprozess, wie z.B. ein chemisch-mechanisches Polieren (CMP) entfernt, wie in 6 dargestellt, wodurch eine Durchkontaktierung 80 ausgebildet wird.
  • 7 zeigt weitere Prozessvorgänge beim Ausbilden einer TSV. Eine Metallschicht 95 wird über der ILD-Schicht 50 ausgebildet, um den Kontakt 45 und die Durchkontaktierung 80 zu verbinden. Die Metallschicht 95 kann mithilfe einer CVD, einer PVD oder anderer geeigneter Verfahren ausgebildet werden. Obwohl der Kontakt 45 und die Durchkontaktierung 80 durch eine Metallschicht 95 in 7 direkt verbunden sind, ist dies lediglich eine Veranschaulichung des Konzepts einer Metallverdrahtung. Der Kontakt 45 und die Durchkontaktierung 80 können durch zwei oder mehr Metallschichten, die in derselben oder in verschiedenen Verdrahtungsschichten ausgebildet werden, elektrisch verbunden werden.
  • Außerdem wird eine Passivierungsschicht 90 ferner über der Metallschicht 95 ausgebildet, um die Metallschicht 95 zu versiegeln und zu schützen. Die Passivierungsschicht 90 kann ein dielektrisches Material, wie z.B. ein Oxid oder Siliziumnitrid, umfassen, obwohl andere geeignete Dielektrika, wie z.B. High-k-Dielektrikum oder Polyimid, alternativ verwendet werden können. Die Passivierungsschicht 90 kann unter Verwendung eines PECVD-Prozesses ausgebildet werden, obwohl ein beliebiger anderer geeigneter Prozess alternativ verwendet werden kann. Die Dicke der Passivierungsschicht 90 liegt in einigen Ausführungsformen in einem Bereich von ungefähr 0,6 µm bis ungefähr 1,5 µm.
  • In bestimmten Ausführungsformen wird die Passivierungsschicht 90 strukturiert, um zumindest einen Abschnitt der Metallschicht 95 freizulegen. Die Passivierungsschicht 90 kann unter Verwendung einer geeigneten fotolithografischen Technik strukturiert werden. In der Öffnung wird ein vorderer Verbindungsanschluss (nicht dargestellt) ausgebildet.
  • Nachdem der Fertigungsprozess für die Vorderseite des Substrats abgeschlossen wurde, werden die Bulk-Schicht 30 und ein unterer Abschnitt der defektfreien Schicht 20 entfernt, wie in 8 dargestellt, um das innerhalb der Öffnung 60 befindliche leitfähige Material 75 der Durchkontaktierung 80 freizulegen, um eine TSV zu vervollständigen. Das Entfernen kann mithilfe eines Schleifprozesses, wie z.B. eines chemisch-mechanischen Polierverfahrens (CMP) durchgeführt werden, obwohl andere geeignete Prozesse, wie z.B. Ätzen, alternativ verwendet werden können. Die Bulk-Schicht 30 wird vollständig entfernt und die defektfreie Schicht 20 wird teilweise entfernt, so dass die verbleibende Dicke D3 der defektfreien Schicht 20 zu einer gewünschten Dicke wird. Die Dicke D3 beträgt in einigen Ausführungsformen ungefähr 50 % bis ungefähr 90 % der Dicke D1. In bestimmten Ausführungsformen liegt D3 in einem Bereich von ungefähr 30 µm bis ungefähr 50 µm.
  • Nachdem die Unterseite der Durchkontaktierung 80 freigelegt wurde, wird ein unterer Verbindungsanschluss 97 ausgebildet, wie in 9 dargestellt. In einigen Ausführungsformen wird ein oberer Verbindungsanschluss 98 auf der Metallschicht 95 für eine externe Verbindung ausgebildet. Der obere und der untere Verbindungsanschluss können eine leitfähige Schicht, wie z.B. Ni, Au oder eine Legierung davon, umfassen.
  • Wie in 9 dargestellt, ist die TSV 80 in dem Substrat durch die defektfreie Schicht 20 in dem Substrat umgeben, und es steht keine Bulk-Schicht, die BMDs enthält, in Kontakt mit der TSV 80.
  • In anderen Ausführungsformen werden, wie in 10 dargestellt, zwei Substrate durch die Durchkontaktierung (TSV) 80 elektrisch verbunden. In 10 weist ein erstes Substrat 100 eine ähnliche Struktur auf wie die in 8 dargestellte Struktur. Ein zweites Substrat 200 wird mithilfe der unter Bezugnahme auf 1 bis 9 offenbarten Vorgänge ausgebildet und umfasst eine defektfreie Schicht 120, elektronische Vorrichtungen 140, einen Kontakt 145, eine erste ILD-Schicht 150, zwei TSVs 180, 181, Metallschichten 194, 195, eine zweite ILD-Schicht 190 und untere Verbindungsanschlüsse 196, 197. Das zweite Substrat 200 umfasst ferner einen Verbindungsanschluss 198, durch welchen das erste Substrat 100 und das zweite Substrat 200 elektrisch verbunden werden. Selbstverständlich können mehr als zwei Substrate auf ähnliche Weise gestapelt werden.
  • 11 und 12 zeigen Beispiele von Querschnittsansichten, die einen Herstellungsprozess einer TSV-Struktur gemäß einer Ausführungsform der vorliegenden Offenbarung darstellen. Die ähnlichen oder die gleichen Ausgestaltungen, Abmessungen, Prozesse, Materialien und/oder Strukturen, wie vorstehend dargelegt, können in der folgenden Ausführungsform verwendet werden und die ausführliche Erläuterung kann ausgelassen sein.
  • In 11 wird ein Substrat 15 bereitgestellt. Das Substrat 15 weist dieselbe Ausgestaltung auf wie das Substrat 10. Wie in 12 dargestellt, wird eine epitaktische Schicht 20' über dem Substrat 15 ausgebildet. In dieser Ausführungsform ist zum Beispiel das Substrat 15 ein Si-Substrat (Wafer) und die epitaktische Schicht 20' ist eine epitaktische Si-Schicht. Nachdem die epitaktische Schicht 20' ausgebildet wurde, werden die unter Bezugnahme auf 3 bis 9 offenbarten Vorgänge durchgeführt.
  • Da die Schicht 20' durch ein epitaktisches Aufwachsverfahren ausgebildet wird, ist die epitaktische Schicht 20' im Wesentlichen defektfrei (d.h. die defektfreie Schicht). Die Dichte von BMDs in der defektfreien Schicht 20' beträgt im Wesentlichen null (z.B. weniger als 100 cm-3). In bestimmten Ausführungsformen beträgt die Dichte von BMDs in der defektfreien Schicht 20' null.
  • In einigen Ausführungsformen liegt die Dicke D1' der defektfreien Schicht 20' in einem Bereich von ungefähr 30 µm bis ungefähr 200 µm . In bestimmten Ausführungsformen ist D1 größer gleich ungefähr 50 µm. Das Substrat 15 kann als eine Bulk-Schicht 30' bezeichnet werden, die weiterhin BMDs größer gleich 1 × 108 cm-3 enthält. Ähnlich der vorstehenden Ausführungsform ist die Dicke D1' der defektfreien Schicht 20' eine solche Dicke, dass die Unterseite der Öffnung 60 (siehe 4) nicht an das Substrat 15 (die Bulk-Schicht 30') heranreicht.
  • 13 zeigt ein Beispiel einer Querschnittsansicht, die einen Herstellungsprozess einer TSV-Struktur gemäß einer anderen Ausführungsform der vorliegenden Offenbarung darstellt. Die ähnlichen oder die gleichen Ausgestaltungen, Abmessungen, Prozesse, Materialien und/oder Strukturen wie vorstehend dargelegt, können in der folgenden Ausführungsform verwendet werden und die ausführliche Erläuterung kann ausgelassen sein.
  • In dieser Ausführungsform wird das defektfreie Gebiet 22 selektiv in einem Bereich 81 des Substrats 10 ausgebildet, wo die Öffnung 60 (TSV 80) (siehe 4 und 6) anschließend ausgebildet wird. Um selektiv Wärme anzuwenden, damit das fehlerfreie Gebiet 22 ausgebildet wird, kann zum Beispiel ein Laserausheilungsverfahren 300 verwendet werden. Durch Anwenden der Schicht 300 wird das Substrat 10 lokal bei ungefähr 1200 °C bis ungefähr 1250 °C erhitzt, und der erhitzte Bereich wird zu einem BMD-freien Gebiet 22.
  • Der Laser 300 kann auch von der Rückseite des Substrats 10 angewendet werden. In einem solchen Fall kann das BMD-freie Gebiet 22 von der Vorderfläche zu der Rückfläche des Substrats 10 ausgebildet werden. Außerdem kann eine Öffnung 60 (siehe 4) tiefer ausgebildet werden als im Fall von 4.
  • 14 und 15 zeigen Beispiele von Querschnittsansichten, die einen Herstellungsprozess einer TSV-Struktur gemäß einer anderen Ausführungsform der vorliegenden Offenbarung darstellen. Die ähnlichen oder die gleichen Ausgestaltungen, Abmessungen, Prozesse, Materialien und/oder Strukturen wie vorstehend dargelegt, können in der folgenden Ausführungsform verwendet werden und die ausführliche Erläuterung kann ausgelassen sein.
  • In dieser Ausführungsform wird in einem Bereich 81 des Substrats 10 anschließend die Öffnung 60 (TSV 80) ausgebildet.
  • Wie in 14 dargestellt, wird das Substrat 10 unter Verwendung einer Maskenstruktur 410 geätzt, um eine Öffnung 420 in einem Bereich 81 des Substrats 10 auszubilden, in dem anschließend die Öffnung 60 (TSV 80) ausgebildet wird. Die Maskenstruktur 410 kann eine oder mehrere Schichten aus Siliziumoxid und Siliziumnitrid umfassen. Bei der auf dem Substrat 10 verbleibenden Maskenstruktur 410 wird ein selektives epitaktisches Aufwachsen durchgeführt, um eine epitaktische Schicht 23, d.h. eine defektfreie Schicht, in der Öffnung 420 auszubilden. Anschließend wird die Maskenstruktur 410 entfernt. In einigen Ausführungsformen wird ein Planarisierungsvorgang, wie z.B. ein chemisch-mechanisches Polieren (CMP), verwendet, um eine überschüssige epitaktische Schicht zu entfernen.
  • Die hier beschriebenen verschiedenen Ausführungsformen oder Beispiele bieten einige Vorteile gegenüber dem Stand der Technik. Da in der vorliegenden Offenbarung eine defektfreie Schicht in oder auf dem Substrat ausgebildet wird und eine Öffnung für eine TSV nicht an eine Bulk-Schicht mit BMDs heranreicht, ist es zum Beispiel möglich, negative Effekte auf die TSV, die sonst durch BMDs verursacht werden, zu vermeiden. Da die Bulk-Schicht mit BMDs weiterhin unter den elektronischen Vorrichtungen verbleibt, ist es außerdem möglich, die Bulk-Schicht als eine Metallverunreinigungs-Getterschicht zu verwenden.
  • Es versteht sich, dass nicht alle Vorteile hier notwendigerweise besprochen wurden, kein besonderer Vorteil für alle Ausführungsformen oder Beispiele erforderlich ist, und andere Ausführungsforme oder Beispiele andere Vorteile bieten können.
  • Gemäß einem Aspekt der vorliegenden Offenbarung wird in einem Verfahren zum Herstellen einer Halbleitervorrichtung eine thermische Behandlung an einem Substrat durchgeführt, wodurch eine defektfreie Schicht in einer oberen Schicht des Substrats ausgebildet wird, wobei eine verbleibende Schicht des Substrats eine Bulk-Schicht ist. Die Bulk-Schicht enthält Bulk-Mikrodefekte als Defekte und eine Dichte der Defekte in der Bulk-Schicht ist größer gleich 1× 108 cm-3. Eine elektronische Vorrichtung wird über der defektfreien Schicht ausgebildet. Eine Öffnung wird in der defektfreien Schicht derart ausgebildet, dass die Öffnung nicht an die Bulk-Schicht heranreicht. Die Öffnung wird mit einem leitfähigen Material gefüllt, wodurch eine Durchkontaktierung ausgebildet wird. Die Bulk-Schicht wird entfernt, so dass ein unterer Teil der Durchkontaktierung freigelegt wird. Eine Dichte von Defekten in der defektfreien Schicht ist kleiner als 100 cm-3.
  • Gemäß einem anderen Aspekt der vorliegenden Offenbarung wird in einem Verfahren zum Herstellen einer Halbleitervorrichtung eine elektronische Vorrichtung über einem Substrat ausgebildet, das eine defektfreie Schicht und eine Bulk-Schicht aufweist. Die Bulk-Schicht enthält Bulk-Mikrodefekte als Defekte und eine Dichte der Defekte in der Bulk-Schicht ist größer gleich 1× 108 cm-3. Eine Öffnung wird in der defektfreien Schicht derart ausgebildet, dass die Öffnung nicht an die Bulk-Schicht heranreicht. Die Öffnung wird mit einem leitfähigen Material gefüllt, wodurch eine Durchkontaktierung ausgebildet wird. Die Bulk-Schicht wird entfernt, so dass ein unterer Teil der Durchkontaktierung freigelegt wird. Eine Dichte von Defekten in der defektfreien Schicht ist kleiner als 100 cm-3.

Claims (19)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend: Durchführen einer thermischen Behandlung an einem Substrat (10, 15, 100), wodurch eine defektfreie Schicht (20) in einer oberen Schicht des Substrats (10) ausgebildet wird, wobei eine verbleibende Schicht des Substrats (10, 15, 100) eine Bulk-Schicht (30) ist, wobei die Bulk-Schicht (30) Bulk-Mikrodefekte als Defekte enthält und eine Dichte der Defekte in der Bulk-Schicht größer gleich 1× 108 cm-3 ist, Ausbilden einer elektronischen Vorrichtung (40) über der defektfreien Schicht (20), Ausbilden einer Öffnung (60) in der defektfreien Schicht (20), so dass die Öffnung (60) nicht an die Bulk-Schicht (30) heranreicht, Füllen der Öffnung (60) mit einem leitfähigen Material (75), wodurch eine Durchkontaktierung (80) ausgebildet wird, und Entfernen der Bulk-Schicht (30), so dass ein unterer Teil der Durchkontaktierung (80) freigelegt wird, wobei eine Dichte von Defekten in der defektfreien Schicht (20) kleiner als 100 cm-3 ist.
  2. Verfahren nach Anspruch 1, wobei die Dichte von Defekten in der defektfreien Schicht (20) null beträgt.
  3. Verfahren nach Anspruch 1 oder 2, wobei eine Dicke der defektfreien Schicht (20) vor dem Ausbilden der elektronischen Vorrichtung (40) in einem Bereich von 30 µm bis 200 µm liegt.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine Tiefe der Öffnung (60) 70 % bis 90 % der Dicke der defektfreien Schicht (20) beträgt.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei in der thermischen Behandlung das Substrat (10, 15, 100) bei einer Temperatur in einem Bereich von 1010 °C bis 1040 °C erhitzt wird.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei die thermische Behandlung für eine Zeitdauer in einem Bereich von 10 s bis 15 s durchgeführt wird.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei, nachdem die thermische Behandlung durchgeführt wurde, ein Kühlprozess mit einer Abkühlrate von 15 °C/s bis 25 °C/s durchgeführt wird.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei die thermische Behandlung bei einer Temperatur in einem Bereich von 1200 °C bis 1250 °C durchgeführt wird.
  9. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Füllen der Öffnung (60) mit einem leitfähigen Material (75) umfasst: Ausbilden einer Sperrschicht (70), und Ausbilden einer leitfähigen Hauptschicht (75) auf der Sperrschicht (70).
  10. Verfahren nach Anspruch 9, wobei die Sperrschicht (70) mindestens eines von TiN, Ti, TaN und Ta umfasst, und die leitfähige Hauptschicht (75) Cu oder eine Cu-Legierung umfasst.
  11. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend: Anbringen eines anderen Substrats (200), das einen Verbindungsanschluss (196, 197) aufweist, an einer unteren Fläche des Substrats (10, 15, 100), wo die Durchkontaktierung (80) freigelegt ist, so dass die freigelegte Durchkontaktierung (80) mit dem Verbindungsanschluss (196, 197) verbunden wird.
  12. Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend: Ausbilden einer elektronischen Vorrichtung über einem Substrat (10, 15, 100), das eine defektfreie Schicht (20, 20') und eine Bulk-Schicht (30,30') aufweist, wobei die Bulk-Schicht (30) Bulk-Mikrodefekte als Defekte enthält und eine Dichte der Defekte in der Bulk-Schicht (30, 30') größer gleich 1× 108 cm-3 ist, Ausbilden einer Öffnung (60) in der defektfreien Schicht (20), so dass die Öffnung (60) nicht an die Bulk-Schicht (30, 30') heranreicht, Füllen der Öffnung (60) mit einem leitfähigen Material (75), wodurch eine Durchkontaktierung (80) ausgebildet wird, und Entfernen der Bulk-Schicht (30, 30'), so dass ein unterer Teil der Durchkontaktierung (80) freigelegt wird, wobei eine Dichte von Defekten in der defektfreien Schicht (20, 20') kleiner als 100 cm-3 ist.
  13. Verfahren nach Anspruch 12, wobei die defektfreie Schicht (20, 20') eine epitaktische Schicht ist, die auf der Bulk-Schicht (30) ausgebildet wird.
  14. Verfahren nach Anspruch 12 oder 13, wobei die Dichte von Defekten in der defektfreien Schicht null beträgt.
  15. Verfahren nach einem der Ansprüche 12 bis 14, wobei eine Dicke der defektfreien Schicht (20, 20') vor dem Ausbilden der elektronischen Vorrichtung (40) in einem Bereich von 30 µm bis 200 µm liegt.
  16. Verfahren nach einem der Ansprüche 12 bis 15, wobei eine Tiefe der Öffnung (60) 70 % bis 90 % der Dicke der defektfreien Schicht (20, 20') beträgt.
  17. Verfahren nach einem der Ansprüche 12 bis 16, wobei das Füllen der Öffnung (60) mit einem leitfähigen Material (75) umfasst: Ausbilden einer Sperrschicht (70), und Ausbilden einer leitfähigen Hauptschicht (75) auf der Sperrschicht (70).
  18. Verfahren nach Anspruch 17, wobei die Sperrschicht (70) mindestens eines von TiN, Ti, TaN und Ta umfasst, und die leitfähige Hauptschicht (75) Cu oder eine Cu-Legierung umfasst.
  19. Verfahren nach einem der Ansprüche 12 bis 18, ferner umfassend: Ausbilden eines unteren Verbindungsanschlusses (196, 197)auf der freigelegten Durchkontaktierung (80).
DE102017117959.3A 2016-09-30 2017-08-08 Verfahren zum herstellen einer halbleitervorrichtung Active DE102017117959B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/281,315 2016-09-30
US15/281,315 US9899297B1 (en) 2016-09-30 2016-09-30 Semiconductor device having a through-silicon via and manufacturing method thereof

Publications (2)

Publication Number Publication Date
DE102017117959A1 DE102017117959A1 (de) 2018-04-05
DE102017117959B4 true DE102017117959B4 (de) 2023-11-23

Family

ID=61188123

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017117959.3A Active DE102017117959B4 (de) 2016-09-30 2017-08-08 Verfahren zum herstellen einer halbleitervorrichtung

Country Status (5)

Country Link
US (2) US9899297B1 (de)
KR (1) KR101998959B1 (de)
CN (1) CN107887326B (de)
DE (1) DE102017117959B4 (de)
TW (1) TWI628774B (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10741442B2 (en) * 2018-05-31 2020-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layer formation for conductive feature

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110193240A1 (en) 2010-02-05 2011-08-11 International Business Machines Corporation Bonded structure with enhanced adhesion strength
US20130207214A1 (en) 2011-09-16 2013-08-15 Sionyx, Inc. Integrated Visible and Infrared Imager Devices and Associated Methods
US8680682B2 (en) 2009-03-23 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier for through-silicon via
US20140264756A1 (en) 2013-03-14 2014-09-18 International Business Machines Corporation Stacked integrated circuit

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3022044B2 (ja) 1993-04-09 2000-03-15 東芝セラミックス株式会社 シリコンウエハの製造方法およびシリコンウエハ
JP4703129B2 (ja) * 2004-05-06 2011-06-15 富士通セミコンダクター株式会社 半導体装置およびその製造方法、設計方法
US7485508B2 (en) * 2007-01-26 2009-02-03 International Business Machines Corporation Two-sided semiconductor-on-insulator structures and methods of manufacturing the same
US7713852B2 (en) 2007-06-12 2010-05-11 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for forming field effect transistors and EPI-substrate
US7704869B2 (en) * 2007-09-11 2010-04-27 International Business Machines Corporation Method of fabricating ultra-deep vias and three-dimensional integrated circuits using ultra-deep vias
US8853830B2 (en) * 2008-05-14 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. System, structure, and method of manufacturing a semiconductor substrate stack
US8299583B2 (en) * 2009-03-05 2012-10-30 International Business Machines Corporation Two-sided semiconductor structure
US20120168935A1 (en) 2011-01-03 2012-07-05 Nanya Technology Corp. Integrated circuit device and method for preparing the same
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9786636B2 (en) * 2012-12-22 2017-10-10 Monolithic 3D Inc. Semiconductor device and structure
US9385058B1 (en) * 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US9177890B2 (en) 2013-03-07 2015-11-03 Qualcomm Incorporated Monolithic three dimensional integration of semiconductor integrated circuits
WO2015100245A1 (en) * 2013-12-23 2015-07-02 University Of Houston System Flexible single-crystalline semiconductor device and fabrication methods thereof
US9472545B2 (en) * 2014-01-31 2016-10-18 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement with electrostatic discharge (ESD) protection
JP5976030B2 (ja) 2014-04-11 2016-08-23 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8680682B2 (en) 2009-03-23 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier for through-silicon via
US20110193240A1 (en) 2010-02-05 2011-08-11 International Business Machines Corporation Bonded structure with enhanced adhesion strength
US20130207214A1 (en) 2011-09-16 2013-08-15 Sionyx, Inc. Integrated Visible and Infrared Imager Devices and Associated Methods
US20140264756A1 (en) 2013-03-14 2014-09-18 International Business Machines Corporation Stacked integrated circuit

Also Published As

Publication number Publication date
KR101998959B1 (ko) 2019-07-10
US20180096914A1 (en) 2018-04-05
CN107887326B (zh) 2021-02-19
US9899297B1 (en) 2018-02-20
CN107887326A (zh) 2018-04-06
US10157819B2 (en) 2018-12-18
KR20180036534A (ko) 2018-04-09
TWI628774B (zh) 2018-07-01
DE102017117959A1 (de) 2018-04-05
TW201814870A (zh) 2018-04-16

Similar Documents

Publication Publication Date Title
DE102012219171B4 (de) Verfahren zum Bilden einer dreidimensionalen (3D) integrierten Schaltung und entsprechend gebildete dreidimensionale (3D) integrierte Schaltung
DE102019201354B4 (de) Verfahren für eine Gate-Schnitt-Struktur mit Liner-Abstandshalter
DE102016100270B4 (de) Bondstrukturen und verfahren zu ihrer herstellung
DE102016100766B4 (de) Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung
DE102014118969B4 (de) Verfahren zum Herstellen einer 3DIC Dichtungsring-Struktur
DE102016114912B4 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE102017127201A1 (de) Halbleiter-bauelement und verfahren
DE102015113250B4 (de) Struktur und verfahren zum ausbilden einer halbleitervorrichtungsstruktur
DE102005035728B3 (de) Verfahren zum Reduzieren der Kontamination durch Entfernung eines Zwischenschichtdielektrikums von dem Substratrand
DE102018107941B4 (de) Umverteilungsschicht-Metallstruktur und Verfahren
DE102016100323B4 (de) Verringern der Dual-Damascene-Verwerfung in integrierten Schaltkreisstrukturen
DE102009012594A1 (de) Durch-Substrat-Via-Halbleiterkomponenten
DE102017124072B4 (de) Zusammenschaltungsstruktur für halbleitervorrichtung und verfahren zu ihrer herstellung
DE102011002769B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE102019127076B4 (de) Filmstruktur für bondkontaktstelle und verfahren zu ihrer herstellung
DE102010028460A1 (de) Reduzierte Defektrate in Kontakten eines Halbleiterbauelements, das Austauschgateelektrodenstrukturen unter Anwendung einer Zwischendeckschicht aufweist
DE102018208546A1 (de) Strukturen aus dem mittleren bereich der fertigungslinie
DE102016100764A1 (de) Halbleiter-bauelementstruktur
DE102016100273A1 (de) Struktur und Verfahren zum Ausbilden einer Halbleitervorrichtungsstruktur
DE10002121B4 (de) Herstellung einer Halbleitervorrichtung mit flachen Sperrschichten
DE102010040071B4 (de) Verfahren zur Wiederherstellung von Oberflächeneigenschaften empfindlicher Dielektrika mit kleinem ε in Mikrostrukturbauelementen unter Anwendung einer in-situ-Oberflächenmodifizierung
DE102017123948A1 (de) Umschlossene epitaxiale struktur und verfahren
DE102014101283A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102005063089A1 (de) Verfahren zum Reduzieren der Kontaminierung durch Vorsehen einer Ätzstoppschicht am Substratrand
DE102014019447A1 (de) Verfahren zur Herstellung von integrierten Halbleiterschaltungen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division