DE102014101552A1 - Elektrisches verbindungselement und verfahren zum herstellen desselben - Google Patents

Elektrisches verbindungselement und verfahren zum herstellen desselben Download PDF

Info

Publication number
DE102014101552A1
DE102014101552A1 DE102014101552.5A DE102014101552A DE102014101552A1 DE 102014101552 A1 DE102014101552 A1 DE 102014101552A1 DE 102014101552 A DE102014101552 A DE 102014101552A DE 102014101552 A1 DE102014101552 A1 DE 102014101552A1
Authority
DE
Germany
Prior art keywords
copper layer
copper
substrate
layer
crystal grains
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102014101552.5A
Other languages
English (en)
Inventor
Chih Chen
Taochi LIU
Yi-Sa HUANG
Chien-Min Liu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Chiao Tung University NCTU
Original Assignee
National Chiao Tung University NCTU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Chiao Tung University NCTU filed Critical National Chiao Tung University NCTU
Publication of DE102014101552A1 publication Critical patent/DE102014101552A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0382—Applying permanent coating, e.g. in-situ coating
    • H01L2224/03826—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2746—Plating
    • H01L2224/27462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29023—Disposition the whole layer connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75272—Oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75703—Mechanical holding means
    • H01L2224/75704—Mechanical holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75703—Mechanical holding means
    • H01L2224/75705—Mechanical holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/8109—Vacuum
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81095—Temperature settings
    • H01L2224/81096—Transient conditions
    • H01L2224/81097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81208—Compression bonding applying unidirectional static pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8182—Diffusion bonding
    • H01L2224/8183—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/81895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/8301—Cleaning the layer connector, e.g. oxide removal step, desmearing
    • H01L2224/83011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/8309—Vacuum
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H01L2224/83096—Transient conditions
    • H01L2224/83097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83208—Compression bonding applying unidirectional static pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8321—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/8383—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Ein elektrisches Verbindungselement zum Verbinden eines ersten Substrats und eines zweiten Substrats und ein Verfahren zum Herstellen desselben werden beschrieben. Das Verfahren gemäß der vorliegenden Erfindung weist auf: (A) Bereitstellen eines ersten Substrats und eines zweiten Substrats, wobei eine erste Kupferschicht auf dem ersten Substrat gebildet ist, eine erste Metallschicht auf dem zweiten Substrat gebildet ist, eine erste Verbindungsoberfläche der ersten Kupferschicht eine (111)-aufweisende Oberfläche ist und die erste Metallschicht eine zweite Verbindungsoberfläche aufweist; und (B) Verbinden der ersten Kupferschicht und der ersten Metallschicht zum Bilden einer Zwischenverbindung, wobei die erste Verbindungsoberfläche der ersten Kupferschicht der zweiten Verbindungsoberfläche der ersten Metallschicht gegenüber angeordnet ist.

Description

  • Diese Anmeldung beansprucht den Vorteil der Taiwanesischen Patentanmeldungen Nr. 102104935 und Nr. 102134714 , eingereicht am 7. Februar 2013 bzw. am 26. September 2013, deren Gegenstand hiermit durch Bezugnahme aufgenommen wird.
  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein elektrisches Verbindungselement und ein Verfahren zum Herstellen desselben und betrifft insbesondere ein elektrisches Verbindungselement und ein Verfahren zum Herstellen desselben für einen dreidimensionalen Integrierten elektrischen Schaltkreis.
  • 2. Beschreibung der verwandten Technik
  • Mit einer schnellen Entwicklung der Elektronikindustrie ist der Bedarf an elektrischen Produkten mit kleiner Größe, geringem Gewicht, Multifunktionsfähigkeit und hoher Leistungsfähigkeit gestiegen. Bei der momentanen Entwicklung eines Integrierten Schaltkreises wird, um aktive Komponenten und passive Komponenten auf der gleichen Vorrichtung anzuordnen, die Halbleiter-Packaging-Technologie zum Erreichen des Ziels verwendet, mehr Schaltkreise und elektrische Komponenten in einer begrenzten Einheitsfläche unterzubringen.
  • In der Halbleiter-Packaging-Technologie wird ein Lötmittel oder eine Kupferschicht zum Laminieren von Packaging-Substraten oder Leiterplatten mittels Kompression verwendet. In dem Fall, dass die Kompression unter Verwendung einer herkömmlichen Kupferschicht ausgeführt wird, werden aufgrund des Kristallgitters der herkömmlichen Kupferschicht, die keine Einheitlichkeit aufweist, kleine Kristallkörner ohne einheitliche Stapelrichtungen ausgebildet. Folglich ist es notwendig, verschiedene Vorbehandlungen, wie bspw. Oberflächen-Feinschleifen und Ätzen, vor dem Verbinden der Substrate durchzuführen, und dann die Substrate unter harten Umgebungsbedingungen (wie bspw. einer Umgebung mit Stickstoff und darin eingeleitetem säurebildendem Gas) der Thermo-Kompression zu unterziehen. Dabei muss die Temperatur der Thermo-Kompression bei einer Temperatur von 300°C oder mehr durchgeführt werden, jedoch kann diese hohe Temperatur dazu führen, dass die Komponenten in den Leiterplatten beschädigt werden. Ferner müssen, obwohl berichtet wurde, dass Kupferschichten bei Raumtemperatur verbunden werden können, deren Oberflächen im atomaren Bereich flach sein, und die Umgebung zum Verbinden derselben muss eine Ultrahoch-Vakuum-Umgebung von 10–8 Torr sein. Deshalb ist das oben genannte Thermo-Kompressionsverfahren für die industrielle Herstellung nicht geeignet.
  • Wie in 1A dargestellt, können, wenn zwei Substrate 11, 13 sich mittels Kupferschichten 12, 14 ohne ausreichende Flachheit verbinden, nach dem Zusammendrücken leicht Lücken oder Hohlräume erzeugt werden (wie in 1B dargestellt), was darin resultiert, dass die Produktzuverlässigkeit verringert ist.
  • Da Feinelektronik-Vorrichtungen erforderlich sind, bewirken die feinen Zwischenverbindungen der Produkte, dass die Flächen der verbindenden Oberflächen reduziert sind. Dabei ist, um die Produktzuverlässigkeit zu verbessern, das Verbindungsverfahren relativ komplizierter. Deshalb ist es wünschenswert, eine Verbindungsstruktur und ein Verfahren zum Herstellen derselben mit den Vorteilen eines einfachen Herstellungsverfahrens, weniger darin gebildeten Hohlräumen und ohne Verwendung von Lötmitteln bereitzustellen, die in verschiedenen Halbleiter-Herstellungsverfahren und insbesondere bei denen für dreidimensionale Integrierte Schaltkreise angewendet werden können, um deren Zuverlässigkeit zu verbessern und die Produktkosten zum Herstellen derselben zu verringern.
  • Zusammenfassung der Erfindung
  • Die Hauptaufgabe der vorliegenden Erfindung ist es, ein elektrisches Verbindungselement bereitzustellen, in dem in einer Zwischenverbindung zwischen zwei Substraten (insbesondere Verbindungsoberflächen) eine gute Haftung erzielt wird, und darin nur wenige oder sogar keine Lücken und Hohlräume gebildet sind, um zu verhindern, dass die Zwischenverbindung gebrochen wird.
  • Eine weitere Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zum Herstellen eines elektrischen Verbindungselements bereitzustellen, um ein elektrisches Verbindungselement herzustellen, das hohe Produktzuverlässigkeit aufweist.
  • Zum Erreichen der oben genannten Aufgaben weist ein Verfahren zum Herstellen eines elektrischen Verbindungselements zum elektrischen Verbinden eines ersten Substrats und eines zweiten Substrats die folgenden Schritte auf: (A) Bereitstellen eines ersten Substrats und eines zweiten Substrats, wobei eine erste Kupferschicht auf dem ersten Substrat gebildet ist, eine erste Metallschicht auf dem zweiten Substrat gebildet ist, eine erste Verbindungsoberfläche der ersten Kupferschicht eine (111)-aufweisende Oberfläche ist und die erste Metallschicht eine zweite Verbindungsoberfläche aufweist; und (B) Verbinden der ersten Kupferschicht und der ersten Metallschicht zum Bilden einer Zwischenverbindung, wobei die erste Verbindungsoberfläche der ersten Kupferschicht der zweiten Verbindungsoberfläche der ersten Metallschicht gegenüber angeordnet ist.
  • Mittels des oben genannten Verfahrens gemäß der vorliegenden Erfindung kann ein elektrisches Verbindungselement zum elektrischen Verbinden eines ersten Substrats und eines zweiten Substrats erzielt werden, welches aufweist: ein erstes Substrat; ein zweites Substrat; und eine zwischen dem ersten Substrat und dem zweiten Substrat angeordnete Zwischenverbindung, wobei die Zwischenverbindung mittels miteinander Verbindens einer ersten Kupferschicht und einer ersten Metallschicht gebildet ist, und eine Verbindungsstelle zwischen der ersten Kupferschicht und der ersten Metallschicht eine Mehrzahl von Kristallkörnern aufweist, die entlang einer Stapelrichtung einer [111]-Kristallachse gestapelt sind.
  • In der vorliegenden Erfindung weist die verwendete erste Kupferschicht eine hochbevorzugte [111]-Richtung auf, in der die höchste Selbstdiffusionsrate zu finden ist, und die (111)-aufweisende Oberfläche weist die höchste Stapeldichte auf. In dem Verfahren gemäß der vorliegenden Erfindung ist zu bemerken, dass nur die erste, eine Verbindungsoberfläche mit einer bevorzugten [111]-Richtung aufweisende Kupferschicht zum Erreichen des Ziels notwendig ist, eine Zwischenverbindung mit nur einigen wenigen oder sogar ohne darin gebildeten Lücken oder Hohlräumen zu bilden, und die andere irgendeine Kupferschicht oder irgendeine andere heterogene Metallschicht sein kann, die eine Verbindungsoberfläche ohne Vorzugsrichtung aufweist. Sogar obwohl die erste Kupferschicht eine polykristalline Kupferschicht ist und die erste Metallschicht eine polykristalline Kupferschicht oder eine andere heterogene Metallschicht ist, kann das oben genannte Ziel ebenso erreicht werden. Der Grund ist, dass, wenn mindestens eine Kupferschicht mit einer (111)-Verbindungsoberfläche auf dem Substrat (wie bspw. einem Halbleiter-Wafer oder eine Leiterplatte etc.) als ein elektrisches Verbindungsmittel gebildet ist, das Kupferkristallgitter an der (111)-Verbindungsoberfläche eine regelmäßige Richtungsanordnung aufweist, so dass Lücken oder Hohlräume nicht leicht in der Zwischenverbindung erzeugt werden, sogar obwohl das Thermo-Kompressionsverfahren der ersten Kupferschicht und der ersten Metallschicht bei geringer Temperatur durchgeführt wird.
  • Des Weiteren können in dem mittels des Verfahrens gemäß der vorliegenden Erfindung hergestellten elektrischen Verbindungselement Kristallkörner, die die bevorzugten (111)-Richtungen aufweisen, in dem Verbindungsbereich (d. h. der Verbindungsstelle) gebildet werden, und darin sind keine Lücken gebildet. Da keine Lücke in der Zwischenverbindung zwischen dem ersten Substrat und dem zweiten Substrat gebildet ist, kann das Risiko, dass die Zwischenverbindung bricht, reduziert werden, die Zuverlässigkeit und die Gebrauchslebensdauer der Komponenten können verbessert werden, und die hohe Leitfähigkeit und gute Wärmeverteilung von Kupfer kann beibehalten werden. Insbesondere kann in dem mittels des Verfahrens gemäß der vorliegenden Erfindung hergestellten elektrischen Verbindungselement die Zwischenverbindung ohne darin gebildete Lücken immer noch erzielt werden, was erzielt wird mittels des Verbindens von Kupfer und einem heterogenen Metallmaterial.
  • In der vorliegenden Erfindung können das Material der ersten Metallschicht und der ersten Kupferschicht gleich oder unterschiedlich sein. Vorzugsweise ist das Material der ersten Metallschicht eines ausgewählt aus einer Gruppe, bestehend aus Gold, Silber, Platin, Nickel, Kupfer, Titan, Aluminium und Palladium.
  • In einem Aspekt der vorliegenden Erfindung ist die erste Metallschicht eine zweite Kupferschicht. Dabei ist das Material der ersten Kupferschicht und der zweiten Kupferschicht nicht besonders eingeschränkt, solange eine der Verbindungsoberflächen davon eine (111)-aufweisende Oberfläche ist. Beispielsweise kann die erste Kupferschicht der vorliegenden Erfindung eine Kupferschicht sein, die eine Verbindungsoberfläche einer (111)-aufweisenden Oberfläche aufweist, und die zweite Kupferschicht ist eine polykristalline Kupferschicht ohne Vorzugsrichtung; oder die erste Kupferschicht und die zweite Kupferschicht gemäß der vorliegenden Erfindung können jeweils eine Kupferschicht oder eine „Nanotwin”-Kupferschicht sein, die eine Verbindungsoberfläche einer (111)-Verbindungsoberfläche aufweist. Nach dem Thermo-Kompressionsvorgang können sowohl die Kupferschicht (welche eine polykristalline Kupferschicht mit einschließt) oder eine „Nanotwin”-Kupferschicht eine Zwischenverbindung bilden, in der die Verbindungsstelle mittels einer Mehrzahl von Kristallkörnern, die entlang einer Stapelrichtung einer [111]-Kristallachse gestapelt sind, gebildet ist. Vorzugsweise sind diese Kristallkörner säulenförmige Kristallkörner. Der Begriff „(111)-Oberfläche” bedeutet in der vorliegenden Erfindung: ein Winkel von 15° ist zwischen einem Normalenvektor der (111)-Oberfläche einer Mehrzahl von Kupferkristallkörnern der Kupferschicht und einem Normalenvektor der Verbindungsoberfläche eingeschlossen. Basierend auf der oben genannten Definition bedeutet „die (111)-aufweisende Oberfläche”, dass 40–100% einer Gesamtfläche der Verbindungsoberfläche eine (111)-Oberfläche ist; vorzugsweise 50–100% einer Gesamtfläche davon eine (111)-Oberfläche ist; und weiter vorzugsweise 60–100% einer Gesamtfläche davon eine (111)-Oberfläche ist. Wenn sowohl die erste Kupferschicht als auch die zweite Kupferschicht „Nanotwin”-Kupferschichten sind, weisen 50% oder mehr des Volumens der „Nanotwin”-Kupferschicht vorzugsweise eine Mehrzahl von Kristallkörnern auf. Da die Zwillings-Kristall-Anordnung des „Nanotwin”-Kupfers den Elektronenmigrationswiderstand einer Kupferschicht verbessern kann, kann folglich die Zuverlässigkeit des Produkts erhöht sein und kann insbesondere zum Herstellen eines Integrierten Schaltkreises geeignet sein.
  • In einem Aspekt der vorliegenden Erfindung kann das Material der ersten Metallschicht Gold, Silber, Platin, Nickel, Titan, Aluminium, Palladium oder deren Legierungen sein. Dabei sind die Materialien der ersten Kupferschicht und deren Verbindungsoberfläche die gleichen wie oben ausgeführt, und somit werden sie nicht weiter beschrieben.
  • Das Verfahren zum Herstellen des elektrischen Verbindungselements gemäß der vorliegenden Erfindung weist ferner einen Schritt (A') vor dem Schritt (A) auf: Reinigen der ersten Verbindungsoberfläche der ersten Kupferschicht und der zweiten Verbindungsoberfläche der ersten Metallschicht mit einer Säure zum Entfernen des Oxidationsmittels oder anderer Verunreinigungen darauf. Insbesondere wird eine saure Lösung (wie beispielsweise eine hydrochlorige Säure) zum Reinigen der ersten Verbindungsoberfläche der ersten Kupferschicht und der zweiten Verbindungsoberfläche der ersten Metallschicht verwendet. Des Weiteren ist in dem Verfahren zum Herstellen des elektrischen Verbindungselements gemäß der vorliegenden Erfindung in Schritt (B) das Mittel zum Verbinden nicht besonders eingeschränkt, und das herkömmlich in der Technik verwendete Verfahren, wie bspw. Verbinden mittels Klemmen, kann verwendet werden. Ferner können die erste Kupferschicht und die erste Metallschicht auch mit Druck miteinander verbunden werden. Jedoch ist der darauf angewendete Druck nicht besonders eingeschränkt. Vorzugsweise wird der Thermo-Kompressionsvorgang bei geringem Druck, wie bspw. 1,5–5 kg/cm2, durchgeführt.
  • Des Weiteren kann in dem Verfahren zum Herstellen des elektrischen Verbindungselements gemäß der vorliegenden Erfindung der Schritt (B) bei einer erhöhten Temperatur durchgeführt werden, und die Verbindungstemperatur ist nicht besonders eingeschränkt, solange die Thermo-Kompression beendet wird, ohne die Strukturen der beiden Substrate zu zerstören. Beispielsweise kann die Thermo-Kompression bei einer geringen Temperatur von 100–400°C durchgeführt werden. Vorzugsweise werden die erste Kupferschicht und die erste Metallschicht bei einer Temperatur von 150–300°C miteinander verbunden. In diesem Falle beträgt die Verbindungstemperatur in Schritt (B) vorzugsweise 150–400°C und beträgt weiter vorzugsweise 150–250°C. Daneben ist die Verbindungszeit nicht besonders eingeschränkt, solange die beiden Substrate gut miteinander verbunden werden können. Beispielsweise kann die Verbindungszeit etwa 0,1 bis 5 Stunden betragen und beträgt vorzugsweise 0,1 bis 1,5 Stunden.
  • In dem Verfahren zum Herstellen des elektrischen Verbindungselements gemäß der vorliegenden Erfindung können in dem Schritt (B) die erste Kupferschicht und die erste Metallschicht bei geringem Vakuum miteinander verbunden werden, und vorzugsweise bei 1–10–3 Torr.
  • Die Verbindungsoberfläche der ersten Kupferschicht ist eine (111)-Oberfläche, während das Verbinden zum Herstellen des elektrischen Verbindungselements gemäß der vorliegenden Erfindung durchgeführt wird. Die (111)-Oberfläche weist sowohl eine relativ hohe Diffusionsrate als auch eine relativ niedrige Oberflächenenergie auf, und kubisch-flächenzentrierte (engl.: face-centered cubic; FCC) dicht gepackte Oberflächen, so dass die Zwischenverbindung ohne Lücken leicht erzielt werden kann. Wenn entweder das polykristalline Kupfer oder das „Nanotwin”-Kupfer als Schichtmaterial verwendet wird, kann, solange die erste Verbindungsoberfläche eine (111)-Vorzugsrichtung aufweist, die Zwischenverbindung mit wenigen Hohlräumen erzielt werden, obwohl deren Verbindungsoberfläche vorher nur mit einem einfachen Poliervorgang gereinigt wird. Die Diffusionsrate der Kupferatome in der (111)-Oberfläche ist sehr hoch, so dass eine exzellente Verbindungswirkung der Verbindungsstelle bei 200°C oder weniger erzielt werden kann. Folglich können die Einschränkungen des Thermo-Kompressionsverfahrens entsprechend reduziert werden, die teure Ausstattung ist nicht mehr erforderlich, und somit können die Herstellungskosten dafür stark gesenkt werden.
  • In dem elektrischen Verbindungselement und dem Verfahren gemäß der vorliegenden Erfindung sind die „Nanotwin”-Kupferkristallkörner säulenförmige Zwillingskristallkörner. Ferner verbinden sich eine Mehrzahl von Kristallkörnern miteinander, jedes Kristallkorn ist mittels einer Mehrzahl von „Nanotwin”-Kupferstapeln entlang einer Stapelrichtung der [111]-Kristallachse gebildet und ein zwischen den Stapelrichtungen aneinander angrenzender Kristallkörner eingeschlossener Winkel beträgt 0–20°.
  • Des Weiteren können in dem Verfahren zum Herstellen des elektrischen Verbindungselements gemäß der vorliegenden Erfindung die erste Kupferschicht und die zweite Kupferschicht, die „Nanotwin”-Kupfer oder polykristallines Kupfer mit einer (111)-Oberfläche aufweisen, mittels DC-Plattierens oder Pulsplattierens gebildet werden. Vorzugsweise wird das „Nanotwin”-Kupfer oder das polykristalline Kupfer, das die (111)-Oberfläche aufweist, mittels der folgenden Schritte hergestellt: Bereitstellen einer Plattiervorrichtung, die eine Anode, eine Kathode, eine Plattierlösung und eine Stromversorgung aufweist, wobei die Stromversorgung an die Anode und die Kathode angeschlossen ist und die Anodenleitung und die Kathodenleitung in eine Plattierlösung eintauchen; und Wachsen einer „Nanotwin”-Kupferschicht von der Oberfläche der Kathode mittels eines Plattiervorgangs, der mittels der Stromversorgung durchgeführt wird. Hierbei kann die zu verwendende Plattierlösung aufweisen: ein Kupfersalz, eine Säure und ein Chloridion.
  • In der oben genannten Plattierlösung ist eine der Hauptaufgaben des Chloridions, die Richtung des Kristallkörnerwachstums derart feinzujustieren, dass die Kupferschicht (insbesondere eine Zwillings-Kupferschicht) eine bevorzugte Kristallorientierung aufweist. Zusätzlich kann die Säure eine organische Säure oder eine anorganische Säure sein, um die Konzentration des Elektrolyts zu erhöhen und eine Plattierrate zu verbessern. Die Beispiele für die Säure können Schwefelsäure, Methansulfonsäure oder eine Mischung daraus aufweisen. Außerdem beträgt die Konzentration der Säure in der Plattierlösung vorzugsweise 80–120 g/L. Des Weiteren muss eine Plattierlösung Kupferionen aufweisen, die aus dem Kupfersalz, wie bspw. Kupfersulfat oder Methankupfersulfonat, gewonnen werden können. Die bevorzugte Zusammensetzung der Plattierlösung kann ferner einen Zusatz aufweisen, der aus einer Gruppe ausgewählt ist, die aus Gelatine, oberflächenaktive Substanzen, die Gitterstruktur ändernde Substanzen und eine Mischung daraus besteht, um die Richtung des Kristallkörnerwachstums zu beeinflussen, um eine Kupferschicht zu erzielen, die eine (111)-Vorzugsrichtung aufweist.
  • Die in der Plattiervorrichtung verwendete Stromversorgung ist vorzugsweise eine DC-Plattierversorgung, eine Hochgeschwindigkeits-Pulsplattier-Versorgung oder beide, die abwechselnd verwendet werden, um die Wachstumsrate der Metallschicht zu erhöhen. Wenn in Schritt (B) die DC-Plattierversorgung verwendet wird, kann die Stromdichte vorzugsweise 1–12 ASD betragen, und beträgt weiter vorzugsweise 2–10 ASD (bspw. 8 ASD). Wenn in Schritt (B) die Hochgeschwindigkeits-Pulsplattier-Versorgung verwendet wird, sind die Betriebsbedingungen vorzugsweise: Ton/Toff (sec) gleich 0,1/2–0,1/0,5 (bspw. 0,1/2, 0,1/1 oder 0,1/0,5), wobei die Stromdichte 1–25 ASD (vorzugsweise 5 ASD) beträgt. Unter den oben erwähnten Bedingungen wird die Wachstumsrate der Kupferschicht mittels der aktuellen Betriebsstunden berechnet und beträgt vorzugsweise 2–2,64 μm/min. Beispielsweise beträgt, wenn die Plattier-Stromdichte 8 ASD beträgt, die Wachstumsrate der Metallschicht 1,5–2 μm/min (bspw. 1,76 μm/min). Außerdem kann die Dicke der Kupferschicht entsprechend der Dauer der Plattierzeit eingestellt werden. In der vorliegenden Erfindung ist deren Dicke vorzugsweise etwa 0,1–500 μm, weiter vorzugsweise 0,8–200 μm, und am meisten bevorzugt 1–20 μm.
  • Insbesondere weist das Zwillingskristall-Kupfer, das eine mittels des herkömmlichen Verfahrens hergestellte Vorzugsrichtung aufweist, nicht Lochfüllungseigenschaften auf, und die Dicke beträgt nur etwa 0,1 μm in der Massenproduktion. Folglich kann es als eine Keimschicht verwendet werden und kann nicht direkt als Leitungen verwendet werden. Jedoch kann die mittels des oben genannten Verfahrens gemäß der vorliegenden Erfindung hergestellte Dicke der „Nanotwin”-Kupferplattierschicht bis zu 0,1-500 μm betragen und kann direkt in der Öffnung oder dem Graben der Dielektrikumschicht gebildet werden. Deshalb kann die „Nanotwin”-Kupferplattierschicht gemäß der vorliegenden Erfindung zum Herstellen der Leitungen der Leiterplatte verwendet werden.
  • Außerdem kann die Kathode oder die Plattierlösung bei einer Umdrehungsgeschwindigkeit von 50–1500 min–1 gehalten werden, um die Kristall kornwachstumsrichtung und die Geschwindigkeit beim Durchführen des Plattiervorgangs zu unterstützen. Der Kristallkorndurchmesser der „Nanotwin”-Kupferschicht gemäß der vorliegenden Erfindung beträgt vorzugsweise 0,1–50 μm, und beträgt weiter vorzugsweise 1–10 μm; und ihre Kristallkorndicke beträgt vorzugsweise 0,01–500 μm und beträgt weiter vorzugsweise 0,1–200 μm.
  • Des Weiteren können in dem elektrischen Verbindungselement und dem Verfahren gemäß der vorliegenden Erfindung sowohl das erste Substrat als auch das zweite Substrat unabhängig voneinander ein Halbleiterchip, ein Packagesubstrat oder eine Leiterplatte sein, und ist vorzugsweise ein Halbleiterwafer. Folglich kann die vorliegende Erfindung auf Flip-Chip-Packaging, Wafer-Bonding, Wafer-Level-Chip-Scale-Packaging (WLCSP) und andere herkömmlich verwendete, vom IBM C4 abgeleitete Packaging-Technologien angewendet werden, und insbesondere bei jenen mit Hochfrequenz und Hochleistungskomponenten angewendet werden. Insbesondere kann die vorliegende Erfindung auf die dreidimensionalen Integrierten Schaltkreise angewendet werden, die Anforderungen nach guten mechanischen Eigenschaften und Produktzuverlässigkeit genügen müssen. Zum Beispiel kann, wenn sowohl das erste Substrat als auch das zweite Substrat Halbleiterwafer sind, der sogenannte dreidimensionale Integrierte Schaltkreis (3D-IC) nach dem Verbinden derselben gebildet werden. Außerdem kann in anderen Fällen der dreidimensionale Integrierte Schaltkreis als das erste Substrat verwendet werden und das Packagesubstrat kann als das zweite Substrat zum Durchführen des Verbindungsvorgangs verwendet werden. Dabei dienen die oben genannten Vorrichtungen nur als Beispiel und sollen nicht verwendet werden, um die vorliegende Erfindung einzuschränken.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1A ist eine schematische Ansicht eines herkömmlichen Zwischenverbindungselements.
  • 1B ist eine vergrößerte Ansicht eines Verbindungsbereiches eines herkömmlichen Zwischenverbindungselements.
  • 2A bis 2C sind Querschnittansichten eines Verfahrens zum Herstellen eines elektrischen Verbindungselements, das eine „Nanotwin”-Kupferschicht gemäß dem Beispiel 1 der vorliegenden Erfindung aufweist.
  • 3 ist eine schematische Ansicht einer Plattiervorrichtung zum Bilden einer Kupferschicht gemäß Beispiel 1 der vorliegenden Erfindung.
  • 4 ist eine Vertikalansicht einer Elektronenrückstreubeugung (engl.: electron backscattered diffraction) einer Kupferschicht gemäß Beispiel 1 der vorliegenden Erfindung.
  • 5A und 5B sind eine Ionenfeinstrahl(engl.: focused ion beam)-Querschnittansicht bzw. eine schematische Ansicht einer „Nanotwin”-Kupferschicht gemäß Beispiel 1 der vorliegenden Erfindung.
  • 6 ist eine Ionenfeinstrahl-Querschnittansicht eines Verbindungsbereiches eines elektrischen Verbindungselements gemäß Beispiel 2 der vorliegenden Erfindung.
  • 7A bis 7B sind Querschnittansichten eines Verfahrens zum Herstellen eines elektrischen Verbindungselements, das eine „Nanotwin”-Kupferschicht aufweist, gemäß Beispiel 2 der vorliegenden Erfindung.
  • 8A bis 8C sind Querschnittansichten eines Verfahrens zum Herstellen eines elektrischen Verbindungselements, das mittels einer Kupferschicht gemäß Beispiel 3 der vorliegenden Erfindung gebildet ist.
  • 9 ist eine Vertikalansicht einer Elektronenrückstreubeugung einer Kupferschicht gemäß Beispiel 3 der vorliegenden Erfindung.
  • 10 ist eine Hellfeld-Querschnittansicht einer Kupferschicht, aufgenommen mittels eines Transmissions-Elektronenmikroskops, gemäß Beispiel 3 der vorliegenden Erfindung.
  • 11 ist ein hochauflösendes Transmissions-elektronenmikroskopisches Bild eines elektrischen Verbindungselements gemäß Beispiel 3 der vorliegenden Erfindung.
  • 12 ist eine Hellfeld-Querschnittansicht eines Verbindungsbereiches eines elektrischen Verbindungselements, aufgenommen mittels eines Transmissions-Elektronenmikroskops, gemäß Beispiel 3 der vorliegenden Erfindung.
  • 13 ist eine Ionenfeinstrahl-Querschnittansicht eines Verbindungsbereichs eines elektrischen Verbindungselements gemäß Beispiel 4 der vorliegenden Erfindung.
  • 14 ist eine Hellfeld-Querschnittansicht eines Verbindungsbereiches eines elektrischen Verbindungselements, aufgenommen mittels eines Transmissions-Elektronenmikroskops, gemäß Beispiel 5 der vorliegenden Erfindung.
  • 15 ist ein Hellfeld-Bild eines Verbindungsbereiches eines elektrischen Verbindungselements, aufgenommen mittels eines Transmissions-Elektronenmikroskops, gemäß Beispiel 6 der vorliegenden Erfindung.
  • 16 ist eine Hellfeld-Querschnittansicht eines Verbindungsbereiches eines elektrischen Verbindungselements, aufgenommen mittels eines Transmissions-Elektronenmikroskops, gemäß Beispiel 7 der vorliegenden Erfindung.
  • 17 ist eine Vertikalansicht einer Elektronenrückstreubeugung einer Kupferschicht, die 64% einer (111)-Oberfläche aufweist, gemäß Beispiel 8 der vorliegenden Erfindung.
  • 18 ist eine Transmissions-elektronenmikroskopische Querschnittansicht im Hellfeld eines Verbindungsbereiches eines elektrischen Verbindungselements, aufgenommen mittels eines Transmissions-Elektronenmikroskops, gemäß Beispiel 8 der vorliegenden Erfindung.
  • 19 ist eine Ionenfeinstrahl-Querschnittansicht eines Verbindungsbereiches eines elektrischen Verbindungselements gemäß Beispiel 9 der vorliegenden Erfindung.
  • Detaillierte Beschreibung der bevorzugten Ausführungsform
  • Die vorliegende Erfindung wird mittels der folgenden spezifischen Ausführungsformen illustriert, und der Fachmann kann leicht die Vorteile und Effizienz der vorliegenden Erfindung entsprechend dem Inhalt der vorliegenden Beschreibung verstehen. Die vorliegende Erfindung kann ebenfalls mittels verschiedener anderer spezifischer Ausführungsformen ausgeführt oder angewandt werden, die Details der Beschreibung können geändert und modifiziert werden, ohne dabei von dem auf verschiedene Perspektiven und Anwendungen gestützten Geist der Erfindung abzuweichen.
  • Beispiel 1
  • 2A bis 2C sind Querschnittansichten eines Verfahrens zum Herstellen eines elektrischen Verbindungselements, das eine Zwillingskristall-Kupferschicht gemäß der vorliegenden Ausführungsform aufweist. Die schematische Ansicht einer Plattiervorrichtung zum Bilden der Kupferschicht gemäß der vorliegenden Ausführungsform ist in 3 gezeigt. Eine Vertikalansicht einer Elektronenrückstreubeugung (engl.: electron backscattered diffraction) der Kupferschicht gemäß der vorliegenden Ausführungsform ist in 4 gezeigt, wobei der Anteil der (111)-Oberfläche 100% beträgt. Die Ionenfeinstrahl(engl.: focused ion beam)-Querschnittansicht bzw. eine schematische Ansicht der „Nanotwin”-Kupferschicht gemäß der vorliegenden Ausführungsform sind in 5A und 5B gezeigt.
  • Zuerst wird ein erstes Substrat 21 bereitgestellt, das ein Wafer ist, wie in 2A dargestellt. Zugunsten der Kürze der Beschreibung wird nur die schematische Ansicht des ersten Substrats 21 beispielhaft dargestellt, und Schaltkreise, aktive Komponenten, passive Komponenten oder andere Komponenten sind in den Zeichnungen nicht dargestellt.
  • Dann wird an dem ersten Substrat 21 ein Plattiervorgang mit der in 3 dargestellten Plattiervorrichtung durchgeführt. Wie in 3 dargestellt, wird das erste Substrat 21 in einer Plattiervorrichtung 3 als die Kathode eingesetzt, wobei die Plattiervorrichtung 3 eine Anode 32 aufweist, die in der Plattierlösung 34 eingetaucht und mit einer DC-Energieversorgungsquelle 36 (hierin wird eine „Keithley 2400” verwendet) verbunden ist. Das Material der Anode 32 kann Kupfer, eine Phosphorbronze oder eine inerte Anode (wie bspw. Titan-Rhodium) sein; und das für die Anode 32 in der vorliegenden Ausführungsform verwendete Material ist Kupfer. Des Weiteren weist die Plattierlösung 34 Kupfersulfat (wobei die Konzentration der Kupferionen 20–60 g/L beträgt), Chloridionen (wobei deren Konzentration 10–100 ppm beträgt) und Methacrylsäure (wobei deren Konzentration 80–120 g/L beträgt) auf, und andere oberflächenaktive Substanzen oder Gittermodifikations-Substanzen (wie bspw. „BASF Lugalvan” in einer Konzentration von 1–100 ml/L) können dieser zugesetzt sein. Die Plattierlösung 34 gemäß der vorliegenden Ausführungsform kann ferner wahlweise eine organische Säure (wie bspw. Methansulfonsäure), ein Gelatin oder eine Mischung daraus zum Anpassen der Kristallkornstruktur und der Kristallkorngröße aufweisen.
  • Dann wird, wie in 2A dargestellt, ein Plattiervorgang zum Wachsen der ersten Kupferschicht 22 auf der Oberfläche des ersten Substrats 21 mit einem Gleichstrom, der eine Stromdichte von 2–10 ASD aufweist, durchgeführt, und dessen Richtung ist mittels des in 3 dargestellten Pfeils angegeben. Die (111)-Oberfläche des Zwillingskristalls und die Oberfläche der ersten Kupferschicht 22 stehen etwa senkrecht zu der Richtung des elektrischen Feldes während des Plattiervorgangs, und das Zwillingskristall-Kupfer wächst mit einer Geschwindigkeit von etwa 1,76 μm/min. Insbesondere wächst die erste Kupferschicht 22 (d. h. die „Nanotwin”-Kupferschicht) entlang einer Richtung, die senkrecht zu (111) steht, was bedeutet, dass die erste Kupferschicht 22 in einer Richtung wächst, die parallel zu der Richtung des elektrischen Felds steht.
  • Die erzielte erste Kupferschicht 22 weist eine Mehrzahl von Zwillingskristall-Kupferkristallkörnern auf, die aus einer Mehrzahl von Zwillingskupfer zusammengesetzt sind. Die „Nanotwin”-Kupferkristallkörner erstrecken sich in Richtung der Oberfläche, folglich ist die Oberfläche der ersten Kupferschicht 22 auch eine (111)-Oberfläche. Die Dicke der erzielten ersten Kupferschicht 22 beträgt etwa 5–20 μm, und ihre [111]-Kristallachse steht senkrecht zu der Achse der (111)-Oberfläche, und der Anteil an (111)-Oberfläche beträgt 100%. Dann wird das erste Substrat 21 aus der Plattiervorrichtung entfernt, das erste Substrat 21 mit der darauf gebildeten ersten Kupferschicht 22 kann gewonnen werden, die erste Kupferschicht 22 ist eine „Nanotwin”-Kupferschicht, und deren erste Verbindungsoberfläche 221 ist eine (111)-Oberfläche, wobei der Anteil der (111)-Oberfläche 100% beträgt. Eine Vertikalansicht einer Elektronenrückstreubeugung (EBSD; engl. electron backscattered diffraction) davon ist in 4 dargestellt, wobei die Fläche des blauen Bereichs eine (111)-Oberfläche ist.
  • Dabei sind 5A und 5B eine Ionenfeinstrahl(engl.: focused ion beam; FIB)-Querschnittansicht bzw. eine schematische Ansicht der „Nanotwin”-Kupferschicht als die erste Kupferschicht gemäß der vorliegenden Ausführungsform. Wie in 5A dargestellt, weisen mehr als 50% des Volumens der „Nanotwin”-Kupferschicht eine Mehrzahl von säulenförmigen Kristallkörnern 41 auf, und jedes der Kristallkörner weist eine Mehrzahl von geschichtetem „Nanotwin”-Kupfer (bspw. eine Gruppe von aneinander angrenzenden schwarzen und weißen Linien bildet Zwillingskristall-Kupfer, das zum Bilden des Kristallkorns 41 entlang der Stapelrichtung 42 gestapelt ist, wie in 5B dargestellt) auf. In der vorliegenden Erfindung weist die „Nanotwin”-Kupferschicht viel „Nanotwin”-Kupfer auf. Dabei beträgt der Durchmesser D dieser säulenförmigen Kristallkörner 41 etwa 0,5 μm bis 8 μm, ihre Höhe L beträgt etwa 2 μm bis 20 μm, und die Oberfläche 411 des „Nanotwin”-Kristallkorns (horizontale Linien) verläuft parallel zu der (111)-Oberfläche. Eine Kristallkorngrenze 412 verläuft zwischen aneinander angrenzenden Zwillingskristall-Kristallkörnern, die (111)-Oberfläche der Kupferschicht verläuft senkrecht zu der Richtung ihrer Dicke T, und ihre Dicke T beträgt etwa 20 μm (was in einem Bereich zwischen 0,1 μm und 500 μm eingestellt werden kann). Ein zwischen den Stapelrichtungen von benachbarten Kristallkörnern eingeschlossener Winkel beträgt zwischen 0° und 20° (was fast der [111]-Kristallachse entspricht).
  • Bezugnehmend auf 2B wird ein zweites Substrat 23 bereitgestellt, das ebenfalls ein Wafer ist. Ähnlich wie oben wird hier zugunsten der Kürze der Beschreibung nur die schematische Ansicht des zweiten Substrats 23 beispielhaft dargestellt, und die Schaltkreise, die aktiven Komponenten, passive Komponenten oder andere Komponenten sind in den Zeichnungen nicht dargestellt.
  • Dabei ist die zweite Kupferschicht 24 auf dem zweiten Substrat 23 mittels des gleichen Plattierverfahrens wie zum Bilden der ersten Kupferschicht 22 gebildet, wobei die erzielte zweite Kupferschicht 24 eine Dicke von etwa 5–20 μm aufweist, und die [111]-Kristallachse steht senkrecht auf der (111)-Oberfläche. Dementsprechend ist die zweite Kupferschicht 24 eine „Nanotwin”-Kupferschicht, und eine zweite Verbindungsoberfläche 241 ist ebenfalls eine (111)-Oberfläche. Die „Nanotwin”-Kupferschichten der zweiten Kupferschicht 24 und der ersten Kupferschicht 22 weisen die gleiche Struktur auf und werden hierin nicht weiter beschrieben werden.
  • Die erste Verbindungsoberfläche 221 der ersten Kupferschicht 22 und die zweite Verbindungsoberfläche 241 der zweiten Kupferschicht 24 werden jeweils mittels einer wässrigen Lösung von hydrochloriger Säure (wobei das Volumenverhältnis der hydrochlorigen Säure zu de-ionisiertem Wasser 1:1 beträgt) gereinigt. Das erste Substrat 21 und das zweite Substrat 23 werden auf der Klemme 261 bzw. der Klemme 262 angebracht, und die erste Verbindungsoberfläche 221 ist gegenüber der zweiten Verbindungsoberfläche 241 angeordnet. Dann werden das erste Substrat 21 und das zweite Substrat 23 in einen Vakuum-Ofen bei 10–3 Torr eingebracht, wobei die Temperatur des Vakuum-Ofens zum Durchführen des Verbindungsvorganges und des Tempervorgangs für 1 h auf 200°C angehoben wird. Während des Verbindungsvorganges wird der Druck darin zum Aufrechterhalten der Zwillingskristallkornstruktur der ersten Kupferschicht 22, der zweiten Kupferschicht 24 und der Verbindungsstelle dazwischen geeignet angepasst.
  • Nach dem oben beschriebenen Vorgang kann das das Zwillingskupfer aufweisende elektrische Verbindungselement der vorliegenden Ausführungsform gewonnen werden, wie in 2C dargestellt, welches aufweist: ein erstes Substrat 21; ein zweites Substrat 23; und eine Zwischenverbindung 25, die zwischen dem ersten Substrat 21 und dem zweiten Substrat 23 angeordnet ist, wobei die Zwischenverbindung 25 aus der ersten Kupferschicht 22 und der zweiten Kupferschicht 24, die miteinander verbunden sind, gebildet ist, das Material der Zwischenverbindung 25 eine „Nanotwin”-Kupferschicht ist, und 50% oder mehr des Volumens der „Nanotwin”-Kupferschicht eine Mehrzahl von Kristallkörnern aufweist. Hierbei ist die Zwischenverbindung 25 mittels der ersten Kupferschicht 22 und der zweiten Kupferschicht 24 nach einem Verbindungsvorgang gebildet, und der Verbindungsbereich (d. h. die Verbindungsstelle) dazwischen ist als eine gestrichelte Linie dargestellt.
  • Die Ionenfeinstrahl-Querschnittansicht des Verbindungsbereiches des elektrischen Verbindungselements gemäß der vorliegenden Ausführungsform, das Zwillingskupfer aufweist, ist in 6 dargestellt. Das Ergebnis zeigt, dass, während die (111)-Oberfläche als eine Verbindungsoberfläche dient, keine Hohlräume oder Lücken in dem Verbindungsbereich der mittels der ersten Kupferschicht 22 und der zweiten Kupferschicht 24 gebildeten Zwischenverbindung 25 zu beobachten sind.
  • Beispiel 2
  • 7A und 7B sind Querschnittansichten eines Verfahrens zum Herstellen des elektrischen Verbindungselements, das „Nanotwin”-Kupfer aufweist, gemäß der vorliegenden Ausführungsform.
  • Eine Mehrzahl von ersten Kupferschichten 22 und eine Mehrzahl von zweiten Kupferschichten 24 werden gemäß der vorliegenden Ausführungsform auf dem ersten Substrat 21 bzw. dem zweiten Substrat 23 gebildet, wie in 7A und 7B dargestellt. Hierbei können eine Mehrzahl von ersten Kupferschichten 22 und eine Mehrzahl von zweiten Kupferschichten 24 auf dem ersten Substrat 21 bzw. auf dem zweiten Substrat 23 mittels des in Beispiel 1 beschriebenen Plattiervorgangs zusammen mit einem Lithographieprozess gebildet werden. Hierbei weisen die erste Kupferschicht 22 bzw. die zweite Kupferschicht 24 eine Mehrzahl von ”Nanotwin”-Kupferkristallkörnern auf, die „Nanotwin”-Kupferkristallkörner sind mittels einer Mehrzahl von „Nanotwin”-Kupfer zusammengesetzt, die „Nanotwin”-Kupferkristallkörner sind in Richtung der Oberfläche ausgedehnt; und die [111]-Kristallachse ist die Achse senkrecht zu der (111)-Oberfläche. Folglich sind sowohl die erste Verbindungsoberfläche 221 der ersten Kupferschicht 22 als auch die zweite Verbindungsoberfläche 241 der zweiten Kupferschicht 24 (111)-Oberflächen, und die Anteile der (111)-Oberflächen betragen 100%. Das Ergebnis der Elektronenrückstreubeugung davon ist das gleiche wie das in 4 dargestellte von Beispiel 1.
  • Das erste Substrat 21 und das zweite Substrat 23 sind in der vorliegenden Ausführungsform beides Halbleiterwafer. In ähnlicher Weise wird zugunsten der Kürze der Beschreibung die Struktur des ersten Substrats 21 und des zweiten Substrats 23 nur in den schematischen Darstellungen dargestellt, und die Schaltkreise oder andere Komponenten sind in den Zeichnungen nicht dargestellt.
  • Wie in 7A dargestellt, werden die erste Verbindungsoberfläche 221 der ersten Kupferschicht 22 und die zweite Verbindungsoberfläche 241 der zweiten Kupferschicht 24 mittels einer wässrigen Lösung von hydrochloriger Säure (wobei das Volumenverhältnis der hydrochlorigen Säure zu de-ionisiertem Wasser 1:1 beträgt) mittels des gleichen Verfahrens gereinigt, wie für Beispiel 1 beschrieben. Das erste Substrat 21 und das zweite Substrat 23 werden auf der Klemme 261 bzw. der Klemme 262 angebracht, und die erste Verbindungsoberfläche 221 ist gegenüber der zweiten Verbindungsoberfläche 241 angeordnet. Dann werden das erste Substrat 21 und das zweite Substrat 23 in einen Vakuum-Ofen bei 10–3 Torr eingebracht, die Temperatur des Vakuum-Ofens wird zum Durchführen des Verbindungsvorganges und des Tempervorgangs für 10 Minuten bis 1 h auf 200°C angehoben. Die Zwillingskristallkornstruktur der ersten Kupferschicht 22, der zweiten Kupferschicht 24 und der Verbindungsstelle dazwischen kann mittels moderaten Anpassens des aufgebrachten Drucks während des Verbindungsvorganges aufrechterhalten werden.
  • Nach dem oben beschriebenen Vorgang kann das das Zwillingskupfer aufweisende elektrische Verbindungselement gemäß der vorliegenden Ausführungsform gewonnen werden, wie in 7B dargestellt, welches aufweist: ein erstes Substrat 21; ein zweites Substrat 23; und eine Mehrzahl von Zwischenverbindungen 25, die zwischen dem ersten Substrat 21 und dem zweiten Substrat 23 angeordnet sind, wobei das Material der Zwischenverbindung 25 „Nanotwin”-Kupfer ist, und 50% oder mehr des Volumens des „Nanotwin”-Kupfers eine Mehrzahl von Kristallkörnern aufweist. Hierbei sind die ersten Kupferschichten 22 und die zweiten Kupferschichten 24 miteinander verbunden, so dass sie die Zwischenverbindungen 25 bilden, und der Verbindungsbereich davon ist als gestrichelte Linien dargestellt.
  • Beispiel 3
  • Das Verfahren zum Herstellen von einer eine (111)-Oberfläche aufweisenden Kupferschicht ist folgendermaßen beschrieben. Zuerst wird eine Titanschicht (als eine Haftschicht) mit einer Dicke von 100 nm auf dem Siliziumwafer mittels eines Sputter-Verfahrens abgeschieden, und dann wird eine Kupferschicht, die eine (111)-Oberfläche und eine Dicke von 200 nm aufweist, auf der Titanschicht mittels eines Plattiervorgangs abgeschieden. Hierbei kann die Kupferschicht mittels des gleichen Plattierverfahrens hergestellt werden, wie oben beschrieben. In der vorliegenden Ausführungsform wird ein Siliziumwafer mit einer Kupferschicht, die eine darauf gebildete (111)-Oberfläche aufweist, von der Amkor Technology Taiwan, Inc., bereitgestellt. Der Anteil der (111)-Oberfläche kann mittels Bildens verschiedener Haftschichten auf dem Siliziumwafer kontrolliert werden. Hierbei können 97% der (111)-Oberfläche mittels Verwendens der Titanschicht als einer Haftschicht erzielt werden.
  • 8A bis 8C sind Querschnittansichten eines Verfahrens zum Herstellen eines elektrischen Verbindungselements gemäß der vorliegenden Ausführungsform; wobei der Unterschied zwischen der vorliegenden Ausführungsform und Beispiel 1 ist, dass die Kupferschicht, die 97% einer (111)-Oberfläche als die Verbindungsoberfläche aufweist, zum Ersetzen der „Nanotwin”-Kupferschicht aus Beispiel 1 verwendet wird.
  • Zuerst, wie in 8A dargestellt, wird ein erstes Substrat 21, das ein Siliziumsubstrat ist, bereitgestellt; und eine erste Haftschicht 221 wird darauf gebildet, die eine Titanschicht mit einer Dicke von 100 nm ist. Jedoch wird die erste Haftschicht gemäß der vorliegenden Ausführungsform nur zum stabilen Verbinden des Siliziumsubstrats mit der im Folgenden gebildeten Kupferschicht verwendet, und das Material der ersten Haftschicht kann geändert werden oder die erste Haftschicht wird, in Abhängigkeit von dem Material des Substrats, nicht verwendet. Außerdem wird, zugunsten einer kurzen Beschreibung, nur die schematische Abbildung des ersten Substrats 21 beispielhaft dargestellt, und Schaltkreise, aktive Komponenten, passive Komponenten oder andere Komponenten sind in den Zeichnungen nicht dargestellt.
  • Dann wird eine erste Kupferschicht 22 auf der ersten Haftschicht 221 des ersten Substrats 21 gebildet, wobei die erste Kupferschicht 22 eine Kupferschicht ist, die eine (111)-Oberfläche aufweist und deren Dicke etwa 200 nm beträgt.
  • Nach einer Elektronenrückstreubeugungs(EBSD)-Analyse sind, wie in 9 dargestellt, 97% oder mehr der in der vorliegenden Ausführungsform gebildeten Kupferschicht-Oberfläche eine (111)-Oberfläche, wobei die Fläche des blauen Bereichs eine (111)-Oberfläche darstellt. Des Weiteren wird der Querschnitt der Kupferschicht mittels eines Transmissions-Elektronenmikroskops (TEM) analysiert, und das Ergebnis zeigt an, dass die mittels der vorliegenden Ausführungsform hergestellte Kupferschicht in einer säulenförmigen Struktur (säulenförmige Kristallkörner) vorliegt, wie in 10 dargestellt. Ferner wurde gefunden, dass die Längsachse der Kupferschicht in [111]-Richtung ausgerichtet ist, was mittels einer Röntgenbeugungsbild-Analyse festgestellt wird; und der Querschnitt der Kupferschicht, der mittels des Hochauflösenden Transmissions-Elektronenmikroskops (HRTEM) untersucht wurde, zeigt ebenso, dass die Oberfläche der gemäß der vorliegenden Ausführungsform hergestellten Kupferschicht eine (111)-Oberfläche ist, wie in 11 dargestellt.
  • Wie in 8B dargestellt, wird ein zweites Substrat, das ein Siliziumsubstrat ist, bereitgestellt, und eine zweite Haftschicht 231 wird darauf gebildet. Dann wird eine zweite Kupferschicht 24 auf der zweiten Haftschicht 231 des zweiten Substrats 23 gebildet, die eine Kupferschicht ist, die eine (111)-Oberfläche mit einer Dicke von etwa 200 nm aufweist. Das Verfahren, Material, Dicke und Funktion der zweiten Haftschicht 231 und der zweiten Kupferschicht 24 sind jeweils ähnlich dem der oben beschriebenen ersten Haftschicht 211 und der ersten Kupferschicht 22, so dass diese hier nicht weiter beschrieben werden. Dabei wird, zugunsten der Kürze der Beschreibung, nur die schematische Ansicht des zweiten Substrats 23 beispielhaft beschrieben, und die Schaltkreise, aktiven Komponenten, passiven Komponenten oder anderen Komponenten sind in den Zeichnungen nicht dargestellt.
  • Dann werden, wie in 8B dargestellt, die erste Verbindungsoberfläche 221 der ersten Kupferschicht 22 und die zweite Verbindungsoberfläche 241 der zweiten Kupferschicht 24 jeweils mit einer wässrigen Lösung von hydrochloriger Säure (wobei das Volumenverhältnis der hydrochlorigen Säure zu de-ionisiertem Wasser 1:1 beträgt) gereinigt. Das erste Substrat 21 und das zweite Substrat 23 werden auf der Klemme 261 bzw. der Klemme 262 angebracht, und die erste Verbindungsoberfläche 221 ist gegenüber der zweiten Verbindungsoberfläche 241 angeordnet. Dann werden das erste Substrat 21 und das zweite Substrat 23 in einen Vakuum-Ofen bei 10–3 Torr eingebracht, die Temperatur des Vakuum-Ofens wird zum Durchführen des Verbindungsvorganges und des Tempervorgangs für 1 h auf 200°C angehoben, und Druck (etwa 3 kg/cm2) wird während der Dauer des Verbindens vorsichtig auf die erste Kupferschicht 22 und die zweite Kupferschicht 24 angewendet.
  • Das elektrische Verbindungselement gemäß der vorliegenden Ausführungsform, das (111) ohne Zwillingskupfer aufweist, kann mittels des oben beschriebenen Verfahrens gewonnen werden, wie in 8C dargestellt, wobei es aufweist: ein erstes Substrat 21; ein zweites Substrat 23; und eine Zwischenverbindung 25, die zwischen dem ersten Substrat 21 und dem zweiten Substrat 23 angeordnet ist, wobei die Zwischenverbindung 25 aus der ersten Kupferschicht 22, die mit der zweiten Kupferschicht 24 verbunden ist, gebildet ist, die Verbindungsstelle zwischen der ersten Kupferschicht 22 und der zweiten Kupferschicht 24 eine Mehrzahl von Kristallkörnern aufweist und die Kristallkörner mittels Stapelns entlang einer Stapelrichtung der [111]-Kristallachse gebildet sind. Hierbei bilden die erste Kupferschicht 22 und die zweite Kupferschicht 24 mittels Verbindens die Zwischenverbindung 25, und der Verbindungsbereich (d. h. die Verbindungsoberfläche) ist als eine gestrichelte Linie dargestellt.
  • 12 zeigt ein TEM-Photo, das die Querschnittansicht des durch eine Kupferschicht gebildeten elektrischen Verbindungselements gemäß der vorliegenden Ausführungsform darstellt. Obwohl die Kupferschicht ohne „Nanotwin”-Struktur in der vorliegenden Ausführungsform verwendet wird, sind keine Löcher oder Lücken in dem Verbindungsbereich (d. h. der Verbindungsoberfläche) gebildet, und eine säulenförmige Kristallkörnerstruktur kann aufgrund der (111)-Oberfläche der Kupferschicht beibehalten werden. Dabei zeigt das HRTEM-Bild des Querschnitts der Kupferschicht ebenfalls, dass die Verbindungsgrenzfläche eine Kristallkorngrenze ist und keine Oxidantienschicht beobachtet wird, wie in 11 dargestellt.
  • Beispiel 4
  • Wie in 8A bis 8C dargestellt, sind das Material, das Herstellungsverfahren und die Struktur dieser Ausführungsform dieselben wie die in Beispiel 3 beschriebenen, außer dass die erste Kupferschicht 22 auf dem ersten Substrat 21 gemäß der vorliegenden Ausführungsform eine polykristalline Schicht ist, die eine (111)-Oberfläche (die erste Verbindungsoberfläche 221) aufweist und die eine Dicke von etwa 2 μm aufweist; und dass die zweite Kupferschicht 24 des zweiten Substrats 23 eine Kupferschicht ohne eine (111)-Oberfläche (die zweite Verbindungsoberfläche 241) ist und eine Dicke von etwa 2 μm aufweist. Außerdem wird der Verbindungsvorgang bei 10–3 Torr durchgeführt, die Verbindungstemperatur beträgt 200°C, der angewandte Druck beträgt 4 kg/cm2, und die Verbindungsdauer beträgt 1 Stunde.
  • 13 zeigt eine Ionenfeinstrahl(engl.: focused ion beam; FIB)-Querschnittansicht eines Verbindungsbereichs des elektrischen Verbindungselements gemäß der vorliegenden Ausführungsform. Das Ergebnis zeigt, dass keine Löcher oder Lücken in dem Verbindungsbereich (d. h. der Verbindungsoberfläche) gebildet sind, obwohl die Kupferschicht ohne „Nanotwin”-Struktur verwendet wird und nur eine Verbindungsoberfläche 221, die eine (111)-Oberfläche ist, in der vorliegenden Ausführungsform verwendet wird.
  • Die oben genannten Ergebnisse zeigen, dass, wenn eine Kupferschicht, die eine stark bevorzugte Richtung [111] aufweist, verwendet wird, nur eine Verbindungsoberfläche, jedoch nicht beide Verbindungsoberflächen, eine (111)-Oberfläche sein muss, das Ziel, die Kupferschichten unter Bedingungen mit geringem Vakuum, geringem Druck und niedriger Temperatur zu verbinden erzielt werden kann, und keine Oxidantienschicht in dem Verbindungsbereich gebildet wird. Dabei weist aufgrund der geringen Verbindungstemperatur die verbundene Kupferschicht (d. h. der Verbindungsbereich) immer noch eine säulenförmige Kristallstruktur mit einer [111]-Vorzugsrichtung auf.
  • Beispiel 5
  • Wie in 8A bis 8C dargestellt, sind das Material, das Herstellungsverfahren und die Struktur dieser Ausführungsform dieselben wie die in Beispiel 3 beschriebenen, außer dass die erste Kupferschicht 22 auf dem ersten Substrat 21 und die zweite Kupferschicht 24 des zweiten Substrats 23 gemäß der vorliegenden Ausführungsform beides „Nanotwin”-Kupferschichten sind und dass sowohl die erste Verbindungsoberfläche 221 als auch die zweite Verbindungsoberfläche 241 97% (111)-Oberfläche bezogen auf die Gesamtfläche der ersten Verbindungsoberfläche 221 und der zweiten Verbindungsoberfläche 241 aufweisen. Außerdem wird der Verbindungsvorgang bei 10–3 Torr durchgeführt, die Verbindungstemperatur beträgt 250°C, der angewandte Druck beträgt etwa 100 psi, und die Verbindungsdauer beträgt 10 Minuten.
  • Das Elektronenrückstreubeugungsbild der Kupferschicht gemäß der vorliegenden Ausführungsform ist dasselbe wie das in 9 dargestellte Beispiel 3. Gemäß dem in 9 dargestellten Bild zeigt das Ergebnis, dass sowohl die erste Verbindungsoberfläche 221 als auch die zweite Verbindungsoberfläche 241 97% der (111)-Verbindungsoberfläche aufweisen, und der blau dargestellte Teil darin ist eine (111)-Oberfläche. Außerdem sind gemäß dem mittels des Transmissions-Elektronenmikroskops beobachteten, in 14 dargestellten Hellfeldbild keine Löcher oder Lücken in dem Verbindungsbereich (d. h. der Verbindungsoberfläche) gebildet.
  • Beispiel 6
  • Das Material, das Herstellungsverfahren und die Struktur dieser Ausführungsform sind dieselben wie die in Beispiel 5 beschriebenen, außer dass der Verbindungsvorgang bei 10–3 Torr durchgeführt wird, die Verbindungstemperatur 200°C beträgt, der angewandte Druck etwa 100 psi beträgt, und die Verbindungsdauer 30 Minuten beträgt. Gemäß dem mittels des Transmissions-Elektronenmikroskops beobachteten, in 15 dargestellten Hellfeldbild sind keine Löcher oder Lücken in dem Verbindungsbereich (d. h. der Verbindungsoberfläche) gebildet.
  • Beispiel 7
  • Das Material, das Herstellungsverfahren und die Struktur dieser Ausführungsform sind dieselben wie die in Beispiel 5 beschriebenen, außer dass der Verbindungsvorgang bei 10–3 Torr durchgeführt wird, die Verbindungstemperatur 150°C beträgt, der angewandte Druck etwa 100 psi beträgt, und die Verbindungsdauer 60 Minuten beträgt. Gemäß dem mittels des Transmissions-Elektronenmikroskops beobachteten, in 16 dargestellten Hellfeldbild sind keine Löcher oder Lücken in dem Verbindungsbereich (d. h. der Verbindungsoberfläche) gebildet.
  • Beispiel 8
  • Wie in 8A bis 8C dargestellt, sind das Material, das Herstellungsverfahren und die Struktur dieser Ausführungsform dieselben wie die in Beispiel 3 beschriebenen, außer dass die erste Kupferschicht 22 auf dem ersten Substrat 21 und die zweite Kupferschicht 24 des zweiten Substrats 23 gemäß der vorliegenden Ausführungsform beide „Nanotwin”-Kupferschichten sind und dass sowohl die erste Verbindungsoberfläche 221 als auch die zweite Verbindungsoberfläche 241 64% (111)-Oberfläche bezogen auf die Gesamtfläche der ersten Verbindungsoberfläche 221 und der zweiten Verbindungsoberfläche 241 aufweisen. Außerdem wird der Verbindungsvorgang bei 10–3 Torr durchgeführt, die Verbindungstemperatur beträgt 200°C, der angewandte Druck beträgt etwa 100 psi, und die Verbindungsdauer beträgt 30 Minuten.
  • 17 zeigt eine Elektronenrückstreubeugung der Kupferschicht gemäß der vorliegenden Ausführungsform. Wie in 17 dargestellt, enthalten sowohl die erste Verbindungsoberfläche 221 als auch die zweite Verbindungsoberfläche 241, die in der vorliegenden Ausführungsform verwendet werden, 64% der (111)-Verbindungsoberfläche, und der blaue Anteil darin ist eine (111)-Oberfläche. Das Verhältnis der (111)-Oberfläche kann gesteuert werden, indem verschiedene Verbindungsschichten auf dem Siliziumwafer verwendet werden. In der vorliegenden Ausführungsform wird eine Titan-Wolfram-Schicht als eine Haftschicht zum Erzielen einer Kupferschicht, die 64% der darauf gebildeten (111)-Oberfläche aufweist, verwendet. Außerdem sind, entsprechend dem mittels des Transmissions-Elektronenmikroskops beobachteten, in 18 dargestellten Hellfeldbild, in dem Verbindungsbereich (d. h. der Verbindungsoberfläche) keine Löcher und Lücken gebildet.
  • Die oben genannten Ergebnisse zeigen, dass, wenn eine Kupferschicht verwendet wird, die die stark bevorzugte Richtung [111] aufweist, das Ziel, die Kupferschichten unter einer Bedingung von geringem Vakuum, geringem Druck und niedriger Temperatur zu verbinden, erzielt werden kann, obwohl nur 50% der Verbindungsoberfläche eine (111)-Oberfläche ist, und in der Verbindungszwischenschicht keine Löcher oder Lücken gebildet sind. Dabei weist aufgrund der niedrigen Verbindungstemperatur die verbundene Kupferschicht (d. h. der Kupferfilm) immer noch die säulenförmige Kristallstruktur auf, die die [111]-Vorzugsrichtung aufweist.
  • Beispiel 9
  • Wie in 8A bis 8C dargestellt, sind das Material, das Herstellungsverfahren und die Struktur dieser Ausführungsform dieselben wie die in Beispiel 1 beschriebenen, außer dass die zweite Kupferschicht 24 des zweiten Substrats 23 durch eine Goldschicht ersetzt wurde und dass das zweite Substrat 23 ein Siliziumsubstrat mit einer nacheinander darauf geschichteten Siliziumdioxidschicht und einer Titanschicht ist. Dabei ist die Goldschicht mittels einer FCTD-0056-6 Microfab Au100 Plattierlösung (die von Electroplating Engineers of Japan Ltd. Later bezogen wird) gebildet, und der DC-Plattiervorgang wird mit einer Stromdichte von 5 ASD bei Raumtemperatur zum Bilden einer Goldschicht durchgeführt, die eine Dicke von 100 nm aufweist und eine (220)-Vorzugsrichtung aufweist. Außerdem wird der Verbindungsvorgang bei 10–3 Torr durchgeführt, die Verbindungstemperatur beträgt 200°C, der angelegte Druck beträgt etwa 4 kg/cm2, und die Verbindungsdauer beträgt 1 Stunde.
  • 19 ist eine Ionenfeinstrahl(FIB)-Querschnittansicht eines Verbindungsbereichs des elektrischen Verbindungselements gemäß der vorliegenden Ausführungsform. Wie in 19 dargestellt, sind in der Verbindungszwischenschicht keine Löcher oder Lücken zwischen der ersten Kupferschicht 22, die eine (111)-Verbindungsoberfläche aufweist (d. h. die „Nanotwin”-Kupferschicht) und der Goldschicht 27 gebildet, und dieses Ergebnis zeigt, dass mittels direkten Verbindens der beiden eine gute Zwischenverbindung mit der „Nanotwin”-Kupferschicht und der Goldschicht erzielt werden kann.
  • Entsprechend den vorangehenden Ergebnissen kann bei Verwendung einer Kupferschicht, die eine stark bevorzugte [111]-Richtung aufweist, das Ziel, die Metallschicht und die Kupferschicht unter einer Bedingung von geringem Vakuum, geringem Druck und niedriger Temperatur zu verbinden, selbst dann erzielt werden kann, wenn die erste Metallschicht eine Goldschicht ist, die aus einem von Kupfer verschiedenen Hetero-Material besteht, und dass in der Verbindungszwischenschicht keine Löcher oder Lücken gebildet sind. Dabei weist aufgrund der geringen Verbindungstemperatur die verbundene Kupferschicht (d. h. der Kupferfilm) immer noch eine säulenförmige Kristallstruktur auf, die eine [111]-Vorzugsrichtung aufweist.
  • Obwohl die vorliegende Erfindung unter Bezugnahme auf ihre bevorzugte Ausführungsform erläutert wurde, ist zu bemerken, dass viele andere mögliche Modifikationen und Variationen vorgenommen werden können, ohne dabei von dem Geist und dem Anwendungsbereich der wie im Folgenden beanspruchten Erfindung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • TW 102104935 [0001]
    • TW 102134714 [0001]

Claims (20)

  1. Verfahren zum Herstellen eines elektrischen Verbindungselements zum elektrischen Verbinden eines ersten Substrats und eines zweiten Substrats, aufweisend die folgenden Schritte: (A) Bereitstellen eines ersten Substrats und eines zweiten Substrats, wobei eine erste Kupferschicht auf dem ersten Substrat gebildet ist, eine erste Metallschicht auf dem zweiten Substrat gebildet ist, eine erste Verbindungsoberfläche der ersten Kupferschicht eine (111)-aufweisende Oberfläche ist und die erste Metallschicht eine zweite Verbindungsoberfläche aufweist; und (B) Verbinden der ersten Kupferschicht und der ersten Metallschicht zum Bilden einer Zwischenverbindung, wobei die erste Verbindungsoberfläche der ersten Kupferschicht der zweiten Verbindungsoberfläche der ersten Metallschicht gegenüber angeordnet ist.
  2. Verfahren gemäß Anspruch 1, wobei sowohl die erste Verbindungsoberfläche der ersten Kupferschicht als auch die zweite Verbindungsoberfläche der ersten Metallschicht (111)-aufweisende Oberflächen sind.
  3. Verfahren gemäß Anspruch 1, wobei die erste Kupferschicht eine Mehrzahl von Kupferkristallkörnern mit (111)-Oberflächen aufweist, und 40–100% einer Gesamtfläche der (111)-aufweisenden Oberfläche (111)-Oberfläche ist, die darauf basiert, dass ein Winkel von 15° zwischen einem Normalenvektor der (111)-Oberfläche des Kupferkristallkorns und einem Normalenvektor der (111)-aufweisenden Oberfläche als die (111)-Oberfläche definiert ist.
  4. Verfahren gemäß Anspruch 1, wobei ein Material der ersten Metallschicht aus einer Gruppe bestehend aus Gold, Silber, Platin, Nickel, Kupfer, Titan, Aluminium und Palladium ausgewählt ist.
  5. Verfahren gemäß Anspruch 1, wobei die erste Metallschicht eine zweite Kupferschicht ist.
  6. Verfahren gemäß Anspruch 5, wobei die erste Kupferschicht und die zweite Kupferschicht jeweils eine Kupferschicht mit einer ersten Verbindungsoberfläche, die eine (111)-Oberfläche enthält, oder eine Nanotwin-Kupferschicht sind.
  7. Verfahren gemäß Anspruch 1, ferner aufweisend einen Schritt (A') vor dem Schritt (A): Reinigen der ersten Verbindungsoberfläche der ersten Kupferschicht und der zweiten Verbindungsoberfläche der ersten Metallschicht mit einer Säure.
  8. Verfahren gemäß Anspruch 6, wobei 50% oder mehr des Volumens der Nanotwin-Kupferschicht eine Mehrzahl von Kristallkörnern aufweist.
  9. Verfahren gemäß Anspruch 7, wobei die Kristallkörner säulenförmige Zwillingskristallkörner sind.
  10. Verfahren gemäß Anspruch 8, wobei die Kristallkörner sich miteinander verbinden, wobei jedes Kristallkorn aus einer Mehrzahl von Nanotwin-Kupfer gebildet ist, das entlang einer Stapelrichtung einer [111]-Kristallachse gestapelt ist, und ein zwischen den Stapelrichtungen aneinander angrenzender Kristallkörner eingeschlossener Winkel 0° bis 20° beträgt.
  11. Verfahren gemäß Anspruch 1, wobei die erste Kupferschicht und die erste Metallschicht in dem Schritt (B) mittels eines Drucks miteinander verbunden werden.
  12. Verfahren gemäß Anspruch 1, wobei die erste Kupferschicht und die erste Metallschicht in dem Schritt (B) mittels eines Drucks bei 100°C–400°C miteinander verbunden werden.
  13. Verfahren gemäß Anspruch 1, wobei die erste Kupferschicht und die erste Metallschicht in dem Schritt (B) bei 1–10–3 Torr miteinander verbunden werden.
  14. Elektrisches Verbindungselement zum elektrischen Verbinden eines ersten Substrats und eines zweiten Substrats, aufweisend: ein erstes Substrat; ein zweites Substrat; und eine zwischen dem ersten Substrat und dem zweiten Substrat angeordnete Zwischenverbindung, wobei die Zwischenverbindung mittels miteinander Verbindens einer ersten Kupferschicht und einer ersten Metallschicht gebildet ist, und eine Verbindungsstelle zwischen der ersten Kupferschicht und der ersten Metallschicht eine Mehrzahl von Kristallkörnern aufweist, die entlang einer Stapelrichtung einer [111]-Kristallachse gestapelt sind.
  15. Elektrisches Verbindungselement gemäß Anspruch 14, wobei die Kristallkörner säulenförmige Kristallkörner sind.
  16. Elektrisches Verbindungselement gemäß Anspruch 14, wobei ein Material der ersten Metallschicht aus einer Gruppe bestehend aus Gold, Silber, Platin, Nickel, Kupfer, Titan, Aluminium und Palladium ausgewählt ist.
  17. Elektrisches Verbindungselement gemäß Anspruch 14, wobei die erste Kupferschicht eine Kupferschicht mit einer Verbindungsoberfläche, die eine (111)-Oberfläche aufweist, oder eine Nanotwin-Kupferschicht ist.
  18. Elektrisches Verbindungselement gemäß Anspruch 17, wobei 50% oder mehr des Volumens der Nanotwin-Kupferschicht eine Mehrzahl von Kristallkörnern aufweist.
  19. Elektrisches Verbindungselement gemäß Anspruch 14, wobei die Kristallkörner säulenförmige Zwillingskristallkörner sind.
  20. Elektrisches Verbindungselement gemäß Anspruch 14, wobei die Kristallkörner sich miteinander verbinden, jedes Kristallkorn aus einer Mehrzahl von Nanotwin-Kupfer, das entlang der Stapelrichtung der [111]-Kristallachse gestapelt ist, gebildet ist, und ein zwischen den Stapelrichtungen von aneinander angrenzenden Kristallkörnern eingeschlossener Winkel 0° bis 20° beträgt.
DE102014101552.5A 2013-02-07 2014-02-07 Elektrisches verbindungselement und verfahren zum herstellen desselben Pending DE102014101552A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
TW102104935 2013-02-07
TW102104935 2013-02-07
TW102134714A TWI490962B (zh) 2013-02-07 2013-09-26 電性連接結構及其製備方法
TW102134714 2013-09-26

Publications (1)

Publication Number Publication Date
DE102014101552A1 true DE102014101552A1 (de) 2014-08-07

Family

ID=51206239

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014101552.5A Pending DE102014101552A1 (de) 2013-02-07 2014-02-07 Elektrisches verbindungselement und verfahren zum herstellen desselben

Country Status (4)

Country Link
US (1) US20140217593A1 (de)
CN (1) CN103985667B (de)
DE (1) DE102014101552A1 (de)
TW (1) TWI490962B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210407960A1 (en) * 2019-07-19 2021-12-30 National Yang Ming Chiao Tung University Electrical connecting structure having nano-twins copper
US11901585B2 (en) 2019-11-23 2024-02-13 Apple Inc. Nanotwin copper components

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3006236B1 (fr) * 2013-06-03 2016-07-29 Commissariat Energie Atomique Procede de collage metallique direct
FR3009428B1 (fr) * 2013-08-05 2015-08-07 Commissariat Energie Atomique Procede de fabrication d'une structure semi-conductrice avec collage temporaire via des couches metalliques
TWI519681B (zh) * 2014-08-14 2016-02-01 國立交通大學 具有優選排列方向之奈米雙晶金膜、其製備方法、及包含其之接合結構
US10020281B2 (en) * 2016-08-30 2018-07-10 International Business Machines Corporation Metal bonding pads for packaging applications
US10141392B2 (en) 2017-02-23 2018-11-27 International Business Machines Corporation Microstructure modulation for 3D bonded semiconductor structure with an embedded capacitor
US10141391B2 (en) 2017-02-23 2018-11-27 International Business Machines Corporation Microstructure modulation for 3D bonded semiconductor containing an embedded resistor structure
US10217725B2 (en) * 2017-02-23 2019-02-26 International Business Machines Corporation Microstructure modulation for metal wafer-wafer bonding
TWI709213B (zh) * 2018-02-13 2020-11-01 財團法人工業技術研究院 封裝結構及組件連接的方法
CN110164782A (zh) * 2018-02-13 2019-08-23 财团法人工业技术研究院 封装结构及组件连接的方法
CN112585301B (zh) * 2018-06-26 2024-05-24 普渡研究基金会 高强度单晶样纳米孪晶镍涂层及其制备方法
US11011494B2 (en) * 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
TWI731293B (zh) * 2019-01-18 2021-06-21 元智大學 奈米雙晶結構
CN110071051A (zh) * 2019-04-30 2019-07-30 德淮半导体有限公司 晶片接合方法
TWI709667B (zh) * 2019-12-06 2020-11-11 添鴻科技股份有限公司 奈米雙晶銅金屬層及其製備方法及包含其的基板
US11538756B2 (en) * 2020-09-16 2022-12-27 Advanced Semiconductor Engineering, Inc. Bonding structure and method for manufacturing the same
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die
CN114975143A (zh) 2021-02-22 2022-08-30 联华电子股份有限公司 半导体结构及其制作方法
TWI746383B (zh) * 2021-03-05 2021-11-11 國立陽明交通大學 摻雜金屬元素的奈米雙晶銅金屬層、包含其之基板及其製備方法
TWI762342B (zh) * 2021-06-03 2022-04-21 國立臺灣大學 形成接合結構的方法
TWI789864B (zh) * 2021-08-09 2023-01-11 國立陽明交通大學 電性連接結構及其製備方法
TWI810079B (zh) * 2022-06-14 2023-07-21 南亞科技股份有限公司 具有混合接合墊的半導體結構
TWI806698B (zh) * 2022-07-08 2023-06-21 鉑識科技股份有限公司 接合結構及其製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6670639B1 (en) * 1999-06-22 2003-12-30 Nec Corporation Copper interconnection
US20050003652A1 (en) * 2003-07-02 2005-01-06 Shriram Ramanathan Method and apparatus for low temperature copper to copper bonding
JP4455214B2 (ja) * 2004-08-05 2010-04-21 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
US7267861B2 (en) * 2005-05-31 2007-09-11 Texas Instruments Incorporated Solder joints for copper metallization having reduced interfacial voids
JP4987823B2 (ja) * 2008-08-29 2012-07-25 株式会社東芝 半導体装置
US8299341B2 (en) * 2009-05-13 2012-10-30 The California Institute Of Technology Fabrication of vertically aligned metallic nanopillars
US7868449B2 (en) * 2009-05-25 2011-01-11 Freescale Semiconductor, Inc. Semiconductor substrate and method of connecting semiconductor die to substrate
US8330272B2 (en) * 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
CN102400188B (zh) * 2010-09-10 2014-10-22 中国科学院金属研究所 一种<111>织构纳米孪晶Cu块体材料及制备方法
JP2014100711A (ja) * 2011-02-28 2014-06-05 Sanyo Electric Co Ltd 金属接合構造および金属接合方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210407960A1 (en) * 2019-07-19 2021-12-30 National Yang Ming Chiao Tung University Electrical connecting structure having nano-twins copper
US11715721B2 (en) * 2019-07-19 2023-08-01 National Yang Ming Chiao Tung University Electrical connecting structure having nano-twins copper
US11901585B2 (en) 2019-11-23 2024-02-13 Apple Inc. Nanotwin copper components

Also Published As

Publication number Publication date
CN103985667A (zh) 2014-08-13
CN103985667B (zh) 2017-03-29
TW201432828A (zh) 2014-08-16
TWI490962B (zh) 2015-07-01
US20140217593A1 (en) 2014-08-07

Similar Documents

Publication Publication Date Title
DE102014101552A1 (de) Elektrisches verbindungselement und verfahren zum herstellen desselben
DE69637333T2 (de) Kupferlegierungen für Chipverbindungen und Herstellungsverfahren
DE69836313T2 (de) Verfahren zum selektiven Füllen von Gräben mit leitendem Metall
DE69832110T2 (de) Herstellungsverfahren für eine Prüfnadel für Halbleitergeräte
DE112010003659T5 (de) Leitfähige Struktur für schmale Verbindungsöffnungen
DE10296935T5 (de) Barrierenverstärkungsprozess für Kupferdurchkontaktierungen(oder Zwischenverbindungen)
DE112006001199T5 (de) Kompositmetallschicht, die unter Verwendung von metallischen nanokristallinen Partikeln in einem Elektroplattierungsbad geformt ist
US11242619B2 (en) Nano-twinned copper layer, method for manufacturing the same, and substrate comprising the same
DE112012003228T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102019005354A1 (de) Kohlenstoffgesteuerte ohmsche kontaktschicht für einen ohmschen rückseitenkontakt auf einer siliciumcarbid-leistungshalbleitervorrichtung
WO2009006988A1 (de) Kontakt-struktur für euin halbleiter-bauelement sowie verfahren zur herstellung desselben
DE112013001641T5 (de) Solarzelle und Verfahren zum Herstellen einer Solarzelle
DE102015201385A1 (de) Elektrischer Kontakt für ein Graphenteil
DE102013108979B4 (de) Anschlussstruktur und Halbleiterbauelement
DE10261460A1 (de) Halbleitervorrichtung
DE102019210821A1 (de) Halbleitervorrichtung und Leistungsumsetzungsvorrichtung
DE112004002023B4 (de) Film mit niedrieger Dielektrizitätskonstante und Verfahren zur Herstellung desselben sowie elektronische Komponente mit dem Film
DE112009005044B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE112018005786T5 (de) Plattiertes Material und Verfahren zu dessen Herstellung
DE102006043163B4 (de) Halbleiterschaltungsanordnungen
DE102012111831B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE112022001995T5 (de) Bonddraht für Halbleitervorrichtungen
DE102018103169A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE112022002498T5 (de) Bonddraht für Halbleitervorrichtungen
DE102008036285A1 (de) Integrierte Schaltung mit galvanisch verbundenem Kühlkörper

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication