DE102012111831B4 - Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung - Google Patents

Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung Download PDF

Info

Publication number
DE102012111831B4
DE102012111831B4 DE102012111831.0A DE102012111831A DE102012111831B4 DE 102012111831 B4 DE102012111831 B4 DE 102012111831B4 DE 102012111831 A DE102012111831 A DE 102012111831A DE 102012111831 B4 DE102012111831 B4 DE 102012111831B4
Authority
DE
Germany
Prior art keywords
copper
integrated circuit
copper element
grain size
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102012111831.0A
Other languages
English (en)
Other versions
DE102012111831A1 (de
Inventor
Thomas Detzel
Johann Gross
Robert Illing
Maximilian Krug
Sven Gustav Lanzerstorfer
Michael Nelhiebel
Werner Robl
Michael Rogalli
Stefan Wöhlert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102012111831A1 publication Critical patent/DE102012111831A1/de
Application granted granted Critical
Publication of DE102012111831B4 publication Critical patent/DE102012111831B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4871Bases, plates or heatsinks
    • H01L21/4882Assembly of heatsink parts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Integrierte Schaltung, umfassend:
ein Basiselement (6) mit einer Vielzahl von Komponenten elektronischer Schaltungen in einem Oberflächenbereich eines Halbleitersubstrats (1) und
ein Kupferelement (2) aufweisend Kupferkörner (2a) über dem Basiselement (6),
wobei das Kupferelement (2) eine Dicke von wenigstens 5 pm hat und das Verhältnis der mittleren Korngröße der Kupferkörner (2a) des Kupferelements (2) zur Dicke des Kupferelements (2) kleiner als 0,7 ist, und
wobei der Modalwert der Korngrößenverteilung der Kupferkörner (2a) des Kupferelements (2) größer als 2 pm und kleiner als 5 pm ist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Anmeldung bezieht sich auf eine integrierte Schaltung und auf ein Verfahren zum Herstellen einer integrierten Schaltung.
  • HINTERGRUND
  • Auf dem Gebiet von Halbleitervorrichtungen werden dünne Metallschichten, wie beispielsweise Aluminium- oder Kupferschichten verbreitet verwendet, um Verdrahtungsschichten von integrierten Schaltungen zu bilden.
  • Auf dem Gebiet von Leistungsvorrichtungen werden vergleichsweise dicke Metallschichten, beispielsweise aus Kupfer oder Aluminium, verwendet. Dicke Metallschichten können wirksam verwendet werden, um große Ströme zu entladen oder eine große Wärmemenge abzuführen, die beispielsweise aufgrund eines Kurzschlusses erzeugt sein kann.
  • Beispielsweise werden für so genannte Leistungsmetallisierungen Dicken der Verdrahtung von mehr als 2 pm und selbst mehr als 5 pm eingesetzt. Dennoch wird in integrierten Schaltungen mit einer Verdrahtung mit einer derart großen Dicke eine Ermüdung zunehmend beobachtet. Insbesondere wurde beobachtet, dass Metallverdrahtungen dazu neigen, von dem Basiselement zu entlaminieren und zunehmend Risse zu zeigen, so dass diese integrierten Schaltungen während einer thermischen oder elektrischen Belastung eine Verschlechterung aufweisen.
  • Halbleiterbauelemente mit Kupfer-Metallisierungsschichten sind beispielsweise aus der Druckschrift US 2005 / 0 014 355 A1 bekannt. Aus Druckschrift JP 2007- 317 782 A ist eine flexible Leiterplatte mit Kupferschichten bekannt.
  • Es besteht demgemäß ein Bedarf, integrierte Schaltungen zu verbessern, die ein Kupferelement aufweisen, das die oben aufgezeigten Probleme überwindet.
  • Es ist also Aufgabe der vorliegenden Erfindung, eine integrierte Schaltung anzugeben, die diesen Forderungen genügt; auch soll ein Verfahren zum Herstellen einer derartigen integrierten Schaltung geschaffen werden. Zur Lösung dieser Aufgabe sieht die vorliegende Erfindung eine integrierte Schaltung mit den Merkmalen des Patentanspruches 1 und ein Verfahren mit den Merkmalen des Patentanspruches 16 vor. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
  • ZUSAMMENFASSUNG
  • Erfindungsgemäß umfasst eine integrierte Schaltung ein Basiselement mit einer Vielzahl von Komponenten von elektronischen Schaltungen in einem Oberflächenbereich eines Halbleitersubstrats und ein Kupferkörner aufweisendes Kupferelement über dem Basiselement. Das Kupferelement hat eine Dicke von wenigstens 5 µm, und das Verhältnis der mittleren Korngröße der Kupferkörner des Kupferelements zur Dicke des Kupferelements ist kleiner als 0,7. Dabei ist der Modalwert der Korngrößenverteilung der Kupferkörner des Kupferelements größer als 2 pm und kleiner als 5 µm.
  • Erfindungsgemäß umfasst ein Verfahren zum Herstellen einer integrierten Schaltung das Bilden eines Kupferkörner aufweisenden Kupferelements über einem Basiselement mit einer Vielzahl von Komponenten von elektronischen Schaltungen in einem Oberflächenbereich eines Halbleitersubstrats, so dass das Kupferelement eine Dicke von wenigstens 5 pm hat und das Verhältnis der mittleren Korngröße der Kupferkörner zur Dicke des Kupferelements weniger als 0,7 ist und ein Modalwert der Korngrößenverteilung der Kupferkörner des Kupferelements größer als 2 pm und kleiner als 5 pm ist.
  • Gemäß einem Ausführungsbeispiel einer integrierten Schaltung umfasst diese ein Basiselement und ein Kupferelement über dem Basiselement, wobei das Kupferelement einen Schichtstapel mit wenigstens zwei Kupferschichten und wenigstens einer Zwischenleiterschicht aus einem Material, das von Kupfer verschieden ist, hat, wobei die Kupferschichten und die Zwischenleiterschichten abwechselnd übereinander gestapelt sind.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der begleitenden Zeichnungen erkennen.
  • Figurenliste
  • Die begleitenden Zeichnungen liefern ein weiteres Verständnis der Ausführungsbeispiele der Erfindung und sie sind in die Offenbarung eingeschlossen und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zur Erläuterung der Prinzipien. Andere Ausführungsbeispiele der Erfindung und zahlreiche der beabsichtigten Vorteile werden sofort ersichtlich, da sie unter Hinweis auf die folgende Detailbeschreibung besser zu verstehen sind. Die Elemente der Zeichnungen sind nicht notwendigerweise maßstabsgetreu zueinander. Gleiche Bezugszeichen geben entsprechend ähnliche Teile an.
    • 1A zeigt eine Schnittdarstellung einer integrierten Schaltung gemäß einem Ausführungsbeispiel;
    • 1B ist eine weitere Schnittdarstellung eines weiteren Beispiels einer integrierten Schaltung gemäß einem Ausführungsbeispiel;
    • 2 zeigt ein schematisches Diagramm eines Verfahrens zum Herstellen einer integrierten Schaltung gemäß einem Ausführungsbeispiel;
    • 3A ist ein Diagramm, das eine mittlere Korngröße in Abhängigkeit von der Schichtdicke des Kupferelements zeigt, dass eine Komponente einer integrierten Schaltung gemäß einem Ausführungsbeispiel ist;
    • 3B ist ein Diagramm, das ein Verhältnis einer mittleren Korngröße zur Schichtdicke in Abhängigkeit von der Schichtdicke des Kupferelements zeigt, das eine Komponente einer integrierten Schaltung gemäß einem Ausführungsbeispiel ist;
    • 4 ist ein Diagramm, das eine mittlere Korngröße in Abhängigkeit von der Schichtdicke des Kupferelements vor und nach einem Glühen zeigt, wobei das Kupferelement eine Komponente einer integrierten Schaltung gemäß einem Beispiel ist; und
    • 5 zeigt eine Schnittdarstellung einer integrierten Schaltung gemäß noch einem weiteren Ausführungsbeispiel.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil hiervon bilden und in denen zur Veranschaulichung spezifische Ausführungsbeispiele gezeigt sind, in welchen die Erfindung ausgeführt werden kann. In dieser Hinsicht wird eine Richtungsterminologie, wie „Oberseite“, „Unterseite“, „Vorderseite“, „Hinterseite“, „vorne“, „hinten“ usw. im Hinblick auf die Orientierung der gerade beschriebenen Figuren benutzt. Da Komponenten von Ausführungsbeispielen der Erfindung in einer Anzahl von verschiedenen Orientierungen positioniert sein können, wird die Richtungsterminologie für Zwecke der Veranschaulichung eingesetzt und ist in keiner Weise begrenzend. Es ist zu verstehen, dass andere Ausführungsbeispiele eingesetzt werden können und strukturelle oder logische Änderungen durchgeführt werden können.
  • Es ist zu verstehen, dass die Merkmale der verschiedenen beispielhaften Ausführungsbeispiele, die hier beschrieben sind, miteinander kombiniert werden können, wenn nicht speziell etwas anderes angegeben ist.
  • Begriffe wie „umfassen“, „enthalten“, „aufweisen“ und ähnliche Begriffe, sind offene Begriffe, d.h., neben den „umfassten“ Elementen können weitere Elemente vorliegen. Mit bestimmten und unbestimmten Artikeln gekennzeichnete Elemente können sowohl im Singular oder auch im Plural vorliegen, sofern nicht ausdrücklich anderes angegeben ist. Die hierin verwendeten Ausdrücke „gekoppelt“ und/oder „elektrisch gekoppelt“ erfordern keine direkte Kopplung, sondern lassen Elemente zwischen den „gekoppelten“ oder „elektrisch gekoppelten“ Elementen zu. Der Ausdruck „elektrisch verbunden“ soll eine niederohmige elektrische Verbindung zwischen den elektrisch miteinander verbundenen Elementen angeben.
  • Die Begriffe „Wafer“, „Substrat“ oder „Halbleitersubstrat“, die in der folgenden Beschreibung verwendet sind, können jegliche auf Halbleiter basierende Struktur umfassen, die eine Halbleiteroberfläche hat. Wafer und Struktur sollen so verstanden werden, dass Silizium, Silizium-auf-Isolator (SOI), Silizium-auf-Saphir (SOS), dotierte und undotierte Halbleiter, epitaktische Schichten von Silizium, die durch eine Basishalbleiterunterlage getragen sind, und andere Halbleiterstrukturen umfasst sind. Der Halbleiter muss nicht auf Silizium beruhen. Der Halbleiter kann ebenso Silizium-Germanium, Germanium oder Galliumarsenid sein. Weitere Beispiele von Halbleitermaterialien umfassen Galliumnitrid, Aluminiumnitrid, Aluminiumgalliumnitrid, Indiumnitrid, Indiumgalliumnitrid, Indiumaluminiumnitrid, Indiumaluminiumgalliumnitrid, Siliziumcarbid, jegliche andere III-V- oder II-VI-Halbleiter oder jegliche andere Verbindungshalbleiter entweder als Grundkörpermaterial oder auf einem Substrat aufgewachsen.
  • 1A veranschaulicht eine Schnittdarstellung eines Ausführungsbeispiels einer integrierten Schaltung 100.
  • In einem Halbleitersubstrat 1 kann eine Vielzahl von Komponenten von elektronischen Schaltungen gebildet sein, um ein Basiselement 6 zu bilden. Beispielsweise kann, wie in 1A gezeigt ist, eine integrierte Schaltung, die in oder auf einem Oberflächenbereich des Halbleitersubstrats 1 gebildet ist, einen ersten Bereich 120 und einen zweiten Bereich 110 umfassen. Beispielsweise kann der erste Bereich 120 verschiedene Komponenten eines DMOS-(doppeldiffundierter Metall-Oxid-Halbleiter)-Gebiets oder eines Leistungsvorrichtungs-Gebiet umfassen, und der zweite Bereich 110 kann verschiedene Komponenten eines logischen Gebietes einer Leistungsvorrichtung umfassen. Beispielsweise können diese Komponenten Transistoren und andere Bauelemente aufweisen, wie diese allgemein in der Technik bekannt sind. Beispielsweise können Leistungstransistoren oder Leistungsvorrichtungen in dem ersten Bereich 120 angeordnet sein. Die Komponenten des ersten und des zweiten Bereiches 120, 110 können dotierte Halbleiterteile, undotierte Halbleiterteile, dielektrische Teile und leitende Teile einschließlich Metallteilen umfassen.
  • Über einem Teil des Halbleitersubstrats 1 ist ein Kupferelement 2, das aus Kupfer (Cu) hergestellt ist, gebildet. Beispielsweise kann das Kupferelement 2 eine Schicht oder ein Teil einer Schicht sein. Beispielsweise kann das Kupferelement 2 eine gemusterte Kupferschicht sein, die eine Verdrahtungsleitung oder jegliche andere gemusterte Struktur aufweist. Das Kupferelement 2 kann eine Dicke d haben. Die Dicke d der Kupferschicht braucht nicht gleichmäßig zu sein, sondern kann variieren. In dem Zusammenhang mit der vorliegenden Offenbarung soll sich die Dicke d auf die maximale Dicke der Kupferschicht beziehen.
  • Verschiedene Zwischenschichten können zwischen dem Kupferelement 2 und dem Halbleitersubstrat 1 angeordnet sein. Beispielsweise können weitere Metallisierungsschichten zwischen dem Kupferelement 2 und dem Halbleitersubstrat 1 liegen. Darüber hinaus können zusätzliche Metallisierungsschichten über dem Kupferelement 2 angeordnet sein. Diese Metallisierungsschichten können jedes geeignete Material umfassen. Weiterhin können eine Keimschicht 7b und/oder eine Barriereschicht 7a, wie diese allgemein verwendet werden, zwischen dem Halbleitersubstrat 1 und dem Kupferelement 2 angeordnet sein. Beispiele der Barriereschicht 7a umfassen eine TiW-Schicht mit beispielsweise einer Dicke von 50 bis 300 nm, und Beispiele der Keimschicht 7b umfassen eine dünne Kupferschicht mit einer Dicke von 50 bis 300 nm. Alternativ kann die Keimschicht 7b ein anderes geeignetes Keimmaterial für einen Galvanisierprozess, wie beispielsweise Palladium (Pd) umfassen. Über dem Kupferelement 2 kann eine harte Schicht 3, die NiP, NiMoP, Ni, Ni(X)P, Ni(X,Y)P oder jegliche Kombination hiervon aufweisen kann, gebildet sein. Beispielsweise bezieht sich Ni(X)P auf ein beliebiges Ternärsystem, wie beispielsweise NiWP, und Ni(X,Y)P bezieht sich auf ein ein beliebiges Quaternärsystem, wobei X und Y beliebige Elemente bezeichnen. Beispielsweise kann die harte Schicht 3 einen Schichtstapel aufweisen, der irgendein Material von diesen Materialien umfasst. Auf der Oberseite der harten Schicht 3 kann eine Pd-Schicht aufgetragen sein. Die Pd-Schicht kann eine Dicke von ungefähr 100 bis 500 nm haben. Die harte Schicht 3 einschließlich der Pd-Schicht kann eine Dicke von ungefähr 500 nm bis 5 µm, beispielsweise 1 µm, haben. Die harte Schicht 3 einschließlich der Pd-Schicht schützt das Kupferelement 2 vor Korrosion und kann als eine Bondzwischenfläche dienen. Wie in 1A gezeigt ist, kann die harte Schicht 3 gebildet sein, um die gesamte Oberfläche sowie die Seitenwände des Kupferelements 2 zu bedecken.
  • Alternativ kann, wie in 1B gezeigt ist, die harte Schicht 3 über einem Teil des Kupferelements 2 angeordnet sein. 1B zeigt eine Schnittdarstellung eines Ausführungsbeispiels einer integrierten Schaltung 101 mit den gleichen Elementen wie bei der integrierten Schaltung 100, die in 1A veranschaulicht ist. Dennoch bedeckt in 1B die harte Schicht 3 lediglich einen Teil des Kupferelements 2. Demgemäß sind ein Teil der Oberfläche des Kupferelements 2 sowie die Seitenwände hiervon unbedeckt oder in Berührung mit einem Material, das von der harten Schicht 3 verschieden ist. Dennoch umfassen, wie sofort zu verstehen ist, Ausführungsbeispiele der Anmeldung auch integrierte Schaltungen ohne eine harte Schicht.
  • In den Ausführungsbeispielen von 1A und 1B können Teile einer Passivierungsschicht 4 über Teilen des Kupferelements 2 und über Teilen der harten Schicht 3 angeordnet sein. Die Passivierungsschicht 4 kann beispielsweise isolierende Materialien, wie beispielsweise Imid, Siliziumnitrid, Siliziumoxid und andere sowie Kombinationen von diesen Materialien umfassen. In dem Ausführungsbeispiel von 1B ist ein Teil des Kupferelements 2 in Berührung mit der Passivierungsschicht 4. In dem Ausführungsbeispiel von 1A berührt das Kupferelement 2 nicht die Passivierungsschicht 4, sondern stattdessen ist eine harte Schicht 3 zwischen dem Kupferelement 2 und der Passivierungsschicht 4 angeordnet.
  • Wenn eine Kupfermetallisierungsschicht mittels beispielsweise der Elektronenrückstreubeugung-(EBSD)-Technologie analysiert wird, werden Korngrenzen und entsprechende Körner 2a der Kupferschicht erfasst. Im Allgemeinen wurde beobachtet, dass mit zunehmenden Schichtdicken der Kupferschicht auch die Korngröße des Kupfers anwächst. Wie durch die Erfinder festgestellt wurde, hängt die Zuverlässigkeit des Kupferelements 2 von der Korngröße der Kupferkörner 2a ab. Das heißt, es wurde beobachtet, dass in einem Bereich der Dicke von mehr als etwa 5 µm die Zuverlässigkeit des Kupferelements 2 verbessert ist, wenn die Korngröße der Kupferschicht viel kleiner als die Schichtdicke des Kupferelements 2 ist. Bei Betrachtung einer Korngrößenverteilung von Kupferkörnern in einem Kupferfilm mit einer Dicke von wenigstens 5 pm gibt es gewöhnlich einzelne Körner, die eine Korngröße haben, die ungefähr gleich zu der Dicke des Kupferfilms ist und die die gesamte Filmdicke durchdringen. Es wurde beobachtet, dass die mechanische Stabilität von diesen Kupferschichten verschlechtert ist.
  • Gemäß Ausführungsbeispielen der Anmeldung sind selbst die größten Körner immer kleiner als die Filmdicke. Beispielsweise ist die mittlere Größe der Körner 2a des in den 1A und 1B veranschaulichten Kupferelements 2 so eingestellt, dass das Verhältnis der größten Kornabmessung und der Schichtdicke d kleiner ist als 0,7 oder kleiner als 0,55. Darüber hinaus beträgt die Dicke des Kupferelements 2 wenigstens 5 µm, beispielsweise wenigstens 7,5 pm und sogar mehr als 10 oder 20 µm. Die Dicke des Kupferelements 2 kann auf weniger als 100 µm eingestellt sein. Die in den 1A und 1B gezeigte integrierte Schaltung 100, 101 umfasst ein Kupferelement 2 mit vergleichsweise kleinen Korngrößen oder -abmessungen. Beispielsweise ist die Korngröße kleiner als 4 µm oder sogar kleiner als 3,5 µm. In dieser Hinsicht bezieht sich die Korngröße auf den Durchmesser der Körner 2a. Beispielsweise kann die Korngröße mittels einer EBSD-(Elektronen-Rückstreu-Beugung-)Technik gemessen werden, wie diese allgemein eingesetzt wird. Um die Korngrößen mittels der EBSD-Technik einzuschätzen, wurden EBSD-Messungen in einem Abtast-Elektronenmikroskop des Typs Leo Gemini durchgeführt, das eine Beschleunigungsspannung von 20 kV einsetzt. Alle Linien in den EBSD-Bildern der Oberfläche der Proben wurden als Korngrenzen festgelegt, welche eine Änderung in der Kornausrichtung von mehr als 3° einschlossen. Von dem Gebiet dieser Körner wird ein Kreis (Scheibe) mit einem äquivalenten Gebiet bestimmt. Der Durchmesser dieses Gebiets des äquivalenten Kreises (Scheibe) wird als Korngröße definiert. Doppel- oder Zwillingskorngrenzen sind in die Korngrenzenstatistik eingeschlossen. Die mittlere Korngröße wird aus der lognormalen Verteilung der einzelnen Korngrößen bestimmt.
  • Wie im Folgenden erläutert werden wird, weist diese integrierte Schaltung verbesserte mechanische Eigenschaften auf. Gemäß Ausführungsbeispielen umfasst der Kupferfilm Chlorid, Schwefel und weitere Einschlüsse oder Beimischungen, wie beispielsweise Wasserstoff, Sauerstoff oder Kohlenstoff, und die Menge an Chlorid ist größer als jegliche Menge der anderen Zusätze. Beispielsweise kann die Menge an Chlorid mittels TOF-SIMS („Flugzeit-Sekundärionen-Massenspektroskopie“) bestimmt werden. Beispielsweise kann das auf das Kupfersignal normierte Signal von Chlorid mehr als 1,25 % oder selbst mehr als 1,5 % sein. In dieser Hinsicht bedeutet der Ausdruck „auf Kupfersignal normiertes Signal von Chlorid“ das Verhältnis des TOF-SIMS-Signals von Chlorid und des TOF-SIMS-Signals von Kupfer. Das auf das Kupfersignal normierte TOF-SIMS-Signal von Schwefel kann mehr als 0,075 % oder selbst mehr als 0,1 % sein.
  • Es wurden Versuche durchgeführt, um die Eigenschaften einer integrierten Schaltung mit einer Filmdicke des Kupferelements 2 von 5 µm, 10 pm und 20 pm zu bewerten. Die mittlere Korngröße in allen diesen Beispielen war kleiner als 3,5 µm. Beispielsweise war die mittlere Korngröße eines 5 µm dicken Films 2,4 µm, die mittlere Korngröße eines 10 pm dicken Filmes war 2,6 µm, und die mittlere Korngröße eines 20 pm Filmes war 3,1 µm. Darüber hinaus war die mittlere Korngröße der Körner des Kupferelements 2 ungefähr unabhängig von der Filmdicke des Kupferelements 2. Beispielsweise ist die Steigerung der mittleren Korngröße mit zunehmender Filmdicke kleiner als 10 %. In der Verteilung der Korngröße, die für verschiedene Dicken des Kupferelements 2 gemessen wurde, wurde bestimmt, dass ein Modus oder ein Modalwert, d.h. der Wert, der in der Korngrößenverteilung am häufigsten auftritt, 2 pm für eine Dicke von 5 µm, 3 µm für eine Dicke von 10 µm und etwa 3 µm für eine Dicke von etwa 20 µm beträgt. Mit anderen Worten, dieser Wert verschiebt sich nicht bedeutsam mit zunehmenden Dicken des Kupferelements 2. Dagegen wächst in herkömmlichen Kupferelementen der Modus mit steigender Filmdicke des Kupferelements. Für diese Beispiele hat sich gezeigt, dass Risse weniger wahrscheinlich auftreten, und dass eine Endlaminierung des Kupferelements 2 von der Barriereschicht 7a und der Keimschicht 7b und somit vom Basiselement 6 verhindert werden konnte. Insbesondere hat sich gezeigt, dass selbst nach einem thermischen Stress und einem Stromstress die Leistungsmetallisierung hervorragend an der Barriereschicht 7a haftet. Als eine Folge wird ein guter elektrischer und thermischer Kontakt zwischen dem Basiselement 6 und dem Kupferelement 2 erreicht. Aufgrund des verbesserten Kontakts kann Strom und Wärme sehr wirksam von der integrierten Schaltung 100, 101 übertragen werden. Als eine Folge kann der erste Bereich 120 im Vergleich mit herkömmlichen integrierten Schaltungen vermindert werden, d.h., mit einer integrierten Schaltung, in der das Verhältnis der mittleren Korngröße zur Dicke der Kupferkörner/Kupferschicht nicht auf einen Wert, der kleiner als 0,7 ist, gesteuert wurde.
  • Eine weitere Metallisierungsschicht 5 kann auf der Rückseite des Halbleitersubstrats 1 angeordnet sein. Beispielsweise kann diese Metallisierung 5 in der gleichen Weise wie das Kupferelement 2 gebildet werden und die gleiche Struktur haben.
  • 2 veranschaulicht schematisch ein Verfahren zum Herstellen einer integrierten Schaltung gemäß einem Ausführungsbeispiel. In einem Schritt S1 werden verschiedene Komponenten von elektronischen Schaltungen auf einem Halbleitersubstrat 1 vorgesehen. Beispielsweise können die in dem ersten Bereich 120 und in dem zweiten Bereich 110 in den 1A und 1B gezeigten verschiedenen Vorrichtungen durch herkömmliche Prozesse gebildet werden. Metallisierungsschichten können über dem Halbleitersubstrat 1 gebildet werden. Danach kann in einem Schritt S2 eine Barriereschicht 7a, die aus TiW hergestellt sein kann, gebildet werden, woran sich eine Keimschicht 7b anschließt, die aus Kupfer mit einer Dicke von ungefähr 150 nm hergestellt sein kann. Diese Schichten 7a, 7b können durch PVD (physikalische Dampfabscheidung) gebildet werden, wie diese üblich ist. Das Bilden der Barriereschicht 7 und der Keimschicht 7b kann optional sein.
  • Danach kann in einem Schritt S3 eine Kupferschicht 2 beispielsweise durch Galvanisierung gebildet werden. Beispielsweise kann ein Elektrolyt mit 100 g/l H2SO4, 50 g/l Cu und als ein Zusatz 50 ppm Chlorid verwendet werden. Wie durch einen Schritt S5 angezeigt ist, können weitere Zusätze beigefügt werden. Beispielsweise können die Zusätze ein Aufhellungsmittel umfassen, das ein SPS (Bis(Natrium-3-sulfopropyl) -disulfid) (S(CH2)3SO3Na)2 sein kann. Ein weiteres Beispiel umfasst MPSA/MPS (Mercapto-1-Propansulfonsäure, HS(CH2)3SO3. Weiterhin kann ein so genannter Träger verwendet werden, der PEG (PolyethylenGlycol) (HO[C2H4O]nH) oder PPG (Polypropylen-Glycol (HO[C3H6O]nH) umfassen kann. Weiterhin können die Zusätze einen so genannten Gleichmacher umfassen, der JGB (Janus Grün B (C30H31N6Cl)), DB (Diacin-Schwarz (C28H26ON5Cl)) oder BTA (Benzotriazol (C6H5N3)) aufweisen kann. Das Chlorid kann beispielsweise aus der Gruppe genommen werden, die aus KCl, NaCl, HCl besteht. Typischerweise kann die Menge an Chlorid 30 bis 100 ppm sein. Die Galvanisierung wird mittels herkömmlicher Prozesse vorgenommen. Beispielsweise kann eine Abscheidungsrate von ungefähr 0,2 bis 2 µm/min, insbesondere 0,6 bis 1,3 µm/min sein. Beispielsweise können die Zusätze und der Inhalt der Zusätze so gewählt werden, dass ein Wachstum der Kupferkörner erreicht wird, so dass die sich ergebenden Korngrößen vorliegen, wie dies oben anhand der 1A und 1B besprochen ist. Mit anderen Worten, die Zusätze und der Inhalt der Zusätze sind so gewählt, dass ein Wachstum der Körner unterdrückt ist. Weiterhin können Dispersionsschichten oder Dispersionssubstanzen eingesetzt werden, um diese Korngrößen zu erreichen. Beispiele von geeigneten Dispersionssubstanzen umfassen Kohlenstoff-Nanorohre, Diamant-(Nano-)Partikel und Aluminiumoxid-(Nano-)Partikel oder SiC-(Nano-)Partikel. Gemäß einer weiteren Modifikation können Legierungskomponenten gewählt werden, um diese Korngrößen zu erreichen. Beispiele von geeigneten Legierungskomponenten umfassen Fe, Ni, Mn, Ag, Ce, Mg und andere. Beispielsweise kann ein Gleichstrom zum Durchführen des Galvanisierens benutzt werden.
  • Beispielsweise kann ein Galvanisieren mittels eines Elektrolyten, beispielsweise eines wässrigen oder eines nicht wässrigen Elektrolyten durchgeführt werden. Gemäß einem Ausführungsbeispiel kann der Elektrolyt Kupfersulfat, Schwefelsäure, Salzsäure und wenigstens einen organischen Zusatz umfassen. Gemäß einem weiteren Ausführungsbeispiel kann der Elektrolyt Kupfersulfat, MSA (Methylsulfonsäure), Salzsäure und wenigstens einen organischen Zusatz umfassen.
  • Gemäß einem Ausführungsbeispiel kann ein Galvanisieren mittels ionischer Flüssigkeiten durchgeführt werden. Gemäß einem weiteren Ausführungsbeispiel kann das Kupferelement stromlos abgeschieden werden.
  • Gemäß einem Ausführungsbeispiel wird ein Galvanisieren mittels eines Elektrolyten mit Kupfer, wenigstens einem organischen Zusatz und einer Beimischung durchgeführt, die aus der Gruppe ausgewählt ist, die aus Chlor (Cl), Schwefel (S) und wenigstens einem organischen Zusatz besteht.
  • Gemäß einem Ausführungsbeispiel kann der Strom während eines Galvanisierens ein gepulster Strom sein, der durch kathodisches Pulsieren des Stromes gebildet sein kann, oder er kann ein kathodisch gepulster Strom mit kurzen anodischen Impulsen sein. Gemäß Ausführungsbeispielen kann der Strom während eines Galvanisierens auch eine Kombination von allen Stromformen sein, wie ein gepulster Strom, um eine bestimmte Dicke aufzubauen, woran sich ein Gleichstrom oder ein gepulster Sperrstrom anschließt, oder er kann mit einem gepulsten Sperrstrom bis zu einer gewissen Dicke beginnen und mit einem Gleichstrom oder gepulstem Strom enden, und er kann alle Kombinationen von Pulsformen umfassen. Wie herausgefunden wurde, können ein Impulsstrom und ein Impulssperrstrom während eines Galvanisierens in der Beifügung von mehr Zusätzen resultieren, die das Kornwachstum während eines Glühens behindern. Als Ergebnis sind kleine Körner selbst nach einem Glühen vorhanden. Mit anderen Worten, durch geeignetes Wählen einer Wellenform der Impulse können die Beifügung von Zusätzen und die Korngröße der Kupferschicht beeinflusst werden.
  • Das Galvanisieren wird durchgeführt, bis die Kupferschicht eine Dicke von 5 bis 30 pm hat. Dennoch kann, wie klar zu verstehen ist, die Kupferschicht auch aufgetragen oder abgeschieden werden, um eine größere Dicke aufzuweisen. Darüber hinaus kann das Kupferelement 2 gebildet werden, so dass es in Berührung mit verschiedenen Verdrahtungsschichten darunter ist.
  • Beispielsweise können diese Verdrahtungsschichten in dem Halbleitersubstrat 1 vergraben sein. Danach kann eine harte Schicht über dem Kupferelement 2 gebildet werden. Beispielsweise kann die harte Schicht NiP, NiMoP, Ni oder eine Kombination hiervon umfassen, wobei eine dünne Pd-Schicht auf der Oberseite eingeschlossen ist. Die Kupferschicht kann auch gemustert sein, wie dies üblich ist. Beispielsweise kann eine Damascene-Technik benutzt werden, welche ein Mustern einer dielektrischen Schicht, um eine Aussparung zu bilden, und ein Abscheiden der Kupferschicht in der Aussparung, die in der dielektrischen Schicht gebildet ist, umfasst, worauf ein CMP (chemisch-mechanischer Polierschritt) folgt. Alternativ kann die Kupferschicht auch durch Ätzen gemustert sein, wie dies üblich ist. Gemäß einem weiteren Ausführungsbeispiel kann die Muster-Galvanisiertechnik verwendet werden. Die Muster-Galvanisiertechnik benutzt eine Resistmaske, und Kupfermaterial wird lediglich in Resistöffnungen abgeschieden, d.h. in denjenigen Teilen, die nicht durch ein Resistmaterial bedeckt sind. Danach kann in einem Schritt S4 eine weitere Schutzschicht über der integrierten Schaltung gebildet werden. Beispielsweise kann die Schutzschicht aus Imid 4 hergestellt sein, wie dies üblich ist. Das Bilden der Schutzschicht ist optional.
  • Obwohl in den 1A und 1B gezeigt wurde, dass das Kupferelement 2 auf der Oberseite des Halbleitersubstrats 1 gebildet ist, in welchem die elektronischen Komponenten ausgeführt sind, ist es selbstverständlich, dass das Kupferelement 2 auch auf der Rückseite der integrierten Schaltung gebildet sein kann. Wenn beispielsweise das Kupferelement auf der Rückseite des Halbleitersubstrats 1 vorgesehen ist, kann die Dicke sogar größer als 20 pm bis beispielsweise zu einer Dicke von 200 pm sein. Die sich ergebende elektrisch leitende Rückseite ist mit dem aktiven Gebiet auf der Vorderseite entweder durch Silizium-Vias, die mit einem leitenden Material, wie beispielsweise dotiertem Polysilizium, Cu oder W gefüllt sein können, oder mit einem Metall, wie beispielsweise Al oder Ti, das einen ohmschen Kontakt mit dem Silizium bildet, kontaktiert.
  • 3A ist ein Diagramm, das die mittlere Korngröße des Kupferelements 2 in Abhängigkeit von der Schichtdicke veranschaulicht. In herkömmlichen integrierten Schaltungen steigt die mittlere Korngröße mit zunehmender Schichtdicke an. Während beispielsweise der Herstellung der herkömmlichen integrierten Schaltungen werden keine Maßnahmen ergriffen, um das Wachstum der Korngrenzen zu unterdrücken. 3A veranschaulicht die mittlere Korngröße des Kupferelements 2 im Vergleich mit der Schichtdicke in einer integrierten Schaltung gemäß einem Ausführungsbeispiel. Wie in 3A gezeigt ist, ist gemäß einem Ausführungsbeispiel die mittlere Korngröße näherungsweise unabhängig von der Schichtdicke. Die mittlere Korngröße ist kleiner als 3,5 µm, und in dem Ausführungsbeispiel von 3A ist die Dicke des Kupferelements mehr als 5 µm. Die Korngröße wurde nach Glühen der Proben bei 400°C während 30 min in einer reduzierenden Atmosphäre gemessen. Es wurde beobachtet, dass die Korngröße nicht wesentlich anwächst, wenn die Probe geglüht wird. Gemäß einem Ausführungsbeispiel umfasst das Verfahren weiterhin ein Glühen des Kupferelements 2, wobei aufgrund des Glühens die Korngröße um weniger als 10 %, beispielsweise weniger als 5 %, anwächst. Die in 3A gezeigte mittlere Korngröße wurde mittels des EBSD-Verfahrens gemessen, das oben erläutert wurde. In 3A beträgt die mittlere Korngröße 2,4 µm bei einem 5 pm dicken Film, die mittlere Korngröße beträgt 2,6 pm bei einem 10 pm dicken Film, und die mittlere Korngröße beträgt 3,1 pm bei einem 20 pm dicken Film. Darüber hinaus ist die Steigerung der mittleren Korngröße mit zunehmender Filmdicke kleiner als 5 %. Die Standardabweichung der mittleren Korngröße für eine Filmdicke von 5 pm beträgt etwa 0,8 µm, die Standardabweichung für eine Filmdicke von etwa 10 pm beträgt 0,8 µm, und die Standardabweichung für eine Filmdicke von 20 pm beträgt 1,0 µm. Wenn demgemäß diese Werte mit herkömmlichen Kupferelementen verglichen werden, steigt die Standardabweichung nicht wesentlich mit der Filmdicke an. Darüber hinaus wurde beobachtet, dass der Modus, d.h. der Wert, der am häufigsten in der Verteilung der Korngrößen in Abhängigkeit von der Dicke auftritt, etwa 2 pm für eine Filmdicke von 5 µm, der Modus für eine Filmdicke von 10 µm etwa 3 pm und der Modus für eine Filmdicke von 20 pm zwischen 2 und 3 pm beträgt. Im Vergleich steigt bei herkömmlichen Kupferelementen der Modus mit wachsender Filmdicke an. Weiterhin ist für alle analysierten Filmdicken das Verhältnis der Korngrößen größer als 4 µm sehr klein im Vergleich zu Körnern mit einer Korngröße von weniger als 4 µm. In ähnlicher Weise ist das Verhältnis der Körner mit einer Größe, die größer als 5 pm ist, viel kleiner als das Verhältnis der Körner mit einer Größe, die kleiner als 5 pm ist.
  • 3B zeigt das Verhältnis der Korngröße zu der Kupferfilmdicke, berechnet aus den Messwerten, die in 3A gezeigt sind, wobei das Verhältnis in Abhängigkeit von der Filmdicke aufgetragen ist. Wie dies gezeigt ist, nimmt mit zunehmender Filmdicke dieses Verhältnis ab.
  • BEISPIEL:
  • Dicke Kupferfilme für Leistungsanwendungen werden mittels Muster-Galvanisier-Technologie aufgetragen. Nach Sputtern einer Barriere (beispielsweise TiW) und einer Keimschicht (beispielsweise Cu) wird ein Resist auf den Wafer angewandt. Das Resist wird gemustert, und Kupfer wird in die Resistmaske galvanisiert. In den nächsten Prozessschritten wird das Resist entfernt, und die Keimschicht sowie die Barriereschicht werden nasschemisch geätzt, um Kupferlinien bzw. -leitungen und -gebiete zu bilden. Das Kupfer wird aus einem Kupferbad auf wässriger Basis galvanisiert, das Schwefelsäure, Kupfersulfat und Salzsäure enthält. Um die Oberflächenrauhigkeit und Dickengleichmäßigkeit zu verbessern, werden organische Zusätze zu der Galvanisierlösung beigefügt. Drei Typen eines Zusatzes werden dem Galvanisierbad beigegeben: ein Beschleuniger (Aufhellungsmittel), beispielsweise SPS, das Schwefel enthält, ein Suppressor (Träger), beispielsweise PEG, das einen Komplex mit dem Chlorin und den Kupfer-Ionen aufbaut, und ein Gleichmacher, beispielsweise Janus-Grün. Da der Beschleuniger Schwefel enthält und der Suppressor einen Komplex mit dem Chlorin in dem Bad aufbaut, kann die Menge an Schwefel und Chlorin ein Maßstab für den Einbau des Beschleunigers oder Suppressors in den Kupferfilm sein.
  • Der Einbau der Zusätze wird mittels TOF-SIMS-(„Flugzeit-Sekundärionen-Massenspektroskopie“-)Analyse gemessen. Aus dieser Analyse kann gesehen werden, dass ungefähr 19 x mehr Schwefel und 55 x mehr Chlorin in den Kupferfilm als in herkömmlichen Kupferfilmen, die mittels Standard-Elektrolyten hergestellt sind, eingebaut bzw. enthalten sind. Dies ist ein starkes Anzeichen dafür, dass viel mehr Beschleuniger (dargestellt durch S) und Suppressor (dargestellt durch Cl) in dem Kupfer eingebaut oder enthalten sind, das mit dem neuen Elektrolyten abgeschieden bzw. aufgetragen ist.
  • Es wurde bestimmt, dass der Einbau oder Einschluss eines Beschleunigers und eines Suppressors die Korngröße der Kupferfilme beeinflusst. Danach wird ein Glühen in einem Ofen bei 400°C für 30 min in einer Formiergasatmosphäre, d.h. einer Gasatmosphäre, die Wasserstoff- und StickstoffGas einschließt, durchgeführt.
  • 4 veranschaulicht die Korngröße des Beispiels vor und nach dem Glühen in beliebigen Einheiten, wobei die Strichlinie die Korngröße nach dem Glühen und die Volllinie die Korngröße vor dem Glühen angeben. Die Korn- oder Kristallitgrößen von 4 sind mittels XRD (Röntgenstrahlbeugung) gemessen.
  • Wie aus 4 ersehen werden kann, ist in Ausführungsbeispielen, in denen Kupferfilme mit dem Elektrolyten gemäß dem oben beschriebenen Beispiel abgeschieden oder aufgetragen sind, die Kristallit-Größe ungefähr konstant über allen gemessenen Cu-Dicken, und ein Glühen vergrößert die Cu-Korngröße lediglich marginal oder geringfügig um einen Betrag von weniger als 4 %.
  • Zusammenfassend wird in Kupfer, das mit dem herkömmlichen Elektrolyten aufgetragen ist, ein geringer Zusatz-Einschluss beobachtet. Kristallite können ohne ernsthafte Hindernisse wachsen. Mittels des Elektrolyten gemäß dem oben beschriebenen Beispiel wird eine signifikante oder merkliche Menge an Zusätzen in den Film eingebracht. Dies führt zu einer konstanten Kristallit-Größenverteilung über allen betrachteten Cu-Dicken. Ein Kornwachstum wird verhindert, und die beigefügten oder eingeschlossenen Zusätze behindern das Kornwachstum selbst während eines Glühens der Proben.
  • 5 zeigt ein weiteres Ausführungsbeispiel der integrierten Schaltung 102. Die in 5 dargestellte integrierte Schaltung 102 enthält die gleichen Komponenten wie die in den 1A und 1B dargestellte integrierte Schaltung. Dennoch umfasst das Kupferelement 2 verschiedene Einzelschichten 21, die aus Kupfer (Cu) hergestellt sein können, und weitere leitende Zwischenschichten 22, die beispielsweise aus TiN sein können, wobei die Zwischenschichten 22 zwischen den Kupferschichten 21 angeordnet sind. Beispielsweise kann die Dicke der einzelnen Kupferschichten 21 etwa 300 nm bis 5 µm, beispielsweise 400 nm betragen. Beispielsweise kann die Dicke der einzelnen Kupferschichten 21 nicht weniger als ungefähr 50 nm sein. Weiterhin kann die Dicke der Zwischenschichten 22 ungefähr 10 bis 20 nm, jedoch nicht weniger als 3 nm sein. Beispielsweise können drei oder vier Einzelschichten aus Kupfer 21 abwechselnd angeordnet sein, um das Kupferelement 2a zu bilden.
  • Es ist zu verstehen, dass die Merkmale der verschiedenen hier beschriebenen Ausführungsbeispiele miteinander kombiniert werden können, wenn nicht speziell Anderes festgestellt ist.

Claims (17)

  1. Integrierte Schaltung, umfassend: ein Basiselement (6) mit einer Vielzahl von Komponenten elektronischer Schaltungen in einem Oberflächenbereich eines Halbleitersubstrats (1) und ein Kupferelement (2) aufweisend Kupferkörner (2a) über dem Basiselement (6), wobei das Kupferelement (2) eine Dicke von wenigstens 5 pm hat und das Verhältnis der mittleren Korngröße der Kupferkörner (2a) des Kupferelements (2) zur Dicke des Kupferelements (2) kleiner als 0,7 ist, und wobei der Modalwert der Korngrößenverteilung der Kupferkörner (2a) des Kupferelements (2) größer als 2 pm und kleiner als 5 pm ist.
  2. Integrierte Schaltung nach Anspruch 1, bei der das Verhältnis der mittleren Korngröße der Kupferkörner (2a) zur Dicke des Kupferelements (2) kleiner als 0,55 ist.
  3. Integrierte Schaltung nach Anspruch 1 oder 2, bei der die Dicke des Kupferelements (2) mehr als 5 pm ist.
  4. Integrierte Schaltung nach einem der Ansprüche 1 bis 3, bei der die mittlere Korngröße der Kupferkörner (2a) ungefähr unabhängig von der Dicke des Kupferelements (2) ist.
  5. Integrierte Schaltung nach einem der Ansprüche 1 bis 4, bei der das Kupferelement (2) eine Schicht, eine gemusterte Schicht oder eine Verdrahtung ist.
  6. Integrierte Schaltung nach einem der Ansprüche 1 bis 5, bei der die mittlere Korngröße der Kupferkörner (2a) des Kupferelements (2) kleiner als 4,0 µm ist.
  7. Integrierte Schaltung nach einem der Ansprüche 1 bis 6, bei der die mittlere Korngröße der Kupferkörner (2a) des Kupferelements (2) kleiner als 3,5 pm ist.
  8. Integrierte Schaltung nach Anspruch 1, bei der der Modalwert der Korngrößenverteilung der Kupferkörner des Kupferelements (2) kleiner als 4 pm ist.
  9. Integrierte Schaltung nach einem der Ansprüche 1 bis 8, bei der das Kupferelement (2) Kupfer und wenigstens einen Zusatz aufweist, der aus der Gruppe gewählt ist, die aus Chlorid (Cl), Schwefel (S) und wenigstens einem organischen Zusatz besteht.
  10. Integrierte Schaltung nach Anspruch 9, bei der das Kupferelement (2) Chlorid und Schwefel als Beimischungen aufweist.
  11. Integrierte Schaltung nach Anspruch 10, bei der das Kupferelement (2) weitere Beimischungen aufweist, wobei die Menge an Chlorid größer ist als irgendeine Menge der anderen Beimischungen.
  12. Integrierte Schaltung nach einem der Ansprüche 1 bis 11, weiterhin umfassend eine harte Schicht (3), die wenigstens eine Verbindung aus NiP, NiMoP, NiPd, Ni(X)P und Ni(X,Y)P aufweist, wobei die harte Schicht (3) über dem Kupferelement (2) angeordnet ist und X und Y weitere Elemente bedeuten.
  13. Integrierte Schaltung nach einem der Ansprüche 1 bis 12, bei der das Kupferelement (2) Chlorid als eine Beimischung aufweist, wobei ein Verhältnis eines Flugzeit-Sekundärionen-Massenspektroskopie-Signals von Chlorid bezüglich eines Flugzeit-Sekundärionen-Massenspektroskopie-Signals von Kupfer größer als 1,25 % ist.
  14. Integrierte Schaltung nach einem der Ansprüche 1 bis 12, bei der das Kupferelement (2) Schwefel als eine Beimischung aufweist, wobei ein Verhältnis eines Flugzeit-Sekundärionen-Massenspektroskopie-Signals von Schwefel bezüglich eines Flugzeit-Sekundärionen-Massenspektroskopie-Signals von Kupfer größer als 0,075 % ist.
  15. Integrierte Schaltung nach einem der vorhergehenden Ansprüche, bei der die Komponenten von elektronischen Schaltungen Komponenten von Leistungshalbleitervorrichtungen umfassen.
  16. Verfahren zum Herstellen einer integrierten Schaltung, umfassend: Bilden eines Kupferelements (2) aufweisend Kupferkörner (2a) über einem Basiselement (6) mit einer Vielzahl von Komponenten elektronischer Schaltungen in einem Oberflächenbereich eines Halbleitersubstrats (1), so dass das Kupferelement (2) eine Dicke von wenigstens 5 pm hat und das Verhältnis der mittleren Korngröße der Kupferkörner (2a) zur Dicke des Kupferelements (2) weniger als 0,7 ist und ein Modalwert der Korngrößenverteilung der Kupferkörner (2a) des Kupferelements (2) größer als 2 pm und kleiner als 5 pm ist.
  17. Verfahren nach Anspruch 16, bei dem das Bilden des Kupferelements (2) ein Galvanisieren unter Bedingungen aufweist, die so eingestellt sind, dass das Verhältnis der mittleren Korngröße der Kupferkörner (2a) zur Dicke des Kupferelements (2) kleiner als 0,7 ist.
DE102012111831.0A 2011-12-09 2012-12-05 Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung Active DE102012111831B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/315,642 US9418937B2 (en) 2011-12-09 2011-12-09 Integrated circuit and method of forming an integrated circuit
US13/315,642 2011-12-09

Publications (2)

Publication Number Publication Date
DE102012111831A1 DE102012111831A1 (de) 2013-06-13
DE102012111831B4 true DE102012111831B4 (de) 2019-08-14

Family

ID=48464820

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012111831.0A Active DE102012111831B4 (de) 2011-12-09 2012-12-05 Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung

Country Status (3)

Country Link
US (2) US9418937B2 (de)
CN (1) CN103165574B (de)
DE (1) DE102012111831B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI715424B (zh) * 2020-01-22 2021-01-01 長春石油化學股份有限公司 電解銅箔、電極及包含其之鋰離子電池
US11430693B1 (en) * 2021-03-10 2022-08-30 Yuan Ze University Method for microstructure modification of conducting lines

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631498A (en) * 1992-06-04 1997-05-20 International Business Machines Corporation Thin film metallization process for improved metal to substrate adhesion
US20020033341A1 (en) * 1998-10-14 2002-03-21 Taylor E. Jennings Pulse reverse electrodeposition for metallization and planarization of semiconductor substrates
DE10309085A1 (de) * 2002-03-05 2003-12-11 Enthone Defektverminderung bei galvanisch niedergeschlagenem Kupfer für Halbleiteranwendungen
US20050014355A1 (en) 2003-05-31 2005-01-20 Hong Kong University Of Science & Technology Under-bump metallization layers and electroplated solder bumping technology for flip-chip
JP2007317782A (ja) 2006-05-24 2007-12-06 Sumitomo Metal Mining Co Ltd フレキシブル配線基板
US20080006441A1 (en) * 2006-07-06 2008-01-10 Mitsui Mining & Smelting Co., Ltd. Wiring board and semiconductor device excellent in folding endurance
US20110260317A1 (en) * 2010-04-22 2011-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with electrolytic metal sidewall protection

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7244677B2 (en) * 1998-02-04 2007-07-17 Semitool. Inc. Method for filling recessed micro-structures with metallization in the production of a microelectronic device
US6126806A (en) * 1998-12-02 2000-10-03 International Business Machines Corporation Enhancing copper electromigration resistance with indium and oxygen lamination
JP2000208881A (ja) 1999-01-12 2000-07-28 Nitto Denko Corp プリント配線板の導体パタ―ン形成方法およびプリント配線板
US20020015833A1 (en) * 2000-06-29 2002-02-07 Naotomi Takahashi Manufacturing method of electrodeposited copper foil and electrodeposited copper foil
JP3898077B2 (ja) 2001-11-13 2007-03-28 株式会社フジクラ フレキシブルプリント配線板の製造方法
US8911831B2 (en) * 2002-07-19 2014-12-16 Northwestern University Surface independent, surface-modifying, multifunctional coatings and applications thereof
US6790773B1 (en) * 2002-08-28 2004-09-14 Novellus Systems, Inc. Process for forming barrier/seed structures for integrated circuits
DE10261852B3 (de) 2002-12-20 2004-06-03 Atotech Deutschland Gmbh Gemisch oligomerer Phenaziniumverbindungen und dessen Herstellungsverfahren, saures Bad zur elektrolytischen Abscheidung eines Kupferniederschlages, enthaltend die oligomeren Phenaziniumverbindungen, sowie Verfahren zum elektrolytischen Abscheiden eines Kupferniederschlages mit einem das Gemisch enthaltenden Bad
US7335288B2 (en) * 2003-09-18 2008-02-26 Novellus Systems, Inc. Methods for depositing copper on a noble metal layer of a work piece
US7030016B2 (en) * 2004-03-30 2006-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Post ECP multi-step anneal/H2 treatment to reduce film impurity
US7119018B2 (en) 2004-07-09 2006-10-10 International Buisness Machines Corporation Copper conductor
DE102005061049A1 (de) * 2005-12-19 2007-06-21 Curamik Electronics Gmbh Metall-Keramik-Substrat
KR100717909B1 (ko) 2006-02-24 2007-05-14 삼성전기주식회사 니켈층을 포함하는 기판 및 이의 제조방법
US7737560B2 (en) * 2006-05-18 2010-06-15 Infineon Technologies Austria Ag Metallization layer for a power semiconductor device
JP4397399B2 (ja) * 2007-02-15 2010-01-13 富士通株式会社 半導体装置の製造方法
JP2009041097A (ja) * 2007-08-10 2009-02-26 Rohm & Haas Electronic Materials Llc 銅めっき方法
US7843063B2 (en) * 2008-02-14 2010-11-30 International Business Machines Corporation Microstructure modification in copper interconnect structure
EP2113587B9 (de) 2008-04-28 2011-09-07 ATOTECH Deutschland GmbH Wässriges saures Bad und Verfahren zum elektrolytischen Abschneiden von Kupfer
EP2377958B1 (de) * 2009-01-09 2016-05-04 Mitsubishi Shindoh Co., Ltd. Hochfestes und in hohem masse leitfähiges kupferlegierungswälzblech sowie verfahren zu seiner herstellung
JP5578697B2 (ja) * 2009-04-03 2014-08-27 公立大学法人大阪府立大学 銅充填方法
DE102009045184B4 (de) * 2009-09-30 2019-03-14 Infineon Technologies Ag Bondverbindung zwischen einem Bonddraht und einem Leistungshalbleiterchip
US8441128B2 (en) * 2011-08-16 2013-05-14 Infineon Technologies Ag Semiconductor arrangement
US9064869B2 (en) * 2013-08-23 2015-06-23 Infineon Technologies Ag Semiconductor module and a method for fabrication thereof by extended embedding technologies

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631498A (en) * 1992-06-04 1997-05-20 International Business Machines Corporation Thin film metallization process for improved metal to substrate adhesion
US20020033341A1 (en) * 1998-10-14 2002-03-21 Taylor E. Jennings Pulse reverse electrodeposition for metallization and planarization of semiconductor substrates
DE10309085A1 (de) * 2002-03-05 2003-12-11 Enthone Defektverminderung bei galvanisch niedergeschlagenem Kupfer für Halbleiteranwendungen
US20050014355A1 (en) 2003-05-31 2005-01-20 Hong Kong University Of Science & Technology Under-bump metallization layers and electroplated solder bumping technology for flip-chip
JP2007317782A (ja) 2006-05-24 2007-12-06 Sumitomo Metal Mining Co Ltd フレキシブル配線基板
US20080006441A1 (en) * 2006-07-06 2008-01-10 Mitsui Mining & Smelting Co., Ltd. Wiring board and semiconductor device excellent in folding endurance
US20110260317A1 (en) * 2010-04-22 2011-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with electrolytic metal sidewall protection

Also Published As

Publication number Publication date
DE102012111831A1 (de) 2013-06-13
CN103165574B (zh) 2016-08-17
CN103165574A (zh) 2013-06-19
US9418937B2 (en) 2016-08-16
US10446469B2 (en) 2019-10-15
US20130147047A1 (en) 2013-06-13
US20160329263A1 (en) 2016-11-10

Similar Documents

Publication Publication Date Title
DE102014101552A1 (de) Elektrisches verbindungselement und verfahren zum herstellen desselben
DE102012216153B4 (de) Halbleiterbauelemente mit Kupferverbindungen und Verfahren zu deren Herstellung
DE102010017109B4 (de) Halbleiterchip und Verfahren zur Herstellung einer Halbleiterstruktur
DE112012002603B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102007026365B4 (de) Halbleitervorrichtungen und Modul und Verfahren zur Herstellung derselben
DE10296935T5 (de) Barrierenverstärkungsprozess für Kupferdurchkontaktierungen(oder Zwischenverbindungen)
DE112014001741T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE102019210821B4 (de) Halbleitervorrichtung und Leistungsumsetzungsvorrichtung
DE112010003143T5 (de) Halbleitervorrichtung, Verfahren zum Herstellen einer Halbleitervorrichtung, und Anzeigevorrichtung
DE102008016431A1 (de) Metalldeckschicht mit erhöhtem Elektrodenpotential für kupferbasierte Metallgebiete in Halbleiterbauelementen
DE112013001641T5 (de) Solarzelle und Verfahren zum Herstellen einer Solarzelle
DE102015110437B4 (de) Halbleitervorrichtung mit einer Metallstruktur, die mit einer leitfähigen Struktur elektrisch verbunden ist und Verfahren zur Herstellung
DE102013108979B4 (de) Anschlussstruktur und Halbleiterbauelement
DE102012111831B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102011052914A1 (de) Kondensator und Verfahren zu dessen Herstellung
WO2011023369A1 (de) Dünnschichttransistor (tft ) mit kupferelektroden
DE102018107563B4 (de) Halbleitervorrichtung mit kupferstruktur und verfahren zur herstellung einer halbleitervorrichung
DE102006043163B4 (de) Halbleiterschaltungsanordnungen
DE102020105644B4 (de) Halbleiterbauelement und herstellungsverfahren
DE102014103293A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE102018108908A1 (de) Struktur und Bildungsverfahren einer Halbleitervorrichtung mit Kondensatoren
DE102009024311A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
EP1489656A2 (de) Verfahren zur Herstellung eines bruchfesten scheibenförmigen Gegenstands sowie zugehörige Halbleiterschaltungsanordnung
DE102007034651A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
EP1446831B1 (de) Verfahren zur herstellung dünner metallhaltiger schichten mit geringem elektrischen widerstand

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative