JPS5815238A - 半導体装置の製造法 - Google Patents
半導体装置の製造法Info
- Publication number
- JPS5815238A JPS5815238A JP11394681A JP11394681A JPS5815238A JP S5815238 A JPS5815238 A JP S5815238A JP 11394681 A JP11394681 A JP 11394681A JP 11394681 A JP11394681 A JP 11394681A JP S5815238 A JPS5815238 A JP S5815238A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- thickness
- etching
- grooves
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000005498 polishing Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 14
- 238000005530 etching Methods 0.000 abstract description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 15
- 229910052710 silicon Inorganic materials 0.000 abstract description 15
- 239000010703 silicon Substances 0.000 abstract description 15
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 5
- 229910001220 stainless steel Inorganic materials 0.000 abstract description 4
- 239000010935 stainless steel Substances 0.000 abstract description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 abstract description 3
- 229910017604 nitric acid Inorganic materials 0.000 abstract description 3
- 238000003754 machining Methods 0.000 abstract description 2
- 239000000203 mixture Substances 0.000 abstract description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 2
- 229960002050 hydrofluoric acid Drugs 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 7
- 241000257465 Echinoidea Species 0.000 description 5
- 238000003486 chemical etching Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000001993 wax Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体装置の製造法に関するものであり、特
に半導体基板の裏面を加工、研磨して前記半２９体基板
の厚さを所望の淳さに薄くする工程において、その厚さ
を容易にかつ精度よく制御する半導体装置の製造法を提
供するものである。３６に従来よ妙手導体集積回路の製
造プロセスは、大別して酸化、拡散、フォトリングラフ
イエ稈からなる拡散プロセスと組立プロセスとにわけら
７する。
に半導体基板の裏面を加工、研磨して前記半２９体基板
の厚さを所望の淳さに薄くする工程において、その厚さ
を容易にかつ精度よく制御する半導体装置の製造法を提
供するものである。３６に従来よ妙手導体集積回路の製
造プロセスは、大別して酸化、拡散、フォトリングラフ
イエ稈からなる拡散プロセスと組立プロセスとにわけら
７する。
その時使用される半導体基板（以下ウニ・・と称す）は
現在その直径の増大とともに、厚さも増しており、直径
４インチで４２０．ｃ１ｍ位のものが標準である。拡散
プロセスでは、１ｏｏＯ℃以上の熱処理（酸化、拡散）
やまた低温（６６０℃以下）でのＳｉＯ２，５ｉｓＮ４
等の絶縁膜形成工程がある。ウェハの厚さが薄い場合、
前記熱処理工程によりシリコンウェハに熱φが発生しウ
ェハ全体にそりを生じ露光用マスクとウェハとの間隙が
不均一になるため微細パターン形成が、困難になるばか
りでなく、ハンドリング時にも破損等の問題を生じる。
現在その直径の増大とともに、厚さも増しており、直径
４インチで４２０．ｃ１ｍ位のものが標準である。拡散
プロセスでは、１ｏｏＯ℃以上の熱処理（酸化、拡散）
やまた低温（６６０℃以下）でのＳｉＯ２，５ｉｓＮ４
等の絶縁膜形成工程がある。ウェハの厚さが薄い場合、
前記熱処理工程によりシリコンウェハに熱φが発生しウ
ェハ全体にそりを生じ露光用マスクとウェハとの間隙が
不均一になるため微細パターン形成が、困難になるばか
りでなく、ハンドリング時にも破損等の問題を生じる。
一方、前記のウニ・・を個々の半導体素子に分割し半導
体装置を作る組立においては、奔ム抵抗の問題（熱抵抗
をできるだけ小さくする）からウェハを＾・くする必要
がある。すなわち拡散プロセスでは厚いウェハが必要で
あるが最終工程ではある程度薄いウェハが必要となって
くる。
体装置を作る組立においては、奔ム抵抗の問題（熱抵抗
をできるだけ小さくする）からウェハを＾・くする必要
がある。すなわち拡散プロセスでは厚いウェハが必要で
あるが最終工程ではある程度薄いウェハが必要となって
くる。
従って拡散プロセスでは、例えば４２０μｍの厚さのウ
ェハを用い酸化、拡散、フォトリソグラフィ工程を行な
い、組立工程において前記ウェハの裏面（反対面）を加
工、研磨１〜て薄くしなければならない。特に電力用デ
バイスでは、ウニノ・の厚さを２００μｍ以下にする必
要があり、時には±５μｍ打度の高い精度での厚さ制御
が、要求されることがある。
ェハを用い酸化、拡散、フォトリソグラフィ工程を行な
い、組立工程において前記ウェハの裏面（反対面）を加
工、研磨１〜て薄くしなければならない。特に電力用デ
バイスでは、ウニノ・の厚さを２００μｍ以下にする必
要があり、時には±５μｍ打度の高い精度での厚さ制御
が、要求されることがある。
従来ウェハの裏面（反対面）を加工してその厚さを精度
良く薄くする作業において厚さ制御は、加工速度から求
めた時間で行なっていた。代表的な例として化学薬品を
用いた裏面エツチングを説明する。第１図に弗酸：硝酸
＝５：３エツチング液を用いたシリコンウェハのエツチ
ング時間と、エツチング液との関係を示した。この液を
用いて裏面をエツチングするには、捷ずウニノ・の厚さ
を測定しその厚さから仕上り厚さを差し仙いた量をエツ
チングすべき量とする。
良く薄くする作業において厚さ制御は、加工速度から求
めた時間で行なっていた。代表的な例として化学薬品を
用いた裏面エツチングを説明する。第１図に弗酸：硝酸
＝５：３エツチング液を用いたシリコンウェハのエツチ
ング時間と、エツチング液との関係を示した。この液を
用いて裏面をエツチングするには、捷ずウニノ・の厚さ
を測定しその厚さから仕上り厚さを差し仙いた量をエツ
チングすべき量とする。
例えば厚さ４００μｍのシリコンウェハを２００μｍに
するには、２ｏ○μｍエツチングすれば良い。この２０
Ｑ ｐｍをエツチングするにＱｌ：、第１図の関賃弓１
ら７分必要であることがわかる。
するには、２ｏ○μｍエツチングすれば良い。この２０
Ｑ ｐｍをエツチングするにＱｌ：、第１図の関賃弓１
ら７分必要であることがわかる。
作業者は、時計をみながら所定の７分でエツチングを中
止していたのであるが、エツチング速度はエツチングｔ
ｉ温、液の疲労度で変動【２てしまいエツチング量の制
御は±３ｏμｍ内に納めるのが精一杯である。
止していたのであるが、エツチング速度はエツチングｔ
ｉ温、液の疲労度で変動【２てしまいエツチング量の制
御は±３ｏμｍ内に納めるのが精一杯である。
捷だ最近化学薬品を用いないウニ・・裏面（＋Ｊｆ削装
置ができているが、これは砥石により＝＋を的に研削す
るもので十山度は良いが、装置が大型になり相当の大量
生産する場合でない限り、使いこなすことは困難である
６４かりか梼械的に研削するので加工歪が残留しグイボ
ンド時に分割した半導体素子の破損をまねく欠点があっ
た。
置ができているが、これは砥石により＝＋を的に研削す
るもので十山度は良いが、装置が大型になり相当の大量
生産する場合でない限り、使いこなすことは困難である
６４かりか梼械的に研削するので加工歪が残留しグイボ
ンド時に分割した半導体素子の破損をまねく欠点があっ
た。
本発明は、前記従来例の欠点をなくすものであり、精度
良く裏面エツチング加工ができる゛ＩＬ、Ｊ＃、Ｌ体装
置の製造法全装置するものである。
良く裏面エツチング加工ができる゛ＩＬ、Ｊ＃、Ｌ体装
置の製造法全装置するものである。
第２図（ム）〜（Ｄ）に本発明の一実施例として裏面り
゛ミカルエッチングの工程を示した。ここではウェハの
厚さが４２０μｍで最終所望のＪｌｍさが２００μｍの
場合についてのべる。
゛ミカルエッチングの工程を示した。ここではウェハの
厚さが４２０μｍで最終所望のＪｌｍさが２００μｍの
場合についてのべる。
第２図（ム）は４２０μｍ厚さのシリコンウニノ・１の
主面に回転砥石（ダイシングソー）により例えば巾３６
μｍ深さ２００μｍ（所望の厚さ）の溝２を切り込んだ
状態を示す。溝の深さは、所望の仕上り厚さ２００μｍ
と等しくする。溝はシリコンウェハ１の両端に設けであ
る。次いで第２図ＣＢ）の如くステンレス製の貼付台４
に商品名：アビエゾンワノクス、エレクトロンワックス
等ノワノ？ス３を用いて前記シリコンウニノ・の主面を
貼りつける。次いで全体を弗酸：硝酸混液中に浸漬する
。
主面に回転砥石（ダイシングソー）により例えば巾３６
μｍ深さ２００μｍ（所望の厚さ）の溝２を切り込んだ
状態を示す。溝の深さは、所望の仕上り厚さ２００μｍ
と等しくする。溝はシリコンウェハ１の両端に設けであ
る。次いで第２図ＣＢ）の如くステンレス製の貼付台４
に商品名：アビエゾンワノクス、エレクトロンワックス
等ノワノ？ス３を用いて前記シリコンウニノ・の主面を
貼りつける。次いで全体を弗酸：硝酸混液中に浸漬する
。
浸漬してエツチングする量は２２０μｍであるから第１
図よりわかるように９分浸漬すればよい。
図よりわかるように９分浸漬すればよい。
前記エツチング液に浸漬している間すなわち９分前後に
第２図（Ｃ）の如く、溝の先端６が確認された段階でエ
ツチングを中正し水洗する。さらにシリコンウニ・・を
貼付台より取りはず１．洗浄すれば第６図（Ｄ）に示す
ように所望の厚さ２００μｍのシリコンウェハ・６が得
られる事になる。
第２図（Ｃ）の如く、溝の先端６が確認された段階でエ
ツチングを中正し水洗する。さらにシリコンウニ・・を
貼付台より取りはず１．洗浄すれば第６図（Ｄ）に示す
ように所望の厚さ２００μｍのシリコンウェハ・６が得
られる事になる。
本実施例では、溝を２本形成した場合を示したが、溝を
形成する場所はシリコンウニ、ノ・のにパ１１部等任意
の場所でよく、又その後も任意で良い。前古１１）の形
成は回転砥石法や、レーザー光、ケミカルエツチングあ
るいはスパッタエツチング等のドライエツチングによっ
ても形成できるものである。
形成する場所はシリコンウニ、ノ・のにパ１１部等任意
の場所でよく、又その後も任意で良い。前古１１）の形
成は回転砥石法や、レーザー光、ケミカルエツチングあ
るいはスパッタエツチング等のドライエツチングによっ
ても形成できるものである。
さらには、溝のかわりに穴を形成しても良い。穴を形成
する場合は超音波振動やレーザー光によって削孔する事
ができる。
する場合は超音波振動やレーザー光によって削孔する事
ができる。
また本実施例では、ケミカルエツチングの例を説明した
が、他の加工法、例えばスバノタエノナやプラズマエッ
チ等のドライエッチ研磨などにも用いることができる。
が、他の加工法、例えばスバノタエノナやプラズマエッ
チ等のドライエッチ研磨などにも用いることができる。
さらに本実施例では、目視による溝の終端ｎり察を示し
ているが、完全にウニノ・が溝により二分されることを
利用すれば前記溝により分割される領域に各々電極を取
りつけておけば電気的に検出することも可能である。
ているが、完全にウニノ・が溝により二分されることを
利用すれば前記溝により分割される領域に各々電極を取
りつけておけば電気的に検出することも可能である。
溝を形成する際に深い溝と浅い溝を形成し溝の差によっ
てエツチング量を指示範囲内に納めることが容易になり
、精度のよい検出ができる。例Ｒ−は前Ｈ１ｊ実施例に
おいてシリコンウェハ・の厚さが４２０μｍで最終の所
望の厚さを２ｏｏｌＩｍ、精度を±５μｍとする。この
場合形成する深い溝は２０６μｍ、浅い溝は１９５μｍ
に形成し、かつ深い？７へと浅い溝をエツチング量の変
動をさけるため近接して設けておく。この様な状態でケ
ミカルエツチングをシリコンウェハの裏面より開始すれ
ば、深い溝の先端部が完全に確ＧＪされ、かつ浅い溝が
僅認されない状態あるいは確認されつつある状態でエツ
チングを停市すれば、前記シリコンウェハの最終厚さは
確実に２００μｍ±５μｍ１すなわち１９５μｍ〜２０
５μｍの間に精度よく制御できることになる。
てエツチング量を指示範囲内に納めることが容易になり
、精度のよい検出ができる。例Ｒ−は前Ｈ１ｊ実施例に
おいてシリコンウェハ・の厚さが４２０μｍで最終の所
望の厚さを２ｏｏｌＩｍ、精度を±５μｍとする。この
場合形成する深い溝は２０６μｍ、浅い溝は１９５μｍ
に形成し、かつ深い？７へと浅い溝をエツチング量の変
動をさけるため近接して設けておく。この様な状態でケ
ミカルエツチングをシリコンウェハの裏面より開始すれ
ば、深い溝の先端部が完全に確ＧＪされ、かつ浅い溝が
僅認されない状態あるいは確認されつつある状態でエツ
チングを停市すれば、前記シリコンウェハの最終厚さは
確実に２００μｍ±５μｍ１すなわち１９５μｍ〜２０
５μｍの間に精度よく制御できることになる。
本発明の実施例では、シリコンウェハ・をステンレス製
の貼付台にワックスで貼りつけてエツチングしているが
、他の実施例として前記シリコンウェハの表面に例えば
感光性樹脂や前記ワックス類を塗付した状態（貼付台に
貼りつけない状態）でピンセット等で同定して前述した
エツチング液中で処■４１１才る“１↓もできる。
の貼付台にワックスで貼りつけてエツチングしているが
、他の実施例として前記シリコンウェハの表面に例えば
感光性樹脂や前記ワックス類を塗付した状態（貼付台に
貼りつけない状態）でピンセット等で同定して前述した
エツチング液中で処■４１１才る“１↓もできる。
いる回転砥石によるダイシング装置を用いてできる。本
発明の半導体装置の製造法は、化学エツチングのみなら
ずプラズマエッチ、研磨等によるわ１１工にも容易に用
いることができる。
発明の半導体装置の製造法は、化学エツチングのみなら
ずプラズマエッチ、研磨等によるわ１１工にも容易に用
いることができる。
以−Ｆのように本発明の半導体装置の製造法は実施が容
易であり、かつ半導体基板の高精度なＩＩＶさ制御が可
能であり、Ｔ業的利用価値が大きい。
易であり、かつ半導体基板の高精度なＩＩＶさ制御が可
能であり、Ｔ業的利用価値が大きい。
第１図はケばカルエソナングにおけるンリコン導体装置
の製造法を示す図である５、 １・・・・・シリコンウェハ主面、２・・・・・・回転
砥石による溝、３・・・・・・ワックス、４・・・・・
・ステンレス製冶具、５・・・・・・エツチング後の溝
、６・・・・・・エツチングされたウェハ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名＠１
図 エラ÷νりｂ 第２図 （Ｄ） 口〒モコ
の製造法を示す図である５、 １・・・・・シリコンウェハ主面、２・・・・・・回転
砥石による溝、３・・・・・・ワックス、４・・・・・
・ステンレス製冶具、５・・・・・・エツチング後の溝
、６・・・・・・エツチングされたウェハ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名＠１
図 エラ÷νりｂ 第２図 （Ｄ） 口〒モコ
Claims (2)
- （１）半導体基板の主面に溝又は穴を形成する工程と、
前記半導体基板の反対面を加工又は研磨する工程とから
なり、０１１記の加工又は研磨面が前記溝又は穴Ω底部
に達した時点を検出して前記半導体基板の加工、研磨後
の厚さを制御することを特徴とする半導体装置の製造法
。 - （２）前記半導体基板の加工又は研磨後の厚さに対して
前記厚さよりも深い溝又は穴と浅い溝又は穴を形成する
ことを特徴とする特許請求の範囲第１項記載の半導体装
置の製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11394681A JPS5815238A (ja) | 1981-07-20 | 1981-07-20 | 半導体装置の製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11394681A JPS5815238A (ja) | 1981-07-20 | 1981-07-20 | 半導体装置の製造法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5815238A true JPS5815238A (ja) | 1983-01-28 |
Family
ID=14625162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11394681A Pending JPS5815238A (ja) | 1981-07-20 | 1981-07-20 | 半導体装置の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5815238A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6134945A (ja) * | 1984-07-26 | 1986-02-19 | New Japan Radio Co Ltd | 半導体ウエ−ハの研摩方法 |
| US5720845A (en) * | 1996-01-17 | 1998-02-24 | Liu; Keh-Shium | Wafer polisher head used for chemical-mechanical polishing and endpoint detection |
-
1981
- 1981-07-20 JP JP11394681A patent/JPS5815238A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6134945A (ja) * | 1984-07-26 | 1986-02-19 | New Japan Radio Co Ltd | 半導体ウエ−ハの研摩方法 |
| US5720845A (en) * | 1996-01-17 | 1998-02-24 | Liu; Keh-Shium | Wafer polisher head used for chemical-mechanical polishing and endpoint detection |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4904610A (en) | Wafer level process for fabricating passivated semiconductor devices | |
| TW466642B (en) | Process for fabricating semiconductor wafers with external gettering | |
| KR19980703246A (ko) | 실리콘 절연체 웨이퍼의 제조를 위한 싱글-에치 스톱 공정 | |
| US5918139A (en) | Method of manufacturing a bonding substrate | |
| JPH0121618B2 (ja) | ||
| JP6377449B2 (ja) | ウエーハの分割方法 | |
| JPH0429640B2 (ja) | ||
| JPS61285714A (ja) | 半導体構造の製造方法 | |
| JPH0745485A (ja) | 接着半導体基板の製造方法 | |
| EP2461359B1 (en) | Method for forming substrate with insulating buried layer | |
| JPS5815238A (ja) | 半導体装置の製造法 | |
| JP3638250B2 (ja) | アライメントマークおよび半導体装置の製造方法 | |
| JPS61158145A (ja) | 半導体基板の加工方法 | |
| JPS5910059B2 (ja) | 半導体装置の製法 | |
| JPH05109677A (ja) | Ｓｏｉ基板の製造方法 | |
| JPS63127531A (ja) | 半導体装置の製造方法 | |
| JPH01305534A (ja) | 半導体基板の製造方法 | |
| JP4450850B2 (ja) | 半導体装置の製造方法 | |
| JP4050163B2 (ja) | 貫通電極付き基板の製造方法 | |
| IE33405B1 (en) | Semiconductor wafers sub-dividable into pellets and methods of fabricating same | |
| JP2000232090A5 (ja) | ||
| JPH02237066A (ja) | 半導体装置の製造方法 | |
| JPH0258329A (ja) | 半導体装置の製造方法 | |
| JP4598413B2 (ja) | 貼り合わせウエーハの製造方法及び貼り合わせウエーハの酸化膜除去用治具 | |
| JPH10256331A (ja) | 評価用半導体ウェーハの作成方法 |