JPH10256331A - 評価用半導体ウェーハの作成方法 - Google Patents

評価用半導体ウェーハの作成方法

Info

Publication number
JPH10256331A
JPH10256331A JP6092097A JP6092097A JPH10256331A JP H10256331 A JPH10256331 A JP H10256331A JP 6092097 A JP6092097 A JP 6092097A JP 6092097 A JP6092097 A JP 6092097A JP H10256331 A JPH10256331 A JP H10256331A
Authority
JP
Japan
Prior art keywords
wafer
etching
mask tape
evaluation
depth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6092097A
Other languages
English (en)
Inventor
Takafumi Hajime
啓文 一
Kozo Abe
耕三 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Super Silicon Crystal Research Institute Corp
Original Assignee
Super Silicon Crystal Research Institute Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Super Silicon Crystal Research Institute Corp filed Critical Super Silicon Crystal Research Institute Corp
Priority to JP6092097A priority Critical patent/JPH10256331A/ja
Publication of JPH10256331A publication Critical patent/JPH10256331A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Sampling And Sample Adjustment (AREA)

Abstract

(57)【要約】 【課題】 深さが連続的に変化した欠陥部検出用のエッ
チング溝が形成された評化用半導体ウェーハを得る。 【解決手段】 直径方向に延びた表面部分9を残してウ
ェーハ1の表面にマスクテープ2を貼り、エッチング液
5にウェーハ1を徐々に浸漬する。浸漬時間に応じてエ
ッチングされるため、深さが連続的に変化するエッチン
グ溝を表面部分9に形成される。 【効果】 表面部分9に形成されたエッチング溝を観察
することにより、欠陥部の深さが高精度に測定される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、加工歪み層を高精度に
評価できる評価用半導体ウェーハを作成する方法に関す
る。
【0002】
【従来の技術】インゴットから切り出されたウェーハ
は、スライシングで発生した凹凸やうねりを除去するラ
ッピング工程を経てポリッシングされる。ラッピング
は、遊離砥粒を使用した脆性破壊モードであり、加工さ
れたウェーハの表面層に加工歪み,クラック等の欠陥を
導入する。欠陥のある表面層は、後続するエッチングや
ポリッシングにより除去される。エッチング条件及びポ
リッシング条件は、ラッピングされたウェーハの表面に
ある欠陥部の深さに応じて予め設定される。欠陥部の深
さを予め知っておくため、ステップエッチ法で評価用ウ
ェーハが作成されていた。この評価用ウェーハは、図1
に示すように、下層側のマスクテープ2,3・・よりも
上層側のマスクテープ3,4・・を広い面積として、ウ
ェーハ1の表面にマスクテープ2,3,4・・を複層に
重ね貼りしている。
【0003】エッチング液5を収容したエッチング槽6
に、図2に示すようにウェーハ1を浸漬し、所定時間エ
ッチングした後、上層のマスクテープ4を剥し、再度エ
ッチング槽6に浸漬してエッチングし、次の上層マスク
テープ3を剥離する。このようにマスクテープ4,3,
2・・を剥離しながらエッチングを繰り返すことにより
評価用ウェーハ7が得られる。評価用ウェーハ7の表面
は、図3に示すように階段状に異なる深さでエッチング
されている。そこで、エッチング面を観察し、どの段差
部に欠陥が検出されるかにより欠陥部8の深さを知るこ
とができる。
【0004】
【発明が解決しようとする課題】この方法で作成された
評価用ウェーハ7では、エッチング面が階段状になって
おり、欠陥部8が検出され始める段から加工欠陥の深さ
を判定してる。そのため、ウェーハ1の表面からのエッ
チング量が正確に測定されず、加工歪み等がある欠陥部
の深さを測定するには精度の点でも問題がある。また、
正確に希望する量だけウェーハ1をエッチングすること
が困難であった。更には、マスクテープ43,2・・を
剥離しながらエッチングを繰り返すため、面倒な作業が
強いられ、評価用ウェーハ7の作成に手数及び時間がか
かる。本発明は、このような問題を解消すべく案出され
たものであり、深さが連続的になったエッチング溝をつ
けることにより、加工歪み,クラック等の欠陥部の深さ
を高精度で測定できる評価用半導体ウェーハを得ること
を目的とする。
【0005】
【課題を解決するための手段】本発明の評価用半導体ウ
ェーハ作成方法は、その目的を達成するため、直径方向
に延びた表面部分を残してウェーハの表面にマスクテー
プを貼り、エッチング液にウェーハを徐々に浸漬し、浸
漬時間に応じて深さが連続的に変化するエッチング溝を
前記表面部分に形成することを特徴とする。
【0006】
【実施の形態】本発明に従った評価用ウェーハは、図4
に示すように直径方向に延びる表面部分9を除く全面に
マスクテープ2が貼り付けられたウェーハ1から作成さ
れる。図5に示すように、マスクテープ2が貼り付けら
れたウェーハ1をエッチング液5に徐々に浸漬する。エ
ッチング液5に接触する表面部分9はエッチングされ、
マスクテープ2で覆われている部分は当初の表面11を
維持する。エッチング量はエッチング時間によって定ま
るため、エッチングされたウェーハ1の表面部分9に
は、図6に示すように連続的に傾斜したエッチング溝1
0が形成される。
【0007】エッチング溝10は、図3の階段状にエッ
チングされた表面部に比較し、欠陥部8の高精度判定に
有効である。また、マスクテープ2で覆われエッチング
反応を受けなかったウェーハ1の初期表面11と比較す
ることにより、エッチング溝10の深さを容易に知るこ
とができる。マスクテープ2で覆わないウェーハ1の表
面部分9は、図1ではウェーハの中心点を通る直径方向
とした。しかし、露出する表面部分9は、これに拘束さ
れることなく、必要長さのエッチング溝10が形成され
る限り、ウェーハ1表面の適宜の箇所に選定することが
できる。また、図4とは逆に表面部分9に相当する箇所
にマスクテープ2を貼り、その他の表面部を露出させて
も良い。
【0008】
【実施例】インゴットからスライスされた直径200m
m,平均厚み1mmのウェーハをラッピングした。得ら
れたウェーハ1の表面に、幅20mmで直径方向に延び
る表面部分9を残して、マスクテープ2を貼り付けた。
マスクテープ2には、ポリエチレンテレフタレートフィ
ルムを使用した。マスクテープ2を貼ったウェーハ1を
20mm/分の速度で下降させ、フッ酸−硝酸−酢酸の
混酸からなる温度40℃のエッチング液5に浸漬した。
ウェーハ1の下端がエッチング液5に接触した後、ウェ
ーハ1の下降を5分継続させ、深さ100mmまでウェ
ーハ1をエッチング液5に浸漬した。次いで、ウェーハ
1をエッチング液5から引き上げた。
【0009】浸漬処理後のウェーハ1の表面を観察した
ところ、マスクテープ2を貼っていなかった表面部分9
に深さが連続的に変化したエッチング溝10が形成され
ていた。エッチング溝10は、初期表面11との比較で
容易に測定でき、ウェーハ1のエッジ部で50μmと最
も深く、そのエッジ部から100mm離れた箇所で初期
表面11と同じ高さになっていた。マスクテープ2で覆
われていた表面は、エッチング反応を受けることなく当
初のままの表面であった。エッチング溝10の底面に
は、ウェーハ1のエッジ部から80mmだけ中心側に位
置する箇所に欠陥部8が現れていた。この箇所は、初期
表面11との比較でウェーハ1の表面から10μmの深
さにあることが判った。このように欠陥部8の深さを精
度良く測定できるため、後続するポリッシングの条件を
適正に調整することが可能となる。
【0010】
【発明の効果】以上に説明したように、本発明に従って
作成した評化用半導体ウェーハは、欠陥部検出用に形成
したエッチング溝が連続した傾斜面になっている。その
ため、ステップエッチで作成した従来の評化用半導体ウ
ェーハに比較して、欠陥部が格段に精度良く検出され、
初期表面と比較することにより欠陥部の深さも容易に測
定できる。また、評化用半導体ウェーハの作成自体もマ
スクテープを貼ったウェーハを徐々にエッチング液に浸
漬するだけで良いので、少ない手数で高精度測定可能な
サンプルが得られる。
【図面の簡単な説明】
【図1】 従来の評化用半導体ウェーハの作成に使用さ
れるマスクテープを多層に貼り合わせたウェーハ
【図2】 同ウェーハをエッチング液に浸漬している状
【図3】 ウェーハ表面に形成された階段状のエッチン
グ溝
【図4】 本発明に従った評化用半導体ウェーハの作成
に使用されるマスクテープを貼り合わせたウェーハ
【図5】 同ウェーハをエッチング液に浸漬している状
【図6】 深さが連続的に変化するエッチング溝が形成
された評化用半導体ウェーハ
【符号の説明】
1:ウェーハ 2〜4:マスクテープ 5:エッチ
ング液 6:エッチング槽 7:評化用ウェーハ
8:欠陥部 9:マスクテープが貼られていない表
面部分 10:エッチング溝 11:ウェーハの初
期表面

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 直径方向に延びた表面部分を残してウェ
    ーハの表面にマスクテープを貼り、エッチング液にウェ
    ーハを徐々に浸漬し、浸漬時間に応じて深さが連続的に
    変化するエッチング溝を前記表面部分に形成する評価用
    半導体ウェーハの作成方法。
JP6092097A 1997-03-14 1997-03-14 評価用半導体ウェーハの作成方法 Pending JPH10256331A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6092097A JPH10256331A (ja) 1997-03-14 1997-03-14 評価用半導体ウェーハの作成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6092097A JPH10256331A (ja) 1997-03-14 1997-03-14 評価用半導体ウェーハの作成方法

Publications (1)

Publication Number Publication Date
JPH10256331A true JPH10256331A (ja) 1998-09-25

Family

ID=13156314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6092097A Pending JPH10256331A (ja) 1997-03-14 1997-03-14 評価用半導体ウェーハの作成方法

Country Status (1)

Country Link
JP (1) JPH10256331A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003073488A1 (fr) * 2002-02-28 2003-09-04 Disco Corporation Procede pour diviser une tranche de semi-conducteur
CN104865178A (zh) * 2015-04-20 2015-08-26 安徽立光电子材料股份有限公司 一种快速检测SiO2膜厚及膜层致密性的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003073488A1 (fr) * 2002-02-28 2003-09-04 Disco Corporation Procede pour diviser une tranche de semi-conducteur
US6803247B2 (en) 2002-02-28 2004-10-12 Disco Corporation Method for dividing semiconductor wafer
CN104865178A (zh) * 2015-04-20 2015-08-26 安徽立光电子材料股份有限公司 一种快速检测SiO2膜厚及膜层致密性的方法

Similar Documents

Publication Publication Date Title
JP3247301B2 (ja) 再生半導体ウェハとその再生方法
JP5478604B2 (ja) シリコンウェハの端部をエッチングするための方法
EP0928017B1 (en) Semiconductor wafer processing method
KR20010075093A (ko) 접합 웨이퍼의 제조방법 및 접합 웨이퍼
JP3620683B2 (ja) 半導体ウエーハの製造方法
JP2002076080A (ja) 半導体シリコン基板の抵抗率測定方法、半導体シリコン基板の導電型判定方法、及び半導体シリコン基板の製造方法
WO2004020705A1 (ja) エピタキシャルウエーハとその製造方法
EP0860862B1 (en) Method of manufacturing a bonding substrate
JPH10256331A (ja) 評価用半導体ウェーハの作成方法
JP2005079602A (ja) 薄いSi/SiGe二重層において結晶欠陥を測定する方法
JP2001085648A (ja) 貼り合わせウエーハの製造方法および貼り合わせウエーハ
JP3651440B2 (ja) シリコンウェーハの評価方法及びそのエッチング液
US8617908B2 (en) Method for producing a substrate including a step of thinning with stop when a porous zone is detected
JP2644069B2 (ja) 半導体装置の製造方法
JP3629694B2 (ja) シリコンウェーハの評価方法
JPH11233485A (ja) 半導体ウエーハの加工方法および半導体ウエーハ
WO1997027621A1 (en) Selective-etch edge trimming process for manufacturing semiconductor-on-insulator wafers
WO1997027621A9 (en) Selective-etch edge trimming process for manufacturing semiconductor-on-insulator wafers
JPH1126337A (ja) 貼り合わせ基板の作製方法
JP4211643B2 (ja) 結晶欠陥の評価方法
JP4569058B2 (ja) 陽極接合基板の評価方法
JPS5815238A (ja) 半導体装置の製造法
JP2894154B2 (ja) シリコンウエーハ表面の加工変質層深さの測定方法
JP2003203890A (ja) シリコンウェーハの製造方法
JP2807679B2 (ja) シリコン基板の絶縁膜欠陥検出方法