JPH0121618B2 - - Google Patents

Info

Publication number
JPH0121618B2
JPH0121618B2 JP54061228A JP6122879A JPH0121618B2 JP H0121618 B2 JPH0121618 B2 JP H0121618B2 JP 54061228 A JP54061228 A JP 54061228A JP 6122879 A JP6122879 A JP 6122879A JP H0121618 B2 JPH0121618 B2 JP H0121618B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor substrate
silicon substrate
etching
potassium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54061228A
Other languages
English (en)
Other versions
JPS55153338A (en
Inventor
Soji Oomura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6122879A priority Critical patent/JPS55153338A/ja
Priority to US06/150,686 priority patent/US4294651A/en
Priority to DE8080301595T priority patent/DE3068862D1/de
Priority to EP80301595A priority patent/EP0019468B1/en
Publication of JPS55153338A publication Critical patent/JPS55153338A/ja
Publication of JPH0121618B2 publication Critical patent/JPH0121618B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)

Description

【発明の詳細な説明】 本発明は半導体基板の表面処理方法に関し、特
に半導体基板表面を砂粒面化するエツチング方法
に関する。
半導体装置を製造するに当り、熱抵抗やコレク
タ寄生抵抗等を小さくし、また半導体素子と電極
金属やパツケージとの接着強度を大きくするた
め、半導体素子製造の最終工程において半導体基
板を所定の厚さ（通常100〜200〔μm〕）まで薄く
し、且つ半導体基板背面を機械的に研磨（ラツ
プ）した面のような粗面（以下砂粒面と称する）
にすることが必要である。
この目的のため従来一般に用いられて来た方法
は機械的に研磨する方法、つまり半導体基板背面
を研磨剤を用いて研磨盤上で擦り合わせるという
方法である。
この方法は研磨終了後、半導体基板の研磨面に
残留する研磨剤や歪層を除くため半導体基板をエ
ツチングする作業が不可欠であつて、そのため研
磨によつて得られた砂粒面が或る程度滑面化する
ことが避けられず、また作業は煩雑で長時間を要
する。更に近年半導体基板の直径が75〜100〔mm〕
と大型化して来たので上述のような研磨法では半
導体基板を損傷する危険性が増大し、作業は益々
困難になつてきた。
本発明はかゝる状況に鑑みなされたもので化学
的処理により半導体基板表面を容易かつ有効に砂
粒面化する方法を提供することを目的とする。
本発明の特徴は、酸化剤を含むエツチング液に
より半導体基板表面を処理し、該半導体基板表面
に半導体基板と酸化剤との反応生成物を生成・堆
積させてエツチング液が半導体基板表面に均一に
接触することを阻止し、前記反応生成物の微小な
間隙を縫つて浸透するエツチング液により半導体
基板表面をエツチングして砂粒面化することにあ
る。
以下本発明を実施例に基いて詳細に説明する。
第１図は本発明に用いてパワートランジスタを製
造する第１の実施例を示す要部断面図である。
本発明によれば、まず同図ａに示すように、周
知の手段により、内部にエミツタ、ベース、コレ
クタ領域が、また一方の主面に該ベース及びエミ
ツタ電極が形成されてなるトランジスタ素子が複
数個形成された厚さ凡そ400〔μm〕のシリコン基
板１を準備する。そして該シリコン基板１の他の
主面（以下背面と呼ぶ）２を上側にしてガラス板
等の支持板３にアピエゾン・ワツクス４等を用い
て貼りつける。
次いでこれを同図ｂに示すように弗酸（HF）
と硝酸（HNO3）の混合液中に浸漬してシリコン
基板１の背面２をエツチングし、該シリコン基板
の厚さを凡そ200〔μm〕に調整する。この時背面
２は第２図ａに示すように滑面となる。
次いで該シリコン基板１の背面２をエツチング
により砂粒面化するのであるが、本実施例ではこ
の工程を２段階に分けて行なう。
エツチングに先立ち、過マンガン酸カリウム
（KMnO4）10〔ｇ〕を水（H2O）100〔ｇ〕の割合
で溶解した過マンガン酸カリウム水溶液（９重量
％）と、水酸化カリウム（KOH）20〔ｇ〕を水
（H2O）100〔ｇ〕の割合で溶解した水酸化カリウ
ム水溶液（17重量％）と、46〜50〔％〕濃度の弗
酸（HF）とを用いて次の２種類の溶液を準備す
る。
Ａ液（プリ・エツチング液） 過マンガン酸カリウム水溶液 12容 弗 酸 10容 Ｂ液（砂粒面化エツチング液） 過マンガン酸カリウム水溶液 10容 弗 酸 10容 水酸化カリウム水溶液 ４容 そして、先ずＡ液の中に前記所定の厚さに調整
されたシリコン基板１をガラス板３に貼りつけた
まゝ30〜60秒間浸漬してプリ・エツチングを行な
い、第１図ｃに示すようシリコン基板１の背面２
を粗面化５する。このプリ・エツチングによつて
第２図ｂに示すように稍大きい凹凸を有する粗面
５が得られる。
次いで該シリコン基板１をガラス板に貼りつけ
たまゝＢ液中に凡そ60秒浸漬して砂粒面化エツチ
ングを行ない、これにより第２図ｃに示すような
こまかな凹凸を有する砂粒面が得られる。
上記エツチング工程を経ることによりこのよう
な砂粒面が得られるのは、エツチング液中に含ま
れる酸化剤の過マンガン酸カリウム（KMnO4）
とシリコン（Si）とが反応して基板表面を酸化
し、表面に二酸化珪素（SiO2）層を形成すると
共に二酸化珪素の水和物（mSiO2nH2O）を生成
して基板表面に堆積される現象に基づく。そのた
めシリコン基板表面にエツチング液が一様に接触
することが阻止され、前記堆積物の微小な間隙を
縫つて浸透した弗酸（HF）により基板表面に形
成された二酸化珪素（SiO2）が虫食い状に除去
されることによると解される。
上述のごとくエツチング工程でシリコン基板１
の背面２には反応生成物が堆積するので、上記エ
ツチング終了後純水で超音波洗浄を凡そ２分間行
ない、次いで弗酸に約１分間浸漬し、更にシリコ
ン基板背面２に吸着したマンガン（Mn）を硝酸
（HNO3）30容、弗酸（HF）１容、酢酸
（CH3COOH）10容の混合液に凡そ１分間浸漬し
て除去する。
このようにして得られた砂粒面は第２図ｄに示
す1200メツシユの研磨剤による機械的研磨面と同
程度の表面粗さを有し、しかも機械的研磨法の場
合のように研磨剤が残留したり、シリコン基板表
面に研磨による歪層を発生させることがない点で
すぐれている。
更にこゝまでの工程は溶液の中にシリコン基板
１を静置することにより処理を進行させるので、
シリコン基板１を破損することがない。
本発明によれば、次いで第１図ｅに示すように
シリコン基板１をガラス板３から取りはずし、ワ
ツクスをトリクレン等の有機溶剤により完全に除
去したのち、砂粒面化したシリコン基板１の背面
２に電子ビーム蒸着法、スパツタリング法または
メツキ法等を用いて所定の金属膜７を被着せしめ
ることにより、コレクタ電極を形成する。該金属
膜はチタン（Ti）を第１層とし、ニツケル（Ni）
を第２層とする、２重層、或いはクロム（Cr）
と銀（Ag）の２重層など、シリコン基板とのオ
ーミツク性やパワートランジスタ素子をステムに
固着するロー材との関係等を考慮して種々選択し
てよい。
このあとシリコン基板１内に形成された各素子
の電気的特性を試験したのち良品素子を取り出
し、これを第１図ｆに示すように素子８の背面を
金属ステム９に半田１０により固着した後、端子
リード１１と素子８のエミツタ及びベース電極
（図示せず）とをアルミニウム（Al）線にて接続
する。そして該金属ステム９へ金属キヤツプ（図
示せず）を溶着し、該素子８を気密封止する。
このようにして作られたパワー・トランジスタ
は従来の機械的研磨法を用いて作られたパワー・
トランジスタに比較してコレクタ・エミツタ飽和
電圧Vce（sat）等順方向特性及び電極のシリコン
基板に対する密着強度のいずれも優劣なく、シリ
コン基板を薄くしても工程途中でシリコン基板を
破損することがない点ではるかにまさつている。
本実施例ではシリコン基板１の背面を砂粒面と
するのに２段階のエツチングを行なつたが、これ
はパワー・トランジスタの場合、素子背面を金属
膜を介して半田によりステムに固着するのでシリ
コン基板に対する金属膜の密着強度を強固にする
ことが必要で、そのため前述のごとく大きな凹凸
と小さな凹凸とを組み合せた面にすることが目的
である。
次に本発明の第２の実施例として高周波パワ
ー・トランジスタを製造する場合について説明す
る。
高周波パワー・トランジスタは、素子を金
（Au）とシリコン（Si）の共晶を形成せしめてス
テムに固着する方法を用いるので、シリコン基板
背面には小さな凹凸が一様に形成されていること
が望ましい。従つてこの場合には前述の第１の実
施例におおいて説明したプリ・エツチングを行な
わない。
即ち、シリコン基板の厚さを所定の厚さに調整
する所までは第１の実施例と同じ方法で進める。
但し高周波パワー・トランジスタでは熱抵抗を極
力小さくするため、シリコン基板の厚さは通常
100〜150〔μm〕にまで薄くする。このような厚さ
に加工するのは機械的研磨法では到底なし得ぬこ
とであるが、本発明では前述のごとくシリコン基
板を溶液中に静置するのみで容易に実施し得る。
次いで前記Ｂ液に凡そ60秒シリコン基板を浸漬
したあと、前記第１の実施例と同じく純水を用い
た超音波洗浄、弗酸に浸漬、硝酸、弗酸、酢酸の
混合液に浸漬の後処理工程を経て、第２図ｅに示
すように微小な凹凸が一様に形成された砂粒面を
得ることができる。
以上のごとく本発明は目的に応じて種々変形し
て実施できる。
例えばICにおいて、素子背面をパツケージに
抵融点ガラスによつて固着するような場合には、
素子背面とパツケージ間の電気的な接触は不要と
なるので、このような場合には前記第２の実施例
と同様に工程を進め、Ｂ液に浸漬したのち、純水
による超音波洗浄と弗酸に浸漬する処まで行なば
よく、最後の硝酸、弗酸、酢酸の混合液に浸漬し
てシリコン基板背面に吸着しているマンガンを除
去する工程は省いてもよい。
上述の実施例は、いずれも半導体装置の製造方
法に関する場合であるが、本発明は半導体基板の
製造の場合にも用いることができる。
例えば半導体基板の片方の表面を予め粗面にす
る場合、従来は1200メツシユ程度の研磨剤により
研磨した後、半導体基板表面に残留する研磨剤及
び歪層を軽くエツチングして除去するという方法
を用いていたが、これに代えて前述の第１または
第２の実施例に示した砂粒面化の処理方法により
半導体基板表面を砂粒面とすることができる。ま
た両面共粗面にする場合には上記方法において半
導体基板をガラス板等に貼りつける必要はない。
更に本発明の半導体基板の処理方法に用いる薬
品は前記実施例に示した混合液に限定されるもの
ではない。
即ち、前記実施例に示した混合液においてＡ液
Ｂ液とも、弗酸に代えて中性弗化アンモニウム
（NH4F）または酸性弗化アンモニウムを用いて
もよく更に水酸化カリウムに代えて水酸化ナトリ
ウム（NaOH）を用いてもよい。またＢ液は過
マンガン酸カリウムに代えて三酸化クロム
（CrO3）、クロム酸カリウム（K2CrO4）重クロム
酸カリウム（K2Cr2O7）、クロム酸ナトリウム
（Na2CrO4）、重クロム酸ナトリウム
（Na2Cr2O7）のうちの一つを用いてもよい。
更に前記Ａ液及びＢ液の組成比は前記実施例に
限定されるものではなく、目的とする表面粗さ等
により適宜調整し得るものである。
以上説明した如く本発明に係る半導体基板の表
面処理方法によれば、半導体基板表面に歪層を残
すことなく、半導体基板表面を砂粒面化すること
ができる。しかも薄い半導体基板も、また大型の
半導体基板も、基板を破損することなく処理でき
るので製造歩留が向上するのみならず、工程が簡
単になり工数を大幅に削減できる。
【図面の簡単な説明】
第１図ａ〜ｆは本発明の半導体基板の表面処理
方法の一実施例を示す要部断面図、第２図ａ〜ｅ
は本発明にかかる表面処理方法によつて得られた
半導体基板の表面粗さを示す顕微鏡写真である。 １…半導体基板、２…半導体基板の一主面、３
…支持板、４…ワツクス、５…大きい凹凸を有す
る粗面、６…砂粒面。

Claims (1)

  1. 【特許請求の範囲】 １ 弗酸（HF）、中性弗化アンモニウム
    （NH4F）、酸性弗化アンモニウム（NH4HF2）の
    うちの少なくとも一つと、 過マンガン酸カリウム（KMnO4）、三酸化ク
    ロム（CrO3）、クロム酸カリウム（K2CrO4）、重
    クロム酸カリウム（K2Cr2O7）、クロム酸ナトリ
    ウム（Na2CrO4）、重クロム酸ナトリウム
    （Na2Cr2O7）のうちの少なくとも一つと、 水酸化カリウム（KOH）または水酸化ナトリ
    ウム（NaOH）のうちの少なくとも一つ との混合液からなるエツチング液によりシリコン
    （Si）基板の表面のエツチングを行い、反応生成
    物を該基板の表面に堆積させ、該反応生成物の微
    細間隙を通じてエツチングを進行させて該基板の
    表面を粗面化する工程を有することを特徴とする
    半導体基板の表面処理方法。
JP6122879A 1979-05-18 1979-05-18 Surface treatment of semiconductor substrate Granted JPS55153338A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP6122879A JPS55153338A (en) 1979-05-18 1979-05-18 Surface treatment of semiconductor substrate
US06/150,686 US4294651A (en) 1979-05-18 1980-05-16 Method of surface-treating semiconductor substrate
DE8080301595T DE3068862D1 (en) 1979-05-18 1980-05-16 Method of surface-treating semiconductor substrate
EP80301595A EP0019468B1 (en) 1979-05-18 1980-05-16 Method of surface-treating semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6122879A JPS55153338A (en) 1979-05-18 1979-05-18 Surface treatment of semiconductor substrate

Publications (2)

Publication Number Publication Date
JPS55153338A JPS55153338A (en) 1980-11-29
JPH0121618B2 true JPH0121618B2 (ja) 1989-04-21

Family

ID=13165140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6122879A Granted JPS55153338A (en) 1979-05-18 1979-05-18 Surface treatment of semiconductor substrate

Country Status (4)

Country Link
US (1) US4294651A (ja)
EP (1) EP0019468B1 (ja)
JP (1) JPS55153338A (ja)
DE (1) DE3068862D1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4601783A (en) * 1985-05-31 1986-07-22 Morton Thiokol, Inc. High concentration sodium permanganate etch batch and its use in desmearing and/or etching printed circuit boards
US4601784A (en) * 1985-05-31 1986-07-22 Morton Thiokol, Inc. Sodium permanganate etch baths containing a co-ion for permanganate and their use in desmearing and/or etching printed circuit boards
JP2578798B2 (ja) * 1987-04-23 1997-02-05 松下電器産業株式会社 半導体レ−ザ装置
US4940510A (en) * 1987-06-01 1990-07-10 Digital Equipment Corporation Method of etching in the presence of positive photoresist
US5223081A (en) * 1991-07-03 1993-06-29 Doan Trung T Method for roughening a silicon or polysilicon surface for a semiconductor substrate
JPH06204494A (ja) * 1993-01-07 1994-07-22 Fujitsu Ltd 絶縁膜の形成方法および半導体素子の製造方法
US5827784A (en) * 1995-12-14 1998-10-27 Texas Instruments Incorporated Method for improving contact openings during the manufacture of an integrated circuit
JPH09260342A (ja) * 1996-03-18 1997-10-03 Mitsubishi Electric Corp 半導体装置の製造方法及び製造装置
US6248664B1 (en) * 1997-05-19 2001-06-19 Semiconductor Components Industries Llc Method of forming a contact
DE19806406C1 (de) * 1998-02-17 1999-07-29 Sez Semiconduct Equip Zubehoer Verfahren zum Rauhätzen einer Halbleiter-Oberfläche
WO2000072368A1 (en) * 1999-05-21 2000-11-30 Memc Electronic Materials, Inc. Process for etching a silicon wafer
US6600557B1 (en) * 1999-05-21 2003-07-29 Memc Electronic Materials, Inc. Method for the detection of processing-induced defects in a silicon wafer
US6482749B1 (en) 2000-08-10 2002-11-19 Seh America, Inc. Method for etching a wafer edge using a potassium-based chemical oxidizer in the presence of hydrofluoric acid
US7067015B2 (en) * 2002-10-31 2006-06-27 Texas Instruments Incorporated Modified clean chemistry and megasonic nozzle for removing backside CMP slurries
SG129274A1 (en) * 2003-02-19 2007-02-26 Mitsubishi Gas Chemical Co Cleaaning solution and cleaning process using the solution
JP2007505485A (ja) * 2003-09-09 2007-03-08 シーエスジー ソーラー アクチェンゲゼルシャフト シリコンをエッチングする方法の改良
JP4231049B2 (ja) * 2003-10-10 2009-02-25 三益半導体工業株式会社 ウェーハの粗面処理方法
JP2006191021A (ja) * 2004-12-30 2006-07-20 Siltron Inc シリコンウェハのｄ−欠陥評価用腐蝕液、及びこれを利用した評価方法
TWI275149B (en) * 2005-05-09 2007-03-01 Phoenix Prec Technology Corp Surface roughing method for embedded semiconductor chip structure
EP2090675B1 (en) * 2008-01-31 2015-05-20 Imec Defect etching of germanium
CN103187239B (zh) * 2011-12-29 2015-11-25 无锡华润上华半导体有限公司 去除芯片上锡球的方法
CN106252221A (zh) * 2015-06-13 2016-12-21 中芯国际集成电路制造(上海)有限公司 刻蚀方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2847287A (en) * 1956-07-20 1958-08-12 Bell Telephone Labor Inc Etching processes and solutions
US3309760A (en) * 1964-11-03 1967-03-21 Bendix Corp Attaching leads to semiconductors
US3791948A (en) * 1971-11-01 1974-02-12 Bell Telephone Labor Inc Preferential etching in g a p
US3833435A (en) * 1972-09-25 1974-09-03 Bell Telephone Labor Inc Dielectric optical waveguides and technique for fabricating same
GB1447866A (en) * 1972-11-10 1976-09-02 Nat Res Dev Charge coupled devices and methods of fabricating them
US3936331A (en) * 1974-04-01 1976-02-03 Fairchild Camera And Instrument Corporation Process for forming sloped topography contact areas between polycrystalline silicon and single-crystal silicon
US3986251A (en) * 1974-10-03 1976-10-19 Motorola, Inc. Germanium doped light emitting diode bonding process
NL7505134A (nl) * 1975-05-01 1976-11-03 Philips Nv Werkwijze voor het vervaardigen van een half- geleiderinrichting.
US4137123A (en) * 1975-12-31 1979-01-30 Motorola, Inc. Texture etching of silicon: method
DE2600990A1 (de) * 1976-01-13 1977-07-21 Wacker Chemitronic Verfahren zum polieren von halbleiteroberflaechen, insbesondere galliumphosphidoberflaechen
DE2638302A1 (de) * 1976-08-25 1978-03-02 Wacker Chemitronic Aetzmittel fuer iii/v-halbleiter
JPS5346633A (en) * 1976-10-12 1978-04-26 Nippon Electric Ind Transistor inverter
FR2374396A1 (fr) * 1976-12-17 1978-07-13 Ibm Composition de decapage du silicium
US4171242A (en) * 1976-12-17 1979-10-16 International Business Machines Corporation Neutral pH silicon etchant for etching silicon in the presence of phosphosilicate glass
US4147564A (en) * 1977-11-18 1979-04-03 Sri International Method of controlled surface texturization of crystalline semiconductor material

Also Published As

Publication number Publication date
JPS55153338A (en) 1980-11-29
EP0019468A1 (en) 1980-11-26
US4294651A (en) 1981-10-13
DE3068862D1 (en) 1984-09-13
EP0019468B1 (en) 1984-08-08

Similar Documents

Publication Publication Date Title
JPH0121618B2 (ja)
US5872396A (en) Semiconductor device with plated heat sink
JPS59213145A (ja) 半導体装置及びその製造方法
JPH1160377A (ja) シリコンの表面処理方法と半導体装置の製造方法
JPS5826168B2 (ja) 導電性電極パタ−ンを形成する方法
JPH07335846A (ja) Ｓｏｉ基板の製造方法
JPS6076274A (ja) アルミニウムを用いるろう付け方法
JPH0793329B2 (ja) 半導体ペレツトの固定方法
JPH09213700A (ja) バンプ電極の製造方法
JPS59201425A (ja) ウエハ−の裏面加工方法
JPS59147431A (ja) 電極形成方法
JP3171274B2 (ja) 水晶振動子及びその加工方法
JPS5815238A (ja) 半導体装置の製造法
JP2579629B2 (ja) 半導体電極形成方法
JPS5847851B2 (ja) チタン層を有する半導体素子の製造方法
JPS61137697A (ja) 成形半田およびその製造方法
JPS61112371A (ja) イメ−ジセンサの製造方法
JPH03239327A (ja) 表面処理用エッチング液及びこれを用いたメッキ方法
JPH0693466B2 (ja) シリコン半導体装置の製造方法
JPS61295648A (ja) エツチングリ−ドフレ−ムの製造方法
JPH10265927A (ja) Ｐｂメッキ気密端子の製造方法
JPS6086840A (ja) 半導体装置の製造方法
JPS60218872A (ja) 半導体集積回路基板の電極形成方法
JPH05335296A (ja) 半導体装置の製造方法
JPH0766153A (ja) 半導体装置の製造方法