JP2007505485A - シリコンをエッチングする方法の改良 - Google Patents

シリコンをエッチングする方法の改良 Download PDF

Info

Publication number
JP2007505485A
JP2007505485A JP2006525573A JP2006525573A JP2007505485A JP 2007505485 A JP2007505485 A JP 2007505485A JP 2006525573 A JP2006525573 A JP 2006525573A JP 2006525573 A JP2006525573 A JP 2006525573A JP 2007505485 A JP2007505485 A JP 2007505485A
Authority
JP
Japan
Prior art keywords
silicon
mask
etched
etching
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006525573A
Other languages
English (en)
Inventor
ヤング、トレバー、リンゼイ
Original Assignee
シーエスジー ソーラー アクチェンゲゼルシャフト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from AU2003904934A external-priority patent/AU2003904934A0/en
Application filed by シーエスジー ソーラー アクチェンゲゼルシャフト filed Critical シーエスジー ソーラー アクチェンゲゼルシャフト
Publication of JP2007505485A publication Critical patent/JP2007505485A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • H01L31/0445PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)
  • Weting (AREA)

Abstract

シリコン(12)が、有機樹脂材料(ノボラックなど)の層を備えるマスク11を通してエッチングされ、マスクを通して開口部(32)がエッチングされる部分に形成される。最初に、エッチングされるデバイスの自由表面上に有機樹脂の層が付着される。次に、水酸化ナトリウム(NaOH)又は水酸化カリウム(KOH)などの苛性エッチング液の液滴を、インクジェットプリンタを用いて付着させることにより、開口部(32)が形成される。エッチング剤が樹脂と反応してエッチングされる部分のシリコン表面を露出する。シリコン表面のエッチングは、マスクの開口部を通して、露出された表面に、フッ化水素酸(HF)及び過マンガン酸カリウム(KMnO)の希溶液を適用して、所望の深さ(83)までシリコンをエッチングすることにより実施される。

Description

本発明は、一般に、半導体デバイス製造の分野に関し、詳細には、本発明は、金属接点及び他の構造を薄膜半導体デバイスに形成する方法において用いられる加工ステップの改良を提供する。薄膜光起電力デバイスの新規デバイス構造も提供される。
ウェハに基づく従来のモジュールに対する薄膜光起電力(PV)モジュールの主な利点は、製造コスト低減の可能性があることである。しかし実際には、コストの主要な要素が製造プロセスに含まれるステップの数と複雑さであり、それらが材料コストの節減をすぐに上回り得るので、コストの節減を実現するのは依然として困難である。特に、精密な調整を要するステップ数、又は、1つのステップを実施するのに使用される装置の速度は、プロセスの堅牢性がそうであるように、コストに強く影響し得る(いくつかの場合には、これらのために、修正ステップの追加が必要になるか、或いは、材料の劣化により最終製品の性能が低下する結果になることがある)。こうして、必要とされる調整が少なくなり、ステップ数が減り、デバイスへの損傷が少なくなる、或いは、ステップがより迅速に実施され得るようなプロセスの改善により、相当な利点が得られる。
本発明は、マスクを通してシリコンをエッチングする方法であって、
a)エッチングされるデバイスの自由表面上にマスクとして有機樹脂の層を形成するステップと;
b)前記マスクに開口部を形成してエッチングされる部分のシリコン表面を露出するステップと;
c)前記マスクを通して、前記露出されたシリコン表面に、フッ化水素酸(HF)及び過マンガン酸カリウム(KMnO)の希溶液を適用して、シリコンを所望の深さまでエッチングするステップとを含む方法を提供する。
好ましくは、シリコンのエッチングされる部分は、エッチング深さより相当に(例えば、少なくとも1桁)大きい幅及び長さを有する。好ましい実施形態において、エッチングされるシリコンは、異質の基板上のシリコン(例えば、多結晶シリコン)の薄膜であり、エッチングはエッチングされているシリコンにより実質的に基板までに限定される。しかし、この方法は単結晶材料(すなわち、ウェハ材料)にも同じように適用でき、エッチング深さがエッチング時間により制御され得るような速度でこの方法を進行させることができる。表面の薄い層だけ(例えば、さらなる処理のための清浄な表面を供用するために)、或いは、シリコン材料の相当な厚さを除去するように、深さを制御することができる。
好ましくは、HF及びKMnOの希溶液は、1%のHF及び0.1%のKMnOの溶液を含む。この溶液では、1.5μmのシリコンは、室温(21℃)で、12分でエッチングにより実質的に除去されるであろう。
有機樹脂は好ましくはノボラックであるが、普通に入手可能なフォトレジストのような他の類似の樹脂もまた適切である。樹脂層の開口部は、水酸化カリウム(KOH)又は水酸化ナトリウム(NaOH)のような苛性物質の溶液を用いる化学除去によって形成され得る。本発明による好ましい方法において、希(15%)水酸化カリウムの液滴がエッチングされようとする箇所に投液される。KOH溶液は、好ましくは、インクジェット印刷技術を用いて付着させられる。マスク層に開口部を形成する他の方法には、レーザーアブレーション及びフォトグラフィー法(フォトレジストを用いる)が含まれる。
これから、本発明の実施形態が添付図(一定の比率では拡大されていない)を参照して例示のために説明される。
図を参照すると、図1は、下で記載される光起電力デバイス製造法での前駆体である半導体構造11の一部が示されている。この半導体構造11は、窒化ケイ素の薄い反射防止コーティング71が適用されたガラスシートの形態の基板22に適用された半導体薄膜として形成されている。反射防止コーティング71の厚さは80nmである。性能を最高にするために、この半導体薄膜は、1から2μmの範囲にあり、好ましくは1.6μmの全厚で形成された多結晶シリコン薄膜12を備える。この多結晶シリコン膜12には、上側に60nmの厚さのp型部分13があり、下側に40nmの厚さのn型部分15があり、このp型部分とn型部分を分離する1.5μmの厚さの真性(intrinsic)又は僅かにp型にドープされた部分14がある。n型の層とp型の層の双方におけるシート抵抗は、全体としてホウ素が2×1014cm−2以下で、好ましくは、400と2500Ω/□の間である。典型的な値は、n型材料で約750Ω/□、p型材料で1500Ω/□である。n型及びp型の層の厚さは、通常、20と100nmの間である。ガラス表面には、好ましくは、光の閉じ込め(light trapping)を促進するようにテクスチャが付与されているが、これは、分かり易くするために、図には示されていない。
セルへの分割
図2に見られるように、シリコン膜12は、スクライブされた(scribed)分離溝16によりセルに分割される。これは、各光起電力セルの境界を画定するために分離溝16が必要とされる基板上の部分に、レーザーをスキャンさせることにより達成される。溝16をスクライブするために、シリコンを貫き分離溝をカットする集束レーザー光線73を生成するように1064nmで稼動するレーザーの下方に配置されたX−Yステージ(示されていない)に、構造11は移される。失われた活性部分である溝の幅をできるだけ小さくするために、レーザー光線は集束される。典型的には、シリコン膜の完全なアブレーションを行い、50μmの幅の溝を生成させるのに、0.11mJのパルスエネルギーが必要とされる。溝が確実に連続的であるように、パルスは次々と、50%だけ重ねて照射される。最適なセルの幅は5から8mmの範囲であり、6mmのセル幅が典型的である。
図2に見られるように、シリコン表面では、好ましくは2つの絶縁層が用いられ、前記のレーザーによるスクライビングステップの後に付加される。第1の絶縁層は、任意選択の薄いが強靭なキャップ窒化物72である。この層は、レーザースクライビングの後で、セルを画定する溝16の端部に沿って露出したシリコンを保護し、シリコン表面を不動態化する。キャップ窒化物72は、数分以内に完全にエッチングされて、n型及びp型の接点位置でシリコンに到達できることが好ましく、通常、300〜320℃の温度でPECVDにより堆積された60nmの窒化ケイ素を備える。
キャップ層72が適用される前に、構造体11は、5%のフッ化水素酸溶液を入れたタンクに移されて1分間入れられる。こうすることにより、残っている屑(debris)と、生成したかもしれない表面酸化物が除去される。構造体は脱イオン水によりすすぎ洗いされ、乾燥される。
第2の絶縁層17は有機樹脂の薄い層である。絶縁樹脂は、フッ化水素酸(HF)及び過マンガン酸カリウム(KMnO)の希溶液に耐性があり、好ましくは、10−6mbarの真空と共存し得る。最も頻繁に使用される絶縁材料は、フォトレジストで使用されるものに類似の(但し、光活性化合物は含まない)ノボラック樹脂(AZ P150)である。好ましくは、ノボラック樹脂には、被覆力を向上させ、樹脂の光学的反射率を増大させてシリコン内に光を閉じ込めるのを助ける白い色を樹脂に付与する白色チタニア顔料(二酸化チタン)が20〜30%充填される。樹脂層17は、下に記載されるエッチングステップでエッチングマスクとして機能し、セルを画定する溝16の端部に沿って形成される、粗く、むらのある表面(キャップ窒化物層72にポンホールが発生しがちな部分)の上もまた被覆している。有機樹脂層17はまた、熱的及び光学的に金属層をシリコンから分離して、下に記載される接点形成加工ステップにおける金属層のレーザーパターニングを円滑にする。
ノボラック樹脂は、各モジュールに、スプレーコーターを用いて4から5μmの厚さまで適用する。構造体11が被覆された後、それを90℃まで加熱する加熱ランプの下を通して樹脂が硬化する。図2に見られるように、絶縁層17は、キャップ層72に被せて適用され、セル分離溝16に広がる。
マスクの開口とn型接点開口部のエッチング
後で形成される金属層により、埋もれたn型の層及び上側のp型の層に電気的接点を作るために、n型「クレータ(crater)」接点とp型「ディンプル(dimple)」接点が必要とされる箇所に、ノボラック樹脂層17及びキャップ窒化物層72を貫いて穴が形成されなければならない。最初に、埋もれたn型シリコン層への「クレータ」接点に関しては、ノボラック樹脂層17及びキャップ窒化物層72を開口させるだけでなく、後にその下方がn型金属パッドとなる部分からほとんどのシリコン膜12が除去されて、n型接点開口部32が形成されなければならない。図3、4及び5を参照すると、インクジェット技術が用いられて、クレータの位置のノボラック樹脂層17に穴が開けられる。これを達成するために、構造体11は、制御装置92により制御され、ノズル間隔が0.5mmで複数のノズルをもつインクジェットヘッド91を装備したX−Yステージ上に載せられる。ガラスは真空チャックにより下に固定され、始めに、どの点もステージの上方に1mmを超える変形をしていないことを確かめるためにスキャンされる。次に、ガラスは、典型的には400mm/sのテーブル速度で、ヘッド91の下方でスキャンされる。希薄(15%)水酸化カリウム(KOH)の液滴76(図4を参照)が、n型「クレータ」接点となるはずの位置に分配され適用される。奇数番号のノズルは奇数番号のセルで噴射し、偶数番号のノズルは偶数番号のセルで噴射するので、1つのセル内では、液滴の列の間の間隔は1mmである。各列内での液滴の間の間隔は400μmであり、したがって、400mm/sのテーブル速度での液滴の放出頻度は1kHzである。液滴は、樹脂層に、直径が約100μmの円形開口部をエッチング除去するような大きさにされる。KOH溶液は、数分後に液滴76の部分の絶縁樹脂17を除去して、図5に見られる穴32を生成させる。
開口部32は間隔をもった複数の穴であるから、接点形成後に半導体層における横方向の連続性は保たれる。インクジェット印刷法により、制御された仕方で苛性溶液の液滴76が適用されて、n型接点が形成されるはずの箇所でだけ絶縁体が除去される。苛性溶液は、好ましくは、水酸化カリウム(KOH)を含むが、水酸化ナトリウム(NaOH)もまた使用することができ、また、粘度調節のためのグリセロールを含む。この目的で使用される印刷ヘッドは、Ink Jet Technologies Inc.製のモデル128ID、64ID2又は64−30であり、印刷用物質の粘度は5〜20センチポアズの範囲であろう。印刷ヘッドにより付着される液滴の大きさは、50〜150μmの範囲の直径の付着液滴に応じて、20から240ピコリットルの範囲にある。好ましい実施形態において、液滴は100μmの直径で印刷される。ノボラックはフォトレジスト材料に使用される樹脂に密接に関連する有機樹脂であり、前記のエッチング液印刷法は、他のこのような材料のパターニングにも同じように適用されるであろうということに注意すべきである。
図6に見られるように、シリコン層12に開口部32を延長するために、構造体11が水ですすぎ洗いされてインクジェット印刷過程による残留KOHが除去され、次に、それは5%のフッ化水素酸溶液が入ったタンクに1分間浸漬されて、n型接点開口部32から窒化ケイ素が除去される。次に、このシートは、直接、1%のフッ化水素酸(HF)及び0.1%の過マンガン酸カリウム(KMnO)が入ったタンクに移されて4分間浸漬される。この時間は、前記のシリコンの厚さでは、全てのp型の層を除去し、粒界に沿って下向きにエッチングを行ってn型の層のいくらかを露出するのに十分であるが、この時間は、異なるシリコン層の厚さ、シリコン結晶特性及び表面テクスチャの度合いに合わせて調節されるべきである。次に、構造体11は、脱イオン水中ですすぎ洗いされ、乾燥される。
図6に見られるように、シリコン12に生成する開口部32は、粗い底部表面82をもち、そこでは、いくつかの点で反射防止層71まで通してエッチングされており、いくつかの隆起部分83は、僅かにドープされたp型部分14まで延びている。しかし、いくらかのn型部分が露出されている限り、n型部分への良好な接点が形成され得る。p型部分は、n型部分の近くの部分では極めて僅かにドープされているので、いくらかのp型材料もまた穴32の底部に残された場合に、短絡を引き起こすのに十分な横方向の伝導性はない。
マスクのリフロー
穴32の側壁は、p型部分13と僅かにドープされた部分14とを貫き通っているので、壁面は、p−n接合の短絡を防ぐために絶縁される必要がある。これは、図7に見られるように、絶縁層17をリフローさせることにより、開口部32の端部近傍における絶縁層78の一部が穴に流れ込んで、壁面の上に被覆79を形成することにより、実現される。これを達成するために、シートは適切な溶剤の蒸気を含むゾーンを通される。こうすることにより、絶縁層17のノボラック樹脂がリフローを起こし、クレータ開口部32の大きさを縮小させる。試料がこのゾーンを出て行く際に、残っている溶剤を除去するために、試料は加熱ランプの下で90℃の温度まで加熱される。
リフローの速度は、用いられる溶剤の攻撃性、濃度、温度に応じて変わるであろう。ノボラックのような有機樹脂を溶かす多くの適切な揮発性溶剤(アセトンのような物質が含まれる)がある。アセトンはこのプロセスに適切な溶剤であるが、非常に攻撃的に作用し、穴32の壁面を樹脂で被覆するのにたった数秒しか必要としないので、プロセスを正確に制御することが難しい。好ましい溶剤は、プロピレングリコールモノメチルエーテルアセテート(PGMEA)であり、デバイスは、絶縁体の穴が僅かに縮小することが認められるまで、室温(例えば、21℃)で4分間PGMEAの飽和蒸気を含む雰囲気に入れられる。
マスクの開口とp型接点開口部の洗浄
次に、再び、図3、4及び5を参照して上で説明された印刷及びエッチング法を用いて、さらなる1組の穴19(図8参照)が絶縁層17に形成される。これらの開口部は、p型接点である「ディンプル」が必要とされる箇所の絶縁体の上に苛性溶液の液滴81(図7参照)を印刷することにより形成される。苛性溶液によって絶縁層17を除去して開口部19(図8参照)を形成することに続いて、残留苛性溶液が水で洗い流され、開口部19のキャップ層72が5%のフッ化水素酸(HF)による1分間(その化学量論に応じて、10秒から10分の時間が窒化層を除去するために必要とされることに注意)のエッチングにより除去される。任意選択で、次に、接点が良好であるように、1%のフッ化水素酸(HF)及び0.1%の過マンガン酸カリウム(KMnO)中での10秒間のエッチングを用いてp型部分13の表面の損傷されたシリコン材料が除去され、その後、脱イオン水中ですすぎ洗いされて、図9に見られるように、僅かに窪んだ接点「ディンプル」85とされる。このエッチングの長さは、p型の層13を全て貫いてエッチングすることなく、プラズマによる表面の損傷を除去するのに十分な長さである。それはまた、n型接点への影響は無視できるだけ十分に短い。
金属接点の形成
デバイス製造の最終段階は、金属層を堆積させることと、その金属層を切り分けて、金属層が複数の独立した電気接続を形成し、それぞれがp型ディンプル接点の1系列から電流を集め、それを隣接するセルのn型クレータ接点の1系列に送るようにすることを含む。この様にして、切れ目のないセルの直列の相互接続が実現される。
金属層が適用される前に、構造体11は、0.2%のフッ化水素酸の溶液が入ったタンクに20秒間浸漬される。この酸により、クレータとディンプルの接点の両方から表面酸化物が除去される。このエッチングの強さと長さには広い選択の範囲がある。次に、構造体は脱イオン中ですすぎ洗いされ、乾燥される。
図10に戻ると、絶縁層17の上に薄い金属層28を堆積させ、穴32及び19内に広げて、n型部分15及びp型部分13の表面82及び85に接触させることにより、n型及びp型の接点のための接点金属が同時に適用されている。この金属層は、好ましくは、純粋なアルミニウムの薄い層であり、これは、n型及びp型シリコンの何れにも良好な電気接点となり、横方向の伝導性は良好であり、光学的反射は大きい。このアルミニウムの厚さは典型的には100nmである。
n及びp型接点の絶縁
n型及びp型の接点の分離は、レーザー86(図10参照)を用いて金属層28を溶融及び/又は蒸発させることにより、図11に見られる分離溝31を形成することによって実現される。レーザーパルスが照射されると、少量の金属は光線の下で直ちにアブレーションを受け、穴31が作り出される。
構造体11は、1064nmで稼動するレーザーを用いて処理されて、金属層28に分離溝をスクライブする。レーザーは、シリコン12を損傷させることなく金属層28を貫いてスクライブするように調節される。これらのスクライブ31は、隣接するセルへの各セルの直列接続を保持しながら、各セル内でn型接点32をp型接点19から分離する。好ましいレーザーの条件は、光線の焦点が約100μmの直径までぼかされた、0.12mJのパルスエネルギーである。パルスの重なりは50%であり、スクライブは0.5mmの間隔である。さらに、各セルを画定する溝16に沿う不連続なスクライブ34がある(図12参照)。
図12は、前記の方法により製造されたデバイスの一部の裏面図を示しており、この図から、デバイス11の各セルが、細長い光起電力素子である35a、35b、35c、35d(セルのp型及びn型部分への接点をそれぞれ提供している交互に並ぶ穴19及び穴32の組を分離している複数の横方向の金属分離スクライブ31によって、その長軸に渡って分割されている)を備えることが分かる。横方向のスクライブ31は、それぞれのスクライブが細長い各セルを横切るように、デバイスの長さ全体に渡って延びている実質的に真っ直ぐな長いスクライブとして形成されている。
第1組のスクライブ31の形成の後、さらなる1組の金属絶縁のスクライブ34が、隣接するセル11の間のセル分離スクライブ16の上方に形成されて、セルの1つ置きのペアを分離している。図12に示されるように、細長い横方向のスクライブ31のどの1つでも、どちらか一方の側に延びる金属分離スクライブ34は、横方向の同じスクライブ31の他の側のスクライブ34に関して、1つのセルだけずれており、その結果、接続リンク36のマトリックスによりセルが交互に反対方向に直列に接続されるようになり、1つのセル35の1組のp型接点19を隣接するセル35の1組のn型接点32に接続している。
金属分離スクライブ31は、50〜200μmの幅、好ましくは約100μmの幅で、セル35を横切る第1組の長いスクライブを備える。このスクライブは、通常、中心間の間隔で0.2〜2.0mm、好ましくは約0.5mmだけ離れていて、幅が約0.2〜1.9mm、好ましくは約0.4mmの伝導性のストリップ(strip)を形成している。分離スクライブ34は、セル35の長手方向に平行であって、シリコンのセル分離溝16と実質的に同じ位置にある第2組の分断されたスクライブを備える。分離スクライブ34もまた、50〜200μmの幅、好ましくは約100μmの幅である。分離スクライブ34を、横方向の分離スクライブ31を形成するより前に形成することは、同じように可能である。スクライブの部分は、図12において斜線により示されている。
完成された構造の一部分が図13に示されており、この図は、セルが直列に接続されるように、1つのセルのn型接点の、隣接するセルのp型接点への接続を示している。実際には、纏めてグループ化されるいくつかのn型接点と、纏めてグループ化されるいくつかのp型接点があり得るが、分かり易いように、各々から1つだけが、それぞれのセルにおいて示されている。実際にはシリコンの分離溝16及び金属の分離溝31は図12に示されているように互いに直交して延びているので、図13に示されている配置構成は、やはり正確でない。
具体的な実施形態として示された本発明に、概略が記載された本発明の精神と範囲から逸脱することなく、多くの変形形態及び/又は変更がなされ得ることが、当業者により理解されるであろう。したがって、本明細書における実施形態は、あらゆる点で例示であり限定ではないと見なされるべきである。
ガラス基板上に反射防止コーティングを適用し、ドープされた半導体の膜を反射防止コーティング上に堆積させる最初のステップの後の半導体デバイスの横断面図である。 スクライビングステップが完了して、独立したセル部分を分割するセル分離溝が形成され、絶縁層が半導体層の上に適用された後の、図1に見られる横断面図である。 インクジェット技術を用いて絶縁体エッチング液を直接適用するためにインクジェット印刷ヘッドが装着されたX−Yテーブルの概略図である。 下にある半導体層のn型部分への接点が必要とされる部分の絶縁層を開口するために、エッチング液のパターンが絶縁層の上に直接付着された後の、図2に見られる横断面図(僅かに左に移動している)である。 下にある半導体層のn型部分への接点が必要とされる部分の絶縁層が開口された後の、図4に見られる横断面図である。 下にある半導体層のn型部分への接点が必要とされる部分におけるドープされた半導体膜のいくらかを除去するための、さらなるエッチングステップが実施された後の、図5に見られる横断面図である。 下にある半導体層のn型部分への接点が必要とされる部分におけるドープされた半導体膜のいくらかを除去することにより形成された穴に、いくらかの絶縁層を流し込むリフローステップの後の、図6に見られる横断面図である。半導体層の上側のp型部分への接点が必要とされる部分の絶縁層を開口するために、苛性溶液のパターンが絶縁層上に直接付着されている。 半導体層の上側のp型部分への接点が必要とされる部分の絶縁層を、苛性溶液が開口した後の、図7に見られる横断面図である。 半導体層の上側のp型部分への接点が必要とされる部分における損傷した材料を、ドープされた半導体膜の表面から取り除くために、さらなるエッチングステップが実施された後の、図8に見られる横断面図である。 半導体材料のp及びn型部分を接触させるために、また、隣接するセルを相互接続するために、金属層が適用された後の、図9に見られる横断面図である。 各セル内でP及びn型部分への接点を互いに分離するために、金属層が分断された後の、図10に見られる横断面図である。 図11のデバイスの一部の裏面(シリコン側)図である。 隣接するセルの間の相互接続を示す、想定されているデバイスの一部の概略図である。

Claims (17)

  1. a)エッチングされるデバイスの自由表面上にマスクとして有機樹脂の層を形成するステップと;
    b)前記マスクに開口部を形成してエッチングされる部分のシリコン表面を露出するステップと;
    c)前記マスクを通して、前記露出されたシリコン表面に、フッ化水素酸(HF)及び過マンガン酸カリウム(KMnO)の希溶液を適用し、シリコンを所望の深さまでエッチングするステップと;
    を含む、マスクを通してシリコンをエッチングする方法。
  2. 前記シリコンのエッチングされる部分が、エッチング深さより相当に大きい幅及び長さを有する請求項1に記載の方法。
  3. 前記シリコンのエッチングされる部分が、エッチング深さより少なくとも1桁大きい幅及び長さを有する請求項2に記載の方法。
  4. 前記エッチングされるシリコンが結晶性シリコンである請求項1、2又は3に記載の方法。
  5. 前記エッチングが前記シリコンの薄い表面層を除去するために実施される請求項1、2、3又は4に記載の方法。
  6. 前記エッチングされるシリコンが異質の基板上のシリコン薄膜であり、エッチングされる各部分において前記基板の少なくとも一部が露出されるまで前記エッチングが実施される、請求項1、2、3又は4に記載の方法。
  7. 前記エッチングにより、エッチングされる各部分において前記基板からシリコンが実質的に完全に除去される請求項6に記載の方法。
  8. 前記エッチングされるシリコンが前記異質な基板上の多結晶シリコン薄膜である請求項6又は7に記載の方法。
  9. HF及びKMnOの希溶液が、1%のHF及び0.1%のKMnOの溶液を含む請求項1から8までのいずれか一項に記載の方法。
  10. 有機樹脂材料がノボラックである請求項1から9までのいずれか一項に記載の方法。
  11. 前記マスクの前記開口部が所定のパターンで前記マスクの表面上に反応性材料を付着させることにより形成され、
    a)ステージに構造体を置くステップと;
    b)前記構造体の上方で前記構造体に近接させてインクジェット印刷デバイスを配置するステップであって、前記インクジェットデバイスと前記ステージは互いに相対的に移動可能であるステップと;
    c)前記インクジェットデバイスに前記反応性材料を供給するステップと;
    d)前記構造体と前記インクジェットデバイスを、制御手段の制御下で、互いに相対的に移動させるステップと、
    e)前記インクジェットデバイスを制御して、前記構造体と前記インクジェットデバイスが互いに相対的に移動するに従って、前記マスクの表面上に、所定量の反応性材料を所定のパターンで付着させるステップと;
    を含む請求項1から10までのいずれか一項に記載の方法。
  12. 前記インクジェットデバイスにより要求される粘度に前記反応性材料の粘度を調節するために、グリセロールが前記反応性材料に添加される請求項11に記載の方法。
  13. 前記インクジェットデバイスが、Ink Jet Technology Inc.のモデル128ID、64ID2又は64−30であるインクジェット印刷ヘッドである請求項11又は12に記載の方法。
  14. 前記反応性材料の粘度が、5から20センチポアズの範囲に調節される請求項13に記載の方法。
  15. 前記ステージがX−Yステージであり、前記インクジェットデバイスが、前記光起電力デバイスと前記印刷ヘッドの相対移動が前記インクジェットデバイスの下方で前記ステージを移動させることにより行われるように固定される請求項11、12、13又は14に記載の方法。
  16. 前記マスクにおける前記開口部が、水酸化カリウム(KOH)又は水酸化ナトリウム(NaOH)の溶液を用いて形成される請求項1から15のいずれか一項に記載の方法。
  17. 希(15%)水酸化カリウムの液滴がマスクを開口しようとする箇所に投液される請求項1から16のいずれか一項に記載の方法。
JP2006525573A 2003-09-09 2004-09-09 シリコンをエッチングする方法の改良 Pending JP2007505485A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
AU2003904934A AU2003904934A0 (en) 2003-09-09 Improved method of etching silicon
PCT/AU2004/001216 WO2005024927A1 (en) 2003-09-09 2004-09-09 Improved method of etching silicon

Publications (1)

Publication Number Publication Date
JP2007505485A true JP2007505485A (ja) 2007-03-08

Family

ID=34230092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006525573A Pending JP2007505485A (ja) 2003-09-09 2004-09-09 シリコンをエッチングする方法の改良

Country Status (5)

Country Link
US (1) US7446051B2 (ja)
EP (1) EP1665353A4 (ja)
JP (1) JP2007505485A (ja)
CN (1) CN100546006C (ja)
WO (1) WO2005024927A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5323827B2 (ja) * 2008-06-23 2013-10-23 三菱電機株式会社 光起電力装置およびその製造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7592201B2 (en) * 2003-09-09 2009-09-22 Csg Solar Ag Adjustments of masks by re-flow
WO2005024920A1 (en) * 2003-09-09 2005-03-17 Csg Solar, Ag Improved method of forming openings in an organic resin material
US7691280B2 (en) * 2005-03-25 2010-04-06 E. I. Du Pont De Nemours And Company Ink jet printing of etchants and modifiers
KR20090125078A (ko) * 2007-01-31 2009-12-03 뉴사우스 이노베이션즈 피티와이 리미티드 선택된 물질에 개구부들을 형성하는 방법
US8772079B2 (en) * 2007-05-24 2014-07-08 International Business Machines Corporation Backside contacting on thin layer photovoltaic cells
WO2009044647A1 (ja) * 2007-10-04 2009-04-09 Mitsubishi Gas Chemical Company, Inc. シリコンエッチング液およびエッチング方法
EP2090675B1 (en) * 2008-01-31 2015-05-20 Imec Defect etching of germanium
GB0806556D0 (en) * 2008-04-11 2008-05-14 Isis Innovation Silicon wafers
CN101969042B (zh) * 2010-08-27 2012-11-28 上海交通大学 基于喷墨印刷与激光干涉曝光的电路互联方法
US8440494B2 (en) 2011-05-20 2013-05-14 International Business Machines Corporation Single-crystalline silicon alkaline texturing with glycerol or ethylene glycol additives
US8637405B2 (en) 2011-06-21 2014-01-28 International Business Machines Corporation Silicon surface texturing method for reducing surface reflectance
CN102921665B (zh) * 2012-09-27 2015-08-05 英利能源(中国)有限公司 硅片表面的氮化硅膜的清洗液及清除方法
US20150040979A1 (en) * 2013-08-12 2015-02-12 Crystal Solar Incorporated Silicon Wafers with p-n Junctions by Epitaxial Deposition and Devices Fabricated Therefrom
DE102014110262A1 (de) 2014-07-22 2016-01-28 Helmholtz-Zentrum Berlin Für Materialien Und Energie Gmbh Verfahren zur Herstellung eines Rückseitenkontaktsystems für eine Silizium-Dünnschicht-Solarzelle
WO2016054677A1 (en) * 2014-10-07 2016-04-14 Newsouth Innovations Pty Limited A method of patterning a layer
CN104485386B (zh) * 2014-11-21 2017-05-31 广东爱康太阳能科技有限公司 一种多晶硅太阳能电池的制绒方法
CN106252221A (zh) * 2015-06-13 2016-12-21 中芯国际集成电路制造(上海)有限公司 刻蚀方法
DE102015112046A1 (de) 2015-07-23 2017-01-26 Helmholtz-Zentrum Berlin Für Materialien Und Energie Gmbh Verfahren zur Herstellung einseitig angeordneter strukturierter Kontakte in einer Schichtanordnung für ein photovoltaisches Bauelement
US10689573B2 (en) 2016-12-26 2020-06-23 Mitsubishi Gas Chemical Company, Inc. Wet etching composition for substrate having SiN layer and Si layer and wet etching method using same
CN108695141A (zh) * 2017-04-07 2018-10-23 新南威尔士大学创新公司 一种图形化材料的方法
CN108281467A (zh) * 2018-01-22 2018-07-13 京东方科技集团股份有限公司 像素界定层、显示基板及其制作方法、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55153338A (en) * 1979-05-18 1980-11-29 Fujitsu Ltd Surface treatment of semiconductor substrate
JPH0294436A (ja) * 1988-09-29 1990-04-05 Nec Corp 半導体装置の製造方法
JPH10215051A (ja) * 1997-01-31 1998-08-11 Mitsubishi Paper Mills Ltd 画像形成方法、電子回路の製造方法、および該製造方法で製造された電子回路
JPH1167742A (ja) * 1997-08-25 1999-03-09 Sumitomo Metal Ind Ltd 半導体基板用エッチング液およびエッチング方法
US6482749B1 (en) * 2000-08-10 2002-11-19 Seh America, Inc. Method for etching a wafer edge using a potassium-based chemical oxidizer in the presence of hydrofluoric acid

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1195944A (en) * 1968-03-08 1970-06-24 Ibm Etching Silicon Oxide Material.
US3930857A (en) 1973-05-03 1976-01-06 International Business Machines Corporation Resist process
DE2447225C2 (de) * 1974-10-03 1983-12-22 Ibm Deutschland Gmbh, 7000 Stuttgart Verfahren zum Ablösen von positiven Photolack
US3921916A (en) * 1974-12-31 1975-11-25 Ibm Nozzles formed in monocrystalline silicon
US4174252A (en) * 1978-07-26 1979-11-13 Rca Corporation Method of defining contact openings in insulating layers on semiconductor devices without the formation of undesirable pinholes
DE3047884A1 (de) 1980-12-18 1982-07-15 Siemens AG, 1000 Berlin und 8000 München Vorrichtung zur automatisierbaren bearbeitung in der halbleitertechnologie, z.b. von leiterplatten
US4517106A (en) * 1984-04-26 1985-05-14 Allied Corporation Soluble surfactant additives for ammonium fluoride/hydrofluoric acid oxide etchant solutions
US5266125A (en) * 1992-05-12 1993-11-30 Astropower, Inc. Interconnected silicon film solar cell array
US5318687A (en) * 1992-08-07 1994-06-07 International Business Machines Corporation Low stress electrodeposition of gold for X-ray mask fabrication
JPH09127675A (ja) * 1995-10-31 1997-05-16 Hitachi Powdered Metals Co Ltd ブラックマトリックスパターンの形成方法
EP0854119A3 (en) * 1996-12-20 1998-11-18 Hoya Corporation Etchant and method for etching chalcogenide glass and optical member having smooth surface
US5914052A (en) * 1997-08-21 1999-06-22 Micron Technology, Inc. Wet etch method and apparatus
WO1999021233A1 (en) 1997-10-17 1999-04-29 The Regents Of The University Of California Process for fabricating organic semiconductor devices using ink-jet printing technology and device and system employing same
JP4003273B2 (ja) 1998-01-19 2007-11-07 セイコーエプソン株式会社 パターン形成方法および基板製造装置
JP3753218B2 (ja) * 1998-03-23 2006-03-08 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JPH11340129A (ja) * 1998-05-28 1999-12-10 Seiko Epson Corp パターン製造方法およびパターン製造装置
US7129199B2 (en) * 2002-08-12 2006-10-31 Air Products And Chemicals, Inc. Process solutions containing surfactants
WO2000072368A1 (en) 1999-05-21 2000-11-30 Memc Electronic Materials, Inc. Process for etching a silicon wafer
BR0016661B1 (pt) 1999-12-21 2013-11-26 Métodos para formação de um dispositivo eletrônico, dispositivo eletrônico e dispositivo de exibição
GB2367788A (en) 2000-10-16 2002-04-17 Seiko Epson Corp Etching using an ink jet print head
US20030076371A1 (en) * 2001-10-24 2003-04-24 3D Systems, Inc. Scanning techniques in selective deposition modeling
US7060410B2 (en) * 2002-04-22 2006-06-13 Tokyo Ohka Kogyo Co., Ltd. Novolak resin solution, positive photoresist composition and preparation method thereof
WO2005024920A1 (en) * 2003-09-09 2005-03-17 Csg Solar, Ag Improved method of forming openings in an organic resin material

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55153338A (en) * 1979-05-18 1980-11-29 Fujitsu Ltd Surface treatment of semiconductor substrate
JPH0294436A (ja) * 1988-09-29 1990-04-05 Nec Corp 半導体装置の製造方法
JPH10215051A (ja) * 1997-01-31 1998-08-11 Mitsubishi Paper Mills Ltd 画像形成方法、電子回路の製造方法、および該製造方法で製造された電子回路
JPH1167742A (ja) * 1997-08-25 1999-03-09 Sumitomo Metal Ind Ltd 半導体基板用エッチング液およびエッチング方法
US6482749B1 (en) * 2000-08-10 2002-11-19 Seh America, Inc. Method for etching a wafer edge using a potassium-based chemical oxidizer in the presence of hydrofluoric acid

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5323827B2 (ja) * 2008-06-23 2013-10-23 三菱電機株式会社 光起電力装置およびその製造方法

Also Published As

Publication number Publication date
US7446051B2 (en) 2008-11-04
EP1665353A4 (en) 2006-11-29
EP1665353A1 (en) 2006-06-07
WO2005024927A1 (en) 2005-03-17
CN100546006C (zh) 2009-09-30
US20060292821A1 (en) 2006-12-28
CN1849702A (zh) 2006-10-18

Similar Documents

Publication Publication Date Title
US7960206B2 (en) Adjustment of masks by re-flow
JP2007505485A (ja) シリコンをエッチングする方法の改良
JP2007505487A (ja) 有機樹脂材料に開口部を形成する方法の改良
US9419165B2 (en) Laser processing for high-efficiency thin crystalline silicon solar cell fabrication
KR102060024B1 (ko) 레이저 스크라이빙 및 플라즈마 에칭에 의한 디바이스 싱귤레이션을 위한 인-시튜 증착된 마스크 층
TWI543248B (zh) 用以切割包含複數個積體電路之基板的方法及系統
KR101289787B1 (ko) 고효율 박형 결정질 실리콘 태양전지 제조를 위한 레이저 가공방법
US20130102109A1 (en) Method and apparatus of removing a passivation film and improving contact resistance in rear point contact solar cells
JP2004134494A (ja) 太陽電池の製造方法およびその製造装置
AU2004271224B2 (en) Adjustment of masks by re-flow
AU2004271223B2 (en) Improved method of etching silicon
AU2004271225B2 (en) Improved method of forming openings in an organic resin material
JP2004134499A (ja) 太陽電池の製造方法およびその製造装置
WO2011097676A1 (en) Contact composition
JP2009164250A (ja) 透明導電酸化膜の導電分離部形成方法およびこれを用いて製造された多接合型光電変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100316

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100806