TWI543248B - 用以切割包含複數個積體電路之基板的方法及系統 - Google Patents

用以切割包含複數個積體電路之基板的方法及系統 Download PDF

Info

Publication number
TWI543248B
TWI543248B TW103118258A TW103118258A TWI543248B TW I543248 B TWI543248 B TW I543248B TW 103118258 A TW103118258 A TW 103118258A TW 103118258 A TW103118258 A TW 103118258A TW I543248 B TWI543248 B TW I543248B
Authority
TW
Taiwan
Prior art keywords
layer
mask
substrate
masking material
water
Prior art date
Application number
TW103118258A
Other languages
English (en)
Other versions
TW201434081A (zh
Inventor
霍登詹姆士Ｍ
雷偉生
伊頓貝德
伊根陶德
辛沙拉傑特
Original Assignee
應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 應用材料股份有限公司 filed Critical 應用材料股份有限公司
Publication of TW201434081A publication Critical patent/TW201434081A/zh
Application granted granted Critical
Publication of TWI543248B publication Critical patent/TWI543248B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials, e.g. fibre reinforced
    • B23K2103/166—Multilayered materials
    • B23K2103/172—Multilayered materials wherein at least one of the layers is non-metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B23K26/402—Removing material taking account of the properties of the material involved involving non-metallic material, e.g. isolators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/30—Organic material
    • B23K2103/42—Plastics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

用以切割包含複數個積體電路之基板的方法及系統
本發明之實施例係關於半導體製造領域，特別是有關當每個基板上具有積體電路(IC)時，用以切割基板的遮罩方法。
在半導體基板製造中，係於基板(亦稱晶圓)上形成積體電路，基板通常由矽或其他半導體材料組成。一般使用各種材料(材料可為半導體、導體或絕緣體)之薄膜層形成積體電路。使用各種已知製程對此等材料進行摻雜、沉積和蝕刻而在同一個基板上平行且同時形成複數個積體電路，例如記憶體元件、邏輯元件、光伏打元件等等。
於元件形成之後，將基板放置在支撐構件(例如張掛在薄膜框架上的黏性薄膜)上，並切割該基板以使各個獨立之元件或「晶粒(die)」彼此分開以進行封裝，等等。目前兩種最常用的切割技術為劃線法(scribing)和鋸切法(sawing)。就劃線法而言，使鑽石尖頭劃線刀沿著預先形成的劃線在基板表面上移動。當例如利用滾子(roller)施加壓力時，基板會順著該等劃線裂開。就鋸切法而言，以鑽石尖頭鋸刀沿著通道 (street)切割基板。對於薄基板之切割製程，例如厚度小於150微米之塊狀矽切割製程而言，習知方法僅能得到不良的製程品質。從薄基板上切下晶粒時所需面對的部分挑戰可能包括形成微裂紋或不同膜層之間發生分層現象(delamination)、無機介電層碎裂剝離(chipping)、保持嚴格控制切割道寬度或精準控制剝離深度。
雖然亦曾想過採用電漿切割法，然而用於圖案化光阻的標準微影作業可能使實施成本高得驚人。另一個可能妨礙實施電漿切割法的限制條件是當以電漿法處理常用金屬(例如銅)而沿著切割道進行切割時可能引發產品問題或產量限制。最後，取決於特別是基板之厚度和頂表面地形、電漿蝕刻之選擇性和可從存在於基板頂表面上之材料上選擇性地去除遮罩之因素，該電漿切割製程中的遮蔽步驟可能存在一些問題。
本發明之實施例包含遮蔽半導體基板用以進行混合式(hybrid)切割製程的方法，該混合式切割製程包含雷射劃線和電漿蝕刻兩種方法。
在一實施例中，一種切割具有複數個積體電路(IC)之半導體基板的方法：在半導體基板上方形成遮罩(mask)，該遮罩包含複數個不同材料之膜層且覆蓋並保護該等積體電路。使用一雷射劃線製程對該遮罩進行圖案化，藉以提供具有多個間隙(gap)的圖案化遮罩，並暴露出該基板介於該等積體電路之間的多個區域。隨後電漿蝕刻該基板至貫穿該圖案 化遮罩中的該等間隙而將該等積體電路切割成晶片。
在另一實施例中，用於切割半導體基板之系統包含飛秒雷射、電漿蝕刻腔室及遮罩沉積膜組，且上述雷射、腔室和模組皆耦接至同一個平臺(plateform)。
在另一實施例中，切割具有複數個積體電路之基板的方法包括形成一雙層式遮罩，該雙層式遮罩包含位於矽基板之正面上方的可溶性材料層，例如聚(乙烯醇)之材料層。位在該可溶性材料層上方的是非可溶性材料層，例如光阻劑或聚醯亞胺(polyimide，PI)。雙層式遮罩覆蓋並保護設置在基板正面上的積體電路。該等積體電路包含銅凸塊頂表面(copper bumped top surface)，該銅凸塊頂表面具有被鈍化層(例如聚醯亞胺，PI)所環繞的多個凸塊(bumps)。位於該等凸塊和鈍化層下方的表面下薄膜包含低介電常數層間介電層(low-κ ILD layer)和銅內連線層(layer of copper interconnect)。使用飛秒雷射劃線製程對該雙層式遮罩、該鈍化層和該等表面下薄膜進行圖案化以暴露出該矽基板介於該等積體電路之間的區域。使用深矽電漿蝕刻製程蝕刻矽基板至貫穿該等間隙，藉以切割積體電路，隨後以濕法處理該雙層式遮罩以溶解該可溶層並揭除該非可溶層。
100、200、250、300、350‧‧‧方法
101、102A、102B、103、105、107‧‧‧步驟
202、204、205、208、210、211、212、220‧‧‧步驟
304、355、360、370、375‧‧‧步驟
402‧‧‧多層式遮罩
402A‧‧‧第一遮罩材料層
402B‧‧‧第二遮罩材料層
406‧‧‧基板
408‧‧‧晶粒貼膜
410‧‧‧背膠膜
411‧‧‧背面支撐件
412‧‧‧溝渠
414‧‧‧溝渠
416‧‧‧非等向性電漿蝕刻製程
425、426‧‧‧積體電路
427‧‧‧通道
500‧‧‧放大剖面圖
502‧‧‧底表面
503‧‧‧頂表面
504‧‧‧二氧化矽層
505‧‧‧氮化矽層
507‧‧‧層間介電層
508‧‧‧銅內連線層
511‧‧‧鈍化層
512‧‧‧凸塊
600‧‧‧整合式平台
602‧‧‧工廠介面
604‧‧‧裝載鎖定室
606‧‧‧群集工具
608‧‧‧電漿蝕刻腔室
610‧‧‧雷射劃線設備
612‧‧‧遮罩形成模組
614‧‧‧溶劑濕式處理站
650‧‧‧機械移送室
700‧‧‧電腦系統
702‧‧‧處理器
704‧‧‧主記憶體
706‧‧‧靜態記憶體
708‧‧‧網路介面裝置
710‧‧‧影像顯示器
712‧‧‧字母-數字輸入裝置
714‧‧‧游標控制裝置
716‧‧‧信號產生器
718‧‧‧第二記憶體
720‧‧‧網路
722‧‧‧軟體
726‧‧‧處理邏輯
730‧‧‧匯流排
731‧‧‧機械可存取之儲存媒體
附圖中之該等圖式係藉由例示方式圖解說明本發明之實施例，並非作為限制之用，該等附圖如下：第1圖係根據本發明實施例圖示混合式雷射剝離-電漿蝕刻切割法之流程圖； 第2A圖係根據本發明實施例圖示在欲進行切割之基板上旋塗多層遮罩之方法的流程圖；第2B圖係根據本發明實施例圖示在欲進行切割之基板上氣相沉積多層遮罩之方法的流程圖；第3A圖係根據本發明實施例圖示在進行晶圓薄化步驟之前，先在基板上塗覆多層遮罩之方法的流程圖；第3B圖係根據本發明實施例圖示在進行晶圓薄化步驟後於基板上塗覆多層遮罩之方法的流程圖；第4A圖係根據本發明實施例，對應第1圖所示切割方法之步驟102A和步驟102B圖示一包含複數個積體電路之半導體基板的剖面圖；第4B圖係根據本發明實施例，對應第1圖所示切割方法之步驟103圖示一包含複數個積體電路之半導體基板的剖面圖；第4C圖係根據本發明實施例，對應第1圖所示切割方法之步驟105圖示一包含複數個積體電路之半導體基板的剖面圖；第4D圖係根據本發明實施例，對應第1圖所示切割方法之步驟107圖示一包含複數個積體電路之半導體基板的剖面圖；第5圖係根據本發明實施例，圖示包含複數個積體電路之基板的表面下薄膜和塗覆於頂表面上方之水溶性遮罩的剖面圖；第6圖係根據本發明實施例圖示用以進行雷射和電 漿切割基板之工具佈局的方塊圖，該工具具有用於進行原位塗覆多層遮罩的整合式沉積膜組；及第7圖係根據本發明實施例，圖示一種用以控制本案所述遮蔽、雷射劃線、電漿切割方法中之一或多個步驟自動執行之例示性電腦系統的方塊圖。
本發明描述用以切割基板之方法和設備。在下述內容中，舉出諸多具體細節，例如飛秒雷射劃線切割條件和深矽電漿蝕刻條件，藉以說明本發明之例示性實施例。然而，所屬技術領域中熟悉該項技藝者將明白無需此等具體細節亦可實施本發明之實施例。在其他例子中，對於諸如IC製造、基板薄化、膠膜貼合(taping)等已知方案不做詳細描述，以避免不必要地混淆本發明實施例。參見本案說明書全文中，「一實施例」意指在本發明至少一實施例中包含配合實施例所描述之特定特徵、結構、材料或特性。因此，在本案說明書全文各處中出現用詞「在一實施例」時，並非一定代表本發明的同一個實施例。再者，可於一或多個實施例中以任何適當方式組合該等特徵、結構、材料或特性。又，可理解圖式中所示之各種例示性實施例僅做例示說明之用，且該等圖式無需按比例繪製。
本案中可使用「耦接(coupled)」與「連接(connected)」連同該等詞語的衍生用詞，藉以描述構件之間的結構關係。應瞭解此等用語並不欲作為彼此的同義字。反之，在特定實施例中，「連接」可用於表示兩個或多個元件彼此之間直接 物理性或電性接觸。「耦接」可用於表示兩個或多個元件彼此之間以直接或間接(在該等元件之間藉由其他中間元件)方式進行物理性或電性接觸，及/或代表兩個或多個元件彼此之間以諸如因果關係般地共同合作或交互作用。
當本案中使用「上方」、「下方」、「之間」及「上」之用語係指一材料層與其他材料層的相對位置。舉例言之，例如一層配置在另一層上方或下方可能指該層與該另一層直接接觸，或可能具有一或多個中間層。此外，一層配置在兩層之間可能指該層與該兩層直接接觸或可能具有一或多個中間層。對照之下，第一層位於第二層「上」係指第一層與第二層接觸。此外，無需考慮基板之絕對方位，而是根據相對於基板所執行的步驟而提出一層相對於其他層的相對位置。
大致而言，使用多層遮罩進行晶粒切割可實現包含先進行雷射劃線且隨後進行電漿蝕刻的混合式基板或混合式基板切割製程。雷射劃線製程可用以沿著相鄰積體電路之間的通道乾淨地去除含有至少兩層之未圖案化遮罩(即，空白遮罩)、鈍化層及表面下之薄膜元件層。隨後，當暴露出該基板或部分地剝除該基板時，可終止該雷射剝離製程。接著使用混合式切割製程之電漿蝕刻部分進行蝕刻而貫穿該基板主體(例如貫穿主體單晶矽)，藉以分離或切割出晶片。
根據本發明之實施例，飛秒雷射劃線法與電漿蝕刻法之組合係用以將半導體基板切割成獨立或單切(singulated)的積體電路。在一實施例中，飛秒雷射劃線法是本質上是(但不完全是)一種不平衡製程。例如，飛秒雷射劃線法可集中在 局部處(localized)而具有可忽略不計的熱損傷區域。在一實施例中，使用雷射劃線法切割具有超低介電常數薄膜(即，具有低於3.0之介電常數)之積體電路。在一實施例中，使用雷射直接進行刻劃(write)可免去使用微影圖案化步驟，而允許該遮蔽材料可使用除用於光微影技術中之光阻以外的其他材料，並允許使用電漿蝕刻貫穿該基板主體。在一實施例中，在電漿蝕刻腔室內使用實質非等向性蝕刻(anisotropic etching)以完成該切割製程；藉著在已蝕刻之溝渠的側壁上沉積一蝕刻聚合物，可使該非等向性蝕刻在基板中達到極高方向性。
第1圖係根據本發明實施例圖示混合式雷射剝離-電漿蝕刻切割製程100的流程圖。第4A圖至第4D圖係根據本發明實施例，對應方法100之步驟圖示包含第一積體電路425和第二積體電路426之基板406的剖面圖。
參閱第1圖之步驟102A且對應第4A圖，在基板406上方形成多層遮罩402的第一遮罩材料402A。一般而言，基板406是由適合承受在基板上形成薄膜元件層之製造製程的任意材料所組成。例如，在一實施例中，基板406為IV族材料，例如但不限於，單晶矽、鍺或矽/鍺。在另一實施例中，基板406為III-V族材料，例如用於至自發光二極體(LEDs)之III-V族材料基板。於元件製造期間，基板406之厚度通常為600微米至800微米，但可如第4A圖所示般，基板406可經薄化而達到100微米或甚至達到50微米，並另用一載體支撐該已薄化之基板，該載體係例如張掛在切割框架(圖中未示出)之支撐結構上且藉由晶粒貼膜(DAF)408而附著於該基板 背面的背膠膜410。
在實施例中，第一積體電路425和第二積體電路426包括製造在矽基板406內且包裹在介電質堆疊層中的記憶體元件或互補金屬-氧化物-半導體(CMOS)電晶體。可於該元件或電晶體上方形成複數個金屬內連線(metal interconnect)，該等金屬內連線週圍環繞著介電層，且該等金屬內連線可用以電性耦接該等元件或電晶體而形成積體電路425、426。組成該通道427的材料可與用以形成積體電路425、426的該等材料相似或相同。例如，通道427可包含由介電材料、半導體材料和金屬化材料所形成之薄膜層。在一實施例中，通道427包含類似積體電路425、426之測試元件。於薄膜元件層堆疊/基板之界面處所測得通道427之寬度可為介於10微米至200微米之間的任意值。
在實施例中，多層遮罩402為雙層，該雙層具有在步驟102A所形成之第一遮罩材料層402A，第一遮罩材料層402A與該等積體電路425、426之頂表面接觸。該多層遮罩402亦覆蓋位於積體電路425與積體電路426之間的中間通道427。於步驟102B，在第一遮罩材料層402A上配置第二遮罩材料層402B。在進一步之實施例中，可塗覆附加之遮罩層。第一遮罩材料層402A亦提供一種用以從積體電路425、426之頂表面上去除第二遮罩材料層402B的工具，同時第二遮罩材料層402B則在混合式雷射剥離-電漿蝕刻切割製程100(見第1圖)中為積體電路425、426之頂表面(及為第一遮罩材料層402A)提供額外保護。在雷射劃線步驟103之前，該多層遮 罩402未經過圖案化，且在雷射劃線步驟103係使用雷射劃線法藉著將該多層遮罩402位於通道427上方的部分剝離而直接刻畫該等劃線。
第5圖圖示例示性實施例的放大剖面圖500，該實施例含有與積體電路426和通道427之頂表面接觸的第一遮罩材料層402A。如第5圖中所示，基板406具有頂表面503及位於反面處的底表面502，多個薄膜元件層配置在頂表面503上方，且底表面502與晶粒貼膜(DAF)408接合，晶粒貼膜408請見第4A圖。通常，薄膜元件層之材料可包括，但不限於，有機材料(例如，聚合物)、金屬或無機介電質，例如二氧化矽及氮化矽。第5圖圖示之例示性薄膜元件層包含二氧化矽層504、氮化矽層505、銅內連線層508且在彼等膜層之間配置有低介電常數(例如低於3.5)或超低介電常數(例如低於3.0)層間介電層(ILD)507，例如摻碳的氧化物(CDO)。積體電路426之頂表面包含凸塊512，凸塊512通常是銅且被鈍化層511包圍，該鈍化層通常為聚醯亞胺(PI)或類似聚合物。該等凸塊512和鈍化層511從而組成積體電路之頂表面且該等薄膜元件層形成表面下方之積體電路層。凸塊512從鈍化層511的頂表面起算延伸出凸塊高度HB，在例示實施例中，該凸塊高度HB之範圍介於10微米至50微米之間。
藉著以第二遮罩材料層402B覆蓋第一遮罩材料層402A，第一遮罩材料層402A可進一步作為對第二遮罩材料層402B進行底切的工具，而可從下方鈍化層511和凸塊512上揭除第二遮罩材料層402B，或者第一遮罩材料層402A可進 一步作為用於保護該鈍化層511及/或凸塊512的阻障層，以使該鈍化層511及/或凸塊512免於接受用以剥除該第二遮罩材料層402B的製程。由於第一遮罩材料層402A覆蓋凸塊412，該揭除步驟(lift off)將完全去除該多層遮罩。第二材料之組成和厚度則可隨意設計，以使該第二材料(甚至是位於極高凸塊512上的第二材料)在未受到該遮罩剥除步驟的迫使下能在電漿蝕刻製程中存留下來，而銅質的凸塊512若暴露於電漿中可能受損、氧化或受污染。
參閱第5圖，在該通道中，該通道427內的多層遮罩402之最大厚度Tmax通常受限於雷射對該遮罩進行圖案化藉著剥除而貫穿該遮罩的能力。多層遮罩402可能比位在積體電路425、426及/或位在通道427邊緣處這些沒有形成通道圖案處上的遮罩402要厚得多。如此，Tmax是雷射功率以及與雷射波長相關之光轉換效率的函數。由於Tmax與通道427相關，因此可根據產量要求對通道特徵之地形、通道寬度和塗覆多層遮罩402之方法進行設計，藉以將Tmax限制在可使雷射掃射一趟或多趟便能將該遮罩402連同下方薄膜元件層一同剥離的厚度。在特定實施例中，多層遮罩402具有之通道遮罩厚度Tmax小於30微米，且較佳小於20微米，且對於較厚之遮罩可要求進行多次雷射掃射。在特定實施例中，第一遮罩材料層402A比第二遮罩材料層402B要薄。在例示實施例中，第一遮罩材料層402A的厚度不超過第二遮罩材料層402B之厚度的一半，例如第一遮罩材料層402A厚度不超過該通道遮罩厚度Tmax的一半。
如第5圖中進一步圖示般，多層遮罩402之最小厚度Tmin出現在凸塊512之頂表面(最末端之地勢處)上，該最小厚度Tmin是在第二遮罩材料層402B上方進行後續電漿蝕刻(例如，第圖中之步驟105)所達成之選擇性的函數。該電漿蝕刻選擇性至少取決於第二遮罩材料層402B之材料/組成和所採用之蝕刻製程兩者。
由於氧化性電漿清潔劑、酸性蝕刻劑和諸多其他習知遮罩剥除製程可能無法與凸塊512及/或鈍化層511相容，在一實施例中，第一遮罩材料層402A係一種可溶於對下方鈍化層511及/或凸塊512具有選擇性之溶劑中的聚合物。在進一步實施例中，第一遮罩材料層402A亦在至少60℃下、較佳在100℃下且理想在120℃下具有熱安定性，以避免在後續形成第二遮罩層或電漿蝕刻製程期間當例如因施加電漿功率而使溫度升高時，該第一遮罩材料層402過度交聯。通常，過度交聯會對材料溶解度造成不利影響，使得去除該多層遮罩402之步驟更加困難。
在一實施例中，第一遮罩材料層402A係由可溶於水的材料所形成。在此種實施例中，該水溶性材料包括水溶性聚合物。基於熱安定性的要求、於基板上塗覆/去除材料的力學(mechanics)及對於積體電路污染的考量，用於本發明之水溶性材料的選擇是複雜的。具有足夠熱安定性的例示性水溶性材料包含下述任一者：聚(乙烯醇)、聚(丙烯酸)、聚(甲基丙烯酸)、聚(丙烯醯胺)或聚(環氧乙烷)或諸如此類之聚合物。對於採用PVA(聚(乙烯醇))的例示性實施例，已證實對於60° C具有熱安定性，且當溫度接近150℃時溶解度降低。如此，對於PVA實施例而言，從步驟102A之後直到去除該多層遮罩402(即，到該通道427之電漿蝕刻步驟)的處理步驟係使第一遮罩層402A維持低於150℃、較佳低於100℃且理想上低於80℃的溫度較為有利。
在另一實施例中，第一遮罩材料層402A可溶於任何市面上可取得且與鈍化層511和凸塊512所採用之材料相容的水性或烴系之濕式清潔劑。例示性遮罩材料包括非光敏感性有機聚合性材料，例如任一種上述能發生足夠交聯反應而需要使用溶劑的材料，該溶劑例如異丙醇(IPA)、氫氧化四甲銨(TMAH)，等等。
取決於實施例，第一遮罩材料層402A係濕式塗覆在基板406上以覆蓋鈍化層511和凸塊512、以氣相沉積在基板406上或以乾膜疊層(dry film laminate)方式施用於基板406上。在第一實施例中，僅以噴塗方式將第一遮罩材料層402A噴塗在基板上。在另一實施例中，係將第一遮罩材料層402A旋塗在基板上。
第2A圖係根據本發明實施例圖示在欲進行切割之基板上旋塗第一遮罩材料層402A之遮罩方法200的流程圖。於步驟202，於旋塗系統上裝載基板，或將基板移送至整合式平臺之旋塗模組中。於步驟204，將聚合性前驅物溶液旋塗於鈍化層511和凸塊512上方。對於例示性水溶性第一遮罩材料層而言，該聚合性前驅物溶液為水溶液。使用旋塗PVA溶液進行的實驗展現出高度(HB)50微米之凸塊覆蓋率。
於步驟208，例如可在熱板上乾燥或烘烤該濕塗層，並且卸載該基板或於真空下將該基板移送至雷射劃線模組中進行雷射劃線。對於第一遮罩材料層402A是吸濕性材料(hygroscopic)的特定實施例而言，以真空移送較為有利。取決於材料、基板地形和所期望之第一遮罩材料層厚度選擇該旋塗和分配參數。烘烤溫度和時間應加以選擇，以避免材料過度交聯，而導致難以去除。取決於材料，例示之乾燥溫度範圍係60℃至150℃。
在以旋塗方式塗覆第一遮罩材料層402A的例示實施例中(如第2A圖所示)，亦以旋塗方式塗覆第二遮罩材料層402B(見步驟210)。對於此種實施例而言，第二遮罩材料層402B可為任何可提供適當電漿蝕刻抗性的習知聚合性材料，例如，但不限於，任何已知的光阻劑、聚醯亞胺(PI)、苯并環丁烯(Benzo-Cyclo-Butene，BCB)或諸如此類材料。同樣取決於材料、基板地形和所期望之第二遮罩材料層402B之厚度(該厚度為蝕刻抗性等因素之函數)選擇該等旋塗和分配參數。在步驟212，使用可避免第一遮罩材料層402A過度交聯的烘烤溫度和烘烤時間乾燥該第二遮罩材料層402B。取決於材料，例示之乾燥溫度範圍係60℃至150℃。接著在步驟220卸載該基板以進行後續劃線步驟或在真空下將該基板移送至整合式平臺之雷射劃線設備而完成該遮罩方法200。
在另一實施例中，第一遮罩材料層402A和第二遮罩材料層402B至少其中一者係利用氣相沉積法形成。第2B圖係根據本發明實施例圖示用於塗覆第二遮罩材料層402B 之例示性遮罩方法250的流程圖。於步驟205，利用本案他處中所描述的任一方法(例如，旋塗、噴塗、氣相沉積、乾膜疊層)形成該第一遮罩材料層402A。在步驟211，利用化學氣相沉積法在第一遮罩材料層402A上方形成第二遮罩材料層402B。在該例示性實施例中，係採用低溫化學氣相沉積製程形成CVD碳層。由於該CVD碳層可包含以各種比例存在之複數個鍵結態，因此該碳層缺乏長程有序狀態(long rang order)且因此一般將該碳層稱為「無定形碳」。無定形碳材料可購自美國加州應用材料公司旗下商品名為Advanced Patterning FilmTM(APF)之商品。在某些實施例中，利用PECVD製程使用烴系前驅物(hydrocarbon precursors)形成該無定形碳層，烴系前驅物係例如，但不限於，甲烷(CH4)、丙烯(C3H6)、丙炔(C3H4)、丙烷(C3H8)、丁烷(C4H10)、丁烯(C4H8)、丁二烯(C4H6)、乙炔(C2H2)及上述前驅物之混合物。該CVD碳層亦可包含氮或其他添加物。CVD製程具有使第一遮罩材料層402A交聯的風險，故以低溫CVD製程為較佳。例如取決於第一遮罩材料，在沉積CVD碳層期間，晶圓溫度可維持在150℃以下，或如有需要甚至可維持在100℃以下。使用適度的(moderate)電漿離子密度提供小幅的基板加熱作用是必要的，以達成足夠品質的CVD膜而增強(augment)第一遮罩材料層402A並於後續電漿通道蝕刻期間提供介於1：20至1：30之間的蝕刻抗性(etch resistance)。在第一遮罩材料402A是水溶性材料(例如，PVA)的例示實施例中，第二遮罩材料402B是利用含碳前驅物在低於100℃之溫度下沉積而成的無定形碳。接著在 步驟220卸載該基板以進行後續劃線步驟或於真空下將該基板移送至整合式平臺之雷射劃線設備而完成該遮罩方法200。
取決於實施例，可在進行背面研磨(BSG)製程之前或之後執行該遮罩方法200或遮罩方法250之任一者。由於旋塗法對於具有750微米之傳統厚度的基板而言大致上是一種成熟技術，因此在背面研磨製程之前，先執行該遮罩方法200可能較有利。然而，在另一種方案中，於該背面研磨製程之後，例如藉著使已薄化之基板和貼有膠膜之框架(taped frame)兩者皆支撐於可旋轉吸盤上而執行該遮罩方法200。
第3A圖圖示在晶圓薄化步驟之前，先在欲進行切割之基板上塗覆多層遮罩402之方法300的流程圖。方法300始於步驟355，於步驟355接收已進行凸塊接合(bumped)且經鈍化之基板。在步驟304，至少形成該第一遮罩材料層402A。在進一步實施例中，形成第一遮罩材料層402A和第二遮罩材料層402B兩者。因此，步驟304可能需要如本案中其他處所描述之用以形成第一遮罩材料層及/或第二遮罩材料層之方法中的任一種方法。在步驟360，在該多層遮罩402之至少第一層上方貼附正面膠膜(frontside tape)。任何習知的正面膠膜(例如但不限於，UV-膠膜)皆可貼附於該多層遮罩402之第一層上方。在步驟370，例如藉著研磨基板406之底表面502(見第5圖)而從背面薄化該基板。在步驟375，於該已薄化之基板上添加背面支撐件411。例如，可貼上背膠膜410，且隨後從基板上去除該正面膠膜，而剩餘該多層遮罩402之至少第一層。隨後，根據本發明之實施例，使方法300回到步驟103(見第1 圖)以完成該多層遮罩製程或繼續進行該混合式雷射剝離-電漿蝕刻切割方法300。
第3B圖係圖示在進行晶圓薄化步驟後於欲進行切割之基板上塗覆多層遮罩402之方法350的流程圖。方法350始於步驟355，於步驟355接收已進行凸塊接合且經鈍化之基板。在步驟360，將任何習知正面膠膜(例如，但不限於UV-膠膜)貼附於積體電路上方。在步驟370，如第5圖圖示般例如藉著研磨基板406之底表面502而從背面薄化該基板。在步驟375，於該已薄化之基板上添加背面支撐件411。例如，可貼上背膠膜410，且隨後從該水溶性遮罩層上去除該正面膠膜。在步驟304，接著例如使用旋塗法、CVD法、乾膜疊層法等方法形成至少第二遮罩材料層402B。在進一步實施例中，係形成第一遮罩材料層402A和第二遮罩材料層402B兩者。步驟304可能需要如本案中其他處所描述用以形成第一遮罩材料層及/或第二遮罩材料層之方法中的任一種方法。接著方法350回到第1圖繼續進行該混合式雷射剝離-電漿蝕刻切割方法300。
在進一步實施例中，實施方法300和方法350兩者是在背面研磨製程(BSG)之前形成第一遮罩材料層402A(如第3A圖所示)，且在BSG之後形成第二遮罩材料層402B(如第3A圖所示)。在此一實施例中，使用旋塗技術塗覆第一遮罩材料層402A，同時基板為完整厚度，並使用非旋塗技術(例如氣相沉積法)將第二遮罩材料層402B塗覆於已薄化之基板。例如，參閱第3A圖，在步驟360貼上正面膠膜之前，先於步驟 304塗覆PVA第一遮罩材料層402A，然而在步驟375去除正面膠膜之後，可於步驟304中塗覆CVD碳質之第二遮罩材料層402B。
現回到方法100之步驟103，並對照第4B圖，使用雷射劃線製程藉由剝離(ablation)對該多層遮罩402進行圖案化以形成溝渠412，該等溝渠延伸至表面下的薄膜元件層，並且暴露出該基板406介於積體電路425和積體電路426之間的區域。如此，使用雷射劃線製程剝離原本形成在積體電路425和積體電路426間之通道427的薄膜材料。根據本發明之實施例，使用雷射劃線製程對該多層遮罩402進行圖案化之步驟包括如第4B圖所示般，形成部分深入該基板406介於積體電路425和積體電路426間之基板區域中的溝渠414。
在第5圖所示之例示性實施例中，取決於鈍化層511和表面下薄膜元件層之厚度TF及多層遮罩402之厚度Tmax，雷射劃線深度DL之範圍約為5微米至50微米深，較佳範圍係10微米至20微米深。
在實施例中，使用具有脈衝寬度(持續時間)和飛秒範圍內(即，10-15秒)之雷射對該多層遮罩402進行圖案化，該雷射在此處稱為飛秒雷射(femtosecond laser)。為了達成乾淨的雷射劃線切割，雷射參數之選擇(例如脈衝寬度)對於展開成功雷射劃線和展開使碎裂、微裂紋和分層最小化之切割製程而言非常重要。飛秒範圍內之雷射頻率有助於減輕與較長脈衝寬度(例如，皮秒或奈秒)相關的熱損害問題。雖然不受理論約制，就目前所了解，飛秒能量源可避免發生在皮秒能量 源中所存在的低能量再耦合機制(low energy recoupling mechanism)並能提供比奈秒能量源更大的熱不平衡現象。使用奈秒或皮秒雷射源時，存在於通道427內之各種薄膜元件層材料的行為表現相當不同，從而表現出不同光吸收度和剝離機制。例如，在一般正常條件下，介電層(例如，二氧化矽)實質上可讓所有市面上可取得之雷射波長穿透。反之，金屬、有機質(例如，低介電常數材料)和矽非常容易與光子耦合，特別是容易與奈秒及或皮秒級雷射輻射耦合。若選擇不適當的雷射參數，在含有無機介電質、有機介電質、半導體或金屬之其中兩種或多種材料的堆疊結構中，通道427的雷射輻射可能造成不利的分層作用。例如，在下方金屬層或矽層中可能吸收能穿透不具有可測量吸收作用之高帶隙能介電質(例如帶隙約9eV之二氧化矽)的雷射，造成金屬層或矽層大量汽化。該汽化作用可能產生高壓而可能造成嚴重的層間分層和微裂紋現象。已證實飛秒級雷射輻射製程可避免或減輕此種材料堆疊的微裂紋或分層作用。
用於飛秒雷射型製程的參數可經選擇，以使該雷射對於無機和有機介電質、金屬及半導體具有實質相同的剝離特性。例如，二氧化矽之吸收性/吸收率為非線性且可能與有機介電質、半導體和金屬的吸收性/吸收率趨近一致。在一實施例中，使用高強度且短脈衝寬度之飛秒級雷射製程剥除包含二氧化矽層和一或多個有機介電層、半導體層或金屬層之薄膜層堆疊。根據本發明之實施例，合適之飛秒級雷射製程的特性在於具有通常可導致各種材料中發生非線性交互作用 的高峰值強度(輻照度)。在一此種實施例中，飛秒雷射源具有範圍約10飛秒至450飛秒之脈衝寬度，但較佳具有範圍約50飛秒至400飛秒之脈衝寬度。
在某些實施例中，該雷射放射光擴及可見光譜、紫外光譜(UV)及/或紅外線(IR)光譜之任意組合，以獲得寬帶或窄帶之光放射光譜。即使對於飛秒雷射剝離法而言，某些波長可能比其他波長提供較佳效能。例如在一實施例中，波長接近或位於UV範圍內之飛秒級雷射製程可提供比波長接近或位於IR範圍內之飛秒級雷射製程更乾淨的剝離製程。在一特定實施例中，適用於半導體基板或基板劃線的飛秒雷射係以波長大約小於或等於540奈米的雷射為基礎，但較佳以波長範圍介於540奈米至250奈米之雷射為基礎。在特定實施例中，對於波長小於或等於540奈秒的雷射而言，脈衝寬度小於或等於400飛秒。然而，在一替代實施例中，可使用雙雷射波長，例如使用IR雷射和UV雷射之組合。
在一實施例中，該雷射及相關光學路徑在工作表面上提供範圍約3微米至15微米的聚焦點，然而以提供範圍約5微米至10微米之聚焦點較為有利。位於工作表面處的空間光束輪廓(spatial beam profile)可為單模(高斯)光束或具有禮帽狀輪廓之光束。在實施例中，該雷射源具有範圍約300kHz至10MHz之脈衝迴復率(pulse repetition rate)，然而較佳具有範圍約500kHz至5MHz之脈衝迴復率。在實施例中，該雷射源輸送至工作表面處的脈衝能量範圍約0.5微焦耳(μJ)至100微焦耳，然而較佳範圍約1微焦耳至5微焦耳。在實施例中， 該雷射劃線製程係以範圍介於約500毫米/秒至5公尺/秒的速度沿著工件表面移動，然而較佳以範圍介於約600毫米/秒至2公尺/秒的速度行走。
該劃線製程可僅行走單趟或多趟，但較佳不超過兩趟。可用指定之脈衝迴復率以該雷射施加一連串的單個脈衝或施加一連串的脈衝叢發(pulse burst)任一種。在一實施例中，在元件/矽之界面處進行測量時，所產生的雷射光束切割道寬度介於約2微米至15微米之範圍間，然而在矽基板之劃線或切割中，切割道寬度較佳介於約6微米至10微米之範圍間。
回到第1圖和第4C圖，蝕刻基板406而貫穿該已圖案化之多層遮罩402中的該等溝渠412，藉以切割積體電路425和426。根據本發明之實施例，如第4C圖所示，蝕刻基板406之步驟包含蝕刻該等使用飛秒雷射劃線製程所形成之溝渠412，最終完全蝕刻貫穿基板406。
在實施例中，蝕刻基板406之步驟包含使用非等向性電漿蝕刻製程416。在實施例中，使用貫穿基板蝕刻製程時，利用第二遮罩材料層402B保護第一遮罩材料層402A，以於整個電漿蝕刻期間防止第一遮罩材料層暴露於電漿下。在替代實施例中，完成蝕刻之前，於電漿蝕刻期間消耗第二遮罩材料層402B至暴露出第一遮罩材402A的程度。可使用高功率運作的高密度電漿源進行電漿蝕刻步驟105。例示之功率範圍介於3千瓦(kW)至6千瓦之間或更高，以達到大於每分鐘25微米的基板406之蝕刻速率。
在例示性實施例中，使用深度非等向性矽蝕刻法(例如貫穿式矽介層窗蝕刻法)以比習知矽蝕刻速率高出約40%的蝕刻速率來蝕刻單晶矽基板或基板406，同時保持實質精確的輪廓控制和幾乎無扇形扭曲(scallop-free)的側壁。在全程電漿蝕刻製程期間，藉由冷卻至-10℃至-15℃的靜電吸盤(ESC)施加冷卻功率而控制該高功率對於多層遮罩(特別是第一遮罩材料層402A)的影響，藉以使第一遮罩材料層402A維持在低於100℃之溫度，且較佳維持在介於70℃至80℃間之溫度。在此等溫度下，可有利地保持第一遮罩材料層402A之溶解度。
在特定實施例中，該電漿蝕刻包含隨時間進行複數個保護性聚合物沉積週期及夾雜在該等沉積循環之間的複數個蝕刻週期。該沉積：蝕刻之工作週期(duty cycle)可改變，且例示性工作週期約為1：1。例如，該蝕刻製程可具有持續時間為250毫秒(ms)至750毫秒之沉積週期及持續時間為250毫秒至750毫秒之蝕刻週期。對於例示性之矽蝕刻實施例，在沉積週期與蝕刻週期之間，蝕刻製程化學藥劑與沉積製程化學藥劑係交替使用，該蝕刻製程化學藥劑係採用例如SF6，且沉積製程化學藥劑係採用CxFy氣體，例如但不限於C4F6或C4F8。如所屬技術領域中已知般，可進一步使製程壓力在蝕刻和沉積週期之間交替變化，以利於特定週期之各自製程的進行。
隨後於步驟107去除該遮罩層402，而完成該混合式雷射剝離-電漿蝕刻切割法300。在第4D圖所示之例示性實 施例中，該遮罩去除步驟107包含相對於積體電路425、426(例如，相對於鈍化層511、凸塊512)及相對於第二遮罩材料層402B而選擇性地溶解該第一遮罩材料層402A。從而揭除第二遮罩材料層402B。在第一遮罩材料層402A為水溶性的實施例中，使用加壓噴射之去離子水或將基板浸入常溫(ambient)或加熱水浴中以洗去該水溶性遮罩層。在替代實施例中，使用所屬技術領域中已知的水性溶液或烴系溶劑溶液溶解第一遮罩材料層402A所使用之特殊材料，而可揭除該多層遮罩402。如第4D圖中進一步所示般，該切割製程或遮罩去除製程任一者可進一步包含對該晶粒貼膜408進行圖案化而暴露出該背膠膜410之頂部。
可構築單一整合式平臺600，用以執行該混合式雷射剝離-電漿蝕刻切割製程100中之諸多步驟或所有步驟。例如，第6圖係根據本發明實施例圖示用以進行雷射和電漿切割基板之群集工具606的方塊圖，該工具與雷射劃線設備610耦接。參閱第6圖，群集工具606耦接至工廠介面602(FI)，該工廠介面602具有複數個裝載裝載鎖(load locks)604。工廠介面602可能是連接在具有射劃線設備610之外部製造設施與群集工具606之間的適當大氣口(atmospheric port)。工廠介面602可包含機器人，該等機器人具有手臂或刀片，該手臂或刀片係用以從儲存單元(例如，前開制式晶圓盒)將基板(或該基板之載體)移送至群集工具606或雷射劃線設備610之任一者或兩者中。
雷射劃線設備610亦耦接至工廠介面602。在實施 例中，雷射劃線設備610包含飛秒雷射。該飛秒雷射可執行該混合式雷射與蝕刻切割製程100中的雷射剥離部分。在一實施例中，雷射劃線設備610亦包含活動台(moveable stage)，該活動台係經構築以用於移動基板或相對於飛秒級雷射移動基板(或該基板之載體)。在特定實施例中，該飛秒雷射亦可移動。
群集工具606包含一或多個電漿蝕刻腔室608，該等電漿蝕刻腔室608藉由機械移送室650而耦接至工廠介面，該機械移送室650容納用以於真空下移送基板的機械手。該等電漿蝕刻腔室608適合執行該混合式雷射與蝕刻切割製程100之電漿蝕刻部分。在一例示性實施例中，電漿蝕刻腔室608進一步耦接至C4F8與C4F6來源之至少一者和SF6氣源。在特定實施例中，該一或多個電漿蝕刻腔室608係購自應用材料公司(Sunnyvale,CA,USA)之Applied Centura® SilviaTM系統，然而亦可從市面上取得其他適當的蝕刻系統。在實施例中，整合式平台600之群集工具606部分包含一個以上的蝕刻腔室608，而能夠實現該分離或切割製程之高製造產量。
群集工具606可包含適合執行該混合式雷射剝離-電漿蝕刻切割製程100中之多項功能的其他腔室。在第6圖所示之例示性實施例中，群集工具606包含遮罩形成模組612和溶劑濕式處理站614兩者，但該群集工具606可包含其中任一者而不含另一者。取決於實施例，遮罩形成模組612可為旋塗模組或化學氣相沉積(CVD)腔室。若為旋塗模組，可構 築可旋轉式吸盤以藉由真空或非真空方式夾住安置在載體(亦如安裝在框架上之背膠膜)上的薄化基板。在進一步實施例中，該旋塗模組流體耦接至水溶液源。對於CVD腔室實施例而言，該遮罩形成模組612係構築成用以沉積CVD碳層。任一種構築用於進行低溫薄膜沉積的市售CVD腔室可耦接至碳來源氣體。
濕式處理站614之實施例係用以在電漿蝕刻基板之後溶解至少該第一遮罩材料層(例如，402A)。該濕式處理站614可包含例如加壓噴射器，藉以噴灑水與其他溶劑。
第7圖圖示一種電腦系統700，在該電腦系統700中，可執行一組指令而使該機械執行本案所討論之多個劃線方法中之一種或多種方法，藉以例如分析來自一標記(tag)之反射光以識別至少一微機械構造。該例示性電腦系統700包含處理器702、主記憶體704(例如，唯讀記憶體(ROM)、快閃記憶體、動態隨機存取記憶體(DRAM)，例如同步DRAM(SDRAM)或記憶體匯流排DRAM(RDRAM)，等等)、靜態記憶體706(例如，快閃記憶體、靜態隨機存取記憶體(SRAM)，等等)及第二記憶體718(例如，資料儲存裝置)，上述裝置彼此藉由匯流排730通訊。
處理器702代表一或多種通用處理裝置，例如微處理器、中央處理單元或諸如此類者。更明確言之，處理器702可為複雜指令集運算(CISC)微處理器、精簡指令集運算(RISC)微處理器、超長指令字組(VLIW)微處理器，等等。處理器702亦可為一或多種特定應用處理裝置，例如特殊應用積體電路 (ASIC)、現場可程式編輯閘陣列(FPGA)、數位訊號處理器(DSP)、網路處理器或諸如此類者。處理器702經構築以用於執行處理邏輯726而用以執行本發明所討論之操作和步驟。
電腦系統700可進一步包含網路介面裝置708。電腦系統700亦可包含影像顯示單元710(例如，液晶顯示器(LCD)或陰極射線管(CRT))、字母數字輸入裝置712(例如，鍵盤)、游標控制裝置714(例如，滑鼠)及信號產生器716(例如，擴音器)。
第二記憶體718可包含機械可存取之儲存媒體(或更明確言之係電腦可讀儲存媒體)731，該儲存媒體上儲存一或多組指令(例如，軟體722)，該等指令編寫本發明所述之該等方法邏輯或功能中之任意一者或多者。使用電腦系統700執行軟體722期間，軟體722亦可完全或至少部分駐留在主記憶體704及/或處理器702內，主記憶體704和處理器702亦組成機械可讀之儲存媒體。可進一步透過網路介面裝置708在網路720上傳送或接收軟體722。
亦可使用機械可存取之儲存媒體731儲存圖形辨識演算法、物體形狀資料、物體位置資料或粒子閃光資料(particle sparkle data)。雖然所顯示機械可存取之儲存媒體731的例示性實施例是單個媒體，然而「機械可讀取之儲存媒體」一詞應解讀為包括儲存一或多組指令之單個媒體或多個媒體(例如，集中式資料庫或分散式資料庫，及/或相關的快取記憶體或伺服器)。「機械可讀之儲存媒體」一詞亦應解讀成包含任何能夠儲存或編碼一組指令以利用機械執行該等指令並使 該機械執行本發明之任一種或多種方法的任何媒體。因此「機械可讀之儲存媒體」一詞應解獨成包含，但不限於，固態記憶體及光學媒體和磁性媒體。
因此本案已揭示用以切割半導體基板(每個基板具有複數個積體電路)之方法。包括摘要中所描述之內容在內，以上本發明例示性實施例之說明內容並非意欲用以詳盡描述本發明或將本發明限制在所揭示的精確形式上。雖然本案中描述本發明之諸多具體實施方式或範例以達到解說目的，然而相關技術領域中熟悉該項技藝者將理解本發明範圍可能具有各種等效之修飾態樣。因此，本發明範圍完全由後附請求項決定，且遵照已確立之申請專利範圍解讀原則解釋該等請求項。
100‧‧‧方法
101、102A、102B、103、105、107‧‧‧步驟

Claims (24)

  1. 一種切割一包含複數個積體電路(IC)之基板的方法，該方法包括以下步驟：於該基板上方形成一多層遮罩，該多層遮罩覆蓋且保護該等積體電路，該多層遮罩包含位於該等積體電路之頂表面上的一第一遮罩材料層及配置於該第一遮罩材料層上方的一第二遮罩材料層；使用一雷射劃線製程對該多層遮罩進行圖案化，藉以提供一具有多個間隙的圖案化遮罩，而暴露出該基板介於該等積體電路之間的多個區域；電漿蝕刻該基板至貫穿該圖案化遮罩中之該等間隙以切割該等積體電路，其中該第二遮罩材料層保護該第一遮罩材料層免於暴露至該電漿下持續至少一部分之蝕刻製程；移除該第二遮罩材料層的至少一部分；及接著移除該第二遮罩材料層的該部分，移除該第一遮罩材料層。
  2. 如請求項1之方法，其中移除該第二遮罩材料層的至少該部分包括以下步驟：在移除該第一遮罩材料層之前移除整個該第二遮罩材料層。
  3. 如請求項1之方法，其中移除該第二遮罩材料層的至少該部分包括以下步驟：電漿蝕刻該第二遮罩材料層。
  4. 如請求項3之方法，其中電漿蝕刻該第二遮罩材料層包括以下步驟：使用C4F8與C4F6之至少一者及SF6。
  5. 如請求項1之方法，其中移除該第一遮罩材料層包括以下步驟：溶解該第一遮罩材料層。
  6. 如請求項5之方法，其中溶解該第一遮罩材料層包括以下步驟：溶解在一水溶液中。
  7. 如請求項1之方法，其中移除該第二遮罩材料層的至少該部分包括以下步驟：電漿蝕刻該第二遮罩材料層；以及其中移除該第一遮罩材料層包括以下步驟：溶解該第一遮罩材料層。
  8. 如請求項1之方法，其中該第一遮罩材料層包含一水溶性聚合物，及其中蝕刻該半導體基板之步驟包括以下步驟：使用一深溝渠蝕刻製程蝕刻該等溝渠，且在該深溝渠蝕刻製程期間，該第一遮罩材料層保持低於100℃。
  9. 如請求項8之方法，其中形成該多層遮罩之步驟包括以下步驟：塗覆下述聚合物中之至少其中一聚合物：聚(乙烯醇)、聚(丙烯酸)、聚(甲基丙烯酸)、聚(丙烯醯胺)或聚(環氧乙烷)，以作為與該積體電路之該頂表面接觸的該第一遮罩材料層。
  10. 如請求項1之方法，其中形成該多層遮罩之步驟包括以下步驟：在該第一遮罩材料層上方塗覆一非水溶性聚合物。
  11. 如請求項10之方法，其中塗覆該非水溶性聚合物之步驟進一步包括以下步驟：塗覆下述之至少一者：光阻劑及聚醯亞胺。
  12. 如請求項1之方法，其中形成該多層遮罩之步驟包括以下步驟：形成該多層遮罩以使該多層遮罩在介於該等積體電路間之一通道上方的厚度不超過20微米且使該多層遮罩在一 積體電路之一頂部凸塊表面上方的厚度至少10微米。
  13. 如請求項1之方法，其中對該遮罩進行圖案化之步驟進一步包括以下步驟：使用一飛秒(femtosecond)雷射直接刻畫該圖案，該飛秒雷射具有一小於或等於540奈米之波長和一少於或等於400飛秒之雷射脈衝寬度。
  14. 如請求項1之方法，其中形成該多層遮罩之步驟包括以下步驟：在該積體電路之該頂表面上旋塗該第一遮罩材料層之溶液；及在該第一遮罩材料層上方旋塗該第二遮罩材料層之溶液或氣相沉積該第二遮罩材料層。
  15. 如請求項14之方法，該方法進一步包括以下步驟：使用一背面研磨製程使該基板薄化，其中於該背面研磨步驟之後執行該第一遮罩材料層之旋塗步驟。
  16. 如請求項14之方法，其中在該第一遮罩材料層上方旋塗該第二遮罩材料層之溶液或氣相沉積該第二遮罩材料層的步驟進一步包括以下步驟：在該第一遮罩材料層上方化學氣相沉積一無定形碳層。
  17. 一種切割一包含複數個積體電路(IC)之半導體基板的方法，該方法包括以下步驟：於一矽基板上方形成一水溶性遮罩材料層，該水溶性遮罩材料層覆蓋配置在該矽基板上的該等積體電路，該等積體電路包含一薄膜堆疊層，且該薄膜堆疊層包含二氧化矽層、一低介電常數(low-κ)材料層和一銅層； 在該水溶性遮罩材料層上方形成一非水溶性遮罩材料層；使用一飛秒雷射對該非水溶性遮罩材料層、該水溶性遮罩材料層、該二氧化矽層、該低介電常數材料層和該銅層進行圖案化，藉以暴露出介於該等積體電路間之該矽基板的多個區域；及蝕刻該矽基板至貫穿該等間隙以切割該等積體電路，該非水溶性遮罩材料層保護該水溶性遮罩材料層免於暴露至電漿下持續至少一部分之該矽基板蝕刻過程；移除該非水溶性遮罩材料層的至少一部分；及接著移除該非水溶性遮罩材料層的該部分，移除該水溶性遮罩材料層。
  18. 如請求項17之方法，其中移除該非水溶性遮罩材料層的至少該部分包括以下步驟：在移除該水溶性遮罩材料層之前移除整個該非水溶性遮罩材料層。
  19. 如請求項17之方法，其中移除該非水溶性遮罩材料層的至少該部分包括以下步驟：電漿蝕刻該非水溶性遮罩材料層；以及其中移除該水溶性遮罩材料層包括以下步驟：溶解該水溶性遮罩材料層。
  20. 如請求項17之方法，其中使用該飛秒雷射對該二氧化矽層、該低介電常數材料層和該銅層進行圖案化之步驟包括：先剥除該二氧化矽層，之後剥除該低介電常數材料層和該銅層，及其中蝕刻該矽基板之步驟包括使該基板暴露至由C4F8和C4F6之至少其中一者和SF6所形成之電漿下，同時使該水 溶性遮罩材料層保持低於100℃。
  21. 一種用以切割一包含複數個積體電路(IC)之基板的系統，該系統包含：一群集工具，該群集工具包含：一電漿蝕刻室，以藉由電漿蝕刻該基板而切割該等積體電路；一機械移送室，該機械移送室連接至該電漿蝕刻室；一遮罩形成模組或一溶劑濕式清潔模組之至少其中一者，其連接至該機械移送室，該遮罩形成模組包含一旋塗器或一化學氣相沉積(CVD)腔室兩者擇一；一雷射劃線模組，用以對該多層遮罩進行圖案化且暴露出該基板介於該等積體電路之間的多個區域；及一工廠介面，該工廠介面連接至該群集工具的該機械移送室且連接至該雷射劃線模組，其中，該基板藉由該工廠介面在該群集工具與該雷射劃線模組之間移送。
  22. 如請求項21之系統，其中該雷射劃線模組包含一飛秒雷射，該飛秒雷射具有一小於或等於540奈米之波長和一少於或等於400飛秒之脈衝寬度。
  23. 如請求項21之系統，該系統包含該遮罩形成模組，其中該化學氣相沉積(CVD)腔室係用於沉積一CVD碳層。
  24. 如請求項21之系統，其中該電漿蝕刻腔室係耦接至C4F8和C4F6之至少其中一者及SF6。
TW103118258A 2011-06-15 2012-05-29 用以切割包含複數個積體電路之基板的方法及系統 TWI543248B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/161,427 US8557682B2 (en) 2011-06-15 2011-06-15 Multi-layer mask for substrate dicing by laser and plasma etch

Publications (2)

Publication Number Publication Date
TW201434081A TW201434081A (zh) 2014-09-01
TWI543248B true TWI543248B (zh) 2016-07-21

Family

ID=47353998

Family Applications (2)

Application Number Title Priority Date Filing Date
TW103118258A TWI543248B (zh) 2011-06-15 2012-05-29 用以切割包含複數個積體電路之基板的方法及系統
TW101119167A TWI451487B (zh) 2011-06-15 2012-05-29 用於以雷射及電漿蝕刻切割基板之多層遮罩

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW101119167A TWI451487B (zh) 2011-06-15 2012-05-29 用於以雷射及電漿蝕刻切割基板之多層遮罩

Country Status (6)

Country Link
US (2) US8557682B2 (zh)
JP (2) JP5934788B2 (zh)
KR (2) KR102036708B1 (zh)
CN (2) CN106229262B (zh)
TW (2) TWI543248B (zh)
WO (1) WO2012173758A2 (zh)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8703581B2 (en) 2011-06-15 2014-04-22 Applied Materials, Inc. Water soluble mask for substrate dicing by laser and plasma etch
US8557683B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US8557682B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch
US9029242B2 (en) 2011-06-15 2015-05-12 Applied Materials, Inc. Damage isolation by shaped beam delivery in laser scribing process
US8598016B2 (en) 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
US8759197B2 (en) 2011-06-15 2014-06-24 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US8969177B2 (en) * 2012-06-29 2015-03-03 Applied Materials, Inc. Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film
US8859397B2 (en) 2012-07-13 2014-10-14 Applied Materials, Inc. Method of coating water soluble mask for laser scribing and plasma etch
US8845854B2 (en) * 2012-07-13 2014-09-30 Applied Materials, Inc. Laser, plasma etch, and backside grind process for wafer dicing
US9553021B2 (en) * 2012-09-03 2017-01-24 Infineon Technologies Ag Method for processing a wafer and method for dicing a wafer
JP6219565B2 (ja) * 2012-12-26 2017-10-25 株式会社ディスコ ウエーハの加工方法
WO2014126785A2 (en) * 2013-02-13 2014-08-21 Applied Materials, Inc. Water soluble film and uv-curable film hybrid mask for wafer dicing using laser scribing and plasma etch
TWI619165B (zh) * 2013-03-14 2018-03-21 應用材料股份有限公司 以雷射及電漿蝕刻進行的基板切割所用的含非光可界定雷射能量吸收層的多層遮罩
US20140273401A1 (en) * 2013-03-14 2014-09-18 Wei-Sheng Lei Substrate laser dicing mask including laser energy absorbing water-soluble film
US9261791B2 (en) 2013-03-15 2016-02-16 Infineon Technologies Ag Photoresist application
US20150011073A1 (en) * 2013-07-02 2015-01-08 Wei-Sheng Lei Laser scribing and plasma etch for high die break strength and smooth sidewall
WO2015023287A1 (en) * 2013-08-15 2015-02-19 Applied Materials, Inc. Method of coating water soluble mask for laser scribing and plasma etch
US9105710B2 (en) * 2013-08-30 2015-08-11 Applied Materials, Inc. Wafer dicing method for improving die packaging quality
US9224650B2 (en) * 2013-09-19 2015-12-29 Applied Materials, Inc. Wafer dicing from wafer backside and front side
US20150079760A1 (en) * 2013-09-19 2015-03-19 Wei-Sheng Lei Alternating masking and laser scribing approach for wafer dicing using laser scribing and plasma etch
US9646951B2 (en) * 2013-12-10 2017-05-09 Semiconductor Components Industries, Llc Method of forming a semiconductor device and structure therefor
US9299611B2 (en) 2014-01-29 2016-03-29 Applied Materials, Inc. Method of wafer dicing using hybrid laser scribing and plasma etch approach with mask plasma treatment for improved mask etch resistance
US9012305B1 (en) * 2014-01-29 2015-04-21 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate non-reactive post mask-opening clean
JP6295094B2 (ja) * 2014-02-06 2018-03-14 株式会社ディスコ ウェーハの加工方法
US20150287638A1 (en) * 2014-04-04 2015-10-08 Jungrae Park Hybrid wafer dicing approach using collimated laser scribing process and plasma etch
US9076860B1 (en) * 2014-04-04 2015-07-07 Applied Materials, Inc. Residue removal from singulated die sidewall
US8932939B1 (en) 2014-04-14 2015-01-13 Applied Materials, Inc. Water soluble mask formation by dry film lamination
US9112050B1 (en) * 2014-05-13 2015-08-18 Applied Materials, Inc. Dicing tape thermal management by wafer frame support ring cooling during plasma dicing
US9034771B1 (en) * 2014-05-23 2015-05-19 Applied Materials, Inc. Cooling pedestal for dicing tape thermal management during plasma dicing
US9159624B1 (en) * 2015-01-05 2015-10-13 Applied Materials, Inc. Vacuum lamination of polymeric dry films for wafer dicing using hybrid laser scribing and plasma etch approach
JP6055494B2 (ja) * 2015-01-27 2016-12-27 碁達科技股▲ふん▼有限公司 レーザーダイシング方法
US9633902B2 (en) * 2015-03-10 2017-04-25 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device that includes dividing semiconductor substrate by dry etching
JP6594153B2 (ja) * 2015-10-13 2019-10-23 株式会社ディスコ ウエーハの加工方法
DE102015118991A1 (de) * 2015-11-05 2017-05-11 Ev Group E. Thallner Gmbh Verfahren zur Behandlung von Millimeter- und/oder Mikrometer- und/oder Nanometerstrukturen an einer Oberfläche eines Substrats
JP6467592B2 (ja) * 2016-02-04 2019-02-13 パナソニックＩｐマネジメント株式会社 素子チップの製造方法および電子部品実装構造体の製造方法ならびに電子部品実装構造体
US9972575B2 (en) 2016-03-03 2018-05-15 Applied Materials, Inc. Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process
CN105789031A (zh) * 2016-03-11 2016-07-20 中国建筑材料科学研究总院 激光直写用掩膜及其刻蚀方法
GB201611652D0 (en) * 2016-07-04 2016-08-17 Spts Technologies Ltd Method of detecting a condition
JP6770858B2 (ja) * 2016-09-09 2020-10-21 株式会社ディスコ 分割方法
KR102644518B1 (ko) * 2017-01-06 2024-03-08 상라오 신위안 웨동 테크놀러지 디벨롭먼트 컴퍼니, 리미티드 태양 전지의 제조 방법
JP6861526B2 (ja) * 2017-02-02 2021-04-21 株式会社ディスコ ウエーハの加工方法
JP2018181902A (ja) * 2017-04-04 2018-11-15 株式会社ディスコ 加工方法
US10700012B2 (en) 2017-04-14 2020-06-30 Qualcomm Incorporated Porous silicon dicing
JP7042437B2 (ja) * 2017-09-07 2022-03-28 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
US10879195B2 (en) * 2018-02-15 2020-12-29 Micron Technology, Inc. Method for substrate moisture NCF voiding elimination
JP7138297B2 (ja) * 2018-03-26 2022-09-16 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP2019169686A (ja) * 2018-03-26 2019-10-03 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
GB2572608A (en) * 2018-04-03 2019-10-09 Ilika Tech Ltd Laser processing method for thin film structures
TWI741262B (zh) 2018-06-04 2021-10-01 美商帕斯馬舍門有限責任公司 切割晶粒附接膜的方法
CN109461717A (zh) * 2018-10-15 2019-03-12 上海华虹宏力半导体制造有限公司 一种晶圆及其形成方法、等离子体裂片方法
US11964343B2 (en) * 2020-03-09 2024-04-23 Applied Materials, Inc. Laser dicing system for filamenting and singulating optical devices

Family Cites Families (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
JPS52151560A (en) * 1976-06-11 1977-12-16 Nec Home Electronics Ltd Production of semiconductor device
JPS5868930A (ja) * 1981-10-20 1983-04-25 Fujitsu Ltd 半導体装置の製造方法
JPS6242426A (ja) * 1985-08-19 1987-02-24 Toshiba Corp 半導体素子の製造方法
JPH0364758A (ja) * 1989-08-02 1991-03-20 Hitachi Ltd フォトレジスト剥離方法
JP3165304B2 (ja) * 1992-12-04 2001-05-14 株式会社半導体エネルギー研究所 半導体装置の作製方法及び半導体処理装置
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JPH09216085A (ja) 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
JPH1027971A (ja) 1996-07-10 1998-01-27 Nec Corp 有機薄膜多層配線基板の切断方法
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP2000294523A (ja) * 1999-04-01 2000-10-20 Sony Corp 半導体製造装置および半導体装置の製造方法
JP3677191B2 (ja) * 1999-03-15 2005-07-27 株式会社東芝 感光性ポリイミド用現像液、ポリイミド膜パターン形成方法、及び電子部品
US6562698B2 (en) 1999-06-08 2003-05-13 Kulicke & Soffa Investments, Inc. Dual laser cutting of wafers
JP4318353B2 (ja) * 1999-10-01 2009-08-19 パナソニック株式会社 基板の製造方法
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
KR100830128B1 (ko) 2000-01-10 2008-05-20 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 초단 펄스 폭을 가진 레이저 펄스의 버스트로 메모리링크를 처리하기 위한 레이저 시스템 및 방법
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
US6383931B1 (en) 2000-02-11 2002-05-07 Lam Research Corporation Convertible hot edge ring to improve low-K dielectric etch
WO2001074529A2 (en) 2000-03-30 2001-10-11 Electro Scientific Industries, Inc. Laser system and method for single pass micromachining of multilayer workpieces
EP1162788B1 (en) 2000-06-09 2012-11-21 Broadcom Corporation Trunking and mirroring across stacked gigabit switches
JP2002016123A (ja) * 2000-06-29 2002-01-18 Hitachi Ltd 試料処理装置および処理方法
KR100773070B1 (ko) 2000-07-12 2007-11-02 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 Ｉｃ 퓨즈를 하나의 펄스로 절단하기 위한 ｕｖ 레이저시스템 및 방법
US6764958B1 (en) * 2000-07-28 2004-07-20 Applied Materials Inc. Method of depositing dielectric films
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
US20020065900A1 (en) * 2000-10-02 2002-05-30 Applied Materials, Inc. Method and apparatus for communicating images, data, or other information in a defect source identifier
JP4109823B2 (ja) 2000-10-10 2008-07-02 株式会社東芝 半導体装置の製造方法
JP2002141259A (ja) * 2000-10-30 2002-05-17 Sharp Corp 半導体装置の製法
US6811680B2 (en) * 2001-03-14 2004-11-02 Applied Materials Inc. Planarization of substrates using electrochemical mechanical polishing
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
CN100369235C (zh) 2001-10-01 2008-02-13 埃克赛尔技术有限公司 加工衬底的方法及系统
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
JP4006994B2 (ja) 2001-12-18 2007-11-14 株式会社リコー 立体構造体の加工方法、立体形状品の製造方法及び立体構造体
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
JP4447325B2 (ja) * 2002-02-25 2010-04-07 株式会社ディスコ 半導体ウェーハの分割方法
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
WO2003090258A2 (en) 2002-04-19 2003-10-30 Xsil Technology Limited Laser machining
JP4544811B2 (ja) * 2002-05-09 2010-09-15 大日本印刷株式会社 エレクトロルミネッセント素子の製造方法
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
KR20040010280A (ko) * 2002-07-22 2004-01-31 어플라이드 머티어리얼스, 인코포레이티드 고온 기판 이송 로봇
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
US7482178B2 (en) * 2003-08-06 2009-01-27 Applied Materials, Inc. Chamber stability monitoring using an integrated metrology tool
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
US7094613B2 (en) * 2003-10-21 2006-08-22 Applied Materials, Inc. Method for controlling accuracy and repeatability of an etch process
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7804043B2 (en) * 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
US7507638B2 (en) * 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
JP4018088B2 (ja) * 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
TWI295816B (en) * 2005-07-19 2008-04-11 Applied Materials Inc Hybrid pvd-cvd system
US9138913B2 (en) 2005-09-08 2015-09-22 Imra America, Inc. Transparent material processing with an ultrashort pulse laser
US20070079866A1 (en) * 2005-10-07 2007-04-12 Applied Materials, Inc. System and method for making an improved thin film solar cell interconnect
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP2007281339A (ja) * 2006-04-11 2007-10-25 Sharp Corp 半導体装置およびその製造方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
US8198566B2 (en) 2006-05-24 2012-06-12 Electro Scientific Industries, Inc. Laser processing of workpieces containing low-k dielectric material
US20070272666A1 (en) 2006-05-25 2007-11-29 O'brien James N Infrared laser wafer scribing using short pulses
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
KR101262386B1 (ko) 2006-09-25 2013-05-08 엘지이노텍 주식회사 질화물 반도체 발광소자의 제조 방법
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840174B2 (ja) 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7926410B2 (en) 2007-05-01 2011-04-19 J.R. Automation Technologies, L.L.C. Hydraulic circuit for synchronized horizontal extension of cylinders
KR101634970B1 (ko) 2007-05-18 2016-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
US20090016853A1 (en) * 2007-07-09 2009-01-15 Woo Sik Yoo In-line wafer robotic processing system
JP4488037B2 (ja) 2007-07-24 2010-06-23 パナソニック株式会社 半導体ウェハの処理方法
JP2009034694A (ja) 2007-07-31 2009-02-19 Disco Abrasive Syst Ltd レーザ加工方法
US8012857B2 (en) 2007-08-07 2011-09-06 Semiconductor Components Industries, Llc Semiconductor die singulation method
US7989319B2 (en) 2007-08-07 2011-08-02 Semiconductor Components Industries, Llc Semiconductor die singulation method
TW200935506A (en) 2007-11-16 2009-08-16 Panasonic Corp Plasma dicing apparatus and semiconductor chip manufacturing method
US8614151B2 (en) 2008-01-04 2013-12-24 Micron Technology, Inc. Method of etching a high aspect ratio contact
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
CN101990480A (zh) 2008-04-10 2011-03-23 应用材料股份有限公司 激光刻划平台与杂合书写策略
KR101026010B1 (ko) 2008-08-13 2011-03-30 삼성전기주식회사 레이저 가공장치 및 레이저 가공방법
JP2010165963A (ja) 2009-01-19 2010-07-29 Furukawa Electric Co Ltd:The 半導体ウェハの処理方法
US10307862B2 (en) 2009-03-27 2019-06-04 Electro Scientific Industries, Inc Laser micromachining with tailored bursts of short laser pulses
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
WO2012088590A1 (en) * 2010-12-30 2012-07-05 Primal Fusion Inc. System and method for using a knowledge representation to provide information based on environmental inputs
US8557683B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US8703581B2 (en) 2011-06-15 2014-04-22 Applied Materials, Inc. Water soluble mask for substrate dicing by laser and plasma etch
US8598016B2 (en) 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
US8557682B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch

Also Published As

Publication number Publication date
JP2015097278A (ja) 2015-05-21
TW201434081A (zh) 2014-09-01
WO2012173758A2 (en) 2012-12-20
CN103582935A (zh) 2014-02-12
TW201250806A (en) 2012-12-16
JP6207496B2 (ja) 2017-10-04
JP2014523109A (ja) 2014-09-08
WO2012173758A3 (en) 2013-04-04
KR101463146B1 (ko) 2014-11-20
CN103582935B (zh) 2016-08-24
KR20140066799A (ko) 2014-06-02
CN106229262A (zh) 2016-12-14
US8557682B2 (en) 2013-10-15
JP5934788B2 (ja) 2016-06-15
KR20140041750A (ko) 2014-04-04
TWI451487B (zh) 2014-09-01
KR102036708B1 (ko) 2019-10-25
US20120322241A1 (en) 2012-12-20
CN106229262B (zh) 2020-10-30
US20140011337A1 (en) 2014-01-09

Similar Documents

Publication Publication Date Title
TWI543248B (zh) 用以切割包含複數個積體電路之基板的方法及系統
JP6223325B2 (ja) レーザスクライビング・プラズマエッチングによるデバイスの個片化用のインサイチュー蒸着マスク層
KR101534229B1 (ko) 기판을 다이싱 하는 방법
KR102303143B1 (ko) 레이저 및 플라즈마 에칭에 의한 기판 다이싱을 위한 마스크 잔류물 제거
US9620379B2 (en) Multi-layer mask including non-photodefinable laser energy absorbing layer for substrate dicing by laser and plasma etch